KR20090022226A - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20090022226A
KR20090022226A KR1020070087384A KR20070087384A KR20090022226A KR 20090022226 A KR20090022226 A KR 20090022226A KR 1020070087384 A KR1020070087384 A KR 1020070087384A KR 20070087384 A KR20070087384 A KR 20070087384A KR 20090022226 A KR20090022226 A KR 20090022226A
Authority
KR
South Korea
Prior art keywords
liquid material
substrate
semiconductor device
dipping
device manufacturing
Prior art date
Application number
KR1020070087384A
Other languages
English (en)
Inventor
윤양한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070087384A priority Critical patent/KR20090022226A/ko
Publication of KR20090022226A publication Critical patent/KR20090022226A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법을 제공하기 위한 것으로, 이를 위해 패턴이 형성된 기판을 액상물질에 딥핑(dipping)하는 단계, 상기 딥핑이 완료된 기판을 회전시켜 액상물질을 플로우시키는 단계 및 상기 액상물질을 어닐(anneal)하여 상기 패턴 사이에 갭필(gap-fill)된 절연막으로 변환시키는 단계를 포함하여 이루어지므로써, 스핀코팅방식으로 층간절연막 형성할 때 라인패턴의 휘어짐 및 쓰러짐 현상을 방지한다.
딥핑, 패턴, 층간절연막, 스핀코팅, 라인패턴

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 스핀코팅방식으로 층간절연막 형성시, 라인패턴의 휘어짐 및 쓰러짐 현상을 방지할 수 있는 반도체 소자 제조 방법에 관한 것이다.
DRAM(Dynamic Random Access Memory) 소자는 전기적 신호전달로서 메모리기능을 수행하며, 전기적신호는 도전라인(line)에 의해 전달된다. 또한, DRAM 소자 내에는 무수히 많은 단위 메모리셀(memory cell)이 구비되는바, 도전라인은 복수로 존재하며, 각 기능에 따라 층별로 존재한다.
이중 워드라인(word line)과 비트라인(bit line) 패턴은 수평적 사이즈가 감소하는 반면, 수직적 사이즈는 증가하고 있다. 이는 DRAM 소자의 디자인룰(design rule)의 감소에 의한 것으로, 위와 같은 사이즈 변화에 의해 패턴의 휘어짐 현상(bending, 도 1의 도면부호 'A'참조) 또는 패턴의 쓰러짐 현상(leaning)이 발생되고 있다.
위와 같은 현상을 유발시키는 요인으로 층간절연막을 스핀코팅방식으로 형성 되는 액상물질(Spin On Dielectric: SOD)로 사용했을 경우 발생할 수 있다. 즉, 도전라인 상에 SOD막을 코팅할 때, 높은 RPM(Rotation Per Minute)으로 인하여 도전라인이 휘어지거나 쓰러지는 것이다. 이를 해결하고자 RPM을 낮출 경우, SOD막의 코팅두께를 조절하기 어려워 균일성(uniformity)을 얻기 힘들다.
그리고, 휘어짐 현상 및 쓰러짐 현상이 발생된 도전라인은 후속 자기정렬콘택(Self Aligned Contact: SAC) 식각공정에서 SAC페일(fail)을 야기시켜 수율을 감소시키는 원인이 된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 스핀코팅방식으로 층간절연막 형성시, 라인패턴의 휘어짐 및 쓰러짐 현상을 방지할 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체 소자 제조 방법은 패턴이 형성된 기판을 액상물질에 딥핑(dipping)하는 단계, 상기 딥핑이 완료된 기판을 회전시켜 액상물질을 플로우시키는 단계 및 상기 액상물질을 어닐(anneal)하여 상기 패턴 사이에 갭필(gap-fill)된 절연막으로 변환시키는 단계를 포함하여 이루어짐을 특징으로 한다.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은 스핀코팅방식으로 층간절연막 형성할 때 라인패턴의 휘어짐 및 쓰러짐 현상을 방지할 수 있어서, SAC페일을 방지할 수 있다.
따라서, 반도체 소자의 안정성 및 신뢰성을 향상시킬 수 있으며, 나아가 수율을 증가시킬 수 있는 효과를 갖는다.
실시예를 설명하기에 앞서, 종래기술의 경우는 도 2와 같이 척(11) 상에 도전라인이 형성된 기판(12)을 배치한다. 이후 SOD막을 코팅하는데, 기판(12) 상에 위치된 노즐(13)을 통해 SOD막 물질이 분사된다. 노즐(13)은 SOD막 물질이 담긴 용기(14)와 연결된다. 그리고, SOD막 물질이 분사됨과 동시에 척(11)은 회전한다.
이때, SOD막 물질이 위에서 아래로 분사되는 상태에서, 도전라인 사이가 모두 매워지기 전에 기판(12)이 회전하기 때문에 도전라인이 휘어지거나 쓰러진다.
이를 보완하고자 본 발명에서는 도전라인 사이가 매워지도록 액상의 층간절연막(이하, '액상물질'이라 표기)을 딥핑(dipping)하는 단계를 거친 후에, 스핀코팅 방식을 수행한다. 또한, 본 발명은 도전라인에 대해 한정하는 것은 아니다. 즉, 기판 상에 라인형태의 절연패턴을 형성한 후, 이들을 매우기 위한 층간절연막 형성시에도 적용가능하다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
후술하는 실시예에서는 절연막의 갭필을 위해 '딥핑단계→스핀코팅단계'를 수행한다.
딥핑단계는 라인패턴 사이에 액상물질이 매워지도록 기판을 액상물질이 담긴 컨테이너(container)에 담그는 단계를 의미하며, 스핀코팅단계는 딥핑단계 이후의 기판을 회전시켜 액상물질의 두께를 균일하게 도포하는 단계를 의미한다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도이다.
도 3a에 도시된 바와 같이, 딥핑(dipping)을 위한 준비단계로서, 액상물질(21)이 담긴 컨테이너(22) 상에 기판(23)을 위치시킨다.
액상물질(21)의 예를 들면, PSZ(Perhydro SilaZne) 또는 HSQ(Hydrogen SesQuioxane)일 수 있으며, 이들의 혼합막일 수 있다.
기판(23)은 척(24)에 고정된 채, 뒤집어져서 기판(23) 상면이 액상물질(21)을 향한다. 그리고, 기판(23)은 척(24)에 의해 가열(heating)되며, 가열은 후속 스핀코팅단계까지 지속된다. 또한, 기판(23)의 가열은 50~400℃로 유지한다.
컨테이너(22)의 하단엔 액상물질(21)을 밀어올리는 승압기(25)가 존재한다.
도면부호 'B'의 확대도면을 참조하면, 기판(23)에는 복수의 라인패턴(26)이 형성된 것을 확인할 수 있으며, 준비단계이기 때문에 액상물질(21)과 이격되어 있는 것을 확인할 수 있다.
도 3b에 도시된 바와 같이, 딥핑을 진행한다.
딥핑을 진행하기 위해 승압기(25)를 움직여 액상물질(21)을 기판(23) 방향으로 밀어올린다. 때문에, 액상물질(21)이 기판(23)과 흡착되어 딥핑된다.
도면부호 'B'의 확대도면을 참조하면, 액상물질(21)이 기판(23)에 형성된 라인패턴(26) 사이를 채우고 있는 것을 확인할 수 있다.
이어서, 액상물질(21)이 기판(23)에 가해지는 열에 의해 반고체화(half solidified =겔(gel))될 때까지 기다린 후에 기판(23)과 컨테이너(22)를 분리시킨 다.
분리된 기판(23) 상에는 라인패턴(26) 사이를 매우는 액상물질(21)이 형성되어 있다.
도 3c에 도시된 바와 같이, 스핀코팅단계를 진행한다.
스핀코팅단계는 균일한 두께를 갖는 액상물질(21A)을 얻고자 진행하는 단계로, 이를 위해 기판(23)의 상면이 위로 향하게 한 후, 기판(23)과 고정된 척(24)을 회전시킨다. 이때, 반고체화된 액상물질(21A)이기 때문에 회전(spin)에 의해 플로우(flow)된다.
여기서, 기판(23)의 RPM은 100~6000으로 진행하는 것이 바람직하다.
도면부호 'B'의 확대도면을 참조하면, 라인패턴(26) 사이에 액상물질(21A)이 고루 도포되어 있는 것을 볼 수 있다.
또한, 딥핑단계에서 라인패턴(26) 사이에 액상물질(21A)이 매워져 있기 때문에 스핀코팅단계에서 라인패턴(26)이 휘어지거나 쓰러지는 현상은 발생하지 않는다.
이후, 어닐(anneal) 공정을 진행하여 액상물질(21A)을 절연막, 즉 실리콘산화막(SiO2)으로 산화(oxidation)시킨다. 이로써, 층간절연막이 형성된다.
전술한 바와 같은 본 발명의 실시예는 라인패턴(26) 사이를 절연하고, 상층 및 하층을 절연하는 액상물질(21)을 형성하기 위해 딥핑단계→스핀코팅단계를 진행한다.
딥핑단계는 라인패턴(26) 사이에 액상물질(21)을 채우는 단계로, 반고체화될 때까지 딥핑한다.
이후, 스핀코팅단계를 진행하여 반고체화된 액상물질(21)을 플로우시킨다.
액상물질(21)이 반고체화되었다 해도 용매(solvent)가 완전히 날아간 상태가 아니기 때문에 액체상태(liquid)를 갖고 있어, 회전에 의해 플로우될 수 있다.
위와 같은 단계로 액상물질(21) 즉, 절연막을 형성할 경우, 다음과 같은 이점을 갖는다.
첫째로, 라인패턴(26) 사이에 액상물질(21)이 매워진 상태에서 스핀코팅단계를 진행하기 때문에 라인패턴(26)의 휘어짐 및 쓰러짐 현상을 방지할 수 있다. 또한, 스핀코팅단계에서 높은 RPM으로 기판(23)을 회전시킬 수 있어서 액상물질(21)의 플로우를 효율적으로 진행할 수 있다.
둘째로, 딥핑단계 및 스핀코팅단계 동안 기판(23)을 가열하기 때문에 액상물질(21)의 바닥면부터 산화(oxidation)가 진행된다. 따라서, 액상물질(21)의 산화 조밀도(oxidation density)가 높다.
따라서, 딥핑단계 및 스핀코팅단계를 통해 양질의 절연막을 얻을 수 있으며, 라인패턴(26)의 휘어짐 및 쓰러짐 현상을 방지할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 딥핑단계에서 액상물질(21)을 밀어올려 뒤집혀진 기판(23)과 흡착시키는 방식이 아닌, 액상물질(21)이 담긴 컨테이너에 기판(23)을 담그는 방식으로 변경할 수 있다. 이때, 기판(23)의 상면은 위를 보게 한다.
도 1은 휘어진 패턴을 촬영한 전자현미경사진.
도 2는 종래기술에 따른 스핀코팅방식을 나타낸 공정단면도.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 나타낸 공정단면도.
* 도면의 주요부분에 대한 부호의 설명 *
21 : 액상물질 22 : 컨테이너
23 : 기판 24 : 척
26 : 라인패턴

Claims (9)

  1. 패턴이 형성된 기판을 액상물질에 딥핑(dipping)하는 단계;
    상기 딥핑이 완료된 기판을 회전시켜 액상물질을 플로우시키는 단계; 및
    상기 액상물질을 어닐(anneal)하여 상기 패턴 사이에 갭필(gap-fill)된 절연막으로 변환시키는 단계
    를 포함하는 반도체 소자 제조 방법.
  2. 제1항에 있어서,
    상기 딥핑하는 단계는 상기 패턴이 아래를 향하도록 기판을 뒤집은 후, 상기 액상물질이 담긴 컨테이너의 승압기를 이용하여 상기 액상물질을 밀어올려 진행하는 반도체 소자 제조 방법.
  3. 제1항에 있어서,
    상기 딥핑하는 단계는 상기 기판의 후면에 가해지는 열에 의해 상기 액상물질이 반고체화(half solidified)될 때까지 진행하는 반도체 소자 제조 방법.
  4. 제1항에 있어서,
    상기 기판은 100~6000RPM으로 회전하는 반도체 소자 제조 방법.
  5. 제1항에 있어서,
    상기 딥핑하는 단계와 플로우시키는 단계를 진행하는 동안 기판에 열을 가하는 반도체 소자 제조 방법.
  6. 제5항에 있어서,
    상기 기판은 50~400℃의 온도로 가열하는 반도체 소자 제조 방법.
  7. 제1항에 있어서,
    상기 패턴은 라인패턴인 반도체 소자 제조 방법.
  8. 제1항에 있어서,
    상기 액상물질은 PSZ(Perhydro SilaZne) 또는 HSQ(Hydrogen SesQuioxane)이거나, 이들의 혼합막인 반도체 소자 제조 방법.
  9. 제1항에 있어서,
    상기 절연막은 실리콘산화막인 반도체 소자 제조 방법.
KR1020070087384A 2007-08-30 2007-08-30 반도체 소자 제조 방법 KR20090022226A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087384A KR20090022226A (ko) 2007-08-30 2007-08-30 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087384A KR20090022226A (ko) 2007-08-30 2007-08-30 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20090022226A true KR20090022226A (ko) 2009-03-04

Family

ID=40692129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087384A KR20090022226A (ko) 2007-08-30 2007-08-30 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20090022226A (ko)

Similar Documents

Publication Publication Date Title
US8575040B2 (en) Low temperature process for polysilazane oxidation/densification
US9666479B2 (en) Patterning method for low-k inter-metal dielectrics and associated semiconductor device
US20150144883A1 (en) Forming recessed structure with liquid-deposited solution
KR100892401B1 (ko) Ｗ 플러그 내의 공극 제거방법
CN103474394B (zh) 免金属cmp的tsv工艺方法
JPH1197537A (ja) ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法
KR20090022226A (ko) 반도체 소자 제조 방법
TWI620270B (zh) 反向奈米結構電介質層
CN110648966A (zh) 非易失性存储器及其形成方法
CN104600027B (zh) 一种tsv通孔的制备工艺
WO2017024675A1 (zh) 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
JP2748612B2 (ja) 半導体装置の製造方法
JP2001189382A (ja) 半導体金属インタコネクタの形成方法
CN110491788A (zh) 提高薄膜均匀性的方法
CN105633011B (zh) 互连结构的制作方法
CN109148285A (zh) 改良的旋转涂布制作工艺
TW201335995A (zh) 逐步升溫式旋轉塗佈介電質製程
KR100562321B1 (ko) 반도체 소자의 에스오지막 형성 방법
CN105336676B (zh) 接触插塞的形成方法
CN112864003B (zh) 降低表面缺陷影响的刻蚀方法
CN112382609B (zh) 双大马士革工艺方法
KR100518895B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN107994023B (zh) 超细孔结构的制成工艺
KR101143486B1 (ko) 상변화 메모리 소자 제조 방법
KR100849773B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination