KR100518895B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100518895B1
KR100518895B1 KR10-2003-0080039A KR20030080039A KR100518895B1 KR 100518895 B1 KR100518895 B1 KR 100518895B1 KR 20030080039 A KR20030080039 A KR 20030080039A KR 100518895 B1 KR100518895 B1 KR 100518895B1
Authority
KR
South Korea
Prior art keywords
film
forming
reflection
pattern
reflection film
Prior art date
Application number
KR10-2003-0080039A
Other languages
English (en)
Other versions
KR20050046061A (ko
Inventor
박상균
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR10-2003-0080039A priority Critical patent/KR100518895B1/ko
Publication of KR20050046061A publication Critical patent/KR20050046061A/ko
Application granted granted Critical
Publication of KR100518895B1 publication Critical patent/KR100518895B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 점성이 낮은 액체성 희생 반사 방지막을 도포하여 크기와 밀도가 다른 비아홀을 균일한 깊이로 매립하여 단차를 완화 시키고, 난반사 억제 특성을 갖는 하부 반사 방지막을 도포하여 균일한 프로파일을 갖는 반사 방지막을 형성할 수 있고, 다층의 반사 방지막을 도포하여 다양한 패턴 크기와 패턴 밀도를 갖는 비아홀을 균일하게 매립할 수 있고, 펀치 쓰루 현상과 비아 펜스 현상을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal line in semiconductor device}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히, 저유전율 절연막을 이용한 다층 구리 금속배선 형성 방법에 관한 것이다.
일반적으로, 저유전율 절연막을 사용한 다마신(Damascene) 방법에 의한 다층의 금속배선 형성에 있어서, 비아홀(Via hole) 형성후, 하부 금속층에 의한 난반사 효과를 억제하고, 후속 구리 배선 패턴 형성을 양호하게 하기 위하여 감광막 도포에 앞서 하부반사방지막(Bottom Arc)을 도포하여 패터닝을 실시하고 있다. 그러나 비아홀 상에 도포되는 반사 방지 물질은 같은 기판위에 형성된 비아홀의 패턴 크기와 패턴간의 밀도차에 따라 도포되는 두께와 비아홀에 매립되는 두께가 각기 다르게 된다.
도 1a 및 도 1b는 종래의 문제점을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체 기판(10)상에 금속배선 형성을 위한 저유전율 절연막(12)을 형성한다. 저유전율 절연막(12)을 패터닝 하여 비아홀(14)을 형성한다. 회전 도포방식을 이용하여 하부 반사 방지막(16)을 도포한 다음, 금속배선용 트렌치 형성을 위한 감광막 패턴(18)을 형성한다.
비아홀(14)은 하부 구조에 따라 그 패턴의 모양과 패턴들 간의 밀도가 다르게 된다. 하부 반사 방지막(16)을 도포할 경우에는 각기 다른 패턴의 크기와 패턴 밀도차에 의해 비아홀(14)에 매립되는 하부 반사 방지막(16)의 두께(매립하여 채워지는 양) 또한 다르게 된다.
도 1b를 참조하면, 감광막 패턴(18)을 식각마스크로 하는 식각공정을 실시하여 하부 반사 방지막(16)과 저 유전율 절연막(12)을 식각하여 금속배선용 트렌치(20)를 형성한다. 소정의 스트립 공정을 실시하여 감광막 패턴(18)을 제거하여 듀얼 다마신 패턴용 비아홀(14)과 트렌치(16)를 형성한다.
하지만, 비아홀(14)의 각기 다른 패턴 크기와 패턴 밀도차에 의해 하부 반사 방지막(16) 상에 형성된 감광막 패턴이 균일하게 형성되지 않을 뿐만 아니라. 비아홀(14) 내부를 매립한 반사 방지막(16)의 매립차에 의해 식각공정시 식각차가 발생한다. 이로써, 비아홀(14) 패턴즉 비아홀(14)의 폭이 큰 영역에서는 하부의 구조물이 노출되는 펀치 쓰루 (Punch Through)현상이 발생하게 되는 문제가 있고(도 1b의 A영역 참조), 비아홀(14) 패턴이 작거나 패턴 밀도가 낮은 곳에서는 비아홀(14) 주변으로 높은 펜스(Fence)가 만들어지는 문제가 발생한다(도 1b의 B영역 참조). 상술한 문제들로 인해 후속 공정을 통해 금속배선을 형성할 경우, 금속배선의 신뢰성을 악화 시키게 되는 원인이 된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 다 단계의 반사 방지막 도포를 통해 비아홀 패턴의 다양성과 기판상의 비아홀 패턴 밀도차에 의한 비아홀 매립의 불균일성을 해결하고, 하부 펀치 쓰루 현상과 비아홀 펜스 현상을 방지할 수 있는 반도체 소자의 금속 배선 형성 방법을 제공한다.
본 발명에 따른 트랜지스터나 커패시터와 같은 반도체 소자를 포함하는 여러 요소가 형성된 반도체 기판상에 제 1 저유전율 절연막, 식각정지막 및 제 2 저유전율 절연막을 형성하는 단계와, 상기 제 2 저유전율 절연막, 식각정지막 및 제 1 저유전율 절연막을 패터닝 하여 다양한 패턴 크기와 패턴밀도의 비아홀을 형성하는 단계와, 전체구조상에 상기 비아홀을 균일하게 매립하고, 하부 구조에 의한 난반사를 방지하기 위한 다층의 반사 방지막을 형성하는 단계와, 트렌치 형성을 위한 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 다층의 반사 방지막 및 제 2 저유전율 절연막을 식각하여 금속배선용 트렌치를 형성하는 단계와, 감광막 패턴과 잔류하는 다층의 반사 방지막을 제거하는 단계및 상기 트렌치와 비아홀을 구리막으로 매립하여 듀얼 다마신 패턴의 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
바람직하게, 상기 다층의 반사 방지막을 형성하는 단계는, 전체 구조상에 점도가 낮은 희생 반사 방지막을 도포하는 단계와, 상기 희생 반사 방지막을 안정화하기 위한 저온 열처리 공정을 실시하는 단계 및 상기 희생 반사 방지막이 도포된 전체구조상에 난반사 방지 특성의 하부 반사 방지막을 도포하는 단계를 포함한다.
바람직하게 상기 희생 반사 방지막으로 액체성 용매를 다량 포함하고, 유기 또는 무기 구성 원소를 갖는 막을 사용한다.
또한, 본발명은 다양한 패턴 크기와 패턴밀도의 비아홀들이 형성된 반도체 기판이 제공되는 단계와, 전체 구조상에 점도가 낮은 희생 반사 방지막을 도포하여 상기 비아홀들의 일부를 매립하는 단계와, 상기 희생 반사 방지막이 도포된 전체 구조상에 난반사 방지를 위한 하부 반사 방지막을 도포하여 상기 비아홀들을 매립하는 단계와, 패터닝 공정을 통해 상기 비아홀 상부의 소정영역을 식각하여 트렌치를 형성한 다음, 잔류하는 상기 희생 반사 방지막 및 상기 하부 반사 방지막을 제거하는 단계 및 상기 트렌치와 상기 비아홀을 금속막으로 매립하여 금속배선을 형성하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
바람직하게 상기 희생 반사 방지막으로 액체성 용매를 다량 포함하고, 유기 또는 무기 구성 원소를 갖는 막을 사용한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2d는 본 발명에 따른 금속배선 형성 방법을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 트랜지스터나 커패시터와 같은 반도체 소자(미도시)를 포함하는 여러 요소(접합부)가 형성된 반도체 기판(110) 상에 절연막(미도시)을 형성한 다음 상기 절연막을 패터닝 하여 하부 금속용 트렌치(미도시)를 형성한다. 상기 트렌치를 구리를 이용하여 매립 평탄화 하여 하부 금속배선(미도시)을 형성한다. 상기에서 절연막은 저 유전율 물질막을 사용하는 것이 효과적이고, 절연막 상에 평탄화 공정의 연마 정지막을 탄소가 함유되지 않은 산화막을 사용하거나, 구리 확산 방지 특성을 가지도록 화학 기상 증착법으로 질소를 함유한 실리콘 질화막, 실리콘 질화 산화막을 사용하거나 탄소를 함유한 실리콘 카바이드 계열의 막을 사용하여 형성할 수 있다.
하부 금속배선이 형성된 반도체 구조물 상에 배리어막(112), 제 1 저유전율 절연막(114), 식각정지막(116) 및 제 2 저유전율 절연막(118)을 순차적으로 형성한다. 배리어막(112) 형성전에 하부 금속배선상의 산화막을 제거하기 위한 플라즈마 처리를 실시할 수 있다.
배리어막(112)은 반도체 기판(110)상에 형성된 여러 요소를 보호하고, 구리의 확산을 방지하기 위해 질화막 계열의 물질막을 사용하여 형성하는 것이 바람직하다. 제 1 저유전율 절연막(114)은 듀얼 다마신 패턴중 상기 하부 금속배선과 전기적으로 연결될 비아홀이 형성될 물질막으로 낮은 유전 상수(K < 3.8)를 갖는 물질막을 지칭한다. 제 1 저유전율 절연막(114)은 유기 또는 무기 계열의 물질막을 스핀온(Spin on)방식으로 도포하거나 화학기상증착법(Chemical Vapor Deposition; CVD)을 이용하여 탄소를 함유하거나 저밀도 물질막으로 약 3000 내지 10000Å 두께로 형성하는 것이 바람직하다. 식각 정지막(116)은 금속배선용 트렌치 형성을 위한 식각시 하부의 비아홀 영역의 절연막이 식각되는 것을 방지하기 위한 막으로 식각정지막(116)의 위치에 따라 금속배선용 트렌치의 깊이를 조절할 수 있다. 식각정지막(116)은 질화막 계열을 물질막을 이용하여 100 내지 1000Å 두께로 형성하는 것이 바람직하다. 제 2 저유전율 절연막(118)은 듀얼 다마신 패턴중 상부 금속배선이 형성될 물질막으로 제 1 저 유전율 절연막(114)과 동일한 물질막을 사용하는 것이 바람직하다.
도 2b를 참조하면, 제 2 저유전율 절연막(118), 식각정지막(116) 및 제 1 유전율 절연막(114)을 패터닝 하여 반도체 기판(110) 상에 패턴과 패턴 밀도가 다양한 비아홀(도 2C의 119)을 형성한다. 비아홀(119)을 균일하게 매립하고, 하부 구조에 의한 난반사를 방지하기 위한 다층의 반사 방지막(124)을 형성한다.
상기에서, 제 2 저 유전율 절연막(118) 상에 감광막을 도포한 다음, 비아홀을 형성하기위한 감광막 패턴(미도시)을 형성한다. 상기 감광막 패턴을 식각 마스크로 하는 식각공정을 실시하여 제 2 저 유전율 절연막(118), 식각정지막(116) 및 제 1 유전율 절연막(114)을 식각하여 하부 금속배선을 노출시키는 비아홀을 형성하는 것이 바람직하다.
다층의 반사 방지막(124)은 점성이 낮은 액체성을 갖는 희생 반사 방지막(120)을 도포하여 비아홀의 일부를 균일하게 매립하여 비아홀의 단차를 줄이고, 적절한 점성의 하부 반사 방지막(122)을 도포하여 형성하는 것이 바람직하다. 희생 반사 방지막(120)은 액체성 용매를 다량 포함하여 유동성이 매우 우수하여, 다양한 패턴크기와 패턴 밀도의 비아홀 모두에서 동일한 높이로 매립되게 하는 종류의 유기 또는 무기 구성 원소를 갖도록 하는 것이 효과적인데, 이와 같은 희생 반사방지막으로써는 HSQ(Hydrogen Silses Quioxane), MSQ(Methyl Silses Quioxane), SOG(spin on glass)계열의 물질을 사용할 수 있다. 하부 반사 방지막(122)은 접합한 난반사 방지 특성을 갖는 막을 사용하는 것이 효과적이다.
다층의 반사 방지막(124)은 비아홀이 형성된 반도체 기판(110)상에 희생 반사 방지막(120)을 스핀 온(Spin On)방법으로 도포하되, 도포양과 회전속도를 조절하여 다양한 비아홀 패턴 모양과 패턴 밀도를 갖는 반도체 기판(110)에 균일하게 도포되도록 하는 것이 바람직하다. 도포된 희생 반사 방지막(120)의 안정화를 위해 20 내지 200℃의 저온에서 약 10초 내지 180초간 열처리를 실시하는 것이 효과적이다. 희생 반사 방지막(120)이 도포된 반도체 기판(110)상에 하부 반사 방지막(122)을 스핀 온 방법으로 도포하여 균일한 프로파일을 갖는 반사 방지막을 형성하는 것이 바람직하다. 이로써, 다양한 형태의 비아홀에 매립된 반사 방지막의 매립 깊이차를 최소화 하여 결함이 없이 양호한 구리 금속배선 패턴을 형성할 수 있다. 이로 인해 신뢰성을 향상시키는 저유전율 절연막 다층 구리 금속배선을 형성할 수 있다. 희생 반사 방지막(120)과 하부 반사 방지막(122)은 연속해서 순차적으로 도포 할 수도 있다. 하부 반사 방지막(122) 도포후, 소정의 열처리 공정을 실시할 수도 있다.
다층의 반사 방지막(124) 상에 감광막을 도포한 다음, 감광막 마스크를 이용한 사진 식각공정을 실시하여 트렌치 형성 영역을 개방하는 감광막 패턴(126)을 형성한다. 비아홀 패턴 및 패턴 밀도에 상관없이 균일하게 도포된 반사 방지막에 의해 사진 식각공정시 발생하는 하부 난반사를 차단할 수 있어 균일하고, 정확한 감광막 패턴을 형성할 수 있다.
상술한 패턴은 반도체 기판상에 형성된 비아홀의 패턴을 지칭하는 것으로, 하부 구조에 따라 그 개구부의 폭과 크기등이 다양함을 지칭한다. 또한, 패턴 밀도는 기판의 소정영역 별로 형성된 비아홀 패턴의 수를 지칭한다. 예를 들어 동일한 제 1 및 제 2 영역안에 형성된 비아홀의 개수가 각기 2개와 6개 일 경우, 제 1 영역은 패턴 밀도가 소하고, 제 2 영역을 패턴 밀도가 제 1 영역에 비해 밀하다고 할 수 있다.
도 2c 및 도 2d를 참조하면, 감광막 패턴을 식각마스크로 하는 식각공정을 통해 다층의 반사 방지막(124) 및 제 2 저유전율 절연막(118)을 식각하여 비아홀(119) 상부에 비아홀(119) 보다 개구부가 넓은 트렌치(130)를 형성한다. 감광막 패턴(126)을 제거한 다음, 잔류하는 다층의 반사 방지막(124)을 제거하여 트렌치(130)와 비아홀(119)을 포함하는 듀얼다마신 패턴을 형성한다. 트렌치 형성을 위한 식각공정시 제 2 저유전율 절연막(118) 하부의 식각정지막(116)이 제 1 저유전율 절연막(114)이 식각되는 현상을 방지할 수 있다. 제 2 저유전율 절연막(118) 식각시 과도 식각을 실시하여 트렌치(130) 하부의 식각정지막(116) 또한 제거할 수 있다. 듀얼 다마신 패턴 형성후, 비아홀(119) 하부의 배리어막을 소정의 식각공정을 통해 제거할 수도 있다.
전체 구조상에 그 단차를 따라 확산 방지막(132) 및 시드층(미도시)을 형성한 다음, 금속도금법을 통해 구리막을 형성하여 비아홀(119)과 트렌치(130)를 매립한다. 제 2 저 유전율 절연막(118)을 정지막으로 하는 평탄화 공정을 실시하여 구리 금속배선(134)을 형성한다.
상술한 바와 같이, 본 발명은 점성이 낮은 액체성 희생 반사 방지막을 도포하여 크기와 밀도가 다른 비아홀을 균일한 깊이로 매립하여 단차를 완화 시키고, 난반사 억제 특성을 갖는 하부 반사 방지막을 도포하여 균일한 프로파일을 갖는 반사 방지막을 형성할 수 있다.
또한, 다층의 반사 방지막을 도포하여 다양한 패턴 크기와 패턴 밀도를 갖는 비아홀을 균일하게 매립할 수 있고, 펀치 쓰루 현상과 비아 펜스 현상을 방지할 수 있다.
또한, 결함이 없고, 신뢰성이 향상된 구리 금속배선을 형성할 수 있다.
도 1a 및 도 1b는 종래의 문제점을 설명하기 위한 단면도들이다.
도 2a 내지 도 2d는 본 발명에 따른 금속배선 형성 방법을 설명하기 위한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 반도체 기판 12, 114, 118 : 저유전율 절연막
14, 119 : 비아홀 16, 120, 122, 124 : 반사 방지막
18, 126 : 감광막 패턴 20, 130 : 트렌치
112 : 배리어막 116 : 식각정지막
132 : 확산 방지막 134 : 금속배선

Claims (5)

  1. 트랜지스터나 커패시터와 같은 반도체 소자를 포함하는 여러 요소가 형성된 반도체 기판상에 제 1 저유전율 절연막, 식각정지막 및 제 2 저유전율 절연막을 형성하는 단계;
    상기 제 2 저유전율 절연막, 식각정지막 및 제 1 저유전율 절연막을 패터닝 하여 다양한 패턴 크기와 패턴밀도의 비아홀을 형성하는 단계;
    전체구조상에 점도가 낮은 희생 반사방지막을 형성하고 저온 열처리공정을 수행한 후, 상기 난반사방지특성의 하부 반사방지막을 형성하여, 상기 비아홀을 균일하게 매립하고 하부구조에 의한 난반사를 방지하기 위한 다층의 반사방지막을 형성하는 단계;
    트렌치 형성을 위한 감광막 패턴을 형성한 다음, 상기 감광막 패턴을 식각 마스크로 하는 식각 공정을 실시하여 다층의 반사 방지막 및 제2 저유전율 절연막을 식각하여 금속배선용 트렌치를 형성하는 단계;
    감광막 패턴과 잔류하는 다층의 반사 방지막을 제거하는 단계; 및
    상기 트렌치와 비아홀을 구리막으로 매립하여 듀얼 다마신 패턴의 금속배선을 형성하는 단계를 포함하는 반도체 소자의 금속배선 형성방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 희생 반사 방지막으로 액체성 용매를 다량 포함하고, 유기 또는 무기 구성 원소를 갖는 막인 HSQ(Hydrogen Silses Quioxane), MSQ(Methyl Silses Quioxane), SOG(spin on glass)계열의 물질을 사용하는 반도체 소자의 금속 배선 형성 방법.
  4. 다양한 패턴 크기와 패턴밀도의 비아홀들이 형성된 반도체 기판이 제공되는 단계;
    전체 구조상에 점도가 낮은 희생 반사 방지막을 형성하여 상기 비아홀들의 일부를 매립하는 단계;
    상기 희생 반사방지막이 형성된 결과물 전면에 열처리공정을 수행하는 단계;
    상기 열처리공정이 수행된 전체 구조상에 난반사 방지를 위한 하부 반사 방지막을 형성하여 상기 비아홀들을 매립하는 단계;
    패터닝 공정을 통해 상기 비아홀 상부의 소정영역을 식각하여 트렌치를 형성한 다음, 잔류하는 상기 희생 반사 방지막 및 상기 하부 반사 방지막을 제거하는 단계; 및
    상기 트렌치와 상기 비아홀을 금속막으로 매립하여 금속배선을 형성하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 희생 반사 방지막으로 액체성 용매를 다량 포함하고, 유기 또는 무기 구성 원소를 갖는 막인 HSQ(Hydrogen Silses Quioxane), MSQ(Methyl Silses Quioxane), SOG(spin on glass)계열의 물질을 사용하는 반도체 소자의 금속 배선 형성 방법.
KR10-2003-0080039A 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법 KR100518895B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0080039A KR100518895B1 (ko) 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0080039A KR100518895B1 (ko) 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050046061A KR20050046061A (ko) 2005-05-18
KR100518895B1 true KR100518895B1 (ko) 2005-09-30

Family

ID=37245505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0080039A KR100518895B1 (ko) 2003-11-13 2003-11-13 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100518895B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100821852B1 (ko) * 2006-11-29 2008-04-14 동부일렉트로닉스 주식회사 다양한 크기의 패턴을 구비한 웨이퍼 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362093B1 (en) * 1999-08-20 2002-03-26 Taiwan Semiconductor Manufacturing Company Dual damascene method employing sacrificial via fill layer
JP2002093904A (ja) * 2000-08-31 2002-03-29 Hynix Semiconductor Inc デュアルダマシン配線の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362093B1 (en) * 1999-08-20 2002-03-26 Taiwan Semiconductor Manufacturing Company Dual damascene method employing sacrificial via fill layer
JP2002093904A (ja) * 2000-08-31 2002-03-29 Hynix Semiconductor Inc デュアルダマシン配線の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Also Published As

Publication number Publication date
KR20050046061A (ko) 2005-05-18

Similar Documents

Publication Publication Date Title
US7226853B2 (en) Method of forming a dual damascene structure utilizing a three layer hard mask structure
KR100494955B1 (ko) 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법
KR20020010650A (ko) 전자 디바이스 제조 방법
US6506680B1 (en) Method of forming connections with low dielectric insulating layers
KR20010003671A (ko) 반도체장치의 다층배선 형성방법
US7094683B2 (en) Dual damascene method for ultra low K dielectrics
KR100518895B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
KR20000044892A (ko) 반도체 소자의 금속 배선 형성 방법
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
KR100900680B1 (ko) 반도체 소자의 제조 방법
JPH11186274A (ja) デュアル・ダマスク技術
US7326632B2 (en) Method for fabricating metal wirings of semiconductor device
KR100657746B1 (ko) 반도체 소자의 비아 홀 형성 방법
KR100357222B1 (ko) 반도체소자의 다층배선 형성방법
KR100512051B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100447322B1 (ko) 반도체 소자의 메탈 라인 형성 방법
KR100735479B1 (ko) 반도체 장치의 금속 배선 형성 방법
KR100456420B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100393966B1 (ko) 반도체 소자의 이중 다마신 형성방법
KR100562319B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100406733B1 (ko) 반도체 소자의 제조 방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR100244713B1 (ko) 반도체 소자의 제조방법
KR100477822B1 (ko) 다층 금속배선의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130821

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee