TW201327775A - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TW201327775A
TW201327775A TW100147801A TW100147801A TW201327775A TW 201327775 A TW201327775 A TW 201327775A TW 100147801 A TW100147801 A TW 100147801A TW 100147801 A TW100147801 A TW 100147801A TW 201327775 A TW201327775 A TW 201327775A
Authority
TW
Taiwan
Prior art keywords
substrate
iii
transistor
component
semiconductor structure
Prior art date
Application number
TW100147801A
Other languages
English (en)
Inventor
Ming-Tsan Peng
Shyr-Long Jeng
Edward Yi Chang
Ching-Wei Shih
Shih-Tung Cheng
Chia-Hua Chang
Tsung-Lin Chen
Ya-Wen Shih
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW100147801A priority Critical patent/TW201327775A/zh
Priority to CN2012102018922A priority patent/CN103178040A/zh
Publication of TW201327775A publication Critical patent/TW201327775A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

半導體結構及其製造方法。半導體結構包括基材、III-V族電晶體、第一元件、第二元件、第一焊接線、第二焊接線與第三焊接線。III-V族電晶體係位於基材上，並具有源極、汲極與閘極。第一元件係位於基材上。第一元件係為轉接板。第二元件係位於基材上。第二元件係為二極體，並具有陽極與陰極。陽極係電性連接於基材。第一焊接線係電性連接於III-V族電晶體之源極與基材之間。第二焊接線係電性連接於III-V族電晶體之閘極與第一元件之間。第三焊接線係電性連接於III-V族電晶體之汲極與第二元件之陰極之間。

Description

半導體結構及其製造方法
本發明係有關於半導體結構及其製造方法，特別係有關於具有III-V族電晶體之半導體結構及其製造方法。
在半導體結構的技術中，III-V族電晶體例如氮化鎵高電子遷移率電晶體(GaN HEMT)結合高傳導電子密度、高電子遷移率和較寬的能隙，使其可在指定的反向耐壓下，顯著降低元件的導通電阻RDS(on)。適合於製作高頻率、大功率和高效率的電子器件。因此III-V族電晶體特別係GaN HEMT逐漸成為技術研究發展的重點。然而，目前的封裝方式容易有良率低的問題。
本發明係有關於一種半導體結構及其製造方法。半導體結構係具有高的操作效能。
根據本發明之一方面，提供一種半導體結構。半導體結構包括基材、III-V族電晶體、第一元件、第二元件、第一焊接線、第二焊接線與第三焊接線。III-V族電晶體係位於基材上。III-V族電晶體具有源極、汲極與閘極。第一元件係位於基材上。第一元件係為轉接板。第二元件係位於基材上。第二元件係為二極體，並具有陽極與陰極。陽極係電性連接於基材。第一焊接線係電性連接於III-V族電晶體之源極與基材之間。第二焊接線係電性連接於III-V族電晶體之閘極與第一元件之間。第三焊接線係電性連接於III-V族電晶體之汲極與第二元件之陰極之間。
根據本發明之另一方面，提供一種半導體結構的製造方法。方法包括以下步驟。於基材上配置III-V族電晶體。III-V族電晶體具有源極、汲極與閘極。配置第一焊接線電性連接於III-V族電晶體之源極與基材之間。於基材上配置第一元件。第一元件係為轉接板。於基材上配置第二元件。第二元件係為二極體，並具有陽極與陰極。陽極係電性連接於基材。配置第二焊接線電性連接於III-V族電晶體之閘極與第一元件之間。配置第三焊接線電性連接於III-V族電晶體之汲極與第二元件之陰極之間。
為讓本發明之上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：
第1圖至第4圖繪示一實施例中半導體結構的製造方法。第5圖繪示一實施例中半導體結構的上視圖。
請參照第1圖，於基材102上配置III-V族電晶體104。於實施例中，III-V族電晶體104為氮化鎵電晶體，例如磊晶型式的氮化鎵高電子遷移率電晶體(GaN HEMT)。III-V族電晶體104具有基板部份126與位在基板部份126上的電路層部份128。於實施例中，基板部份126係非導體材質，可包括矽(Si)或藍寶石(Sapphire)。
於實施例中，係利用環氧樹酯黏結法(epoxy)或銲接黏結法(Solder paste)將III-V族電晶體104黏合至基材102上。
環氧樹酯黏結法係利用點膠等方法將環氧樹酯(epoxy)塗佈於基材102的晶粒承載座上，置妥III-V族電晶體104後再加熱使其完成黏接。膠中係填入銀等金屬以提高其熱傳導性。而III-V族電晶體104與基材102黏接機制為機械力與靜電力。機械力是藉由物體表面凹凸粗糙性來壓入或填入黏結劑來達到黏結效果。而靜電力為兩物體間因帶有電荷而互相排斥或吸引的作用力。
銲接黏結法為利用合金反應進行III-V族電晶體104黏結的方法，可以形成熱傳導性優良的黏結。於實施例中，銲接黏結法係在氮氣遮護的環境中進行以防止銲錫氧化及孔洞。銲料包括有金-矽、金-錫、金-鍺等硬質合金，或鉛-錫、鉛-銀-銦等軟質合金。
於實施例中，III-V族電晶體104在置放於基材102上之後係進行烘烤步驟，以使III-V族電晶體104能牢固地黏著在基材102。
於一些實施例中，III-V族電晶體104係利用共晶結構(Eutectic)連接至基材102。共晶結構可為例如金矽共晶(Au-Si)、金錫共晶(Au-Sn)等等。舉例來說，III-V族電晶體104可先於基板126的表面形成金錫共晶(Au-Sn)結構，再依序與錫膏及基材102連結，以提高III-V族電晶體104與基材102之間的黏著性。
於一實施例中，III-V族電晶體104係利用高導熱銀膠，例如市售之田中貴金屬工業股份有限公司(TANAKA KIKINZOKU GROUP)生產之TS-3332LD或TS-3601LD-35連接至基材102。舉例來說，於III-V族電晶體104的背面鍍上薄層金屬鈦及金，加熱至共晶溫度之上後，使III-V族電晶體104背面的金屬與基材102之金屬互相擴散產生共晶之液相，並於冷卻後達到固定的功效。
請參照第2圖，配置第一焊接線106電性連接於III-V族電晶體104與基材102之間。第一焊接線106銲接的方式包括熱壓法、超音波法或上述之組合等等。
請參照第3圖，於基材102上配置第一元件108。於基材102上配置第二元件110。在第一元件108為轉接板的例子中，第一元件108可利用共晶結構連接至基材102。在第二元件110為轉接板的例子中，第二元件110可利用共晶結構連接至基材102。共晶結構可為金矽共晶(Au-Si)、金錫共晶(Au-Sn)等等。在第二元件110為二極體的例子中，第二元件110可直接焊接至基材102。
於實施例中，第一焊接線106係在第一元件108與第二元件110之後配置，因此第一焊接線106的配置並不會受到第一元件108與第二元件110的影響，如此能幫助控制或縮減第一焊接線106之兩末端之間的水平距離D1。
請參照第4圖，配置第二焊接線112電性連接於III-V族電晶體104與第一元件108之間。配置第三焊接線114電性連接於III-V族電晶體104與第二元件110之間。第二焊接線112與第三焊接線114銲接的方式可分別包括熱壓法、超音波法或上述之組合等等。
請參照第4圖，第一焊接線106之相對兩末端之間的水平距離係表示為D1。III-V族電晶體104與第一元件108之間的水平距離係表示為D2。III-V族電晶體104與第二元件110之間的水平距離係表示為D3。第一焊接線106之頂點朝基材102之方向的曲率半徑係表示為R1。第三焊接線114之頂點朝基材102之方向的曲率半徑係表示為R2。於實施例中，D1係小於D2的三分之一。或者，D1係大於2*R1(兩倍的R1)。或者，R2係大於D3的五倍。由於前述的佈置，藉由各個焊接線與線之間其空間上的分隔及線長的縮短，以減少焊接線本身的磁場鏈結以及和其它焊接線間的磁場鏈結，進而減少各導電元件之間產生的電感(含自感與互感)，以降低III-V族電晶體104於高速開關時所引發的震盪峰值電壓，如此可提高裝置的操作效能。
請參照第4圖，於實施例中，基材102係為導線架，包括例如TO-220、TO-3P、TO-263、TO-247或TO-247AA等等。
請參照第4圖，於實施例中，第一元件108係為轉接板，例如輸入端轉接板。轉接板的基板130可為三氧化二鋁(Al2O3)等等。可在基板130上形成導電層132。
請參照第4圖，第二元件110係為轉接板或二極體。轉接板可例如為輸出轉接板。二極體可例如為整流二極體晶片。在第二元件110為二極體的例子中，第二元件110係具有第一電極122與相反於第一電極122的第二電極124。第一電極122係電性連接於基材102，第二電極124係電性連接於第三焊接線114。舉例來說，第一電極122係為陽極，第二電極124係為陰極。然本揭露並不限於此，於其他實施例中，第一電極122係為陰極，第二電極124係為陽極。
請參照第4圖，III-V族電晶體104具有源極116、汲極118與閘極120(第4圖中係以III-V族電晶體104表面的焊球表示源極116、汲極118與閘極120的位置)。第一焊接線106係電性連接於源極116與基材102之間。第二焊接線112係電性連接於閘極120與第一元件108之間。第三焊接線114係電性連接於汲極118與第二元件110之間。
請參照第4圖，第一焊接線106、第二焊接線112與第三焊接線114的材質可為金、銀、銅、鋁等等導電性佳的金屬。第一焊接線106、第二焊接線112與第三焊接線114的剖面可為圓弧形。於其他實施例中，第一焊接線106、第二焊接線112與第三焊接線114可具有帶形，換句話說，其剖面為長方形。
請參照第5圖，第一元件108係利用第四焊接線136電性連接於輸入接腳138。第二元件110係利用第五焊接線140電性連接於輸出接腳142。基材102係電性連接至接地接腳144。在第5圖中，係以III-V族電晶體104表面的接觸墊表示源極116、汲極118與閘極120的位置。於實施例中，第5圖所示的半導體結構亦可利用封膠例如環氧樹脂封裝。
實施例
利用一般針筒抽取銀膠(致嘉生產的TDS DL-6900M)，然後擠壓針筒將銀膠點至導線架(TO-220)上晶粒座預定的位置，接著使用塑膠夾將具有III-V族電晶體的晶粒夾取至已點上銀膠的晶粒座置放，再將完成接合的晶粒放置於烤箱中，並以升溫速率3～5℃/min將溫度增加至150℃，再以150℃進行1小時的烘烤。烘烤後降溫速率為3-5℃/min。降溫後銀膠係固化。
銲線作業流程係先將金線之一末端燒結成球，而後將球利用超音波及熱與壓力銲在晶粒上。接著依設計好之路徑拉金線，最後將金線的另一末端依照類似的方式銲在導線架上，同時並切斷與鋼嘴間之金線，如此完成金線之銲線動作。銲線作業係採用新美化(SPB-TS668D)手動焊接線機進行作業。選擇的線材為1.0 mil金線。
封膠採用手動滴膠的方式，使用的膠材為液態封裝用環氧樹脂。首先利用一般針筒抽取封膠，然後擠壓針筒將膠點至完成導線焊接後的晶粒的位置，待膠流入金線與晶粒間的空隙後再重新點膠至晶粒，直到將晶粒、金線與連接金線部份的導線架包裹後，再將完成模組的導線架放置於烤箱中烘烤固化。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟悉此項技藝者，在不脫離本發明之精神和範圍內，當可做些許更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102．．．基材
104．．．III-V族電晶體
106．．．第一焊接線
108．．．第一元件
110．．．第二元件
112．．．第二焊接線
114．．．第三焊接線
116．．．源極
118．．．汲極
120．．．閘極
122．．．第一電極
124．．．第二電極
126．．．基板部份
128．．．電路層部份
130．．．基板
132．．．導電層
136．．．第四焊接線
138．．．輸入接腳
140．．．第五焊接線
142．．．輸出接腳
144．．．接地接腳
D1、D2、D3．．．水平距離
R1、R2．．．曲率半徑
第1圖至第4圖繪示一實施例中半導體結構的製造方法。
第5圖繪示一實施例中半導體結構的上視圖。
102．．．基材
104．．．III-V族電晶體
106．．．第一焊接線
108．．．第一元件
110．．．第二元件
112．．．第二焊接線
114．．．第三焊接線
116．．．源極
118．．．汲極
120．．．閘極
122．．．第一電極
124．．．第二電極
126．．．基板部份
128．．．電路層部份
130．．．基板
132．．．導電層
D1、D2、D3．．．水平距離
R1、R2．．．曲率半徑

Claims (13)

  1. 一種半導體結構，包括：一基材；一III-V族電晶體，位於該基材上，其中該III-V族電晶體具有一源極、一汲極與一閘極；一第一元件，位於該基材上，其中該第一元件係為轉接板；一第二元件，位於該基材上，其中該第二元件係為二極體，並具有一陽極與一陰極，該陽極係電性連接於該基材；一第一焊接線，電性連接於該III-V族電晶體之該源極與該基材之間；一第二焊接線，電性連接於該III-V族電晶體之該閘極與該第一元件之間；以及一第三焊接線，電性連接於該III-V族電晶體之該汲極與該第二元件之該陰極之間。
  2. 如申請專利範圍第1項所述之半導體結構，其中該第二元件係為轉接板或二極體。
  3. 如申請專利範圍第1項所述之半導體結構，其中該第一焊接線之相對兩末端之間的水平距離係表示為D1，該III-V族電晶體與該第一元件之間的水平距離係表示為D2，D1係小於D2的三分之一。
  4. 如申請專利範圍第1項所述之半導體結構，其中該第一焊接線之相對兩末端之間的水平距離係表示為D1，該第一焊接線之頂點朝該基材之方向的曲率半徑係表示為R1，D1係大於2*R1。
  5. 如申請專利範圍第1項所述之半導體結構，其中該III-V族電晶體與該第二元件之間的水平距離係表示為D3，該第三焊接線之頂點朝該基材之方向的曲率半徑係表示為R2，R2係大於D3的五倍。
  6. 如申請專利範圍第1項所述之半導體結構，其中該基材係為導線架，包括TO-220、TO-3P、TO-263、TO-247或TO-247AA，該III-V族電晶體係為氮化鎵高電子遷移率電晶體(GaN HEMT)。
  7. 如申請專利範圍第1項所述之半導體結構，其中該III-V族電晶體具有一基板部份與一電路層部份，該電路層部份係位在該基板部份上，該基板部份係非導體材質，該III-V族電晶體係藉由該基板部份接合至該基材。
  8. 一種半導體結構的製造方法，包括：於一基材上配置一III-V族電晶體，其中該III-V族電晶體具有一源極、一汲極與一閘極；配置一第一焊接線電性連接於該III-V族電晶體之該源極與該基材之間；於該基材上配置一第一元件，其中該第一元件係為轉接板；於該基材上配置一第二元件，其中該第二元件係為二極體，並具有一陽極與一陰極，該陽極係電性連接於該基材；配置一第二焊接線電性連接於該III-V族電晶體之該閘極與該第一元件之間；以及配置一第三焊接線電性連接於該III-V族電晶體之該汲極與該第二元件之該陰極之間。
  9. 如申請專利範圍第8項所述之半導體結構的製造方法，其中該第一焊接線之相對兩末端之間的水平距離係表示為D1，該III-V族電晶體與該第一元件之間的水平距離係表示為D2，D1係小於D2的三分之一。
  10. 如申請專利範圍第8項所述之半導體結構的製造方法，其中該第一焊接線之相對兩末端之間的水平距離係表示為D1，該第一焊接線之頂點朝該基材之方向的曲率半徑係表示為R1，D1係大於2*R1。
  11. 如申請專利範圍第8項所述之半導體結構的製造方法，其中該III-V族電晶體與該第二元件之間的水平距離係表示為D3，該第三焊接線之頂點朝該基材之方向的曲率半徑係表示為R2，R2係大於D3的五倍。
  12. 如申請專利範圍第8項所述之半導體結構的製造方法，其中該基材係為導線架，包括TO-220、TO-3P、TO-263、TO-247或TO-247AA，該III-V族電晶體係為氮化鎵高電子遷移率電晶體(GaN HEMT)。
  13. 如申請專利範圍第8項所述之半導體結構的製造方法，其中該III-V族電晶體具有一基板部份與一電路層部份，該電路層部份係位在該基板部份上，該基板部份係非導體材質，該III-V族電晶體係藉由該基板部份接合至該基材。
TW100147801A 2011-12-21 2011-12-21 半導體結構及其製造方法 TW201327775A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100147801A TW201327775A (zh) 2011-12-21 2011-12-21 半導體結構及其製造方法
CN2012102018922A CN103178040A (zh) 2011-12-21 2012-06-15 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100147801A TW201327775A (zh) 2011-12-21 2011-12-21 半導體結構及其製造方法

Publications (1)

Publication Number Publication Date
TW201327775A true TW201327775A (zh) 2013-07-01

Family

ID=48637801

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147801A TW201327775A (zh) 2011-12-21 2011-12-21 半導體結構及其製造方法

Country Status (2)

Country Link
CN (1) CN103178040A (zh)
TW (1) TW201327775A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4168507A (en) * 1977-11-21 1979-09-18 Motorola, Inc. Structure and technique for achieving reduced inductive effect of undesired components of common lead inductance in a semiconductive RF power package
US5625166A (en) * 1994-11-01 1997-04-29 Intel Corporation Structure of a thermally and electrically enhanced plastic pin grid array (PPGA) package for high performance devices with wire bond interconnect
US7226811B1 (en) * 1998-06-10 2007-06-05 Asat Ltd. Process for fabricating a leadless plastic chip carrier
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
CN201374644Y (zh) * 2009-03-25 2009-12-30 沈富德 扁平式封装功率因数校正器

Also Published As

Publication number Publication date
CN103178040A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
TWI485817B (zh) 微電子封裝及其散熱方法
JP5977987B2 (ja) 半導体装置およびその製造方法
WO2016152258A1 (ja) 半導体装置
US10256207B2 (en) Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
US20170207150A1 (en) Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
US20160126197A1 (en) Semiconductor device having a stress-compensated chip electrode
TW201732968A (zh) 半導體封裝結構及其製造方法
US10490491B2 (en) Semiconductor device
TW201238023A (en) Semiconductor device and method for manufacturing semiconductor device
TW200913201A (en) Dual side cooling integrated power device package and module and methods of manufacture
JP6084367B2 (ja) 半導体装置
TW201503299A (zh) 半導體裝置
CN105244294A (zh) 暴露管芯的方形扁平无引脚（qfn）封装
JP2014053384A (ja) 半導体装置およびその製造方法
JP5553766B2 (ja) 半導体装置とその製造方法
WO2011039795A1 (ja) 半導体装置とその製造方法
US20140224409A1 (en) Sintering Utilizing Non-Mechanical Pressure
JP2014032985A (ja) 半導体装置およびその製造方法
JP2016129254A (ja) 半導体装置
CN115312505A (zh) 一种功率器件的无引线封装结构及封装方法
TW201327775A (zh) 半導體結構及其製造方法
TWI427717B (zh) 一種倒裝晶片的封裝方法
WO2015079834A1 (ja) 半導体装置
WO2022196232A1 (ja) 半導体装置、および半導体装置の製造方法
CN107706239A (zh) 氮化镓高迁移率晶体管