TW201327754A - 立體線路結構與半導體元件 - Google Patents

立體線路結構與半導體元件 Download PDF

Info

Publication number
TW201327754A
TW201327754A TW100146892A TW100146892A TW201327754A TW 201327754 A TW201327754 A TW 201327754A TW 100146892 A TW100146892 A TW 100146892A TW 100146892 A TW100146892 A TW 100146892A TW 201327754 A TW201327754 A TW 201327754A
Authority
TW
Taiwan
Prior art keywords
conductive layer
substrate
conductive
layer
semiconductor device
Prior art date
Application number
TW100146892A
Other languages
English (en)
Other versions
TWI538140B (zh
Inventor
Wei-Chou Lan
Ted-Hong Shinn
Henry Wang
Chia-Chun Yeh
Original Assignee
E Ink Holdings Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by E Ink Holdings Inc filed Critical E Ink Holdings Inc
Priority to TW100146892A priority Critical patent/TWI538140B/zh
Priority to CN201210272433.3A priority patent/CN103167725B/zh
Priority to US13/572,711 priority patent/US8933563B2/en
Publication of TW201327754A publication Critical patent/TW201327754A/zh
Application granted granted Critical
Publication of TWI538140B publication Critical patent/TWI538140B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種立體線路結構，包括一基材、一第一導電層、一填充材料以及一第二導電層。基材具有一上表面以及一位在上表面的凹槽。第一導電層覆蓋凹槽的內壁且突出於上表面。填充材料填滿凹槽且覆蓋第一導電層。第二導電層覆蓋填充材料與部分第一導電層，且第一導電層結合第二導電層包覆填充材料。填充材料的材質不同於第一導電層材質與第二導電層的材質。

Description

立體線路結構與半導體元件
本發明是有關於一種線路結構及半導體元件，且特別是有關於一種立體線路結構以及應用此立體線路結構之半導體元件。
以目前顯示器的製程技術而言，若要再增加面板的解析度，必須縮小畫素單元的尺寸。然而，金屬導線因電阻的因素而無法隨之縮小，因此金屬導線在縮小的畫素單元中仍佔用較多的佈線面積，進而導致開口率大幅降低。
再者，若要增加面板尺寸，金屬導線也因電阻因素而必須加寬，此設計同樣存在有佔用較大的佈線面積以及開口率降低的問題。此外，若以增加金屬導線厚度的方式來降低金屬導線電阻，則會因為增加金屬導電的厚度而導致基板產生形變，而影響產品的可靠度。另外，使金屬導線厚度增加本身也有其製程上的限制，不易達成。
本發明提供一種立體線路結構，具有較小的線寬且佔有較小佈線面積。
本發明提供一種半導體元件，其具有立體線路，可增加基材上的佈線面積。
本發明提出一種立體線路結構，其包括一基材、一第一導電層、一填充材料以及一第二導電層。基材具有一上表面以及一位在上表面的凹槽。第一導電層覆蓋凹槽的內壁且突出於上表面。填充材料填滿凹槽且覆蓋第一導電層。第二導電層覆蓋填充材料與部分第一導電層，其中第一導電層結合第二導電層包覆填充材料，且填充材料的材質不同於第一導電層材質與第二導電層的材質。
在本發明之一實施例中，上述之基材的材質包括有機材料或無機材料。
在本發明之一實施例中，上述之凹槽的深度是基材厚度的1/10至1/2。
在本發明之一實施例中，上述之填充材料包括有機材料、高分子材料或含有多個金屬顆粒之高分子材料。
在本發明之一實施例中，上述之金屬顆粒的材質包括銀或碳。
在本發明之一實施例中，上述之第一導電層的材質與第二導電層的材質包括金屬或合金。
本發明還提出一種半導體元件，其配置於一基板上。半導體元件包括一基材、一第一導電層、一填充材料、一第二導電層、一閘絕緣層、一半導體層、一汲極以及一源極。基材具有一上表面以及一位在上表面的凹槽。第一導電層具有一配置於基材的部分上表面上的第一導電部以及一覆蓋凹槽的內壁的第二導電部。填充材料填滿凹槽，且覆蓋第二導電部。第二導電層具有一覆蓋第一導電部的第三導電部以及一覆蓋填充材料與部分第二導電部的第四導電部，其中第一導電部與第三導電部構成一閘極，而第二導電部、填充材料以及第四導電部構成一立體線路。立體線路與閘極相連接。閘絕緣層覆蓋立體線路與閘極。半導體層配置於閘絕緣層上。汲極配置於半導體層上。源極配置於半導體層上。
在本發明之一實施例中，上述之基材的材質包括有機材料或無機材料。
在本發明之一實施例中，上述之凹槽的深度是基材厚度的1/10至1/2。
在本發明之一實施例中，上述之填充材料包括有機材料、高分子材料或含有多個金屬顆粒之高分子材料。
在本發明之一實施例中，上述之金屬顆粒的材質包括銀或碳。
在本發明之一實施例中，上述之第一導電層的材質與第二導電層的材質包括金屬或合金。
在本發明之一實施例中，上述之半導體元件更包括一保護層，配置於基材上，並覆蓋半導體層、汲極與源極，其中保護層暴露出部分汲極。
在本發明之一實施例中，上述之半導體元件更包括一畫素電極，配置於基材上，並連接保護層所暴露出的部分汲極。
基於上述，本發明之立體線路結構的設計是透過凹槽來節省導電層於基材之上表面上的佈線面積，因此本發明之立體線路結構除了可具有較小的線寬外，亦具有佔有較小佈線面積的優勢。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1為本發明之一實施例之一種立體線路結構的局部剖面立體圖。請參考圖1，在本實施例中，立體線路結構100包括一基材110、一第一導電層120、一填充材料130以及一第二導電層140。
詳細來說，基材110具有一上表面112以及一位在上表面112的凹槽114。在本實施例中，基材110的材質例如是有機材料或無機材料，其中有機材料例如是如聚醯亞胺(polyimide,PI)或聚矽氧烷(polysiloxane,PSI)，而無機材料例如是氧化矽(silicon-oxide,SiOx)或氮化矽(silicon-nitride,SiNx)。此外，凹槽114的深度D例如是基材110厚度T的1/10至1/2。
第一導電層120覆蓋基材110之凹槽114的內壁且突出於上表面112上。填充材料130填滿基材110的凹槽114，且覆蓋第一導電層120。第二導電層140覆蓋填充材料130與部分第一導電層120。特別是，在本實施例中，第一導電層120結合第二導電層140完全包覆填充材料130，且填充材料130的材質不同於第一導電層120材質與第二導電層140的材質。
值得一提的是，本實施例之填充材料130可例如是與基材110相同材質，例如是不導電的有機材料，亦或是，填充材料130例如是不導電的高分子材料。當然，填充材料130亦可是含有多個金屬顆粒之高分子材料，意即填充材料130具有導電性，其中金屬顆粒的材質例如是包括銀或碳。需說明的是，填充材料130具有導電性與否的差異在於影響整體立體線路結構100的電阻值，其中當填充材料130具有導電性時，相對於不具導電性之填充材料130更能降低立體線路結構100的電阻值。簡言之，本實施例並不限定填充材料130的材料類型，本領域的技術人員當可依據實際需求，而選用填充材料130的類型，以達到所需的技術效果。此外，第一導電層120的材質與第二導電層140的材質例如是金屬(包括鉬、鉻、鋁或其他適當的材質)或合金(鉻化鉬(MoCr)或其他適當的材質)，在此並不加以限制。再者，第一導電層120的材質與第二導電層140的材質可相同或不同，在此並不加以限制。
由於本實施例之基材110具有凹槽114的設計，因此可在不佔用基材110之上表面112與改變第一導電層120之表面積的情況下，有效節省佈線面積。換言之，本實施例之立體線路結構100可佔有較小佈線面積。再者，本實施例之立體線路結構100的線寬是凹槽114的孔徑所決定，因此相較於習知大面積配置於基材之上表面上的導電層而言，本實施例之立體線路結構100可具有較小的線寬。簡言之，本實施例之立體線路結構100除了可具有較小的線寬外，亦具有佔有較小佈線面積的優勢。
圖2A為本發明之一實施例之一種半導體元件的剖面示意圖。圖2B為圖2A之半導體元件之閘極及立體導線的局部剖面立體示意圖。請同時參考圖2A與圖2B，本實施例之半導體元件200a配置於一基板10上，且半導體元件200a包括一基材210、一第一導電層220、一填充材料230、一第二導電層240、一閘絕緣層250、一半導體層255、一源極260以及一汲極265。於此，半導體元件200a為一主動元件，例如是薄膜電晶體。
詳細來說，基材210具有一上表面212以及一位在上表面212的凹槽214。在本實施例中，基材210的材質例如是有機材料或無機材料，其中有機材料例如是如聚醯亞胺(polyimide,PI)或聚矽氧烷(polysiloxane,PSI)，而無機材料例如是氧化矽(silicon-oxide,SiOx)或氮化矽(silicon-nitride,SiNx)。此外，凹槽214的深度D’例如是基材210厚度T’的1/10至1/2。
第一導電層220具有一配置於基材210的部分上表面212上的第一導電部222以及一覆蓋凹槽214的內壁的第二導電部224。填充材料230填滿凹槽214，且覆蓋第二導電部224。第二導電層240具有一覆蓋第一導電部222的第三導電部242以及一覆蓋填充材料230與部分第二導電部224的第四導電部244。特別是，第一導電部222與第三導電部242構成一閘極G，而第二導電部224、填充材料230以及第四導電部244構成一立體線路GL，其中立體線路GL與閘極G相連接，且立體線路GL例如是一閘極線。此外，本實施例之閘絕緣層250覆蓋立體線路GL與閘極G，而半導體層255配置於閘絕緣層250上，且源極260與汲極265皆配置於半導體層255的相對兩側上。
於此，填充材料230可例如是與基材210相同材質，例如是不導電的有機材料，亦或是，填充材料230例如是不導電的高分子材料。當然，填充材料230亦可是含有多個金屬顆粒之高分子材料，意即填充材料230具有導電性，其中金屬顆粒的材質例如是包括銀或碳。需說明的是，填充材料230具有導電性與否的差異在於影響整體立體線路GL的電阻值，其中當填充材料230具有導電性時，相對於不具有導電性之填充材料230更能降低立體線路GL的電阻值。簡言之，本實施例並不限定填充材料230的材料類型，本領域的技術人員當可依據實際需求，而選用填充材料230的類型，以達到所需的技術效果。此外，第一導電層220的材質與第二導電層240的材質例如是金屬(包括鉬、鉻、鋁或其他適當的材質)或合金(鉻化鉬(MoCr)或其他適當的材質)，在此並不加以限制。再者，第一導電層220的材質與第二導電層240的材質可相同或不同，在此並不加以限制。
由於本實施例之基材210具有凹槽214的設計，因此可在不佔用基材210之上表面212與改變第一導電層220之表面積的情況下，有效節省佈線面積。意即，本實施例之立體線路GL可佔有較小佈線面積。如此一來，所省下的面積則可用來配置其他元件(未繪示)，可擴大半導體元件200a的應用範圍。再者，本實施例之立體線路GL的線寬是凹槽214的孔徑所決定，因此相較於習知大面積配置於基材之上表面上的導電層而言，本實施例之立體線路GL可具有較小的線寬。
圖3為本發明之另一實施例之一種半導體元件的剖面示意圖。本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。請參考圖3，本實施例的半導體元件200b與圖2A之半導體元件200a相似，惟二者主要差異之處在於：本實施例之半導體元件200b為一畫素結構。
詳細來說，本實施例之半導體元件200b更包括一保護層270以及一畫素電極280。保護層270配置於基材210上並覆蓋半導體層255、源極260與汲極265，且保護層270具有一開孔暴露出部分汲極265。畫素電極280配置於基材210上，並透過其開孔而連接保護層270所暴露出的部分汲極265。由於本實施例之基材210具有凹槽214的設計，因此可在不佔用基材210之上表面212與改變第一導電層220之表面積的情況下，有效節省佈線面積。意即，本實施例之立體線路GL可佔有較小佈線面積。如此一來，所省下的面積則可用來增加電極(未繪示)的面積，而可達到增加開口率的效果。
綜上所述，本發明之立體線路結構的設計是透過凹槽來節省導電層於基材之上表面上的佈線面積，因此本發明之立體線路結構除了可具有較小的線寬外，亦具有佔有較小佈線面積的優勢。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．基板
100．．．立體線路結構
110、210．．．基材
112、212．．．上表面
114、214．．．凹槽
120、220．．．第一導電層
130、230．．．填充材料
140、240．．．第二導電層
200a、200b．．．半導體元件
222．．．第一導電部
224．．．第二導電部
242．．．第三導電部
244．．．第四導電部
250．．．閘絕緣層
255．．．半導體層
260．．．源極
265．．．汲極
270．．．保護層
280．．．畫素電極
G．．．閘極
GL．．．立體線路
D、D’．．．深度
T、T’．．．厚度
圖1為本發明之一實施例之一種立體線路結構的局部剖面立體圖。
圖2A為本發明之一實施例之一種半導體元件的剖面示意圖。
圖2B為圖2A之半導體元件之閘極及立體導線的局部剖面立體示意圖。
圖3為本發明之另一實施例之一種半導體元件的剖面示意圖。
100．．．立體線路結構
110．．．基材
112．．．上表面
114．．．凹槽
120．．．第一導電層
130．．．填充材料
140．．．第二導電層
D．．．深度
T．．．厚度

Claims (14)

  1. 一種立體線路結構，包括：一基材，具有一上表面以及一位在該上表面的凹槽；一第一導電層，覆蓋該凹槽的內壁，且突出於該上表面；一填充材料，填滿該凹槽，且覆蓋該第一導電層；以及一第二導電層，覆蓋該填充材料與部分該第一導電層，其中該第一導電層結合該第二導電層包覆該填充材料，且該填充材料的材質不同於該第一導電層材質與該第二導電層的材質。
  2. 如申請專利範圍第1項所述之立體線路結構，其中該基材的材質包括有機材料或無機材料。
  3. 如申請專利範圍第1項所述之立體線路結構，其中該凹槽的深度是該基材厚度的1/10至1/2。
  4. 如申請專利範圍第1項所述之立體線路結構，其中該填充材料包括有機材料、高分子材料或含有多個金屬顆粒之高分子材料。
  5. 如申請專利範圍第4項所述之立體線路結構，其中該些金屬顆粒的材質包括銀或碳。
  6. 如申請專利範圍第1項所述之立體線路結構，其中該第一導電層的材質與該第二導電層的材質包括金屬或合金。
  7. 一種半導體元件，配置於一基板上，該半導體元件包括：一基材，具有一上表面以及一位在該上表面的凹槽；一第一導電層，具有一配置於該基材的部分該上表面上的第一導電部以及一覆蓋該凹槽的內壁的第二導電部；一填充材料，填滿該凹槽，且覆蓋該第二導電部；一第二導電層，具有一覆蓋該第一導電部的第三導電部以及一覆蓋該填充材料與部分該第二導電部的第四導電部，其中該第一導電部與該第三導電部構成一閘極，而該第二導電部、該填充材料以及該第四導電部構成一立體線路，且該立體線路與該閘極相連接；一閘絕緣層，覆蓋該立體線路與該閘極；一半導體層，配置於該閘絕緣層上；一汲極，配置於該半導體層上；以及一源極，配置於該半導體層上。
  8. 如申請專利範圍第7項所述之半導體元件，其中該基材的材質包括有機材料或無機材料。
  9. 如申請專利範圍第7項所述之半導體元件，其中該凹槽的深度是該基材厚度的1/10至1/2。
  10. 如申請專利範圍第7項所述之半導體元件，其中該填充材料包括有機材料、高分子材料或含有多個金屬顆粒之高分子材料。
  11. 如申請專利範圍第10項所述之半導體元件，其中該些金屬顆粒的材質包括銀或碳。
  12. 如申請專利範圍第7項所述之半導體元件，其中該第一導電層的材質與該第二導電層的材質包括金屬或合金。
  13. 如申請專利範圍第7項所述之半導體元件，更包括一保護層，配置於該基材上，並覆蓋該半導體層、該汲極與該源極，其中該保護層暴露出部分該汲極。
  14. 如申請專利範圍第13項所述之半導體元件，更包括一畫素電極，配置於該基材上，並連接該保護層所暴露出的部分該汲極。
TW100146892A 2011-12-16 2011-12-16 立體線路結構與半導體元件 TWI538140B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW100146892A TWI538140B (zh) 2011-12-16 2011-12-16 立體線路結構與半導體元件
CN201210272433.3A CN103167725B (zh) 2011-12-16 2012-08-01 立体线路结构及半导体元件
US13/572,711 US8933563B2 (en) 2011-12-16 2012-08-13 Three-dimension circuit structure and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100146892A TWI538140B (zh) 2011-12-16 2011-12-16 立體線路結構與半導體元件

Publications (2)

Publication Number Publication Date
TW201327754A true TW201327754A (zh) 2013-07-01
TWI538140B TWI538140B (zh) 2016-06-11

Family

ID=48590364

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146892A TWI538140B (zh) 2011-12-16 2011-12-16 立體線路結構與半導體元件

Country Status (3)

Country Link
US (1) US8933563B2 (zh)
CN (1) CN103167725B (zh)
TW (1) TWI538140B (zh)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010046141A (ko) 1999-11-10 2001-06-05 구본준 박막 트랜지스터 및 배선 제조방법
EP1291932A3 (en) * 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
US6984476B2 (en) * 2002-04-15 2006-01-10 Sharp Kabushiki Kaisha Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device
KR100860468B1 (ko) 2002-04-17 2008-09-25 엘지디스플레이 주식회사 액정표시장치용 기판
EP1434282A3 (en) * 2002-12-26 2007-06-27 Konica Minolta Holdings, Inc. Protective layer for an organic thin-film transistor
US20060110580A1 (en) * 2003-04-28 2006-05-25 Aylward Peter T Article comprising conductive conduit channels
US7494923B2 (en) * 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device
JP4543385B2 (ja) * 2005-03-15 2010-09-15 日本電気株式会社 液晶表示装置の製造方法
US20090039512A1 (en) 2007-08-08 2009-02-12 International Business Machines Corporation Electromigration resistant interconnect structure
KR101433613B1 (ko) 2007-11-01 2014-08-27 삼성디스플레이 주식회사 표시장치의 제조방법 및 이에 의한 표시장치
KR101418588B1 (ko) 2007-11-14 2014-07-16 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101423670B1 (ko) 2008-01-15 2014-07-28 삼성디스플레이 주식회사 금속 배선 제조 방법 및 금속 배선을 구비하는 표시 패널의제조 방법
CN101515573B (zh) * 2008-02-22 2011-12-28 南茂科技股份有限公司 用于一半导体集成电路的导电结构
US20090236627A1 (en) 2008-03-19 2009-09-24 Jang-Sub Kim Method of forming metal wiring
KR101219005B1 (ko) * 2010-12-30 2013-01-04 삼성전기주식회사 금속 박막 전극 및 그 제조방법

Also Published As

Publication number Publication date
CN103167725A (zh) 2013-06-19
TWI538140B (zh) 2016-06-11
US20130154015A1 (en) 2013-06-20
US8933563B2 (en) 2015-01-13
CN103167725B (zh) 2015-08-12

Similar Documents

Publication Publication Date Title
US10090486B2 (en) Frameless display device with concealed drive circuit board and manufacturing method thereof
US20200083144A1 (en) Heat dissipation assembly and electronic device
JP5942951B2 (ja) 電子装置
CN109638078B (zh) Tft的制备方法、tft、oled背板和显示装置
US11315956B2 (en) Array substrate, manufacturing method thereof and display panel
KR102309283B1 (ko) 디스플레이 패널용 방열 디바이스, 그의 제조 방법, 및 디스플레이 디바이스
TWI493724B (zh) 半導體元件
US20200174325A1 (en) Array substrate and display device
TW201511267A (zh) 半導體裝置
CN107665896B (zh) 显示基板及其制作方法、显示面板和显示装置
CN113192893A (zh) 薄膜晶体管阵列基板及其制作方法
TWI538140B (zh) 立體線路結構與半導體元件
US10595420B2 (en) Encapsulation structure and display apparatus
JP2009048063A5 (zh)
JP3196476U (ja) アレイ基板構造及びこの表示装置
CN108695357B (zh) 一种显示器件的制备方法及显示器件
CN108550605B (zh) 一种显示面板、显示装置及显示面板的制作方法
WO2020003484A1 (ja) 磁性部品
JPWO2020003481A1 (ja) 電子装置
TWI418039B (zh) 薄膜電晶體
US9530803B2 (en) Electrical connection structure with via hole, array substrate and display device
TWI719785B (zh) 顯示器
CN204011406U (zh) 半导体装置和搭载了半导体装置以及电子部件的应用板
JP5601430B2 (ja) 電子装置
CN102299153B (zh) 具有低栅极输入电阻的功率半导体组件及其制作方法