CN113192893A - 薄膜晶体管阵列基板及其制作方法 - Google Patents
薄膜晶体管阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN113192893A CN113192893A CN202110451665.4A CN202110451665A CN113192893A CN 113192893 A CN113192893 A CN 113192893A CN 202110451665 A CN202110451665 A CN 202110451665A CN 113192893 A CN113192893 A CN 113192893A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- oxide semiconductor
- hole
- metal oxide
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 106
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 92
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 92
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 230000000149 penetrating effect Effects 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000752 ionisation method Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 140
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种薄膜晶体管阵列基板及其制作方法，该制作方法包括：提供衬底基板，衬底基板包括显示区和非显示区；在衬底基板上形成第一金属层，第一金属层包括第一走线下段、第二走线下段和第三走线；在第一金属层上形成第一绝缘层；在第一绝缘层形成第二金属层，第二金属层包括第一走线上段；在第二金属层上形成金属氧化物半导体层；在氧化物半导体层上形成第二绝缘层；在第二绝缘层形成第三金属层，第三金属层包括桥接部和第二走线上段，其中非显示区的第一走线下段与桥接部电性连接，第一走线上段与桥接部电性连接。本发明不仅能够实现窄边框的设计，还能够减少一道绝缘层的制程，降低薄膜晶体管阵列基板的加工成本。
Description
技术领域
本发明涉及液晶显示技术领域，特别是涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
随着科技的不断发展，显示技术也得到了快速的发展，薄膜晶体管TFT(Thin FilmTransistor)技术由原来的a-Si(非晶硅)薄膜晶体管发展到现在的LTPS(低温多晶硅)薄膜晶体管、Oxide(氧化物)薄膜晶体管等，以金属氧化物为代表的化合物半导体有源层材料的薄膜晶体管具有迁移率高、制作工艺简单、大面积均匀性好、制造成本低等优点。
如图1所示，一般地，薄膜晶体管阵列基板包括显示区100和非显示区200(非显示区也称为外围区域绑定区，即TFT与外部电路进行电连接的位置)，起初薄膜晶体管阵列基板的非显示区200设计为单层金属架构，即非显示区200的走线300采用单层金属架构，每条走线300在非显示区200内依次排列，这样就会增大非显示区200的面积，增宽产品边框。为了减小产品边框的大小，实现窄边框的设计，遂将薄膜晶体管阵列基板的非显示区设计为三层金属架构。通常地，采用三层金属架构的薄膜晶体管阵列基板在制作过程中会额外增加一道绝缘层的制程，使其加工过程变得繁琐、复杂，增加薄膜晶体管阵列基板的加工成本。
发明内容
为了解决上述技术问题，本发明提出一种薄膜晶体管阵列基板及其制作方法，能够实现窄边框的设计，同时减少非显示区的外围走线的三层金属架构制作过程中的一道绝缘层的制程，降低薄膜晶体管阵列基板的加工成本。
本发明提供一种薄膜晶体管阵列基板的制作方法，所述薄膜晶体管阵列基板具有显示区和位于所述显示区外围的非显示区，所述制作方法包括：
提供衬底基板；
在所述衬底基板上形成第一金属层，并对所述第一金属层进行蚀刻以形成位于所述显示区内的栅极及位于所述非显示区内的第一走线下段和第三走线；
在所述衬底基板上形成覆盖所述栅极、所述第一走线下段和所述第三走线的第一绝缘层；
在所述第一绝缘层上形成第二金属层，并对所述第二金属层进行蚀刻以形成位于所述非显示区内的第一走线上段；
在所述第一绝缘层上形成覆盖所述第一走线上段的金属氧化物半导体层，并对所述金属氧化物半导体层进行蚀刻以形成位于所述显示区内的所述栅极的正上方的第一金属氧化物半导体部及位于所述非显示区内的所述第一走线上段的正上方的第二金属氧化物半导体部；
在所述第一绝缘层上形成覆盖所述第一金属氧化物半导体部和所述第二金属氧化物半导体部的第二绝缘层；
对所述第二绝缘层进行蚀刻，以在所述非显示区内对应所述第一走线上段的位置形成贯穿所述第二绝缘层的第一通孔，在所述非显示区内对应所述第一走线下段的位置形成贯穿所述第二绝缘层的第一接触孔，在所述显示区内对应所述栅极的位置形成贯穿所述第二绝缘层的第四通孔和第五通孔，使所述第一金属氧化物半导体部的两端分别经由所述第四通孔和所述第五通孔露出，所述第二金属氧化物半导体部经由所述第一通孔露出；
对所述第一金属氧化物半导体部经由所述第四通孔和所述第五通孔露出的区域及所述第二金属氧化物半导体部经由所述第一通孔露出的区域进行离子化处理，使所述第一金属氧化物半导体部和所述第二金属氧化物半导体部各自露出的区域由半导体转变为导体；
对所述第一绝缘层进行蚀刻，以在所述非显示区内对应所述第一接触孔的位置形成同时贯穿所述第一绝缘层和所述第二绝缘层的第二通孔，使所述第一走线下段经由所述第二通孔露出；
在所述第二绝缘层上形成第三金属层，并对所述第三金属层进行蚀刻形成位于所述显示区内的源极和漏极及位于所述非显示区内的桥接部，其中所述源极填入所述第四通孔中与所述第一金属氧化物半导体部的一端接触，所述漏极填入所述第五通孔中与所述第一金属氧化物半导体部的另一端接触，所述桥接部的一端填入所述第一通孔中与所述第二金属氧化物半导体部接触，所述桥接部的另一端填入所述第二通孔中与所述第一走线下段接触。
进一步地，在对所述第一金属层进行蚀刻时还形成位于所述非显示区内的第二走线下段；
在对所述第二绝缘层进行蚀刻时还在所述非显示区内对应所述第二走线下段的位置形成贯穿所述第二绝缘层的第二接触孔；
在对所述第一绝缘层进行蚀刻时还在所述非显示区内对应所述第二接触孔的位置形成同时贯穿所述第一绝缘层和所述第二绝缘层的第三通孔，使所述第二走线下段经由所述第三通孔露出；
在对所述第三金属层进行蚀刻时还形成位于所述非显示区内的第二走线上段，其中所述第二走线上段填入所述第三通孔中与所述第二走线下段接触。
进一步地，所述金属氧化物半导体层为IGZO。
本发明还提供一种薄膜晶体管阵列基板，具有显示区和位于所述显示区外围的非显示区，所述薄膜晶体管阵列基板包括：
衬底基板；
形成在所述衬底基板上的栅极、第一走线下段和第三走线，其中所述栅极位于所述显示区内，所述第一走线下段和所述第三走线位于所述非显示区内；
形成在所述衬底基板上覆盖所述栅极、所述第一走线下段和所述第三走线的第一绝缘层；
形成在所述第一绝缘层上的第一走线上段，其中所述第一走线上段位于所述非显示区内；
形成在所述显示区内的所述栅极的正上方的第一金属氧化物半导体部及在所述非显示区内的所述第一走线上段的正上方的的第二金属氧化物半导体部；
形成在所述第一绝缘层上覆盖所述第一金属氧化物半导体部和所述第二金属氧化物半导体部的第二绝缘层，其中在所述非显示区内对应所述第一走线上段的位置设有贯穿所述第二绝缘层的第一通孔，在所述非显示区内对应所述第一走线下段的位置设有同时贯穿所述第一绝缘层和所述第二绝缘层的第二通孔，在所述显示区内对应所述栅极的位置设有贯穿所述第二绝缘层的第四通孔和第五通孔；
形成在所述第二绝缘层上的源极、漏极和桥接部，其中所述源极和所述漏极位于所述显示区内，所述桥接部位于所述非显示区内，所述源极填入所述第四通孔中与所述第一金属氧化物半导体部的一端接触，所述漏极填入所述第五通孔中与所述第一金属氧化物半导体部的另一端接触，所述桥接部的一端填入所述第一通孔中与所述第二金属氧化物半导体部接触，所述桥接部的另一端填入所述第二通孔中与所述第一走线下段接触，且所述第一金属氧化物半导体部对应所述第四通孔和所述第五通孔的区域被离子化处理而由半导体转变为导体，所述第二金属氧化物半导体部对应所述第一通孔的区域被离子化处理而由半导体转变为导体，所述第一走线上段与所述第一走线下段通过所述桥接部相连形成第一走线。
进一步地，在所述衬底基板上还形成有第二走线下段，所述第二走线下段位于所述非显示区内；
在所述非显示区内对应所述第二走线下段的位置设有同时贯穿所述第一绝缘层和所述第二绝缘层的第三通孔；
在所述第二绝缘层上还形成有第二走线上段，其中所述第二走线上段位于所述非显示区内，所述第二走线上段填入所述第三通孔中与所述第二走线下段接触，所述第二走线上段与所述第二走线下段相连形成第二走线。
进一步地，所述第一走线上段远离所述显示区的一端、所述第二走线上段远离所述显示区的一端以及所述第三走线远离所述显示区的一端上下相重叠。
进一步地，形成在所述衬底基板上的多条扫描线，所述多条扫描线位于所述显示区内，所述第一走线、所述第二走线和所述第三走线分别与对应的所述扫描线连接。
进一步地，所述第一金属氧化物半导体部和所述第二金属氧化物半导体部为IGZO。
本发明还提供一种显示装置，包括上述薄膜晶体管阵列基板。
本发明提供的薄膜晶体管阵列基板的制作方法，薄膜晶体管阵列基板中显示区的TFT(Thin Film Transistor)采用刻蚀阻挡(Etch Stopper Type，ESL)工艺，ESL工艺是在氧化物半导体层上制作刻蚀阻挡层，并刻蚀过孔连接源漏电极和有源层，能够较好地保护氧化物半导体，通过利用在显示区的氧化物半导体层上制作的刻蚀阻挡层，以此作为非显示区的第二金属层与第三金属层之间的绝缘层，这样就能在不额外增加制作绝缘层的情况下，实现三层金属堆叠的架构，降低了薄膜晶体管阵列基板的加工成本。
附图说明
图1为现有技术中薄膜晶体管阵列基板的结构示意图。
图2为本发明实施例中薄膜晶体管阵列基板的结构示意图。
图3a为图2中第一金属层的走线分布结构示意图。
图3b为图2中第二金属层的走线分布结构示意图。
图3c为图2中第三金属层的走线分布结构示意图。
图4为图2中沿A-A、B-B、C-C和显示区的截面组合示意图。
图5至图16为本发明实施例中薄膜晶体管阵列基板的制作过程示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
一般地，薄膜晶体管(TFT)阵列基板包括显示区(即TFT所在的区域)和非显示区(非显示区也称为外围区域绑定区，即TFT与外部电路进行电连接的区域)，显示区内设有多条扫描线和多条数据线，多条扫描线与多条数据线相互绝缘交叉形成呈矩阵分布的多个子像素，其中每个子像素通过TFT与对应的扫描线和对应的数据线相连，同时显示区内还设有触控线，触控线与数据线沿相同方向延伸。非显示区内设有多条走线，其中一部分走线与显示区内的扫描线电性连接，其中一部分走线与显示区内的数据线电性连接，其中一部分走线与显示区内的触控线电性连接，再将非显示区的走线与外部电路进行电性连接，实现信号的传递。
如图2至图3c所示，本发明实施例提供一种薄膜晶体管阵列基板，该薄膜晶体管阵列基板具有显示区10和位于显示区10外围的非显示区20，非显示区20内设有多条走线30，在本实施例中，非显示区20的走线30以三条为例，分别为第一走线31、第二走线32和第三走线33。其中第一走线31包括第一走线下段311、第一走线上段312和桥接部313，第一走线下段311位于第一金属层M1，第一走线上段312位于第二金属层M2，第一走线下段311与第二走线上段312通过位于第三金属层M3的桥接部313电性连接，第二走线32包括第二走线下段321和第二走线上段322，第二走线下段321位于第一金属层M1，第二走线上段322位于第三金属层M3，第二走线下段321与第二走线上段322通过第三通孔143电性连接，第三走线33位于第一金属层M1，同时第一走线上段312远离显示区10的一端、第二走线上段322远离显示区10的一端以及第三走线33远离显示区10的一端上下相重叠。
如图4所示，该薄膜晶体管阵列基板包括：
衬底基板11；
形成在衬底基板11上的栅极101、第一走线下段311、第二走线下段321和第三走线33，其中栅极101位于显示区10内，第一走线下段311、第二走线下段321和第三走线33位于非显示区20内；
形成在衬底基板11上覆盖栅极101、第一走线下段311、第二走线下段321和第三走线33的第一绝缘层12；
形成在第一绝缘层12上的第一走线上段312，其中第一走线上段312位于非显示区20内；
形成在显示区10内的栅极101的正上方的第一金属氧化物半导体部131及在非显示区20内的第一走线上段312的正上方的第二金属氧化物半导体部132；
形成在第一绝缘层12上覆盖第一金属氧化物半导体部131和第二金属氧化物半导体部132的第二绝缘层14，其中在非显示区20内对应第一走线上段312的位置设有贯穿第二绝缘层14的第一通孔141，在非显示区20内对应第一走线下段311的位置设有同时贯穿第一绝缘层12和第二绝缘层14的第二通孔142，在非显示区20内对应第二走线下段321的位置设有同时贯穿第一绝缘层12和第二绝缘层14的第三通孔143，在显示区10内对应栅极101的位置设有贯穿第二绝缘层14的第四通孔144和第五通孔145；
形成在第二绝缘层14上的源极102、漏极103、桥接部313和第二走线上段322，其中源极102和漏极103位于显示区10内，桥接部313和第二走线上段322位于非显示区20内，源极102填入第四通孔144中与第一金属氧化物半导体部131的一端接触，漏极103填入第五通孔145中与第一金属氧化物半导体部131的另一端接触，桥接部313的一端填入第一通孔141中与第二金属氧化物半导体部132接触，桥接部313的另一端填入第二通孔142中与第一走线下段311接触，第二走线上段322填入第三通孔143中与第二走线下段321接触，且第一金属氧化物半导体部131对应第四通孔144和第五通孔145的区域被离子化处理而由半导体转变为导体，第二金属氧化物半导体部132对应第一通孔141的区域被离子化处理而由半导体转变为导体，第一走线上段312与第一走线下段311相连形成第一走线31，第二走线上段322与第二走线下段321相连形成第二走线32。
进一步地，第一走线上段312远离显示区10的一端、第二走线上段322远离显示区10的一端以及第三走线33远离显示区10的一端上下相重叠。
具体地，第一金属氧化物半导体部131和第二金属氧化物半导体部132为IGZO。
进一步地，形成在衬底基板11上的多条扫描线，多条扫描线位于显示区10内，第一走线31、第二走线32和第三走线33分别与对应的扫描线连接。当然在其他的实施例中，也可以设置为第一走线31、第二走线32和第三走线33分别与对应的数据线连接，实现数据线的外围走线的窄边框化。
本发明还提供一种显示装置，包括上述薄膜晶体管阵列基板。
本发明还提供一种薄膜晶体管阵列基板的制作方法，该薄膜晶体管阵列基板具有显示区10和位于显示区10外围的非显示区20，该制作方法包括以下步骤：
参见图5和图6，提供衬底基板11，具体地，衬底基板11可以是玻璃基板或塑料基板。
在衬底基板11上形成第一金属层M1，并对第一金属层M1进行蚀刻以形成位于显示区10内的栅极101及位于非显示区20内的第一走线下段311、第二走线下段321和第三走线33，具体地，第一金属层M1可以是Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以为多层金属薄膜构成的复合薄膜。
参见图7和图8，在衬底基板11上形成覆盖栅极101、第一走线下段311、第二走线下段321和第三走线33的第一绝缘层12，具体地，第一绝缘层12例如为氧化硅(SiOx)、氮化硅(SiNx)或氮氧化硅(SiONx)。
在第一绝缘层12上形成第二金属层M2，并对第二金属层M2进行蚀刻以形成位于非显示区20内的第一走线上段312，具体地，第二金属层M2可以是Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，也可以为多层金属薄膜构成的复合薄膜。
参见图9和图10，在第一绝缘层12上形成覆盖第一走线上段312的金属氧化物半导体层130，并在金属氧化物半导体层130上涂布光阻(图未示)，对光阻进行曝光、显影，以留下的光阻作为遮罩对金属氧化物半导体层130进行蚀刻以形成金属氧化物半导体层，其中金属氧化物半导体层包括位于显示区10内的栅极101的正上方的第一金属氧化物半导体部131及位于非显示区20内的第一走线上段312的正上方的第二金属氧化物半导体部132，具体地，对金属氧化物半导体层130采用的蚀刻方法为湿法蚀刻，选用的蚀刻液与蚀刻第二金属层M2的蚀刻液相同，在蚀刻显示区10内的金属氧化物半导体层130时很有可能会蚀刻掉位于非显示区20内的第一走线上段312，因此位于非显示区20内的第一走线上段312的正上方的第二金属氧化物半导体部132对第一走线上段312起到保护作用，保护第一走线上段312不被蚀刻掉，特别地，金属氧化物半导体层130为IGZO(铟镓锌氧化物)。
参见图11，在第一绝缘层12上形成覆盖第一金属氧化物半导体部131和第二金属氧化物半导体部132的第二绝缘层14，位于显示区20内的第二绝缘层14作为第一氧化物半导体部131的蚀刻阻挡层，保护第一氧化物半导体部131不被蚀刻，具体地，第二绝缘层14为氧化硅(SiOx)。
参见图12，在第二绝缘层14上涂布光阻并对光阻进行曝光、显影，以留下的光阻作为遮罩对第二绝缘层14和第一绝缘层12进行蚀刻，以首先在非显示区20内对应第一走线上段312的位置形成贯穿第二绝缘层14的第一通孔141，在非显示区20内对应第一走线下段311的位置形成贯穿第二绝缘层14的第一接触孔142a，在非显示区20内对应第二走线下段321的位置形成贯穿第二绝缘层14的第二接触孔143a，在显示区10内对应栅极101的位置形成贯穿第二绝缘层14的第四通孔144和第五通孔145，使第一金属氧化物半导体部131的两端分别经由第四通孔144和第五通孔145露出，第二金属氧化物半导体部132经由第一通孔141露出。
参见图13，对第一金属氧化物半导体部131经由第四通孔144和第五通孔145露出的区域及第二金属氧化物半导体部132经由第一通孔141露出的区域进行离子化处理，使第一金属氧化物半导体部131和第二金属氧化物半导体部132各自露出的区域由半导体转变为导体。
参见图14，对第一绝缘层12进行蚀刻，以在非显示区20内对应第一接触孔142a的位置形成同时贯穿第一绝缘层12和第二绝缘层14的第二通孔142，在非显示区20内对应第二接触孔143a的位置形成同时贯穿第一绝缘层12和第二绝缘层14的第三通孔143，此时第一走线下段311经由第二通孔142露出，第二走线下段321经由第三通孔143露出，具体地，对第二绝缘层14和第一绝缘层12采用的蚀刻方法为干法蚀刻。
参见图15和图16，在第二绝缘层14上形成第三金属层M3，并对第三金属层M3进行蚀刻形成位于显示区10内的源极102和漏极103及位于非显示区20内的桥接部313和第二走线上段322，其中源极102填入第四通孔144中与第一金属氧化物半导体部131的一端接触，漏极103填入第五通孔145中与第一金属氧化物半导体部131的另一端接触，桥接部313的一端填入第一通孔141中与第二金属氧化物半导体部132接触，通过第二金属氧化物半导体部132与第一走线上段312电性连接，桥接部313的另一端填入第二通孔142中与第一走线下段311接触，以实现与第一走线下段311电性连接，第二走线上段322填入第三通孔143中与第二走线下段321接触，以实现第二走线上段322与第二走线下段321的电性连接，这样第一走线31就能实现通过位于第二金属层M2的第一走线上段312与外部电路连接，第二走线32就能实现通过位于第三金属层M3的第二走线上段322与外部电路连接，从而减小非显示区20的面积。
在现有技术中，如图1所示，非显示区200的走线300采用单层金属架构，每条走线300在非显示区200内依次排列，这样就会增大非显示区200的面积，增宽产品边框，本发明提供的薄膜晶体管阵列基板采用三层金属架构，即三层金属依次堆叠，如图2至图3c所示，第一走线上段312远离显示区10的一端、第二走线上段322远离显示区10的一端以及第三走线33远离显示区10的一端上下相重叠，第一走线31最终通过第一走线上段312与外部电路连接，第二走线32最终通过第二走线上段322与外部电路连接，其中第一走线上段312位于第二金属层M2，第二走线上段322位于第三金属层M3，第三走线33位于第一金属层M1，从而减小了产品边框的大小，实现了窄边框的设计。同时，在制作三层金属架构的薄膜晶体管阵列基板时，由于增加了金属层，所以也会相应地增加金属层之间的绝缘层的制程，本发明的薄膜晶体管阵列基板通过利用显示区10内的TFT制作过程中会制作第一金属氧化物半导体部131的蚀刻阻挡层(即第二绝缘层14)，以此作为非显示区20中第二金属层M2与第三金属层M3之间的绝缘层，这样就不会额外增加一道绝缘层的制程，降低薄膜晶体管阵列基板的加工成本。在非显示区20内，第二金属氧化物半导体部132保护位于第二金属层M2的第一走线上段312不被蚀刻，在蚀刻显示区10内的金属氧化物半导体层130时很有可能会蚀刻掉位于非显示区20内的第一走线上段312，因此位于非显示区20内的第一走线上段312的正上方的第二金属氧化物半导体部132对第一走线上段312起到保护作用，保护第一走线上段312不被蚀刻掉。
在本文中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语的具体含义。
在本文中，术语“上”、“下”、“前”、“后”、“左”、“右”、“顶”、“底”、“内”、“外”、“竖直”、“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了表达技术方案的清楚及描述方便，因此不能理解为对本发明的限制。
在本文中，用于描述元件的序列形容词“第一”、“第二”等仅仅是为了区别属性类似的元件，并不意味着这样描述的元件必须依照给定的顺序，或者时间、空间、等级或其它的限制。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种薄膜晶体管阵列基板的制作方法，所述薄膜晶体管阵列基板具有显示区(10)和位于所述显示区(10)外围的非显示区(20)，其特征在于，所述制作方法包括：
提供衬底基板(11)；
在所述衬底基板(11)上形成第一金属层(M1)，并对所述第一金属层(M1)进行蚀刻以形成位于所述显示区(10)内的栅极(101)及位于所述非显示区(20)内的第一走线下段(311)和第三走线(33)；
在所述衬底基板(11)上形成覆盖所述栅极(101)、所述第一走线下段(311)和所述第三走线(33)的第一绝缘层(12)；
在所述第一绝缘层(12)上形成第二金属层(M2)，并对所述第二金属层(M2)进行蚀刻以形成位于所述非显示区(20)内的第一走线上段(312)；
在所述第一绝缘层(12)上形成覆盖所述第一走线上段(312)的金属氧化物半导体层(130)，并对所述金属氧化物半导体层(130)进行蚀刻以形成位于所述显示区(10)内的所述栅极(101)的正上方的第一金属氧化物半导体部(131)及位于所述非显示区(20)内的所述第一走线上段(312)的正上方的第二金属氧化物半导体部(132)；
在所述第一绝缘层(12)上形成覆盖所述第一金属氧化物半导体部(131)和所述第二金属氧化物半导体部(132)的第二绝缘层(14)；
对所述第二绝缘层(14)进行蚀刻，以在所述非显示区(20)内对应所述第一走线上段(312)的位置形成贯穿所述第二绝缘层(14)的第一通孔(141)，在所述非显示区(20)内对应所述第一走线下段(311)的位置形成贯穿所述第二绝缘层(14)的第一接触孔(142a)，在所述显示区(10)内对应所述栅极(101)的位置形成贯穿所述第二绝缘层(14)的第四通孔(144)和第五通孔(145)，使所述第一金属氧化物半导体部(131)的两端分别经由所述第四通孔(144)和所述第五通孔(145)露出，所述第二金属氧化物半导体部(132)经由所述第一通孔(141)露出；
对所述第一金属氧化物半导体部(131)经由所述第四通孔(144)和所述第五通孔(145)露出的区域及所述第二金属氧化物半导体部(132)经由所述第一通孔(141)露出的区域进行离子化处理，使所述第一金属氧化物半导体部(131)和所述第二金属氧化物半导体部(132)各自露出的区域由半导体转变为导体；
对所述第一绝缘层(12)进行蚀刻，以在所述非显示区(20)内对应所述第一接触孔(142a)的位置形成同时贯穿所述第一绝缘层(12)和所述第二绝缘层(14)的第二通孔(142)，使所述第一走线下段(311)经由所述第二通孔(142)露出；
在所述第二绝缘层(14)上形成第三金属层(M3)，并对所述第三金属层(M3)进行蚀刻形成位于所述显示区(10)内的源极(102)和漏极(103)及位于所述非显示区(20)内的桥接部(313)，其中所述源极(102)填入所述第四通孔(144)中与所述第一金属氧化物半导体部(131)的一端接触，所述漏极(103)填入所述第五通孔(145)中与所述第一金属氧化物半导体部(131)的另一端接触，所述桥接部(313)的一端填入所述第一通孔(141)中与所述第二金属氧化物半导体部(132)接触，所述桥接部(313)的另一端填入所述第二通孔(142)中与所述第一走线下段(311)接触。
2.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，在对所述第一金属层(M1)进行蚀刻时还形成位于所述非显示区(20)内的第二走线下段(321)；
在对所述第二绝缘层(14)进行蚀刻时还在所述非显示区(20)内对应所述第二走线下段(321)的位置形成贯穿所述第二绝缘层(14)的第二接触孔(143a)；
在对所述第一绝缘层(12)进行蚀刻时还在所述非显示区(20)内对应所述第二接触孔(143a)的位置形成同时贯穿所述第一绝缘层(12)和所述第二绝缘层(12)的第三通孔(143)，使所述第二走线下段(321)经由所述第三通孔(143)露出；
在对所述第三金属层(M3)进行蚀刻时还形成位于所述非显示区(20)内的第二走线上段(322)，其中所述第二走线上段(322)填入所述第三通孔(143)中与所述第二走线下段(321)接触。
3.如权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述金属氧化物半导体层(130)为IGZO。
4.一种薄膜晶体管阵列基板，具有显示区(10)和位于所述显示区(10)外围的非显示区(20)，其特征在于，所述薄膜晶体管阵列基板包括：
衬底基板(11)；
形成在所述衬底基板(11)上的栅极(101)、第一走线下段(311)和第三走线(33)，其中所述栅极(101)位于所述显示区(10)内，所述第一走线下段(311)和所述第三走线(33)位于所述非显示区(20)内；
形成在所述衬底基板(11)上覆盖所述栅极(101)、所述第一走线下段(311)和所述第三走线(33)的第一绝缘层(12)；
形成在所述第一绝缘层(12)上的第一走线上段(312)，其中所述第一走线上段(312)位于所述非显示区(20)内；
形成在所述显示区(10)内的所述栅极(101)的正上方的第一金属氧化物半导体部(131)及在所述非显示区(20)内的所述第一走线上段(312)的正上方的的第二金属氧化物半导体部(132)；
形成在所述第一绝缘层(12)上覆盖所述第一金属氧化物半导体部(131)和所述第二金属氧化物半导体部(132)的第二绝缘层(14)，其中在所述非显示区(20)内对应所述第一走线上段(312)的位置设有贯穿所述第二绝缘层(14)的第一通孔(141)，在所述非显示区(20)内对应所述第一走线下段(311)的位置设有同时贯穿所述第一绝缘层(12)和所述第二绝缘层(14)的第二通孔(142)，在所述显示区(10)内对应所述栅极(101)的位置设有贯穿所述第二绝缘层(14)的第四通孔(144)和第五通孔(145)；
形成在所述第二绝缘层(14)上的源极(102)、漏极(103)和桥接部(313)，其中所述源极(102)和所述漏极(103)位于所述显示区(10)内，所述桥接部(313)位于所述非显示区(20)内，所述源极(102)填入所述第四通孔(144)中与所述第一金属氧化物半导体部(131)的一端接触，所述漏极(103)填入所述第五通孔(145)中与所述第一金属氧化物半导体部(131)的另一端接触，所述桥接部(313)的一端填入所述第一通孔(141)中与所述第二金属氧化物半导体部(132)接触，所述桥接部(313)的另一端填入所述第二通孔(142)中与所述第一走线下段(311)接触，且所述第一金属氧化物半导体部(131)对应所述第四通孔(144)和所述第五通孔(145)的区域被离子化处理而由半导体转变为导体，所述第二金属氧化物半导体部(132)对应所述第一通孔(141)的区域被离子化处理而由半导体转变为导体，所述第一走线上段(312)与所述第一走线下段(311)通过所述桥接部(313)相连形成第一走线(31)。
5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，在所述衬底基板(11)上还形成有第二走线下段(321)，所述第二走线下段(321)位于所述非显示区(20)内；
在所述非显示区(20)内对应所述第二走线下段(321)的位置设有同时贯穿所述第一绝缘层(12)和所述第二绝缘层(14)的第三通孔(143)；
在所述第二绝缘层(14)上还形成有第二走线上段(322)，其中所述第二走线上段(322)位于所述非显示区(20)内，所述第二走线上段(322)填入所述第三通孔(143)中与所述第二走线下段(321)接触，所述第二走线上段(322)与所述第二走线下段(321)相连形成第二走线(32)。
6.如权利要求5所述的薄膜晶体管阵列基板，其特征在于，所述第一走线上段(312)远离所述显示区(10)的一端、所述第二走线上段(322)远离所述显示区(10)的一端以及所述第三走线(33)远离所述显示区(10)的一端上下相重叠。
7.如权利要求5所述的薄膜晶体管阵列基板，其特征在于，形成在所述衬底基板(11)上的多条扫描线，所述多条扫描线位于所述显示区(10)内，所述第一走线(31)、所述第二走线(32)和所述第三走线(33)分别与对应的所述扫描线连接。
8.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述第一金属氧化物半导体部(131)和所述第二金属氧化物半导体部(132)为IGZO。
9.一种显示装置，其特征在于，包括如权利要求4至8任一项所述的薄膜晶体管阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110451665.4A CN113192893B (zh) | 2021-04-26 | 2021-04-26 | 薄膜晶体管阵列基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110451665.4A CN113192893B (zh) | 2021-04-26 | 2021-04-26 | 薄膜晶体管阵列基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113192893A true CN113192893A (zh) | 2021-07-30 |
| CN113192893B CN113192893B (zh) | 2024-03-12 |
Family
ID=76978963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110451665.4A Active CN113192893B (zh) | 2021-04-26 | 2021-04-26 | 薄膜晶体管阵列基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113192893B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114300488A (zh) * | 2021-12-30 | 2022-04-08 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170205656A1 (en) * | 2016-01-20 | 2017-07-20 | Samsung Display Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| CN107305757A (zh) * | 2016-04-21 | 2017-10-31 | 瀚宇彩晶股份有限公司 | 显示装置 |
| CN108732837A (zh) * | 2018-05-29 | 2018-11-02 | 武汉华星光电技术有限公司 | Tft阵列基板及液晶显示面板 |
| CN109324455A (zh) * | 2018-11-09 | 2019-02-12 | 昆山龙腾光电有限公司 | 内嵌式触控阵列基板、显示面板及液晶显示装置 |
| CN109491121A (zh) * | 2018-12-24 | 2019-03-19 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN209055780U (zh) * | 2018-11-15 | 2019-07-02 | 昆山龙腾光电有限公司 | 阵列基板及显示面板 |
| CN110491887A (zh) * | 2019-08-23 | 2019-11-22 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及阵列基板的制作方法 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
-
2021
- 2021-04-26 CN CN202110451665.4A patent/CN113192893B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170205656A1 (en) * | 2016-01-20 | 2017-07-20 | Samsung Display Co., Ltd. | Liquid crystal display device and manufacturing method thereof |
| CN107305757A (zh) * | 2016-04-21 | 2017-10-31 | 瀚宇彩晶股份有限公司 | 显示装置 |
| CN108732837A (zh) * | 2018-05-29 | 2018-11-02 | 武汉华星光电技术有限公司 | Tft阵列基板及液晶显示面板 |
| CN109324455A (zh) * | 2018-11-09 | 2019-02-12 | 昆山龙腾光电有限公司 | 内嵌式触控阵列基板、显示面板及液晶显示装置 |
| CN209055780U (zh) * | 2018-11-15 | 2019-07-02 | 昆山龙腾光电有限公司 | 阵列基板及显示面板 |
| CN109491121A (zh) * | 2018-12-24 | 2019-03-19 | 上海中航光电子有限公司 | 显示面板和显示装置 |
| CN110491887A (zh) * | 2019-08-23 | 2019-11-22 | 上海中航光电子有限公司 | 一种阵列基板、显示面板及阵列基板的制作方法 |
| CN111128877A (zh) * | 2019-12-25 | 2020-05-08 | 深圳市华星光电半导体显示技术有限公司 | 刻蚀阻挡型阵列基板的制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114300488A (zh) * | 2021-12-30 | 2022-04-08 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113192893B (zh) | 2024-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11244969B2 (en) | Array substrate and manufacturing method thereof, display substrate, and display device | |
| KR101434452B1 (ko) | 표시장치용 어레이 기판 및 그의 제조방법 | |
| US6642086B2 (en) | Method for fabricating thin film transistor array substrate for liquid crystal display | |
| US7172913B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| TWI495942B (zh) | 畫素結構、顯示面板與畫素結構的製作方法 | |
| US20090224257A1 (en) | Thin film transistor panel and manufacturing method of the same | |
| KR101454190B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| KR101484063B1 (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| US20150034943A1 (en) | Thin film transistor array substrate | |
| US9360695B2 (en) | Liquid crystal display | |
| CN113725157B (zh) | 阵列基板及其制作方法 | |
| US20080048191A1 (en) | Organic light emitting display device and method of fabricating the same | |
| CN111276527A (zh) | 一种显示面板及其制作方法 | |
| US20140361302A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN113192893B (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| US9465266B2 (en) | Liquid crystal display device | |
| CN112416171A (zh) | 触控面板、显示面板以及显示装置 | |
| KR20110053721A (ko) | 어레이 기판 및 이의 제조방법 | |
| EP3279941A1 (en) | Array substrate and preparation method therefor, and display device thereof | |
| US20090121229A1 (en) | Display device | |
| KR100275932B1 (ko) | 액정표시장치 및 그 제조방법 | |
| CN113437090A (zh) | 阵列基板及其制备方法、显示面板 | |
| CN106711155B (zh) | 一种阵列基板、显示面板及显示装置 | |
| KR20160100035A (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법 | |
| CN110993617A (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |