CN103167725B - 立体线路结构及半导体元件 - Google Patents
立体线路结构及半导体元件 Download PDFInfo
- Publication number
- CN103167725B CN103167725B CN201210272433.3A CN201210272433A CN103167725B CN 103167725 B CN103167725 B CN 103167725B CN 201210272433 A CN201210272433 A CN 201210272433A CN 103167725 B CN103167725 B CN 103167725B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- conductive
- groove
- base material
- circuit structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000463 material Substances 0.000 claims abstract description 165
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 78
- 238000012856 packing Methods 0.000 claims description 48
- 239000013528 metallic particle Substances 0.000 claims description 24
- 239000011368 organic material Substances 0.000 claims description 14
- 239000011241 protective layer Substances 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 9
- 229910010272 inorganic material Inorganic materials 0.000 claims description 8
- 239000011147 inorganic material Substances 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- -1 polysiloxanes Polymers 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明是有关于一种立体线路结构以及一种半导体元件。立体线路结构包括一基材、一第一导电层、一填充材料以及一第二导电层。基材具有一上表面以及一位在上表面的凹槽。第一导电层覆盖凹槽的内壁且突出于上表面。填充材料填满凹槽且覆盖第一导电层。第二导电层覆盖填充材料与部分第一导电层，且第一导电层结合第二导电层包覆填充材料。填充材料的材质不同于第一导电层材质与第二导电层的材质。
Description
技术领域
本发明涉及一种线路结构及半导体元件,特别是涉及一种立体线路结构以及应用此立体线路结构的半导体元件。
背景技术
以目前显示器的工艺技术而言，若要再增加面板的解析度，必须缩小像素单元的尺寸。然而，金属导线因电阻的因素而无法随之缩小，因此金属导线在缩小的像素单元中仍占用较多的布线面积，进而导致开口率大幅降低。
再者，若要增加面板尺寸，金属导线也因电阻因素而必须加宽，此设计同样存在有占用较大的布线面积以及开口率降低的问题。此外，若以增加金属导线厚度的方式来降低金属导线电阻，则会因为增加金属导电的厚度而导致基板产生形变，而影响产品的可靠度。另外，使金属导线厚度增加本身也有其工艺上的限制，不易达成。
由此可见，上述现有的立体线路结构在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的立体线路结构,实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于，提供一种立体线路结构，具有较小的线宽且占有较小布线面积。
本发明的另一目的在于，提供一种半导体元件，其具有立体线路，可增加基材上的布线面积。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种立体线路结构，其包括一基材、一第一导电层、一填充材料以及一第二导电层。基材具有一上表面以及一位在上表面的凹槽。第一导电层覆盖凹槽的内壁且突出于上表面。填充材料填满凹槽且覆盖第一导电层。第二导电层覆盖填充材料与部分第一导电层，其中第一导电层结合第二导电层包覆填充材料，且填充材料的材质不同于第一导电层材质与第二导电层的材质。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在本发明的一实施例中，上述的基材的材质包括有机材料或无机材料。
在本发明的一实施例中，上述的凹槽的深度是基材厚度的1/10至1/2。
在本发明的一实施例中，上述的填充材料包括有机材料、高分子材料或含有多个金属颗粒或多个非金属颗粒的高分子材料。
在本发明的一实施例中，上述的金属颗粒的材质包括银，而上述非金属颗粒的材质包括碳。
在本发明的一实施例中，上述的第一导电层的材质与第二导电层的材质包括金属或合金。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种半导体元件，其配置于一基板上。半导体元件包括一基材、一第一导电层、一填充材料、一第二导电层、一闸绝缘层、一半导体层、一漏极以及一源极。基材具有一上表面以及一位在上表面的凹槽。第一导电层具有一配置于基材的部分上表面上的第一导电部以及一覆盖凹槽的内壁的第二导电部。填充材料填满凹槽，且覆盖第二导电部。第二导电层具有一覆盖第一导电部的第三导电部以及一覆盖填充材料与部分第二导电部的第四导电部，其中第一导电部与第三导电部构成一栅极，而第二导电部、填充材料以及第四导电部构成一立体线路。立体线路与栅极相连接。闸绝缘层覆盖立体线路与栅极。半导体层配置于闸绝缘层上。漏极配置于半导体层上。源极配置于半导体层上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在本发明的一实施例中，上述的基材的材质包括有机材料或无机材料。
在本发明的一实施例中，上述的凹槽的深度是基材厚度的1/10至1/2。
在本发明的一实施例中，上述的填充材料包括有机材料、高分子材料或含有多个金属颗粒或多个非金属颗粒的高分子材料。
在本发明的一实施例中，上述的金属颗粒的材质包括银，而上述非金属颗粒的材质包括碳。
在本发明的一实施例中，上述的第一导电层的材质与第二导电层的材质包括金属或合金。
在本发明的一实施例中，上述的半导体元件更包括一保护层，配置于基材上，并覆盖半导体层、漏极与源极，其中保护层暴露出部分漏极。
在本发明的一实施例中，上述的半导体元件更包括一像素电极，配置于基材上，并连接保护层所暴露出的部分漏极。
基于上述，本发明的立体线路结构的设计是通过凹槽来节省导电层于基材的上表面上的布线面积，因此本发明的立体线路结构除了可具有较小的线宽外，亦具有占有较小布线面积的优势。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
图1为本发明的一实施例的一种立体线路结构的局部剖面立体图。
图2A为本发明的一实施例的一种半导体元件的剖面示意图。
图2B为图2A的半导体元件的栅极及立体导线的局部剖面立体示意图。
图3为本发明的另一实施例的一种半导体元件的剖面示意图。
主要元件符号说明
10：基板 100：立体线路结构
110、210：基材 112、212：上表面
114、214：凹槽 120、220：第一导电层
130、230：填充材料 140、240：第二导电层
200a、200b：半导体元件 222：第一导电部
224：第二导电部 242：第三导电部
244：第四导电部 250：闸绝缘层
255：半导体层 260：源极
265：漏极 270：保护层
280：像素电极 G：栅极
GL：立体线路 D、D’：深度
T、T’：厚度
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本发明提出的立体线路结构其具体实施方式、结构、特征及其功效，详细说明如后。
图1为本发明的一实施例的一种立体线路结构的局部剖面立体图。请参考图1，在本实施例中，立体线路结构100包括一基材110、一第一导电层120、一填充材料130以及一第二导电层140。
详细来说，基材110具有一上表面112以及一位在上表面112的凹槽114。在本实施例中，基材110的材质例如是有机材料或无机材料，其中有机材料例如是如聚酰亚胺（polyimide,PI）或聚硅氧烷(polysiloxane,PSI)，而无机材料例如是氧化硅(silicon-oxide,SiOx)或氮化硅(silicon-nitride,SiNx)。此外，凹槽114的深度D例如是基材110厚度T的1/10至1/2。
第一导电层120覆盖基材110的凹槽114的内壁且突出于上表面112上。填充材料130填满基材110的凹槽114，且覆盖第一导电层120。第二导电层140覆盖填充材料130与部分第一导电层120。特别是，在本实施例中，第一导电层120结合第二导电层140完全包覆填充材料130，且填充材料130的材质不同于第一导电层120材质与第二导电层140的材质。
值得一提的是，本实施例的填充材料130可例如是与基材110相同材质，例如是不导电的有机材料，亦或是，填充材料130例如是不导电的高分子材料。当然，填充材料130亦可是含有多个金属颗粒或多个非金属颗粒的高分子材料，意即填充材料130具有导电性，其中金属颗粒的材质例如是包括银，而非金属颗粒的材质例如是包括碳。需说明的是，填充材料130具有导电性与否的差异在于影响整体立体线路结构100的电阻值，其中当填充材料130具有导电性时，相对于不具导电性的填充材料130更能降低立体线路结构100的电阻值。简言之，本实施例并不限定填充材料130的材料类型，本领域的技术人员当可依据实际需求，而选用填充材料130的类型，以达到所需的技术效果。此外，第一导电层120的材质与第二导电层140的材质例如是金属（包括钼、铬、铝或其他适当的材质）或合金（铬化钼(MoCr)或其他适当的材质），在此并不加以限制。再者，第一导电层120的材质与第二导电层140的材质可相同或不同，在此并不加以限制。
由于本实施例的基材110具有凹槽114的设计，因此可在不占用基材110的上表面112与改变第一导电层120的表面积的情况下，有效节省布线面积。换言之，本实施例的立体线路结构100可占有较小布线面积。再者，本实施例的立体线路结构100的线宽是凹槽114的孔径所决定，因此相较于现有习知大面积配置于基材的上表面上的导电层而言，本实施例的立体线路结构100可具有较小的线宽。简言之，本实施例的立体线路结构100除了可具有较小的线宽外，亦具有占有较小布线面积的优势。
图2A为本发明的一实施例的一种半导体元件的剖面示意图。图2B为图2A的半导体元件的栅极及立体导线的局部剖面立体示意图。请同时参考图2A与图2B，本实施例的半导体元件200a配置于一基板10上，且半导体元件200a包括一基材210、一第一导电层220、一填充材料230、一第二导电层240、一闸绝缘层250、一半导体层255、一源极260以及一漏极265。在此，半导体元件200a为一主动元件，例如是薄膜电晶体。
详细来说，基材210具有一上表面212以及一位在上表面212的凹槽214。在本实施例中，基材210的材质例如是有机材料或无机材料，其中有机材料例如是如聚酰亚胺（polyimide,PI）或聚硅氧烷(polysiloxane,PSI)，而无机材料例如是氧化硅(silicon-oxide,SiOx)或氮化硅(silicon-nitride,SiNx)。此外，凹槽214的深度D’例如是基材210厚度T’的1/10至1/2。
第一导电层220具有一配置于基材210的部分上表面212上的第一导电部222以及一覆盖凹槽214的内壁的第二导电部224。填充材料230填满凹槽214，且覆盖第二导电部224。第二导电层240具有一覆盖第一导电部222的第三导电部242以及一覆盖填充材料230与部分第二导电部224的第四导电部244。特别是，第一导电部222与第三导电部242构成一栅极G，而第二导电部224、填充材料230以及第四导电部244构成一立体线路GL，其中立体线路GL与栅极G相连接，且立体线路GL例如是一栅极线。此外，本实施例的闸绝缘层250覆盖立体线路GL与栅极G，而半导体层255配置于闸绝缘层250上，且源极260与漏极265皆配置于半导体层255的相对两侧上。
在此，填充材料230可例如是与基材210相同材质，例如是不导电的有机材料，亦或是，填充材料230例如是不导电的高分子材料。当然，填充材料230亦可是含有多个金属颗粒或多个非金属颗粒的高分子材料，意即填充材料230具有导电性，其中金属颗粒的材质例如是包括银，而非金属颗粒的材质例如是包括碳。需说明的是，填充材料230具有导电性与否的差异在于影响整体立体线路GL的电阻值，其中当填充材料230具有导电性时，相对于不具有导电性的填充材料230更能降低立体线路GL的电阻值。简言之，本实施例并不限定填充材料230的材料类型，本领域的技术人员当可依据实际需求，而选用填充材料230的类型，以达到所需的技术效果。此外，第一导电层220的材质与第二导电层240的材质例如是金属（包括钼、铬、铝或其他适当的材质）或合金（铬化钼(MoCr)或其他适当的材质），在此并不加以限制。再者，第一导电层220的材质与第二导电层240的材质可相同或不同，在此并不加以限制。
由于本实施例的基材210具有凹槽214的设计，因此可在不占用基材210的上表面212与改变第一导电层220的表面积的情况下,有效节省布线面积。意即,本实施例的立体线路GL可占有较小布线面积。如此一来,所省下的面积则可用来配置其他元件（未绘示），可扩大半导体元件200a的应用范围。再者，本实施例的立体线路GL的线宽是凹槽214的孔径所决定，因此相较于现有习知大面积配置于基材的上表面上的导电层而言，本实施例的立体线路GL可具有较小的线宽。
图3为本发明的另一实施例的一种半导体元件的剖面示意图。本实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参照前述实施例，本实施例不再重复赘述。请参考图3，本实施例的半导体元件200b与图2A的半导体元件200a相似，惟二者主要差异之处在于：本实施例的半导体元件200b为一像素结构。
详细来说，本实施例的半导体元件200b更包括一保护层270以及一像素电极280。保护层270配置于基材210上并覆盖半导体层255、源极260与漏极265，且保护层270具有一开孔暴露出部分漏极265。像素电极280配置于基材210上，并通过其开孔而连接保护层270所暴露出的部分漏极265。由于本实施例的基材210具有凹槽214的设计，因此可在不占用基材210的上表面212与改变第一导电层220的表面积的情况下，有效节省布线面积。意即，本实施例的立体线路GL可占有较小布线面积。如此一来，所省下的面积则可用来增加电极（未绘示）的面积，而可达到增加开口率的效果。
综上所述，本发明的立体线路结构的设计是通过凹槽来节省导电层于基材的上表面上的布线面积，因此本发明的立体线路结构除了可具有较小的线宽外，亦具有占有较小布线面积的优势。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (14)
1.一种立体线路结构，其特征在于其包括：
一基材，具有一上表面以及一位在该上表面的凹槽；
一第一导电层，覆盖该凹槽的内壁，且突出于该上表面，其中该凹槽的深度小于该第一导电层的高度；
一填充材料，填满该凹槽，且覆盖该第一导电层；以及
一第二导电层，覆盖该填充材料与部分该第一导电层，其中该第一导电层结合该第二导电层包覆该填充材料，且该填充材料的材质不同于该第一导电层材质与该第二导电层的材质。
2.根据权利要求1所述的立体线路结构，其特征在于其中该基材的材质包括有机材料或无机材料。
3.根据权利要求1所述的立体线路结构，其特征在于其中该凹槽的深度是该基材厚度的1/10至1/2。
4.根据权利要求1所述的立体线路结构，其特征在于其中该填充材料包括有机材料、高分子材料或含有多个金属颗粒或多个非金属颗粒的高分子材料。
5.根据权利要求4所述的立体线路结构，其特征在于其中所述金属颗粒的材质包括银，而所述非金属颗粒的材质包括碳。
6.根据权利要求1所述的立体线路结构，其特征在于其中该第一导电层的材质与该第二导电层的材质包括金属或合金。
7.一种半导体元件，配置于一基板上，其特征在于该半导体元件包括：
一基材，具有一上表面以及一位在该上表面的凹槽；
一第一导电层，具有一配置于该基材的部分该上表面上的第一导电部以及一覆盖该凹槽的内壁的第二导电部；
一填充材料，填满该凹槽，且覆盖该第二导电部；
一第二导电层，具有一覆盖该第一导电部的第三导电部以及一覆盖该填充材料与部分该第二导电部的第四导电部，其中该第一导电部与该第三导电部构成一栅极，而该第二导电部、该填充材料以及该第四导电部构成一立体线路，且该立体线路与该栅极相连接；
一闸绝缘层，覆盖该立体线路与该栅极；
一半导体层，配置于该闸绝缘层上；
一漏极，配置于该半导体层上；以及
一源极，配置于该半导体层上。
8.根据权利要求7所述的半导体元件，其特征在于其中该基材的材质包括有机材料或无机材料。
9.根据权利要求7所述的半导体元件，其特征在于其中该凹槽的深度是该基材厚度的1/10至1/2。
10.根据权利要求7所述的半导体元件，其特征在于其中该填充材料包括有机材料、高分子材料或含有多个金属颗粒或多个非金属颗粒的高分子材料。
11.根据权利要求10所述的半导体元件，其特征在于其中所述金属颗粒的材质包括银，而所述非金属颗粒的材质包括碳。
12.根据权利要求7所述的半导体元件，其特征在于其中该第一导电层的材质与该第二导电层的材质包括金属或合金。
13.根据权利要求7所述的半导体元件,其特征在于其还包括一保护层，配置于该基材上，并覆盖该半导体层、该漏极与该源极，其中该保护层暴露出部分该漏极。
14.根据权利要求13所述的半导体元件，其特征在于其还包括一像素电极，配置于该基材上，并连接该保护层所暴露出的部分该漏极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100146892 | 2011-12-16 | ||
| TW100146892A TWI538140B (zh) | 2011-12-16 | 2011-12-16 | 立體線路結構與半導體元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103167725A CN103167725A (zh) | 2013-06-19 |
| CN103167725B true CN103167725B (zh) | 2015-08-12 |
Family
ID=48590364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210272433.3A Active CN103167725B (zh) | 2011-12-16 | 2012-08-01 | 立体线路结构及半导体元件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8933563B2 (zh) |
| CN (1) | CN103167725B (zh) |
| TW (1) | TWI538140B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515573A (zh) * | 2008-02-22 | 2009-08-26 | 南茂科技股份有限公司 | 用于一半导体集成电路的导电结构 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010046141A (ko) | 1999-11-10 | 2001-06-05 | 구본준 | 박막 트랜지스터 및 배선 제조방법 |
| EP1291932A3 (en) * | 2001-09-05 | 2006-10-18 | Konica Corporation | Organic thin-film semiconductor element and manufacturing method for the same |
| US6984476B2 (en) * | 2002-04-15 | 2006-01-10 | Sharp Kabushiki Kaisha | Radiation-sensitive resin composition, forming process for forming patterned insulation film, active matrix board and flat-panel display device equipped with the same, and process for producing flat-panel display device |
| KR100860468B1 (ko) | 2002-04-17 | 2008-09-25 | 엘지디스플레이 주식회사 | 액정표시장치용 기판 |
| EP1434282A3 (en) * | 2002-12-26 | 2007-06-27 | Konica Minolta Holdings, Inc. | Protective layer for an organic thin-film transistor |
| US20060110580A1 (en) * | 2003-04-28 | 2006-05-25 | Aylward Peter T | Article comprising conductive conduit channels |
| US7494923B2 (en) * | 2004-06-14 | 2009-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of wiring substrate and semiconductor device |
| JP4543385B2 (ja) * | 2005-03-15 | 2010-09-15 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| US20090039512A1 (en) | 2007-08-08 | 2009-02-12 | International Business Machines Corporation | Electromigration resistant interconnect structure |
| KR101433613B1 (ko) | 2007-11-01 | 2014-08-27 | 삼성디스플레이 주식회사 | 표시장치의 제조방법 및 이에 의한 표시장치 |
| KR101418588B1 (ko) | 2007-11-14 | 2014-07-16 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
| KR101423670B1 (ko) | 2008-01-15 | 2014-07-28 | 삼성디스플레이 주식회사 | 금속 배선 제조 방법 및 금속 배선을 구비하는 표시 패널의제조 방법 |
| US20090236627A1 (en) | 2008-03-19 | 2009-09-24 | Jang-Sub Kim | Method of forming metal wiring |
| KR101219005B1 (ko) * | 2010-12-30 | 2013-01-04 | 삼성전기주식회사 | 금속 박막 전극 및 그 제조방법 |
-
2011
- 2011-12-16 TW TW100146892A patent/TWI538140B/zh active
-
2012
- 2012-08-01 CN CN201210272433.3A patent/CN103167725B/zh active Active
- 2012-08-13 US US13/572,711 patent/US8933563B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101515573A (zh) * | 2008-02-22 | 2009-08-26 | 南茂科技股份有限公司 | 用于一半导体集成电路的导电结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103167725A (zh) | 2013-06-19 |
| TWI538140B (zh) | 2016-06-11 |
| US20130154015A1 (en) | 2013-06-20 |
| US8933563B2 (en) | 2015-01-13 |
| TW201327754A (zh) | 2013-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107978627B (zh) | 具有微盖层的显示装置及其制造方法 | |
| US9711541B2 (en) | Display panel and method for forming an array substrate of a display panel | |
| US9857922B2 (en) | Touch panel and manufacturing method thereof | |
| CN104699356B (zh) | 阵列基板、触控显示面板和触控显示装置 | |
| JP2010098304A5 (zh) | ||
| JP2010098305A5 (zh) | ||
| US10088724B2 (en) | Display panel and displaying device | |
| CN103337479B (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 | |
| US9646995B2 (en) | FFS array substrate and liquid crystal display device having the same | |
| CN104133328A (zh) | 显示装置 | |
| US9123813B2 (en) | Thin film transistor, array substrate and display device | |
| TW200731545A (en) | Display substrate and method of manufacturing the same | |
| CN104183607A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN104407463A (zh) | 像素结构的制造方法及液晶显示面板的制造方法 | |
| CN106292100B (zh) | 阵列基板及具有该阵列基板的液晶显示面板 | |
| CN103296061A (zh) | 半导体元件 | |
| CN102629568B (zh) | 半导体装置 | |
| CN103915509B (zh) | 一种薄膜晶体管、阵列基板及显示装置 | |
| CN103167725B (zh) | 立体线路结构及半导体元件 | |
| CN105762156B (zh) | 像素结构 | |
| CN104766868A (zh) | 阵列基板及显示面板 | |
| CN108496253A (zh) | 金属氧化物薄膜晶体管及显示面板 | |
| JP3196476U (ja) | アレイ基板構造及びこの表示装置 | |
| CN106856199B (zh) | 显示面板及其制造方法 | |
| US20170162609A1 (en) | Display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |