KR101219005B1 - 금속 박막 전극 및 그 제조방법 - Google Patents

금속 박막 전극 및 그 제조방법 Download PDF

Info

Publication number
KR101219005B1
KR101219005B1 KR1020100139232A KR20100139232A KR101219005B1 KR 101219005 B1 KR101219005 B1 KR 101219005B1 KR 1020100139232 A KR1020100139232 A KR 1020100139232A KR 20100139232 A KR20100139232 A KR 20100139232A KR 101219005 B1 KR101219005 B1 KR 101219005B1
Authority
KR
South Korea
Prior art keywords
thin film
metal
metal thin
film electrode
powder
Prior art date
Application number
KR1020100139232A
Other languages
English (en)
Other versions
KR20120077316A (ko
Inventor
송영아
전병진
김동훈
오성일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100139232A priority Critical patent/KR101219005B1/ko
Priority to JP2011187003A priority patent/JP2012142552A/ja
Priority to US13/222,316 priority patent/US20120168201A1/en
Publication of KR20120077316A publication Critical patent/KR20120077316A/ko
Application granted granted Critical
Publication of KR101219005B1 publication Critical patent/KR101219005B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1157Using means for chemical reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Conductive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 박막 전극 제조방법 및 그 제조 방법에 의한 금속 박막 전극에 관한 것으로, 본 발명의 일 실시예에 따른 금속 박막 전극 제조방법은 기재 위에 금속 분말과 분산액을 함유한 금속 페이스트를 도포하여 금속 박막을 형성하는 단계; 및 금속 박막을 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성하는 단계;를 포함한다.

Description

금속 박막 전극 및 그 제조방법{THIN METAL FILM ELECTRODE AND FABRICATING METHOD THEREOD}
본 발명은 금속 박막 전극 및 그 제조방법에 관한 것으로, 보다 구체적으로는 낮은 소성온도에서 제조할 수 있으며, 낮은 저항값을 갖는 금속 박막 전극 및 그 제조방법에 관한 것이다.
전기 전자 공업 분야에서 사용되는 배선의 형성법으로는, 금속 페이스트를 이용하는 도전성 코팅막의 형성 방법이 제안되고 있다. 이 경우, 금속 페이스트를 잉크젯 방식에 의해 기재에 도포하고, 건조한 후 소성하여 금속 박막 전극을 형성한다.
저저항값을 갖는 금속 박막 전극을 형성하기 위하여 200°C 이상의 고온 소성이 필요하였다. 그러나 200°C 이상의 고온 소성 공정을 거치는 경우 열적 스트레스로 인하여 금속 박막 전극의 모양을 훼손시키는 등의 많은 문제점이 발생하였다.
따라서, 저온 소성을 적용하였으나, 저온 소성의 경우 금속 박막 전극의 저항값을 낮추기 위해서는 금속 박막 전극의 금속 밀도를 높여야 했고, 그에 따라 도포 횟수 또는 성막 횟수가 많아지는 문제점이 있었다.
또한, 도포 횟수를 적게 하면서 저항값을 낮추기 위하여 금속 박막 전극의 금속 밀도를 높이기 위하여 금속 페이스트의 농도를 높여 금속 박막 전극을 도포하는 경우 금속 페이스트가 불안정하여 2차 응집을 일으켜 금속 입자가 침강하는 문제점이 발생하였다.
특히, 금속 박막 전극을 형성하기 위하여 구리 페이스트를 사용하는 경우 저온의 열처리 과정에서 산소와 접하게 되면 산화되는 취약한 문제가 발생하였다.
본 발명의 목적은 저온 소성 공정을 통하여 저저항 값을 갖는 금속 박막 전극을 제조하는 방법, 특히 저가의 구리를 사용하여 저저항 값을 갖는 금속 박막 전극을 제조하는 방법 및 그 방법에 의해 제조된 금속 박막 전극을 제공하는 것이다.
본 발명의 일 실시예에 따른 금속 박막 전극 제조방법은 기재 위에 금속 분말, 유기 바인더 및 유기 용매를 포함하는 금속 페이스트를 도포하여 금속 박막을 형성하는 단계; 및 금속 박막을 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성하는 단계;를 포함한다.
상기 금속 분말은 Cu, Ag, Au, Pt, Pd, Ni, Ta, In, Sn, Zn, Cr, Fe 및 Co로 이루어진 군 중에서 선택된 하나 이상일 수 있다.
상기 금속 분말은 나노 사이즈 구리 분말일 수 있다.
상기 금속 페이스트는 구리 분말을 포함하는 구리 페이스트이고, 구리 분말의 함량은 상기 구리 페이스트 100중량부에 대하여 10 내지 90중량부일 수 있다.
상기 금속 박막은 유기산과 수계액의 비가 50:50 내지 80:20인 기체상태 분위기에서 환원 소성될 수 있다.
상기 금속 박막은 유기산과 수계액의 비가 60:40 내지 70:30인 기체상태 분위기에서 환원 소성될 수 있다.
상기 수계액은 물, 알코올, 알데히드, 에테르, 에스테르 및 글리세롤로 이루어진 군 중에서 선택된 하나 이상일 수 있다.
상기 유기산은 포름산 또는 아세트산일 수 있다.
상기 환원 소성은 200°C이하의 온도에서 수행될 수 있다.
상기 기재는 유리, 폴리이미드, 폴리에틸렌 테레프탈레이트(Polyethylene Terephtalate, PET) 필름, 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate, PEN) 필름, 폴리카보네이트 및 박막 트랜지스터(TFT)로 구성된 군 중에서 선택된 어느 하나일 수 있다.
본 발명의 다른 실시예에 따른 적층 세라믹 콘덴서는 기재 위에 금속 분말, 유기 바인더 및 유기 용매를 포함하는 금속 페이스트를 도포하여 금속 박막을 형성하고, 금속 박막이 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성될 수 있다.
상기 금속 분말은 Cu, Ag, Au, Pt, Pd, Ni, Ta, In, Sn, Zn, Cr, Fe 및 Co 로 이루어진 군 중에서 선택된 하나 이상일 수 있다.
상기 금속 분말은 나노 사이즈 구리 분말일 수 있다.
상기 금속 페이스트는 구리 분말을 포함하는 구리 페이스트이고, 구리 분말의 함량은 구리 페이스트 100 중량부에 대하여 10 내지 90 중량부일 수 있다.
상기 기재는 유리, 폴리이미드, 폴리에틸렌 테레프탈레이트(Polyethylene Terephtalate, PET) 필름, 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate, PEN) 필름, 폴리카보네이트 및 박막 트랜지스터(TFT)로 구성된 군 중에서 선택된 어느 하나일 수 있다.
상기 환원 소성 전의 금속 박막 전극 면적에 대한 환원 소성 후의 금속 박막 전극의 면적 비는 1:0.9 내지 1:1일 수 있다.
환원 소성 후, 저항이 20mΩ·㎡ 이하일 수 있다.
환원 소성 후, 저항이 10mΩ·㎡ 이하일 수 있다.
본 발명의 일 실시예에 따르면 저온 소성 공정을 통하여 저저항 값은 갖는 금속 박막 전극을 제조할 수 있다.
특히, 저가의 구리 페이스트를 저온에서 소성하여 저저항 값을 갖는 금속 박막 전극을 제조할 수 있고, 그에 따라 제조 비용을 낮추면서도 신뢰도가 높은 전자부품을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 금속 박막 전극 제조방법을 나타내는 순서도이다.
도 2는 본 발명의 일 실시예에 있어서 수계액의 함량에 따라 형성된 금속 박막 전극의 저항값을 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 속하는 기술분야에서 통상의 기술을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.
덧붙여, 명세서 전체에서 어떤 구성요소를 '포함'한다는 것은 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 금속 박막 전극 제조방법을 나타내는 순서도이고, 도 2는 본 발명의 일 실시예에 있어서 수계액의 함량에 따라 형성된 금속 박막 전극의 저항값을 나타내는 그래프이다.
이하, 도 1 및 도 2을 참조하여 본 발명의 일 실시예에 따른 금속 박막 전극 제조방법 및 그 방법을 이용하여 제조된 금속 박막 전극에 대하여 알아보자.
도 1을 참조하면, 본 발명의 일 실시예에 따른 금속 박막 전극 제조방법은 금속 분말와 분산액을 함유한 금속 페이스트가 기재 위에 도포된 금속 박막을 마련하는 단계(S10); 및 금속 박막을 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성하는 단계(S20);를 포함한다.
금속 박막 전극을 제조하기 위하여 금속 분말과 유기 바인더 및 유기 용제를 포함하는 금속 페이스트를 기재에 도포하여 금속 박막을 형성한다.(S10)
금속 분말은 전기 전도성을 부여하기 위한 것으로, 저저항값을 갖는 것이 바람직하다. 이에 제한되는 것을 아니나, 금속 분말로 Cu, Ag, Au, Pt, Pd, Ni, Ta, In, Sn, Zn, Cr, Fe 및 Co로 이루어진 군 중에서 선택된 하나 이상이 사용될 수 있다.
본 발명의 일 실시예에 따르면 상기 금속 분말로 구리(Cu) 입자를 사용할 수 있는데, 구리 입자를 사용하는 경우 다른 금속에 비하여 저가의 금속을 사용하기 때문에 제조 비용을 낮출 수 있다.
또한, 본 발명의 일 실시예에 따르면 나노 사이즈의 금속 분말을 사용할 수 있는데, 나노 사이즈의 금속 분말을 사용하여 입자의 소성 온도를 낮출 수 있다. 나노 사이즈 금속 분말을 포함하는 금속 페이스트는 저온 소성이 이루어질 수 있다.
본 발명의 일 실시예에 따르면 상기 금속 페이스트 100 중량부에 대하여 10 내지 90 중량부의 금속 분말을 포함할 수 있으며, 특히 금속 페이스트는 구리 분말을 포함하는 구리 페이스트이고, 100 중량부에 대하여 10 내지 90 중량부의 구리 분말을 포함할 수 있다.
금속 분말의 함량이 10 중량부 미만이 되면 금속 박막 전극에서 금속 밀도가 낮아져 저항값이 증가하게되고, 90 중량부를 초과하는 경우 금속 페이스트 내부에 포함된 금속 분말 사이에서 2차 응집으로 인해 금속 입자의 침강이 일어날 수 있기 때문이다.
본 발명의 일 실시예에 따르면 금속 페이스트에 포함된 금속 분말의 함량을 높일 수 있기 때문에 저온 소성시 금속 페이스트의 도포 횟수 및 성막 횟수를 증가시키지 않더라도 금속 밀도가 높은 금속 박막 전극을 제조할 수 있다.
유기 바인더는 금속 페이스트 내부에서 금속 분말들의 분산성을 향상시키기 위한 것으로서, 이에 제한되는 것은 아니나 에틸 셀룰로오스 등을 사용할 수 있다.
유기 용매는 금속 페이스트가 분산되는 분산 용매로서, 이에 제한되는 것은 아니나 테르피네올 등이 사용될 수 있다.
기재는 금속 분말을 도포, 건조 및 소성하여 성막화하기 위한 재료로서, 유리, 폴리이미드, 폴리에틸렌 테레프탈레이트(Polyethylene Terephtalate, PET) 필름, 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate, PEN) 필름, 폴리카보네이트 등이 사용될 수 있다. 또한, 박막 트랜지스터(TFT; Thin Film Transistor)와 같은 기판에 대하여 적용될 수 있다.
본 발명의 일 실시예에 따르면, 기재 위에 금속 분말, 유기 바인더 및 유기 용매를 포함하는 금속 페이스트를 도포하여 금속 박막을 형성한다.
그리고, 금속 박막을 형성한 뒤에 금속 박막을 유기산과 수계액을 포함하는 기체상태 분위기에서 환원 소성한다.
금속 분말의 경우 고온의 열처리 과정에서 산소와 접하게 되어 쉽게 산화되는 성질이 있다. 특히, 구리의 경우 반응성이 매우 커 산소와 접하게 되면 쉽게 산화되기 때문에 반응성이 낮은 Au, Pt와 같은 귀금속류를 사용하게 된다.
본 발명의 일 실시예에 따르면 금속 분말의 산화를 방지하기 위하여 유기산과 수계액을 포함하는 환원 기체상태 분위기에서 소성한다.
즉, 종래 금속 분말의 반응성을 낮추기 위하여 질소 분위기에서 소성할 수 있으나, 이 경우 금속 페이스트 제조시 산화된 금속 분말들이 환원되지 못한 채 소성이 일어날 수 있었다.
따라서, 본 발명의 일 실시예에 따르면 금속 분말의 산화를 방지하고 산화된 금속 분말을 환원시키기 위하여 환원 분위기에서 소성이 이루어질 수 있다.
본 발명의 일 실시예에 따르면 금속 페이스트를 유기산과 수계액을 포함하는 기체상태 분위기에서 환원 소성하여 금속 분말을 둘러싼 유기물을 제거하고, 환원 반응이 적절하게 일어나도록 유도한다.
금속 분말의 환원 소성 시 수소나 유기산을 포함하는 경우, 금속 분말의 환원 소성은 이루어졌다. 그러나, 수소나 유기산은 박막 전극 표면을 에칭(etching) 시켜 면저항을 감소시키고, 전극 모양을 훼손시켜 내부 유기물이 과도하게 분해되어 기재와의 접착력이 감소되는 문제점이 있었다.
그러나, 본 발명의 일 실시예에 따르면 금속 페이스트를 유기산과 수계액을 포함하는 기체상태 분위기에서 환원 소성하기 때문에, 특히 적절한 양의 수계액을 포함하기 때문에 환원 소성이 이루어지면서도 박막 전극 표면을 에칭하는 현상이 발생하지 않게 된다.
따라서, 본 발명의 일 실시예에 따르면 전극의 면저항을 유지하고, 전극의 형상을 유지할 수 있으며, 기재와의 접착력을 유지하면서 금속 박막 전극을 형성할 수 있다.
수계액은 환원 분위기에서 금속 박막의 에칭 현상을 방지하기 위한 것으로, 이에 제한되는 것은 아니나 물, 알코올, 알데히드, 에테르, 에스테르 및 글리세롤로 이루어진 군 중에서 선택된 하나 이상이 사용될 수 있다.
유기산은 금속 박막에 포함된 금속 분말을 둘러싼 유기물을 제거하고, 금속 페이스트 제조 과정에서 산화된 금속 분말의 환원 반응이 적절하게 일어나도록 유도한다.
상기 유기산으로 이에 제한되는 것은 아니나 포름산 또는 아세트산이 사용될 수 있다.
특히, 본 발명의 일 실시예에 따르면 상기 금속 박막은 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성될 수 있다.
수계액의 함량이 90wt%를 초과하는 경우 상대적으로 유기산의 함량이 적어지기 때문에 금속 박막의 환원 소성이 일어나지 않을 수 있고, 10wt% 미만인 경우 금속 박막의 에칭 현상이 발생하여 개재와의 접착성이 떨어지기 때문이다.
본 발명의 바람직한 실시예에 따르면, 상기 금속 박막은 유기산과 수계액의 비가 50:50 내지 80:20인 기체상태 분위기에서 환원 소성될 수 있다.
수계액의 함량이 20 내지 50wt%가 되는 경우 금속 박막의 환원 작용을 최적화할 수 있으며, 그에 따라 저저항 값을 유지하면서 금속 박막이 과에칭되어 그 형상이 변형되는 것을 방지할 수 있다.
본 발명의 일 실시예에 따르면, 상기 수계액의 함량이 20 내지 50wt%가 되는 경우 그 저항값이 20mΩ·㎡ 이하가 될 수 있고, 그에 따른 환원 소성 전의 금속 박막 전극의 면적에 대한 환원 소성 후의 금속 박막 전극의 면적비가 1:0.9 내지 1:1일 수 있다.
더욱 바람직하게는, 상기 금속 박막은 유기산과 수계액의 비가 60:40 내지 70:30인 기체상태 분위기에서 환원 소성될 수 있다.
상기 수계액의 함량이 30 내지 40 wt%가 되는 경우 금속 박막의 환원 작용을 최대화할 수 있으며, 그에 따라 금속 박막 전극의 저항값을 최소가 되게 할 수 있다.
본 발명의 일 실시예에 따르면, 상기 수계액의 함량이 30 내지 40 wt%가 되는 경우 그 저항값이 10mΩ·㎡ 이하가 될 수 있고, 그에 따른 환원 소성 전의 금속 박막의 면적에 대한 환원 소성 후의 금속 박막 전극의 면적비가 1:1이 될 수 있다.
수계액의 함량을 최적화한 경우, 금속 박막 전극의 면적의 손상 없이 금속 박막 전극 내부에 포함된 금속 분말들을 모두 환원시켜 그 저항값을 낮출 수 있다.
본 발명의 일 실시예에 따르면, 수계액과 유기산을 포함하는 기체상태 분위기에서 금속 박막을 소성하는 경우 저온에서 소성이 이루어질 수 있다.
환원 분위기를 형성하는 데에 있어서, 유기산이 포함되기 때문에 유기물의 분해 온도가 일반 대기 중의 분해 온도보다 낮아질 수 있다.
또한, 본 발명의 일 실시예에 따르면 나노 사이즈의 금속 분말을 포함하기 때문에 저온에서 소성이 이루어질 수 있다.
금속 페이스트에 포함된 금속 분말의 입자의 사이즈가 작아질수록 소성 온도가 낮아질 수 있다. 사이즈가 작은 입자를 포함하는 금속 페이스트의 경우 입자 간의 치밀성이 부여되기 때문에 낮은 온도에서도 소성이 이루어질 수 있다. 일 예로 상기 금속 분말의 입경은 1nm 내지 1,000nm의 크기를 가질 수 있다.
따라서, 본 발명의 일 실시예에 따르면 금속 페이스트에 나노 사이즈 금속 분말을 포함하기 때문에 금속 페이스트의 금속 밀도가 높더라도 200°C 이하의 저온에서도 소성이 이루어질 수 있다.
상기 소성 온도는 기재의 종류에 따라 다양하게 선택될 수 있으나, 본 발명의 일 실시예에 따르면 상기 금속 박막의 환원 소성 온도는 200°C 이하인 것이 바람직하다.
200°C를 초과하는 경우, 기재와 금속 박막을 과도하게 소성하여 금속 박막이 산화되거나 기재에 열적 스트레스를 가할 수 있기 때문이다.
본 발명의 일 실시예의 금속 박막 전극 제조방법에 따르면, 200°C 이하에서도 저저항 값을 갖는 금속 박막 전극을 제조할 수 있으며, 그에 따라 전자 부품에 열적 스트레스를 최소화하면서도 저저항 값을 유지할 수 있는 신뢰도 높은 금속 박막 전극을 제조할 수 있다.
이하, 본 발명의 일 실시예에 따른 금속 박막 전극에 대하여 알아보자.
본 발명의 일 실시예에 따른 금속 박막 전극은 금속 분말을 포함하는 금속 페이스트 형태로 기재 위에 도포된 금속 박막을 포함한다. 그리고 상기 금속 박막은 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성되어 제조된 것을 특징으로 한다.
기재는 금속 분말을 도포, 건조 및 소성하여 성막화하기 위한 재료로서, 유리, 폴리이미드, 폴리에틸렌 테레프탈레이트(Polyethylene Terephtalate, PET) 필름, 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate, PEN) 필름, 폴리카보네이트 등이 사용될 수 있다. 또한, 박막 트랜지스터(TFT; Thin Film Transistor)와 같은 기판에 대하여 적용될 수 있다.
금속 분말은 전기 전도성을 부여하기 위한 것으로, 저저항값을 갖는 것이 바람직하다. 이에 제한되는 것을 아니나, 금속 분말로 Cu, Ag, Au, Pt, Pd, Ni, Ta, In, Sn, Zn, Cr, Fe 및 Co로 이루어진 군 중에서 선택된 하나 이상이 사용될 수 있다.
특히, 종래 구리 분말을 사용하는 경우 구리 분말의 과도한 반응성에 의하여 쉽게 산화되어 사용할 수 없었다.
그러나, 본 발명의 일 실시예에 따르면 산화가 잘되는 구리 분말일지라도 최적화된 환원 소성 과정을 통하여 구리 분말을 환원시킬 수 있으며, 그에 따라 저저항값을 갖는 금속 박막 전극을 제조할 수 있다.
또한, 상기 금속 분말로 저가의 구리(Cu) 분말을 사용하기 때문에 제조 비용을 낮출 수 있다.
또한, 본 발명의 일 실시예에 따르면 나노 사이즈의 금속 분말을 사용할 수 있는데, 나노 사이즈의 금속 분말을 사용하여 분말의 소성 온도를 낮출 수 있다. 일 예로 상기 금속 분말의 입경은 1nm 내지 1,000nm의 크기를 가질 수 있다.
나노 사이즈 금속 분말을 포함하는 금속 페이스트는 저온 소성이 이루어질 수 있다.
본 발명의 일 실시예에 따르면 상기 금속 분말은 구리 분말이고, 구리 분말을 포함하는 구리 페이스트 100 중량부에 대하여 10 내지 90 중량부의 구리 분말을 포함할 수 있다.
구리 분말의 함량이 10 중량부 미만이 되면 금속 박막 전극에서 금속 밀도가 낮아지게 되어 저항값이 증가하게되고, 90 중량부를 초과하는 경우 구리 페이스트 내부에 포함된 금속 분말 사이에서 2차 응집이 금속 입자의 침강이 일어날 수 있기 때문이다.
본 발명의 일 실시예에 따르면 금속 페이스트에 포함된 금속 분말의 함량을 높일 수 있기 때문에 금속 박막 전극 내부의 금속 밀도를 높일 수 있으므로 저저항 값을 갖는 금속 박막 전극을 제조할 수 있다.
상기 금속 분말은 금속 페이스트 형태로 제조되며, 이에 제한되는 것은 아니나 상기와 같은 기재 위에 잉크젯 프린팅과 같은 프린팅 방식에 의하여 도포되어 금속 박막이 형성될 수 있다.
상기 금속 박막은 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성되어 제조될 수 있다.
상기 금속 박막은 유기산과 수계액을 포함하는 기체상태 분위기에서 환원 소성되어 제조될 수 있다.
유기산은 금속 박막에 포함된 금속 분말을 둘러싼 유기물을 제거하고, 금속 페이스트 제조 과정에서 산화된 금속 분말의 환원 반응이 적절하게 일어나도록 유도한다.
본 발명의 일 실시예에 따르면 금속 박막은 유기산을 포함하는 분위기에서 소성되기 때문에 금속 페이스트 제조과정에서 산화된 금속 분말이 소성 과정에서 환원될 수 있으며 그에 따라 저저항 값을 갖는 금속 박막 전극을 제조할 수 있다.
상기 유기산으로 이에 제한되는 것은 아니나 포름산 또는 아세트산이 사용될 수 있다.
상기 수계액은 환원 분위기에서 금속 박막의 에칭 현상을 방지하기 위한 것으로, 본 발명의 일 실시예에 따르면 수계액을 포함하는 분위기에서 소성되기 때문에 금속 박막이 과도하게 에칭되어 금속 박막의 외형이 훼손되거나 변형되는 것을 방지할 수 있다.
특히, 유기산만을 포함하는 분위기에서 소성되는 경우 금속 박막이 과도하게 에칭되어, 금속 박막과 기재 사이의 접착력이 떨어지는 문제점이 있다.
그러나, 본 발명의 일 실시예에 따르면 유기산과 수계액을 포함하는 기체상태 분위기에서 소성이 이루어지기 때문에 금속 박막이 과도하게 에칭되는 것을 방지할 수 있으며, 그에 따라 금속 박막의 소성 전과 후의 면적 또는 형상이 거의 동일할 수 있다.
따라서, 본 발명의 일 실시예에 따르면 전극의 면저항을 유지하고, 전극의 형상을 유지할 수 있으며, 기재와의 접착력을 유지할 수 있는 금속 박막 전극을 제조할 수 있다.
이에 제한되는 것은 아니나 상기 수계액으로 물, 알코올, 알데히드, 에테르, 에스테르 및 글리세롤로 이루어진 군 중에서 선택된 하나 이상이 사용될 수 있다.
특히, 본 발명의 일 실시예에 따르면 상기 금속 박막은 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성될 수 있다.
수계액의 함량이 90wt%를 초과하는 경우 상대적으로 유기산의 함량이 적어지기 때문에 금속 박막의 환원 소성이 일어나지 않을 수 있고, 10wt% 미만인 경우 금속 박막의 에칭 현상이 발생하여 기재와의 접착성이 떨어지기 때문이다.
본 발명의 바람직한 실시예에 따르면, 상기 금속 박막은 유기산과 수계액의 비가 50:50 내지 80:20인 기체상태 분위기에서 환원 소성될 수 있다.
수계액의 함량이 20 내지 50wt%가 되는 경우 금속 박막의 환원 작용을 최적화할 수 있으며, 그에 따라 저저항 값을 유지하면서 금속 박막이과 에칭되어 그 형상이 변형되는 것을 방지할 수 있다.
특히, 상기 수계액의 함량이 20 내지 50wt%가 되는 경우 그 저항값이 20mΩ·㎡ 이하가 될 수 있고, 그에 따른 환원 소성 전의 금속 박막 전극의 면적에 대한 환원 소성 후의 금속 박막 전극의 면적비가 1:0.9 내지 1:1일 수 있다.
더욱 바람직하게는, 상기 금속 박막은 유기산과 수계액의 비가 60:40 내지 70:30인 기체상태 분위기에서 환원 소성될 수 있다.
상기 수계액의 함량이 30 내지 40 wt%가 되는 경우 금속 박막의 환원 작용을 최대화할 수 있으며, 그에 따라 금속 박막 전극의 저항값을 최소가 되게 할 수 있다.
그에 따라, 상기 수계액의 함량이 30 내지 40 wt%가 되는 경우 그 저항값이 10mΩ·㎡ 이하가 될 수 있고, 그에 따른 환원 소성 전의 금속 박막의 면적에 대한 환원 소성 후의 금속 박막 전극의 면적비가 1:1이 될 수 있다.
수계액의 함량을 최적화한 경우, 금속 박막 전극의 면적의 손상 없이 금속 박막 전극 내부에 포함된 금속 분말들을 모두 환원시켜 그 저항값을 낮출 수 있다.
[실시예 1]
하기 표는 본 발명의 일 실시예에 있어서, 수계액과 유기산의 함량에 따른 금속 박막 전극의 환원 여부 및 전극의 변형 여부를 나타내는 것이다.
나노 사이즈 구리 분말을 포함하는 구리 페이스트를 제조하여, 수계액과 유기산의 함량에 따라 금속 박막 전극을 환원 소성하였다.
수계액의 함량(wt%) 유기산의 함량(wt%) 환원 여부 소성 전 후 박막전극 면적비
100 0 X 1:1
90 10 O 1:1
80 20 O 1:1
60 40 O 1:1
50 50 O 1:1
40 60 O 1:1
30 70 O 1:1
20 80 O 1:0.9
10 90 O 1:0.8
0 100 O 1:0.2
상기 표를 참조하면 수계액의 함량이 100wt%이고 유기산이 포함되지 않은 경우, 유기산이 존재하지 않기 때문에 환원 소성이 일어나지 않았다. 그에 따라 구리 박막 전극은 산화된 상태로 소성되어 어두운 색을 띠는 것을 확인할 수 있다.
유기산의 함량이 100wt%이고 수계액을 포함하지 않는 경우, 수계액이 존재하지 않기 때문에 과에칭이 일어나게 되며, 그에 따라 소성 전의 구리 박막 전극의 면적에 대하여 소성 후에는 구리 박막 전극의 면적이 감소됨을 확인할 수 있다.
즉, 유기산만 포함되는 경우 구리 박막 전극의 외형이 변형되고, 기재와의 접착성이 떨어지는 것을 확인할 수 있었다.
본 발명의 일 실시예에 따라 금속 박막이 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성되는 경우, 유기산을 포함하여 구리 박막 전극의 환원 소성이 이루어질 수 있고, 수계액을 포함하여 환원 소성시 과에칭을 방지할 수 있다.
구리 박막 전극이 환원 소성되어 밝은 색상을 띠는 것을 확인할 수 있고, 소성 전의 구리 박막 전극의 면적과 소성 후의 구리 박막 전극의 면적이 거의 변화가 없는 것을 확인할 수 있다.
도 2은 본 발명의 일 실시예에 따라서 수계액과 유기산의 함량에 따른 금속 박막 전극의 저항값을 확인할 수 있는 그래프이다.
본 발명의 일 실시예에 따라 상기 금속 박막은 유기산과 수계액의 비가 50:50 내지 80:20인 기체상태 분위기에서 환원 소성하는 경우, 금속 박막 전극의 저항이 20mΩ·㎡ 이하가 되는 것을 확인할 수 있었다.
그리고, 도 2 및 상기 표를 참조하면, 수계액의 함량이 20 내지 50 wt%가 되는 경우 환원 소성 전의 금속 박막 전극의 면적에 대한 환원 소성 후의 금속 박막 전극의 면적비가 거의 유사한 것을 확인할 수 있다. 그리고 상기 면적비는 1:0.9 내지 1:1인 것을 확인할 수 있었다.
또한, 본 발명의 일 실시예에 따라 상기 금속 박막은 유기산과 수계액의 비가 60:40 내지 70:30인 기체상태 분위기에서 환원 소성하는 경우, 금속 박막 전극의 저항이 10mΩ·㎡ 이하가 되는 것을 확인할 수 있었다.
특히, 70 wt%의 유기산과 30wt%의 수계액을 포함하는 경우 7 mΩ·㎡이 되는 것을 확인할 수 있고, 60wt%의 유기산과 40 wt%의 수계액을 포함하는 경우 금속 박막 전극의 저항은 최소 5.6mΩ·㎡가 되는 것을 확인할 수 있었다.
그리고, 도 2와 상기 표를 참조하면, 수계액의 함량이 20 내지 50 wt%가 되는 경우 환원 소성 전의 금속 박막 전극의 면적에 대한 환원 소성 후의 금속 박막 전극의 면적비가 거의 동일한 것을 확인할 수 있다. 그리고 상기 면적비는 1:1인 것을 확인할 수 있었다.
본 발명의 일 실시예에 따르면 유기산과 수계액을 포함하는 기체상태 분위기에서 환원 소성이 이루어지기 때문에, 금속 분말을 환원시켜 저저항값을 구현하면서도 그 형상을 유지할 수 있는 금속 박막 전극을 제조할 수 있다.
특히, 저가의 구리와 같은 반응성이 높은 금속을 사용하여 환원 소성 공정을 통해 저저항 값을 갖는 금속 박막 전극을 제조할 수 있어, 제조 비용이 감소하게 된다.
그리고, 금속 박막 전극과 기재와의 접착성을 향상시키고 및 금속 박막 전극의 외형의 변형을 방지하여 신뢰성 높은 배선 또는 금속 박막 전극을 갖는 전자 부품을 제조할 수 있다.

Claims (18)

  1. 기재 위에 금속 분말, 유기 바인더 및 유기 용매를 포함하는 금속 페이스트를 도포하여 금속 박막을 형성하는 단계; 및
    상기 금속 박막을 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성하는 단계;
    를 포함하는 금속 박막 전극 제조방법.
  2. 제1항에 있어서,
    상기 금속 분말은 Cu, Ag, Au, Pt, Pd, Ni, Ta, In, Sn, Zn, Cr, Fe 및 Co로 이루어진 군 중에서 선택된 하나 이상인 금속 박막 전극 제조방법.
  3. 제1항에 있어서,
    상기 금속 분말은 나노 사이즈 구리 분말인 금속 박막 전극 제조방법.
  4. 제1항에 있어서,
    상기 금속 페이스트는 구리 분말을 포함하는 구리 페이스트이고,
    상기 구리 분말의 함량은 상기 구리 페이스트 100중량부에 대하여 10 내지 90중량부인 금속 박막 전극 제조방법.
  5. 제1항에 있어서,
    상기 금속 박막은 유기산과 수계액의 비가 50:50 내지 80:20인 기체상태 분위기에서 환원 소성되는 것을 특징으로 하는 금속 박막 전극 제조방법.
  6. 제1항에 있어서,
    상기 금속 박막은 유기산과 수계액의 비가 60:40 내지 70:30인 기체상태 분위기에서 환원 소성되는 것을 특징으로 하는 금속 박막 전극 제조방법.
  7. 제1항에 있어서,
    상기 수계액은 물, 알코올, 알데히드, 에테르, 에스테르 및 글리세롤로 이루어진 군 중에서 선택된 하나 이상인 금속 박막 전극 제조방법.
  8. 제1항에 있어서,
    상기 유기산은 포름산 또는 아세트산인 금속 박막 전극 제조방법.
  9. 제1항에 있어서,
    상기 환원 소성은 200°C이하의 온도에서 수행되는 금속 박막 전극 제조방법.
  10. 제1항에 있어서,
    상기 기재는 유리, 폴리이미드, 폴리에틸렌 테레프탈레이트(Polyethylene Terephtalate, PET) 필름, 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate, PEN) 필름, 폴리카보네이트 및 박막 트랜지스터(TFT)로 구성된 군 중에서 선택된 어느 하나인 금속 박막 전극 제조방법.
  11. 기재 위에 금속 분말, 유기 바인더 및 유기 용매를 포함하는 금속 페이스트를 도포하여 금속 박막을 형성하고,
    상기 금속 박막이 유기산과 수계액의 비가 10:90 내지 90:10인 기체상태 분위기에서 환원 소성되어 형성된 금속 박막 전극.
  12. 제11항에 있어서,
    상기 금속 분말은 Cu, Ag, Au, Pt, Pd, Ni, Ta, In, Sn, Zn, Cr, Fe 및 Co 로 이루어진 군 중에서 선택된 하나 이상인 금속 박막 전극.
  13. 제11항에 있어서,
    상기 금속 분말은 나노 사이즈 구리 분말인 금속 박막 전극.
  14. 제11항에 있어서,
    상기 금속 페이스트는 구리 분말을 포함하는 구리 페이스트이고,
    상기 구리 분말의 함량은 구리 페이스트 100 중량부에 대하여 10 내지 90 중량부인 금속 박막 전극.
  15. 제11항에 있어서,
    상기 기재는 유리, 폴리이미드, 폴리에틸렌 테레프탈레이트(Polyethylene Terephtalate, PET) 필름, 폴리에틸렌 나프탈레이트(Polyethylene Naphthalate, PEN) 필름, 폴리카보네이트 및 박막 트랜지스터(TFT)로 구성된 군 중에서 선택된 어느 하나인 금속 박막 전극.
  16. 제11항에 있어서,
    상기 환원 소성 전의 금속 박막 전극 면적에 대한 환원 소성 후의 금속 박막 전극의 면적 비는 1:0.9 내지 1:1인 금속 박막 전극.
  17. 제11항에 있어서,
    상기 환원 소성 후, 저항이 20mΩ·㎡ 이하인 금속 박막 전극.
  18. 제11항에 있어서,
    상기 환원 소성 후, 저항이 10mΩ·㎡ 이하인 금속 박막 전극.
KR1020100139232A 2010-12-30 2010-12-30 금속 박막 전극 및 그 제조방법 KR101219005B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100139232A KR101219005B1 (ko) 2010-12-30 2010-12-30 금속 박막 전극 및 그 제조방법
JP2011187003A JP2012142552A (ja) 2010-12-30 2011-08-30 金属薄膜電極及びその製造方法
US13/222,316 US20120168201A1 (en) 2010-12-30 2011-08-31 Thin metal film electrode and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100139232A KR101219005B1 (ko) 2010-12-30 2010-12-30 금속 박막 전극 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120077316A KR20120077316A (ko) 2012-07-10
KR101219005B1 true KR101219005B1 (ko) 2013-01-04

Family

ID=46379753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100139232A KR101219005B1 (ko) 2010-12-30 2010-12-30 금속 박막 전극 및 그 제조방법

Country Status (3)

Country Link
US (1) US20120168201A1 (ko)
JP (1) JP2012142552A (ko)
KR (1) KR101219005B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI538140B (zh) * 2011-12-16 2016-06-11 元太科技工業股份有限公司 立體線路結構與半導體元件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275820B1 (ko) * 1992-10-21 2000-12-15 도낀 가부시끼가이샤 금속화용 금속분말 조성물 및 금속화 기판(metal powder composition for metallization and metallized substrate)
JP2008198595A (ja) * 2007-01-16 2008-08-28 Mitsubishi Chemicals Corp 金属微粒子インクペースト及び有機酸処理金属微粒子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020844B1 (ko) * 2008-09-04 2011-03-09 삼성전기주식회사 구리 나노입자의 저온 환원 소결을 위한 환원제 및 이를이용한 저온 소결 방법
JP5387034B2 (ja) * 2009-02-20 2014-01-15 大日本印刷株式会社 導電性基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275820B1 (ko) * 1992-10-21 2000-12-15 도낀 가부시끼가이샤 금속화용 금속분말 조성물 및 금속화 기판(metal powder composition for metallization and metallized substrate)
JP2008198595A (ja) * 2007-01-16 2008-08-28 Mitsubishi Chemicals Corp 金属微粒子インクペースト及び有機酸処理金属微粒子

Also Published As

Publication number Publication date
KR20120077316A (ko) 2012-07-10
JP2012142552A (ja) 2012-07-26
US20120168201A1 (en) 2012-07-05

Similar Documents

Publication Publication Date Title
KR102098448B1 (ko) 투명전극 필름의 제조방법
JP6574757B2 (ja) ディスプレイ用透明電極フィルムの製造方法およびディスプレイ用透明電極フィルム
EP1887106B1 (en) Metal coating, Forming Method Thereof and Metal Wiring
US20070253140A1 (en) Base metal electrode multilayer capacitor with localized oxidizing source
JP2006152439A (ja) ニッケルナノ粒子の表面処理方法
WO2015022968A1 (ja) 表面処理された金属粉、及びその製造方法
JP2019090110A (ja) 導電性パターン領域付構造体及びその製造方法
CN103262227A (zh) 金属布线形成用转印基板及采用上述转印用基板的金属布线的形成方法
CN103050279B (zh) 一种多层陶瓷电容器用贱金属内电极材料及其制备方法
KR101219005B1 (ko) 금속 박막 전극 및 그 제조방법
JP2009181946A (ja) 導電性基板及びその製造方法
JP2008108716A (ja) 低温焼成用導電性ペースト組成物
JP3527854B2 (ja) 導電性ペースト組成物及びそれを用いた積層セラミックコンデンサの製造方法、並びに積層セラミックコンデンサ
JP6630208B2 (ja) 金属粉ペーストの製造方法、金属粉ペーストのスクリーン印刷方法、電極の製造方法、チップ積層セラミックコンデンサーの製造方法および金属粉ペースト
KR101118838B1 (ko) 나노 금속 페이스트를 이용한 배선 및 전극의 형성 방법
KR20150075173A (ko) 투명 전도성 산화물과 은 나노 와이어를 포함하는 투명 전극 및 그 제조방법
JP4070397B2 (ja) ニッケル超微粉及びその製造方法
KR101553439B1 (ko) 흑화 전도성 패턴의 형성방법
US20120154976A1 (en) Conductive paste composition for inner electrode, laminated ceramic electronic part using the same and manufacturing method thereof
JP5243510B2 (ja) 配線材料、配線の製造方法、及びナノ粒子分散液
JP7070947B2 (ja) 配線基板及びその製造方法、並びに電子部品及びその製造方法
JP4893786B2 (ja) 導電性ペースト
JP2001118424A (ja) 導電ペースト用銅合金粉
JP2004080048A (ja) 電子部品
KR20170087183A (ko) 다층 고전도 인쇄 전자 회로 소재 및 이를 이용한 신축성 임베디드 회로 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee