TW201327693A - 半導體元件的組裝方法 - Google Patents

半導體元件的組裝方法 Download PDF

Info

Publication number
TW201327693A
TW201327693A TW100147999A TW100147999A TW201327693A TW 201327693 A TW201327693 A TW 201327693A TW 100147999 A TW100147999 A TW 100147999A TW 100147999 A TW100147999 A TW 100147999A TW 201327693 A TW201327693 A TW 201327693A
Authority
TW
Taiwan
Prior art keywords
upper cover
substrate
sheets
carrier
sheet
Prior art date
Application number
TW100147999A
Other languages
English (en)
Other versions
TWI482230B (zh
Inventor
Meng-Jia Cai
Original Assignee
Excel Cell Elect Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Excel Cell Elect Co Ltd filed Critical Excel Cell Elect Co Ltd
Priority to TW100147999A priority Critical patent/TW201327693A/zh
Publication of TW201327693A publication Critical patent/TW201327693A/zh
Application granted granted Critical
Publication of TWI482230B publication Critical patent/TWI482230B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一種半導體元件的組裝方法,包含:提供至少一片基材,該基材包括多數個相間隔地排列的承載片及多數個相間隔地排列的上蓋片。接著,將該等上蓋片自該基材切離,並在該基材的承載片塗上接著劑,再將晶粒分別放置於該等承載片上與該等承載片黏合,再於結合在該等承載片的晶粒上分別塗上接著劑,並將切下的上蓋片分別放置於該等晶粒上以與該等晶粒相黏合,就完成該半導體元件的組裝。藉由使承載片與上蓋片整合在同一片基材的設計,能減少廢棄物料的產量並能節省原料成本,使本發明具有較佳的經濟效益且更能符合環保需求。

Description

半導體元件的組裝方法
本發明是有關於一種半導體元件的組裝方法,特別是指一種表面黏著半導體元件的組裝方法。
進行半導體元件的組裝作業時,由於晶粒的尺寸通常很小,且多採用自動化方式進行組裝,因此,與晶粒配合的組裝元件需要預先排列定位,以便機械手臂的拿取與移送,通常會使配合晶粒使用的組裝元件預先排列並結合在一基材上供使用。
現有的一種表面黏著半導體元件的組裝方法,包含下列步驟:
參閱圖1、圖2與圖4,步驟一是分別提供一片下基材11及一片上基材12,該下基材11具有一個下支撐體111,多數個排列並連接在該下支撐體111上的承載片112,該上基材片12具有一個開設形成多個開口120的上支撐體121,及多數個容置在該等開口120中並分別與該上支撐體121一體連接的上蓋片122。
步驟二是在該下基材11的每個承載片112塗上錫膏,並將待封裝的晶粒(die)13分別放置到每一承載片112上以使晶粒13通過錫膏與該承載片112黏合。
步驟三是在已黏合於該下基材11的承載片112的晶粒13的上表面分別點上錫膏。
參閱圖2、圖3與圖4,步驟四是利用一裁切裝置(圖未示)將該等上蓋片122與該上支撐體121連接處切斷,使該等上蓋片122與該上支撐體121分離。
步驟五是利用一自動吸取裝置分別吸附已經與該上支撐體121分離的上蓋片122,並將其分別移送及放置於已點上錫膏的晶粒13的上表面,以分別與該等晶粒13黏合,就獲得多個組裝完成的半導體元件10。
其中,組裝完成的半導體元件10通常還要再放入一焊鍚爐中使錫膏熔融形成焊接結構,以使每一晶粒13與承載片112、上蓋片122形成穩固結合,並獲得結構穩定的表面黏著半導體元件10產品。
該等承載片112與該等上蓋片122是分別設置在該下支撐體111、上支撐體121中,其中,該下支撐體111與上支撐體121都屬於用於承載的基材,最終都會被切除廢棄,依上述現有的組裝方法,每製造一個表面黏著半導體元件產品,除了該下支撐體111的部分最後會形成廢料外,該上支撐體121的部分在製造過程切除該等上蓋片122後也形成廢料(如圖3所示),導致生產過程中也會產生較多的廢料,此外,由於該下基材片11與上基材片12中真正屬於最終產品的部分只有承載片112與上蓋片122的部分,其他作為支撐材料的部分所佔的比例太高,將使原料成本相對增加,因此,現有的組裝方法具有原料成本相對較高,及容易產生較多工業廢棄物的缺點。
因此,本發明的目的,是在提供一種能有效降低原料成本與廢料產生量的半導體元件的組裝方法。
於是,本發明半導體元件的組裝方法,包含下列步驟:
一、提供至少一片基材,該基材包括一個界定形成多數個相間隔的容置開口的支撐體、多數個相間隔地排列在該等容置開口中且與該支撐體連接的承載片,及多數個相間隔地排列且與該支撐體及該承載片的至少其中一者相連接的上蓋片,每一上蓋片各具有一本體部,及至少一與自該本體部延伸而與該承載片與該支撐體的其中一者相連接的延伸臂部;
二、將該等上蓋片與該基材的連接處切斷,以使該等上蓋片與該支撐體及該等承載片分離;
三、在該基材的每一承載片的一上表面塗上接著劑;
四、將多數個已準備好的晶粒分別放置於該等承載片的上表面,使該等晶粒分別與該等承載片黏合;
五、在與該等承載片相結合的晶粒上分別塗上接著劑;及
六、將自基材切下的上蓋片分別放置於該等晶粒上以與該等晶粒相黏合,就完成組裝,並獲得多數個結合在該支撐體上的半導體元件。
本發明的有益效果在於:藉由將該等承載片與該等上蓋片都整合在同一片基材上,只需要一個支撐體就能使該等承載片與該等上蓋片獲得定位,使每組裝一顆晶粒平均耗用的支撐體用量大幅減少,且在相同產量的條件下所產生的工業廢料量也減少,因而使本發明具有節省原料成本的經濟效益並能降低廢料產生量而更符合環保需求。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之二個較佳實施例的詳細說明中,將可清楚的呈現。
在本發明被詳細描述之前,要注意的是,在以下的說明內容中,類似的元件是以相同的編號來表示。
參閱圖5,為本發明半導體元件的組裝方法的一第一較佳實施例,並包含下列步驟:
參閱圖7與圖8,步驟201是提供一片基材3,該基材3包括一個界定形成多數個相間隔的容置開口30的支撐體31、多數個相間隔地排列在該等容置開口30中且與該支撐體31連接的承載片32,及多數個相間隔地排列且與該支撐體31及該承載片32的至少其中一者相連接的上蓋片33,每一上蓋片33各具有一本體部331,及至少一個自該本體部331延伸而與該承載片32與該支撐體31的至少其中一者相連接的延伸臂部332。在本實施例中,該基材3的承載片32與上蓋片33的設置數量相等,以便能一一對應完成組裝。此外,該等上蓋片33的延伸臂部332的長度S大於等於該基材3的厚度D,藉此限制前述的長度S與厚度D關係,於後續對該等延伸臂部332進行切斷作業時就不需選用刀鋒較薄的刀具,而能有效減少刀具受損的情形。
其中,該支撐體31具有圍繞該等承載片32與該等上蓋片33相間隔設置的二第一邊框部311,及二分別連接在該二第一邊框部311的兩相反端之間的第二邊框部312,每一容置開口30中的上蓋片33與承載片32沿一平行該二第一邊框部311的基線方向X間隔交錯排列,且其中一側的上蓋片33是設置在該承載片32與其中一個第二邊框部312之間,其餘的上蓋片33則分別設置在兩個承載片32之間。
每一上蓋片33的延伸臂部332的數量不受限,即使只設置一個仍能達到使該本體部331不掉落地連接在該支撐體31或承載片32上而能形成有秩序的排列與定位狀態並有助於進行後續組裝作業。在本實施例中,每一上蓋片33各具有二個相間隔的延伸臂部332,且位於其中一側的上蓋片33的二個延伸臂部332分別連接於該承載片32與該第二邊框部312,其餘的上蓋片33的延伸臂部332則分別連接於其兩側的承載片32。
參閱圖9,步驟202是將該等上蓋片33的延伸臂部332切斷,以使該等上蓋片33與該基材3的支撐體31及承載片32分離。自該基材3切離的該等上蓋片33可利用一機械手臂(圖未示)以挾取或吸附方式被定位以方便將其移送到其他位置,在本實施例中是使該等上蓋片33先被吸附定位在該機械手臂上並暫時停駐在與該基材3相間隔的一停放區,以供後續步驟使用。
步驟203是在該基材3的每一承載片32的一上表面321塗上接著劑。
步驟204是將多數個已準備好的晶粒5分別放置於該等承載片32的上表面321,使該等晶粒5分別與該等承載片32相黏合。
步驟205是在與該等承載片32相結合的晶粒5上分別塗上接著劑。
參閱圖9、圖10與圖11,步驟206是利用機械手臂將自基材3切下且停駐在該停放區的上蓋片33再移送到該基材3上,並分別放置於該等晶粒5上以通過接著劑與該等晶粒5相黏合,就完成組裝,並獲得多數個結合在該支撐體31上的半導體元件300。
需要補充說明的是,在本實施例中,步驟201所用的基材3為金屬材質,該等承載片32是設計為導線框(lead frame)的型式,該等上蓋片33是設計為橋接片(clip)的型式,且步驟203與步驟205所使用的接著劑為錫膏。完成組裝後,通常還會將該支撐體31連同該等半導體元件300一起送入一焊錫爐中以使接著劑熔融並形成焊接結構,藉此,使該等晶粒5分別與該等承載片32及該等上蓋片33形成穩固的結合。然而,該基材3與接著劑的材質不以此為限,可以依產品實際應用方式選用不同材質的基材3與接著劑,例如,該基材3也可以使用具有較佳散熱效果或具有導電性的金屬或非金屬材料,接著劑則可選用具有快速導熱效果的黏著劑或導電性黏膠。
參閱圖6與圖12,為本發明半導體元件的組裝方法的一第二較佳實施例,該第二較佳實施例與該第一較佳實施例的主要差別在於:該第一較佳實施例的該等上蓋片33自該基材3切離後,仍組裝在同一基材3的承載片32上,該第二較佳實施例的該等上蓋片33自該基材3切離後,則是與另一片基材3的承載片32對應組裝。此外,為提高生產效率,本實施例還可搭配一沿一輸送路徑設置的連續自動化生產設備6進行組裝,該生產設備6具有一沿該輸送路徑設置的輸送單元60,及沿該輸送路徑並分別對應步驟401至步驟406所述的處理程序相間隔設置的一個第一工作站61、一個第二工作站62、一個第三工作站63、一個第四工作站64、一個第五工作站65及一個第六工作站66,該第二較佳實施例包含下列步驟:
參閱圖8與圖12,步驟401是提供多數片基材3,並使該等基材3在該輸送路徑上相間隔排列,該等基材3各包括一個界定形成多數個相間隔的容置開口30的支撐體31、多數個相間隔地排列在該等容置開口30中且與該支撐體31連接的承載片32,及多數個相間隔地排列且與該支撐體31及該承載片32的至少其中一者相連接的上蓋片33。該基材3的詳細結構型式與第一較佳實施例的步驟201所述者相同,在此不再詳述。
參閱圖9與圖12,步驟402是使其中一片基材3'(為便於區別,以下稱本基材3')的該等上蓋片33'與該支撐體31'及該等承載片32'分離,並利用一吸附定位單元601將切除的上蓋片33'直接移送到排列在本基材3'之前且已在工作站65完成步驟405的處理程序並進入工作站66的另一基材3"上。
步驟403是在本基材3'的每一承載片32'塗上接著劑。
步驟404是將多數個晶粒5分別放置於該等承載片32'上,使該等晶粒5分別與該等承載片32'相黏合。
步驟405是在與該等承載片32'相結合的晶粒5上分別塗上或點上接著劑。
步驟406是將從排列在本基材3'之後的另一基材3'''切下的上蓋片33'''移送到本基材3'上,並分別放置於該等晶粒5上以通過接著劑與該等晶粒5相黏合,並完成組裝。
歸納上述,本發明半導體元件的組裝方法,可獲致下述的功效及優點,故能達到本發明的目的:
一、本發明的基材3的設計型式,使該等承載片32與上蓋片33仍能排列及定位在預定的位置上,故同樣能適用於微小元件的自動化生產作業,更重要的是,由於該等承載片32與該等上蓋片33都整合在同一片基材3,因此,只需要一個支撐體31就能使該等承載片32與該等上蓋片33獲得定位,且只要搭配將該等上蓋片33自該基材3切離的步驟及使用使該等上蓋片33能暫時定位的裝置,仍然能夠順利完成半導體元件300的組裝,相較於現有的組裝方法,利用該第一較佳實施例與該第二較佳實施例每組裝一顆晶粒5平均耗用的支撐體31用量大幅減少,使本發明具有節省原料成本的經濟效益。
二、在相同產量的條件下,如圖1與圖2所示,現有的組裝方法由於該等承載片112與上蓋片122分別設置於下基材11與上基材12,所產生的廢料除了將組裝完成的半導體元件移除後的下支撐體111的部分外,還有組裝過過程中切除上蓋片122後留下的上支撐體121部分,參閱圖7與圖8,本發明的設計於生產過程中並不會產生廢料,只在完成組裝後,將該等半導體元件300移除後的支撐體31部分可能形成廢料,顯示本發明能夠大幅降低廢料產生量,因而更符合環保需求。
三、第二較佳實施例的組裝方法,由於不需要如第一較佳實施例所述的等到基材3已黏合晶粒5並於晶粒5上點上接著劑後再將切除下來的上蓋片33組裝到該等晶粒5上,而是將步驟402切除的上蓋片33直接組裝於已完成步驟405的處理程序的另一片基材3上,減少中間停頓等待的時間,針對大量製造生產的生產線,此種方法能有效減少組裝時間,且能應用於連續化自動生產,藉此,使組裝完成每一個半導體元件的平均時間大幅縮短,而具有較佳的生產效率,且還能進一步降低生產成本。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
3...基材
3'...基材
3"...基材
3'''...基材
30...容置空間
31...支撐體
31'...支撐體
311...第一邊框部
312...第二邊框部
32...承載片
32'...承載片
321...上表面
33...上蓋片
33'...上蓋片
33'''...上蓋片
331...本體部
332...延伸臂部
5...晶粒
300...半導體元件
6...生產設備
60...輸送單元
601...吸附定位單元
61...第一工作站
62...第二工作站
63...第三工作站
64...第四工作站
65...第五工作站
66...第六工作站
X...基線方向
S...長度
D...厚度
201~206...步驟
401~406...步驟
圖1為一平面示意圖,說明現有半導體元件的組裝方法中使用的一下基材;
圖2為一平面示意圖,說明現有半導體元件的組裝方法中使用的一上基材;
圖3為一平面示意圖,說明該上基材上的多數個上蓋片都被切離後只剩下一上支撐體的情形;
圖4為一平面示意圖,說明該下基材的多數個承載片分別與多數個晶粒及取自該上基材的該等上蓋片相結合為多個半導體元件的情形;
圖5為一流程圖,說明本發明半導體元件的組裝方法的一第一較佳實施例;
圖6為一流程圖,說明本發明半導體元件的組裝方法的一第二較佳實施例;
圖7為一平面示意圖,說明在該第一較佳實施例與第二較佳實施例中使用的一基材;
圖8為圖7的一局部放大的立體示意圖,說明該基材具有多數個承載片與多數個上蓋片的情形;
圖9為一立體示意圖,說明該基材的該等上蓋片被切離及分別在該等承載片上黏合晶粒的情形;
圖10為一平面示意圖,說明該等承載片上分別與該等晶粒與該等上蓋片相結合而在該基材組裝形成多數個半導體元件的情形;
圖11為圖10的一局部放大的立體示意圖,說明在該基材組裝形成該等半導體元件的情形;及
圖12為一示意圖,說明該第二較佳實施例沿一輸送路徑輸送多數片基材並進行組裝的情形。
201~206...步驟

Claims (10)

  1. 一種半導體元件的組裝方法,包含下列步驟:一、提供至少一片基材,該基材包括一個界定形成多數個相間隔的容置開口的支撐體、多數個相間隔地排列在該等容置開口中且與該支撐體連接的承載片,及多數個相間隔地排列且與該支撐體及該承載片的至少其中一者相連接的上蓋片;二、將該等上蓋片與該基材的連接處切斷,以使該等上蓋片與該支撐體及該等承載片分離;三、在該基材的每一承載片的一上表面塗上接著劑;四、將多數個已準備好的晶粒分別放置於該等承載片的上表面,使該等晶粒分別與該等承載片黏合;五、在與該等承載片相結合的晶粒上分別塗上接著劑;及六、將自基材切下的上蓋片分別放置於該等晶粒上並通過接著劑與該等晶粒相黏合,就完成組裝,並獲得多數個結合在該支撐體上的半導體元件。
  2. 依據申請專利範圍第1項所述的半導體元件的組裝方法,其中,在步驟一中的每一個上蓋片各具有一個本體部,及至少一個自該本體部延伸而與該承載片與該支撐體的至少其中一者相連接的延伸臂部,且在步驟二中是將該等上蓋片的延伸臂部切斷。
  3. 依據申請專利範圍第2項所述的半導體元件的組裝方法,其中,在步驟一中,每一基材的承載片與上蓋片的數量相等。
  4. 依據申請專利範圍第3項所述的半導體元件的組裝方法,其中,在步驟一中,該基材的支撐體具有圍繞該等承載片與該等上蓋片相間隔設置的二第一邊框部,及二分別連接在該二第一邊框部的兩相反端之間的第二邊框部,每一容置開口中的上蓋片與承載片沿一平行該二第一邊框部的基線方向間隔交錯排列,且位於其中一側的上蓋片是設置在該承載片與其中一個第二邊框部之間。
  5. 依據申請專利範圍第4項所述的半導體元件的組裝方法,其中,在步驟一中,每一上蓋片各具有二個相間隔的延伸臂部,位於其中一側的上蓋片的二個延伸臂部是分別連接於該承載片與該第二邊框部,其餘的上蓋片的延伸臂部則分別連接於其兩側的承載片。
  6. 依據申請專利範圍第5項所述的半導體元件的組裝方法,其中,在步驟一中,該等上蓋片的延伸臂部的長度大於等於該基材的厚度。
  7. 依據申請專利範圍第1項所述的半導體元件的組裝方法,適合搭配一沿一輸送路徑設置的連續自動化生產設備進行組裝,該生產設備具有分別對應步驟一至步驟六設置的多個工作站,其中,在步驟一中,提供多數片基材,並使該等基材在該輸送路徑間隔地排列,於其中一基材經步驟二的裁切作業後,自其中切離的該等上蓋片被移送到已完成步驟五的處理作業的另一基材上,並分別與其中的晶粒相結合而完成組裝。
  8. 依據申請專利範圍第1項所述的半導體元件的組裝方法,其中,在步驟二中,自該基材切離的該等上蓋片被吸附定位而暫時停駐在與該基材相間隔的一停放區,並於該基材完成步驟五的處理作業後,再將該等上蓋片移送到該基材上並與已黏合在其上的晶粒相結合而完成組裝。
  9. 依據申請專利範圍第1項所述的半導體元件的組裝方法,其中,在步驟一中,該等上蓋片的延伸臂部的長度大於等於該基材的厚度。
  10. 依據申請專利範圍第1項所述的半導體元件的組裝方法,其中,在步驟一的基材為金屬材質,且在步驟三與步驟五中所用的接著劑為錫膏。
TW100147999A 2011-12-22 2011-12-22 半導體元件的組裝方法 TW201327693A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100147999A TW201327693A (zh) 2011-12-22 2011-12-22 半導體元件的組裝方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100147999A TW201327693A (zh) 2011-12-22 2011-12-22 半導體元件的組裝方法

Publications (2)

Publication Number Publication Date
TW201327693A true TW201327693A (zh) 2013-07-01
TWI482230B TWI482230B (zh) 2015-04-21

Family

ID=49225182

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100147999A TW201327693A (zh) 2011-12-22 2011-12-22 半導體元件的組裝方法

Country Status (1)

Country Link
TW (1) TW201327693A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200737365A (en) * 2006-03-27 2007-10-01 Taiwan Semiconductor Co Ltd Two-piece semiconductor device assembling method
TW200737378A (en) * 2006-03-27 2007-10-01 Taiwan Semiconductor Co Ltd Single-piece foldable SMT semiconductor device assembling method

Also Published As

Publication number Publication date
TWI482230B (zh) 2015-04-21

Similar Documents

Publication Publication Date Title
TWI552250B (zh) Collet cleaning method and the use of its grain adapter
JP4746003B2 (ja) 移載装置及び移載方法
CN104347435B (zh) 吸附筒夹和芯片接合器
CN108604555B (zh) 用预固剂涂覆接触材料层以将衬底布置连接到电子组件的方法、相应的衬底布置及其制造方法
KR100415282B1 (ko) 반도체 소자용 듀얼 다이 접착 장치
WO2013076874A1 (ja) 基板搬送装置及び基板組み立てライン
KR102003130B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
TW201501897A (zh) 貼合基板之加工裝置
CN107946251B (zh) 一种半导体产品的封装方法
CN109524313B (zh) 半导体制造装置、半导体器件的制造方法及筒夹
JP5702110B2 (ja) 電子部品の実装装置及び実装方法
JPH11163006A (ja) ペレットボンディング方法
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
TW201327693A (zh) 半導體元件的組裝方法
TWM455623U (zh) 觸控面板的自動化接合系統
TWI753584B (zh) 半導體封裝多重夾片黏合裝置及同裝置製造的半導體封裝
JP5762316B2 (ja) 太陽電池モジュールの製造方法および太陽電池モジュールの製造装置
JP2007311687A (ja) 半導体接合方法及び装置
JP2013042070A (ja) 電子部品の実装装置及び実装方法
KR20090018539A (ko) 반도체 패키지 제조장치
JPH11261292A (ja) Icチップの供給方法、供給装置、及びそれに使用する短冊テープ状支持体
CN111656505A (zh) 用于焊接机的焊接工具、用于焊接半导体元件的焊接机及相关方法
TWI514508B (zh) 取放裝置
KR101085432B1 (ko) 접착테이프의 부착장치
CN202662577U (zh) 晶圆贴片机