TW201324509A - 電阻式記憶體的寫入方法與記憶體模組 - Google Patents

Abstract

本發明的一實施例提供一種電阻式記憶體的寫入方法，包括：接收一第一資料，並選擇用以儲存該第一資料的一第一電阻式記憶胞；當該第一資料的邏輯準位為一第一邏輯準位時，輸出一電壓脈衝信號至該第一電阻式記憶胞，以寫入該第一資料；當該第一資料的邏輯準位為一第二邏輯準位時，輸出一電流脈衝信號至該第一電阻式記憶胞，以寫入該第一資料。

Description

電阻式記憶體的寫入方法與記憶體模組

本發明為一種快閃記憶體的控制方法，特別是一種電阻式記憶體的控制方法。

快閃記憶體係為一種可以被電抹除並且重新寫入的非易失性記憶體，並且主要係應用在記憶卡與USB快閃隨身碟，藉以作為一般的儲存與電腦裝置和數位產品間的資料之轉運。快閃記憶體的成本遠小於EEPROM，所以已經成為主流的記憶體裝置。舉例而言，快閃記憶體係應用於個人數位助理(PDA)、可攜式電腦、數位音頻播放器、數位相機與行動電話中。

然而，快閃記憶體中每個記憶區塊僅能可以被抹除的一定次數。當一記憶區塊之抹除次數超過一臨界值時，該記憶區塊將無法被正確地寫入，並且由該記憶區塊讀取出資料時將可能發生錯誤。

此外，快閃記憶體仍面臨著操作電壓過大、操作速度慢、耐久力不夠等缺點。另外，其亦可能面臨到因元件縮小所導致之過薄的穿透閘極氧化層所導致之記憶時間不夠長等缺點。為了克服前述缺點，電阻式記憶體(RRAM)為目前業界所研發出之眾多新穎記憶體之一，其係利用可變電阻的原理來製作非揮發性記憶體，且擁有低功率消耗、面積小及操作速度快等優點。

本發明的其他目的和優點可以從本發明所揭露的技術特徵中得到進一步的了解。

為達上述之一或部份或全部目的或是其他目的，本發明的一實施例提供一種電阻式記憶體的寫入方法，包括：接收一第一資料，並選擇用以儲存該第一資料的一第一電阻式記憶胞；當該第一資料的邏輯準位為一第一邏輯準位時，輸出一電壓脈衝信號至該第一電阻式記憶胞，以寫入該第一資料；當該第一資料的邏輯準位為一第二邏輯準位時，輸出一電流脈衝信號至該第一電阻式記憶胞，以寫入該第一資料。

本發明的另一實施例提供一種記憶體模組，包括一電阻式記憶體以及一記憶體控制電路。記憶體控制電路耦接該電阻式記憶體，接收一第一資料，並將該第一資料儲存在該電阻式記憶體的一第一電阻式記憶胞。當該第一資料的邏輯準位為一第一邏輯準位時，該記憶體控制電路輸出一電壓脈衝信號至該第一電阻式記憶胞，以寫入該第一資料。當該第一資料的邏輯準位為一第二邏輯準位時，該記憶體控制電路輸出一電流脈衝信號至該第一電阻式記憶胞，以寫入該第一資料。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一較佳實施例的詳細說明中，將可清楚的呈現。以下實施例中所提到的方向用語，例如：上、下、左、右、前或後等，僅是參考附加圖式的方向。因此，使用的方向用語是用來說明並非用來限制本發明。

第1圖為根據本發明之一記憶體模組的一實施例的示意圖。記憶體模組包括記憶體控制器11、寫入電路12、驗證電路13以及電阻式記憶體14。寫入電路12更包括一電壓脈衝產生器15與一電流脈衝產生器16。當記憶體控制器11接收到一寫入資料時，將該寫入資料及資料寫入位址傳送給寫入電路12。寫入電路12會根據寫入資料為邏輯1的資料或是邏輯0的資料，選擇透過電壓脈衝產生器15或電流脈衝產生器16寫入資料。當寫入資料為邏輯1時，寫入電路12根據資料寫入位址，透過電壓脈衝產生器15輸出一電壓脈衝信號至電阻式記憶體14內的一第一電阻式記憶胞，以執行一SET運作，使得第一電阻式記憶胞的電阻值為低電阻值。當寫入資料為邏輯0時，寫入電路12根據資料寫入位址，透過電流脈衝產生器16輸出一電流脈衝信號至電阻式記憶體14內的該第一電阻式記憶胞，以執行一RESET運作，使得第一電阻式記憶胞的電阻值為高電阻值。

當寫入電路12完成寫入(programming)動作時，驗證電路13會讀取電阻式記憶胞的資料與寫入資料比對，以確認寫入動作是否成功。若寫入動作成功，則繼續寫入下一筆資料。若寫入動作失敗，則透過一計數器計數寫入失敗的次數。記憶體控制器11接著判斷此時該電阻式記憶胞的失敗次數是否等於一預定次數N。若不等於，則繼續對該電阻式記憶胞進行寫入動作，若等於，則標誌該電阻式記憶胞為損壞。在另一實施例中，會將該電阻式記憶胞所在的區塊或記憶體頁面標示為損壞。接著，記憶體控制器11會選擇其他的電阻式記憶胞、記憶體區塊或記憶體頁面進行寫入動作。

第2圖為根據本發明之一電阻式記憶體的寫入方法之一實施例的流程圖。在步驟S21中，記憶體控制器接收一第一資料，並選擇電阻式記憶體的一電阻式記憶胞、記憶體區塊或記憶體頁面進行寫入動作。在步驟S21中，寫入電路根據第一資料與一位址資訊進行資料寫入的動作。當第一資料為邏輯1時，寫入電路根據位址資訊，透過一電壓脈衝產生器輸出的一電壓脈衝信號，對電阻式記憶體內的一第一電阻式記憶胞執行一SET運作，使得第一電阻式記憶胞的電阻值為低電阻值。當第一資料為邏輯0時，寫入電路根據位址資訊，透過一電流脈衝產生器輸出的一電流脈衝信號，對電阻式記憶體內的一第二電阻式記憶胞執行一RESET運作，使得第二電阻式記憶胞的電阻值為高電阻值。

在步驟S23中，記憶體控制器或一驗證電路驗證寫入是否成功。若寫入成功，則執行步驟S24，繼續寫入下一筆資料。若寫入失敗，則執行步驟S25。在步驟S25中，記憶體控制器先對該電阻式記憶胞、記憶體區塊或記憶體頁面的寫入失敗次數加1，並判斷此時的寫入失敗次數是否等於一預定值N。若不相等，則回到步驟S22，再次執行寫入動作。若此時的寫入失敗次數等於該預定值N，則執行步驟S26。在步驟S26中，記憶體控制器會對寫入失敗的第一電阻式記憶胞、第一電阻式記憶胞所在的記憶體區塊或記憶體頁面標示Fail(不可使用)，並不再使用該第一電阻式記憶胞、第一電阻式記憶胞所在的記憶體區塊或記憶體頁面。接著，記憶體控制器選擇新的電阻式記憶胞、記憶體區塊或記憶體頁面，並回到步驟S22中，再次寫入該第一資料。

第3圖為根據本發明之一電阻式記憶體的寫入方法之另一實施例的流程圖。因為電阻式記憶體的特性，若過度頻繁地對電阻式記憶體進行寫入，則可能造成電阻式記憶體失效。因此本發明提供一種電阻式記憶體的寫入方法，可與本案第2圖之電阻式記憶體的寫入方法結合，降低電阻式記憶體的錯誤發生。在步驟S31中，記憶體控制器接收一第一資料與對應一第一電阻式記憶胞的一位址資訊。在步驟S32中，先讀取第一電阻式記憶胞目前儲存的資料，並判斷是否與第一資料相同。若相同，則執行步驟S33，記憶體控制器不進行寫入動作，並執行下一筆資料的寫入動作。若不相同，則執行步驟S34，記憶體控制器進行寫入動作，將第一資料寫入第一電阻式記憶胞內。本實施例的電阻式記憶體的寫入方法亦可與第2圖所示之電阻式記憶體的寫入方法結合。在步驟S34中，寫入第一資料時會先判斷第一資料的邏輯準位。當第一資料為邏輯1時，該第一電阻式記憶胞接收來自一電壓脈衝產生器輸出的一電壓脈衝信號，使得該第一電阻式記憶胞的電阻值為低電阻值。當第一資料為邏輯0時，該第一電阻式記憶胞接收來自一電流脈衝產生器輸出的一電流脈衝信號，使得該第一電阻式記憶胞的電阻值為高電阻值。

第4圖為根據本發明之一記憶體模組之另一實施例的示意圖。記憶體模組40包括記憶體控制電路41與電阻式記憶體42。當記憶體控制電路41接收到一第一資料時，會產生一位址資訊，以於電阻式記憶體42中寫入該第一資料。當第一資料為邏輯1時，記憶體控制電路41根據該位址資訊，輸出一電壓脈衝信號至對應該位址資訊的一第一電阻式記憶胞，以執行一SET運作，使得第一電阻式記憶胞的電阻值為低電阻值。當第一資料為邏輯0時，記憶體控制電路41根據該位址資訊，輸出一電流脈衝信號至對應該位址資訊的該第一電阻式記憶胞，以執行一RESET運作，使得第一電阻式記憶胞的電阻值為高電阻值。

當記憶體控制電路41完成寫入(programming)動作時，記憶體控制電路41會讀取第一電阻式記憶胞的資料與第一資料比對，以確認寫入動作是否成功。若寫入動作成功，則繼續寫入下一筆資料。若寫入動作失敗，則透過一計數器計數寫入失敗的次數。記憶體控制電路41接著判斷此時該第一電阻式記憶胞的失敗次數是否等於一預定次數N。若不等於，則再次對該第一電阻式記憶胞進行寫入動作，若等於，則標誌該第一電阻式記憶胞為損壞。在另一實施例中，會將該第一電阻式記憶胞所在的區塊或記憶體頁面標示為損壞。接著，記憶體控制電路41會選擇其他的電阻式記憶胞、記憶體區塊或記憶體頁面進行寫入動作。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

11．．．記憶體控制器

12．．．寫入電路

13．．．驗證電路

14．．．電阻式記憶體

15．．．電壓脈衝產生器

16．．．電流脈衝產生器

40．．．記憶體模組

41．．．記憶體控制電路

42．．．電阻式記憶體

第1圖為根據本發明之一記憶體模組的一實施例的示意圖。

第2圖為根據本發明之一電阻式記憶體的寫入方法之一實施例的流程圖。

第3圖為根據本發明之一電阻式記憶體的寫入方法之另一實施例的流程圖。

第4圖為根據本發明之一記憶體模組之另一實施例的示意圖。

11．．．記憶體控制器

12．．．寫入電路

13．．．驗證電路

14．．．電阻式記憶體

15．．．電壓脈衝產生器

16．．．電流脈衝產生器

Claims (12)

1. 一種電阻式記憶體的寫入方法，包括：接收一第一資料，並選擇用以儲存該第一資料的一第一電阻式記憶胞；當該第一資料的邏輯準位為一第一邏輯準位時，輸出一電壓脈衝信號至該第一電阻式記憶胞，以寫入該第一資料；以及當該第一資料的邏輯準位為一第二邏輯準位時，輸出一電流脈衝信號至該第一電阻式記憶胞，以寫入該第一資料。
2. 如申請專利範圍第1項所述之電阻式記憶體的寫入方法，更包括：判斷該第一資料是否正確地被寫入該第一電阻式記憶胞；若該第一資料被正確地寫入該第一電阻式記憶胞，選擇並將一第二資料進行寫入一第二電阻式記憶胞；以及若該第一資料並未被正確地寫入該第一電阻式記憶胞，則將對應該第一電阻式記憶胞的一第一寫入錯誤次數加1，並再次對將該第一資料寫入該第一電阻式記憶胞。
3. 如申請專利範圍第2項所述之電阻式記憶體的寫入方法，更包括：若該第一寫入錯誤次數等於一預定值，則標示該第一電阻式記憶胞為不可使用。
4. 一種記憶體模組，包括：一電阻式記憶體；以及一記憶體控制電路，耦接該電阻式記憶體，接收一第一資料，並將該第一資料儲存在該電阻式記憶體的一第一電阻式記憶胞，其中當該第一資料的邏輯準位為一第一邏輯準位時，該記憶體控制電路輸出一電壓脈衝信號至該第一電阻式記憶胞，以寫入該第一資料，以及當該第一資料的邏輯準位為一第二邏輯準位時，該記憶體控制電路輸出一電流脈衝信號至該第一電阻式記憶胞，以寫入該第一資料。
5. 如申請專利範圍第4項所述之記憶體模組，其中該記憶體控制電路更判斷該第一資料是否正確地被寫入該第一電阻式記憶胞，且若該第一資料被正確地寫入該第一電阻式記憶胞，選擇並將一第二資料進行寫入一第二電阻式記憶胞；以及若該第一資料並未被正確地寫入該第一電阻式記憶胞，則將對應該第一電阻式記憶胞的一第一寫入錯誤次數加1，並再次對將該第一資料寫入該第一電阻式記憶胞。
6. 如申請專利範圍第5項所述之記憶體模組，其中當該記憶體控制電路判斷該第一寫入錯誤次數等於一預定值時，則該記憶體控制電路標示該第一電阻式記憶胞為不可使用。
7. 如申請專利範圍第4項所述之記憶體模組，其中該記憶體控制電路更包括一電壓脈衝產生器，以產生該電壓脈衝信號，與一電流脈衝產生器以產生該電流脈衝信號。
8. 如申請專利範圍第4項所述之記憶體模組，其中該記憶體控制電路更包括一驗證電路，當該記憶體控制電路完成寫入動作時，該驗證電路讀取該第一電阻式記憶胞的一儲存資料，並判斷該儲存資料是否相同於該第一資料。
9. 一種電阻式記憶體的寫入方法，包括：接收一第一資料，並選擇用以儲存該第一資料的一第一電阻式記憶胞；讀取該第一電阻式記憶胞內之一第二資料；判斷該第一資料與該第二資料是否相同；以及當該第一資料與該第二資料不同時，該第一資料被寫入該第一電阻式記憶胞。
10. 如申請專利範圍第9項所述之電阻式記憶體的寫入方法，更包括：當該第一資料與該第二資料相同時，停止將該第一資料寫入該第一電阻式記憶胞。
11. 如申請專利範圍第9項所述之電阻式記憶體的寫入方法，更包括：當該第一資料的邏輯準位為一第一邏輯準位時，輸出一電壓脈衝信號至該第一電阻式記憶胞，以寫入該第一資料。
12. 如申請專利範圍第9項所述之電阻式記憶體的寫入方法，更包括：當該第一資料的邏輯準位為一第二邏輯準位時，輸出一電流脈衝信號至該第一電阻式記憶胞，以寫入該第一資料。