TW201318076A - 薄膜電晶體基板及其製造方法 - Google Patents

Abstract

一種薄膜電晶體基板，包含顯示區域和非顯示區域。非顯示區域包含訊號線、連接線和接觸金屬，其中連接線為第一圖案化金屬層，訊號線和接觸金屬為第二圖案化金屬層。訊號線藉由閘絕緣層之第一通孔電性連接連接線，連接線藉由護層之第二通孔電性連接接觸金屬。此外，亦揭露上述薄膜電晶體基板之製造方法。

Description

薄膜電晶體基板及其製造方法

本發明是有關於一種電路基板，明確而言，有關於一種薄膜電晶體基板。

近年來，由於以氧化金屬半導體製成的電晶體具有較高的載子遷移率(Mobility)而擁有較佳的電性表現，又製造方法也較傳統薄膜電晶體簡單，所以具有較高效能的氧化金屬半導體薄膜電晶體的應用發展迅速。

一般薄膜電晶體以氮化矽(SiNx)作為閘絕緣層(Gate insulator)與護層(Passivasion)之材料。但在氧化金屬半導體電晶體中因為考量元件漏電問題，在製程上限制必需選用高溫成膜之氧化矽(SiOx)作為閘極絕緣層之材料，以及使用低溫成膜之氮氧化矽(SiOxNy)作為護層之材料。

但因以低溫成膜之氮氧化矽(SiOxNy)作為的護層其結構較為鬆散，故具有潛在性膜破洞(Pinhole)的缺陷，使得水氣可能經由膜破洞進入與訊號線接觸反應，導致線路腐蝕而造成斷線。

有鑑於此，目前仍需要一種足以克服上述薄膜電晶體基板結構與製程上的問題的技術。

因此，本發明之一態樣是在提供一種薄膜電晶體基板，包含顯示區域和非顯示區域，並且顯示區域包含薄膜電晶體、掃描線和訊號線，非顯示區域包含掃描線、訊號線、連接線和接觸金屬。掃描線位於基板上之第一圖案化金屬層，與薄膜電晶體之閘極電性連接。訊號線位於閘絕緣層上之第二圖案化金屬層，與薄膜電晶體之源極和汲極電性連接。連接線位於第一圖案化金屬層。閘絕緣層係至少覆蓋部分位於第一圖案化金屬層之掃描線及連接線。非顯示區域內之訊號線與連接線以位於閘絕緣層之第一通孔電性連接，且連接線與接觸金屬以絕緣層中之第二通孔電性連接。

依據本發明一實施例，閘絕緣層為氧化矽(SiOx)或氮氧化矽(SiOxNy)，且閘絕緣層之成膜溫度範圍為約350℃至約400℃。

依據本發明另一實施例，薄膜電晶體至少包含氧化金屬半導體，且此氧化金屬半導體的材料為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)或氧化鋅(ZnO)。

依據本發明另一實施例，護層為氧化矽(SiOx)或氮氧化矽(SiOxNy)，且護層之成膜溫度範圍為約100℃至約200℃。

依據本發明又一實施例，更包含一護層覆蓋於第二圖案化金屬層及閘絕緣層上。

本發明之另一態樣是在提供上述薄膜電晶體基板之製備方法，步驟包含如下。提供基板，此基板包含顯示區域及非顯示區域，且非顯示區域位於顯示區域之周圍。形成第一金屬層於基板上，第一金屬層包含閘極、掃描線及連接線，閘極形成於顯示區域，掃描線形成於顯示區域及非顯示區域，連接線形成於非顯示區域。形成閘絕緣層覆蓋第一圖案化金屬層，非顯示區域之閘絕緣層具有第一通孔及第二通孔，以分別露出一部分連接線。形成圖案化氧化金屬半導體於閘絕緣層上，且圖案化氧化金屬半導體相對於閘極。形成第二圖案化金屬層於圖案化氧化金屬半導體及閘絕緣層上，第二圖案化金屬層包含源極、汲極、訊號線及接觸金屬，其中訊號線藉由第一通孔與連接線電性連接，接觸金屬藉由第二通孔與訊號線連接。形成護層覆蓋第二圖案化金屬層及閘絕緣層，顯示區域之護層具有接觸窗，以露出部分汲極，而非顯示區域之護層具有開口，以露出部分接觸墊。形成畫素電極於護層上，以藉由接觸窗與汲極電性連接。

依據本發明一實施例，形成閘絕緣層的材料包含矽甲烷(Silane,SiH₄)和一氧化二氮(Nitrous oxide,N₂O)，且形成閘絕緣層之成膜溫度範圍為約350℃至約400℃，較佳為約370℃至約380℃。

依據本發明另一實施例，形成氧化金屬半導體的材料為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)或氧化鋅(ZnO)。

依據本發明又一實施例，形成護層的材料包含矽甲烷和一氧化二氮，且形成護層之成膜溫度範圍為約100℃至約200℃，較佳為約150℃至約180℃

因此，應用本揭示內容，可藉由連接線連接訊號線和接觸墊，減少膜破洞的產生，有效避免外界水氣進入造成線路腐蝕。

為了使本揭示內容的敘述更加詳盡與完備，下文針對了本發明的實施態樣與具體實施例提出了說明性的描述；但這並非實施或運用本發明具體實施例的唯一形式。以下所揭露的各實施例，在有益的情形下可相互組合或取代，也可在一實施例中附加其他的實施例，而無須進一步的記載或說明。

在以下描述中，將詳細敘述許多特定細節以使讀者能夠充分理解以下的實施例。然而，可在無此等特定細節之情況下實踐本發明之實施例。在其他情況下，為簡化圖式，熟知的結構與裝置僅示意性地繪示於圖中。

第1圖係繪示依照本發明一實施方式的一種薄膜電晶體基板300之俯視圖。第11圖係繪示沿第1圖之線段A-A’、B-B’和C-C’之剖面示意圖。請同時參閱第1圖及第11圖。

上述之薄膜電晶體基板300包括基板310、掃描線324、連接線322、訊號線360,360’、陣列排列之薄膜電晶體345和畫素電極380。基板310包含顯示區域314及非顯示區域312，並且非顯示區域312位於顯示區域314之周圍。在顯示區域314內，包含掃描線324、訊號線360、薄膜電晶體345和畫素電極380，且薄膜電晶體345和畫素電極380位於掃描線324及訊號線360交錯圍出的區域內。在非顯示區域312內，包含掃描線324、訊號線360’和連接線322。

第一圖案化金屬層配置於於基板310上，用以形成閘極320、掃描線324和連接線322，掃描線324係與薄膜電晶體345之閘極320電性連接。閘絕緣層330配置於第一圖案化金屬層上，覆蓋閘極320、掃描線324和連接線322，在非顯示區域312內，閘絕緣層330具有第一通孔332和第二通孔334以分別露出部分第一圖案化金屬層之連接線322。第二圖案化金屬層配置於閘絕緣層330上，用以形成源極352、汲極350和連接線322，訊號線360係與薄膜電晶體345之源極352和汲極350電性連接。如第1圖所示，連接線322以第一通孔332與訊號線360’電性連接，且接觸金屬390以絕緣層330中之第二通孔334與連接線322電性連接。上述第1圖之說明可參考第11圖。

第2圖係繪示本發明一實施方式之薄膜電晶體基板300之製造方法的流程圖，第3-8圖係繪示上述製造方法之一實施方式的各製程階段剖面示意圖。

在步驟210中，形成第一圖案化金屬層於基板310上，如第3圖所示。基板310包含顯示區域314及非顯示區域312，且非顯示區域312位於顯示區域314之周圍，可參考第1圖。根據本發明之一實施例，基板310的材料為玻璃、石英、塑膠或其他高分子材料所製成。

第一圖案化金屬層可利用任何習知的方法來形成。在一實施方式中，在基板310上沉積整層的第一金屬層，然後利用微影蝕刻製程定義出閘極320、掃描線324和連接線322。閘極320形成於顯示區域314內，掃描線324形成於顯示區域314及非顯示區域312內，連接線322形成於非顯示區域312內，可參考第1圖。

第一圖案化金屬層可為單層結構或多層金屬層結構。在一實施例中，形成第一圖案化金屬層的材料為鎢(Wu)、鉻(Cr)、銅(Cu)、鉬(Mo)、鋁(Al)、釹(Nd)、鈦(Ti)或上述之組合或上述之合金。

在步驟220中，形成閘絕緣層330覆蓋第一圖案化金屬層，如第4圖所示。在非顯示區域312內，閘絕緣層330具有至少一第一通孔332及至少一第二通孔334，以分別露出部分第一圖案化金屬的連接線322。第一通孔332露出部分連接線322以作為接觸墊。

在一實施例中，使用電漿輔助化學氣相沉積法(Plasma-enhanced chemical vapor deposition,PECVD)來形成閘極絕緣層，將反應氣體通入反應室，反應氣體可例如為矽甲烷和一氧化二氮，接著在適當的溫度下發生化學反應並沉積閘絕緣層330為氧化矽(SiOx)或氮氧化矽(SiOxNy)。在本實施例中，閘絕緣層330之成膜溫度範圍為約350℃至約400℃，較佳為約360℃至約390℃，更佳為約370℃至約380℃。

在步驟230中，形成圖案化氧化金屬半導體層340於閘絕緣層330上，如第5圖所示，圖案化氧化金屬半導體層340相對於該閘極320。

圖案化金屬氧化物半導體層340可利用任何習知的方法來形成。在一實施例中，形成圖案化金屬氧化物半導體層340的方法為射頻磁控濺鍍法或直流濺鍍法。圖案化氧化金屬半導體340的材料為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)、氧化鋅(ZnO)或類似的材料。

在步驟240中，形成第二圖案化金屬層於圖案化氧化金屬半導體層340及閘絕緣層330上，如第6圖所示，第二圖案化金屬層包含源極352、汲極350及訊號線360,360’，並且第二圖案化金屬層之訊號線360’藉由第一通孔332與第一金屬層之連接線322電性連接。

在一實施方式中，在閘絕緣層330上沉積整層的第二金屬層，然後利用微影蝕刻製程定義出源極352、汲極350及訊號線360,360’。源極352和汲極350形成於顯示區域314內，訊號線360,360’形成於顯示區域314及非顯示區域312內。

第二圖案化金屬層的材料可與第一圖案化金屬層的材料相同或不同。第二圖案化金屬層的材料可例如為鎢(Wu)、鉻(Cr)、銅(Cu)、鉬(Mo)、鋁(Al)、釹(Nd)、鈦(Ti)或上述之組合或上述之合金。

在步驟250中，形成護層370於第二圖案化金屬層及閘絕緣層330上。在一實施方式中，護層370形成於顯示區域314之第二圖案化金屬層之源極352、汲極350、訊號線360和閘絕緣層330上，並且具有接觸窗372以露出部分汲極350，如第7A圖所示。在另一實施方式中，護層370覆蓋第二圖案化金屬層之源極352、汲極350、訊號線360,360’和閘絕緣層330。並且在顯示區域314內，護層370具有接觸窗372以露出部分汲極350，在非顯示區域312內之護層370具有一開口374，露出部分第一圖案化金屬層之連接線322以作為接觸墊，如第7B圖所示。

在一實施例中，使用電漿輔助化學氣相沉積法(Plasma-enhanced chemical vapor deposition,PECVD)來形成護層370，將矽甲烷和一氧化二氮作為反應氣體通入反應室，在本實施例中，形成護層370之成膜溫度範圍為約100℃至約200℃，較佳為約150℃至約180℃，更佳為約160℃至約170℃，接著發生化學反應並沉積為氧化矽(SiOx)或氮氧化矽(SiOxNy)之護層370。

在步驟260中，形成畫素電極380於護層370上，以藉由接觸窗372與汲極350電性連接，如第8圖所示。

在另一實施方式中，步驟210至步驟230之實施方式與上述實施方式相同。在步驟240中，形成第二圖案化金屬層於圖案化氧化金屬半導體層340及閘絕緣層330上，如第9圖所示，第二圖案化金屬層包含源極352、汲極350、訊號線360,360’及接觸金屬390，並且接觸金屬390藉由第二通孔334與第一圖案化金屬層之連接線322電性連接，訊號線360’藉由第一通孔332與第一圖案化金屬層之連接線322電性連接。

在步驟250中，形成護層370於第二圖案化金屬層及閘絕緣層330上。在一實施方式中，護層370形成於顯示區域314之第二圖案化金屬層之源極352、汲極350、訊號線360和閘絕緣層330上，並且具有接觸窗372以露出部分汲極350，如第10A圖所示。在另一實施方式中，護層370覆蓋第二圖案化金屬層之源極352、汲極350、訊號線360,360’、閘絕緣層330和接觸金屬390，並且在顯示區域314內具有接觸窗372以露出部分汲極350，且在非顯示區域312內具有開口374，露出部分接觸金屬390以作為接觸墊，如第10B圖所示。

在步驟260中，形成畫素電極380於護層370上，以藉由接觸窗372與汲極350電性連接，如第11圖所示。本實施方式之第二圖案化金屬層、護層370及畫素電極380的具體實施方式及特徵可與上述的實施方式相同。

在習知技術中，非顯示區域之線路上方僅僅覆蓋單層之護層，其形成之溫度範圍為約150℃至約200℃，低溫成膜之特性使得護層結構較為鬆散，因此容易造成膜破洞的現象。根據本發明之實施方式，非顯示區域之線路上方可覆蓋單層之閘絕緣層或雙層之閘絕緣層和護層，相較於護層之低溫形成條件，閘絕緣層是在約350℃至約400℃之高溫下成膜，因此結構較為緻密，更能有效避免外界水氣或空氣對薄膜電晶體基板產生的傷害，進一步降低可靠度故障(RF failure)的可能。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

300．．．薄膜電晶體基板

310．．．基板

312．．．非顯示區域

314．．．顯示區域

320．．．閘極

322．．．連接線

324．．．掃描線

330．．．閘絕緣層

332．．．第一通孔

334．．．第二通孔

340．．．氧化金屬半導體層

345．．．薄膜電晶體

350．．．汲極

352．．．源極

360、360’．．．訊號線

370．．．護層

372．．．第一開口

374．．．第二開口

380．．．畫素電極

390．．．接觸金屬

210、220、230、240、250、260．．．步驟

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

第1圖係繪示依照本發明一實施方式之薄膜電晶體基板的俯視圖。

第2圖係繪示依照本發明一實施方式之薄膜電晶體基板之製造方法的流程圖。

第3-11圖係繪示本發明一實施方式之製造方法的各製程階段剖面示意圖，且沿著第1圖之線段A-A’、B-B’及C-C’。

310．．．基板

312．．．非顯示區域

314．．．顯示區域

320．．．閘極

322．．．連接線

324．．．掃描線

330．．．閘絕緣層

340．．．氧化金屬半導體層

350．．．汲極

352．．．源極

360、360’．．．訊號線

370．．．護層

374．．．開口

380．．．畫素電極

390．．．接觸金屬

Claims (20)

1. 一種薄膜電晶體基板，包含：一基板，包含一顯示區域及一非顯示區域，其中該非顯示區域位於該顯示區域之周圍；至少一薄膜電晶體，係位於該基板上，且配置於該顯示區域內；至少一掃描線，係位於該基板上之一第一圖案化金屬層，與該至少一薄膜電晶體之至少一閘極電性連接，且配置於該顯示區域及該非顯示區域內；至少一訊號線，係位於一閘絕緣層上之一第二圖案化金屬層，與該至少一薄膜電晶體之至少一源極及至少一汲極電性連接，且配置於該顯示區域及該非顯示區域內；以及至少一連接線，係位於該第一圖案化金屬層，且配置於該非顯示區域內；其中該閘絕緣層，係至少覆蓋部分位於該第一圖案化金屬層之該至少一掃描線及該至少一連接線，且該至少一連接線與該至少一訊號線於該非顯示區域內，係以位於該閘絕緣層之至少一第一通孔電性連接，並且其中位於該非顯示區域內具有至少一接觸金屬，該至少一接觸金屬與該至少一連接線係以位於該閘絕緣層中之至少一第二通孔電性連接。
2. 如請求項1所述之薄膜電晶體基板，其中該閘絕緣層為氧化矽(SiOx)或氮氧化矽(SiOxNy)。
3. 如請求項1所述之薄膜電晶體基板，其中該閘絕緣層之成膜溫度範圍為約350℃至約400℃。
4. 如請求項1所述之薄膜電晶體基板，其中該薄膜電晶體至少包含一氧化金屬半導體。
5. 如請求項4所述之薄膜電晶體基板，其中該氧化金屬半導體的材料為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)或氧化鋅(ZnO)。
6. 如請求項1所述之薄膜電晶體基板，更包含一護層覆蓋該第二圖案化金屬層及該閘絕緣層。
7. 如請求項6所述之薄膜電晶體基板，其中該護層為矽氧化物(SiOx)或矽氮氧化物(SiOxNy)。
8. 如請求項6所述之薄膜電晶體基板，其中該護層之成膜溫度範圍為約100℃至約200℃。
9. 如請求項1所述之薄膜電晶體基板，其中該接觸金屬的材料為該第二圖案化金屬層之金屬。
10. 一種薄膜電晶體基板之製備方法，包含：提供一基板，該基板包含一顯示區域及一非顯示區域，且該非顯示區域位於該顯示區域之周圍；形成一第一圖案化金屬層於該基板上，其中該第一圖案化金屬層包含至少一閘極、至少一掃描線及至少一連接線，其中該閘極形成於該顯示區域，該掃描線形成於該顯示區域及該非顯示區域，該連接線形成於該非顯示區域；形成一閘絕緣層覆蓋該第一圖案化金屬層，其中該非顯示區域之該閘絕緣層具有至少一第一通孔及至少一第二通孔，以分別露出一部分該第一圖案化金屬層之該連接線，該第二通孔露出該部分該第一圖案化金屬層之該連接線以作為一接觸墊；形成一圖案化氧化金屬半導體層於該閘絕緣層上，其中該圖案化氧化金屬半導體層相對於該閘極；形成一第二圖案化金屬層於該圖案化氧化金屬半導體層及該閘絕緣層上，其中該第二圖案化金屬層包含至少一源極、至少一汲極及至少一訊號線，並且該第二圖案化金屬層之該訊號線藉由該第一通孔與該第一圖案化金屬層之該連接線電性連接；形成一護層於該顯示區域之該第二圖案化金屬層及該閘絕緣層上，其中該護層具有至少一接觸窗，以露出一部分該汲極；以及形成一畫素電極於該護層上，以藉由該接觸窗與該汲極電性連接。
11. 如請求項10所述之製備方法，其中該護層更包含覆蓋該非顯示區域之該第二圖案化金屬層及該閘絕緣層，且該護層具有至少一開口，以露出一部分該接觸墊。
12. 一種薄膜電晶體基板之製備方法，包含：提供一基板，該基板包含一顯示區域及一非顯示區域，且該非顯示區域位於該顯示區域之周圍；形成一第一圖案化金屬層於該基板上，其中該第一圖案化金屬層包含至少一閘極、至少一掃描線及至少一連接線，其中該閘極形成於該顯示區域，該掃描線形成於該顯示區域及該非顯示區域，該連接線形成於該非顯示區域；形成一閘絕緣層覆蓋該第一金屬層，其中該非顯示區域之該閘絕緣層具有至少一第一通孔及至少一第二通孔，以分別露出一部分該第一圖案化金屬層之該連接線；形成一圖案化氧化金屬半導體於該閘絕緣層上，其中該圖案化氧化金屬半導體相對於該閘極；形成一第二圖案化金屬層於該圖案化氧化金屬半導體及該閘絕緣層上，其中該第二圖案化金屬層包含至少一源極、至少一汲極、至少一訊號線及至少一接觸金屬，並且該第二圖案化金屬層之該訊號線藉由該第一通孔與該第一圖案化金屬層之該連接線電性連接，該第二圖案化金屬層之該接觸金屬藉由該第二通孔以與該第一圖案化金屬層之該連接線電性連接；形成一護層至少覆蓋該顯示區域之該第二圖案化金屬層及該閘絕緣層，其中該護層具有至少一接觸窗，以露出一部分該汲極；以及形成一畫素電極於該護層上，以藉由該接觸窗與該汲極電性連接。
13. 如請求項12所述之製備方法，其中形成該閘絕緣層的材料包含矽甲烷和一氧化二氮。
14. 如請求項12所述之製備方法，其中形成該閘絕緣層之成膜溫度範圍為約350℃至約400℃。
15. 如請求項12所述之製備方法，其中形成該閘絕緣層之成膜溫度範圍為約370℃至約380℃。
16. 如請求項12所述之製備方法，其中形成該圖案化氧化金屬半導體的材料為氧化銦鎵鋅(IGZO)、氧化銦鎵(IGO)、氧化銦鋅(IZO)或氧化鋅(ZnO)。
17. 如請求項12所述之製備方法，其中該護層更包含覆蓋該非顯示區域之該第二圖案化金屬層及該閘絕緣層上，且該護層具有至少一開口，以露出一部分該接觸墊。
18. 如請求項12所述之製備方法，其中形成該護層的材料包含矽甲烷和一氧化二氮。
19. 如請求項12所述之製備方法，其中形成該護層之成膜溫度範圍為約100℃至約200℃。
20. 如請求項12所述之製備方法，其中形成該護層之成膜溫度範圍為約150℃至約180℃。