TW201314796A - 製造積體電路系統的方法 - Google Patents

製造積體電路系統的方法 Download PDF

Info

Publication number
TW201314796A
TW201314796A TW101126215A TW101126215A TW201314796A TW 201314796 A TW201314796 A TW 201314796A TW 101126215 A TW101126215 A TW 101126215A TW 101126215 A TW101126215 A TW 101126215A TW 201314796 A TW201314796 A TW 201314796A
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
adhesive layer
carrier wafer
substrate
forming
Prior art date
Application number
TW101126215A
Other languages
English (en)
Other versions
TWI469229B (zh
Inventor
Myung-Jin Yim
Original Assignee
Globalfoundries Us Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Globalfoundries Us Inc filed Critical Globalfoundries Us Inc
Publication of TW201314796A publication Critical patent/TW201314796A/zh
Application granted granted Critical
Publication of TWI469229B publication Critical patent/TWI469229B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供用於製造積體電路系統的方法，其包括在一半導體基板中及上形成積體電路。蝕刻進入半導體基板正面的通孔以及用導電材料填充該通孔。提供有一載體晶圓，在其上具有一膠黏劑層以及在該膠黏劑層中形成一壓印圖案。用該帶圖案的膠黏劑層使該半導體基板的正面黏合至該載體晶圓。去除該半導體基板的背面的一部分以暴露該導電材料的一部分以及使該薄化的背面附著至第二基板。然後，使該半導體基板自該載體晶圓脫黏。

Description

製造積體電路系統的方法
本發明大體涉及用於製造積體電路系統的方法，且更特別的是，涉及用於製造包含附著至其他電路或基板的薄化的基板的積體電路系統的方法。
積體電路系統常包括以堆疊方式附著至其他積體電路、內插式板(interposer board)或印刷電路板的積體電路(IC)。該IC系統，例如，可包括經互連成利用個別電路的獨特屬性的微處理器電路、記憶體電路、類比電路及其類似者。通過垂直堆疊該系統元件，可最小化系統的大小或佔用面積(footprint)。用穿基板導孔(through substrate via，TSV)可部分實現該系統元件間的互連。提供TSV需要薄化製造積體電路於其中及上的半導體基板。薄化大的半導體晶圓(wafer)(通常直徑有300毫米)至30至100微米(μm)的厚度為可能嚴重影響積體電路系統的良率(yield)的挑戰過程。
因此，最好提供用於製造積體電路系統的高良率方法。此外，最好提供用於製造避免薄化積體電路半導體基板衝擊良率窘境的積體電路系統的方法。此外，由以下結合附圖的詳細說明及權利要求書和上述的技術領域與背景技術將明白本發明的其他合意特徵及特性。
提供用於製造積體電路系統的方法。根據一種方法， 形成積體電路於半導體基板中及上。蝕刻進入該半導體基板的正面的通孔(via hole)以及用一導電材料填充該通孔。提供有一載體晶圓(carrier wafer)，在其上具有一膠黏劑(adhesive)層以及在該膠黏劑層中形成一壓印圖案(imprinted pattern)。用該帶圖案的膠黏劑層使該半導體基板的正面黏合(bond)至該載體晶圓。去除該半導體基板的背面的一部分以暴露該導電材料的一部分以及使該薄化的背面附著至第二基板。然後，使該半導體基板自該載體晶圓脫黏(de-bond)。
根據另一具體實施例，首先在一半導體基板中及上形成積體電路以及蝕刻進入該半導體基板的正面的通孔來形成積體電路系統。用一導電材料填充該通孔作為形成穿基板導孔的第一步驟。形成上覆該正面及與該導電材料接觸的多個焊料凸塊(solder bump)，為排列成一凸塊圖案(bump pattern)以及各自有實質相同的高度。提供有一載體晶圓，在其上具有一膠黏劑層，以及在該膠黏劑層中形成一壓印圖案。該壓印圖案包含該膠黏劑的上凸部(upstanding portion)及下凹部(depressed portion)，以及該下凹部定位於實質對應至該凸塊圖案。用該帶圖案的膠黏劑層使該半導體基板的正面黏合至該載體晶圓使得該下凹部經安置成避免該膠黏劑層與該焊料凸塊間實質接觸。去除該半導體基板的背面的一部分以暴露該導電材料的一部分。之後，使該背面附著至第二基板以及使該半導體基板自該載體晶圓脫黏。
根據又一具體實施例，一種用於製造積體電路系統的方法，其包括：在一半導體基板的正面中及上形成積體電路。提供有一載體晶圓，在其上具有一帶圖案的膠黏劑層以及用該帶圖案的膠黏劑層使該半導體基板的正面黏合至該載體。抛光該半導體基板的背面以薄化該半導體基板，以及在該薄化的半導體基板上形成一背面金屬化圖案(back surface metallization pattern)。使該背面黏著至第二基板以及使該半導體基板自該載體晶圓脫黏。
以下的詳細說明在本質上只是用來示範說明而不是用來限制本發明或本發明的應用及用途。此外，希望不受出現於上述的技術領域、背景技術、發明內容或以下具體實施方式中的任何明示或暗示的理論約束。
積體電路(IC)系統的製造常包括薄化已有多個IC形成於其中及上的半導體基板。薄化製程可為形成穿基板導孔(TSV)製程的一部分，穿基板導孔(TSV)有助於晶片及基板以堆疊方式互連成三維配置。薄化半導體基板要求使基板黏合至在薄化期間以及在加工基板背面期間提供物理支撐的載體晶圓。不幸地，習知黏合及後續的脫黏為IC系統製造的主要良率損失來源，尤其是因為脫黏必須在極薄易碎的基板上進行。脫黏製程可能損壞積體電路的表面地形(surface topography)，包括附著至積體電路的任何焊料凸塊。難以去除用於黏合的膠黏劑而且可能損壞焊料凸塊或其他表面特徵。
第1圖至第14圖為根據不同具體實施例示意圖示用於製造積體電路系統的方法步驟的簡化橫截面圖。該具體實施例用來改善或克服上述使良率減少的問題。如本文所使用的，“積體電路系統”意指有黏合至另一基板(可能為另一晶片、內插層(interposer layer)或印刷電路板)的至少一積體電路(IC)晶片或晶粒的系統。儘管未圖示，該IC系統可包含堆疊在一起以形成三維系統的多個IC晶片，可能為不同的種類，例如微處理器、記憶體、類比或其類似物。製造IC及IC系統的各種步驟為本領域的技術人員所習知，為求簡潔，在描述具體實施例時，許多習知步驟本文只做簡述或完全省略而不提供習知製程細節。會考慮到及描述兩種實例，這兩個實例圖示說明應用於IC系統的IC的製造。第1圖至第7圖有關於第一實例，以及第8圖至第14圖與第二實例有關。第一實例為製造有銅或其他金屬電極在半導體基板的正、背面上的示範IC。第二實例為製造有微凸塊(microbump)或焊料凸塊在半導體基板的一面或兩面上的示範IC。
如第1圖所示，用於製造屬於第一實例類型的IC系統的方法是開始於製造多個IC於半導體基板50中及上。在此簡化橫截面圖中，多個積體電路只用單一虛線區52表示。衆所周知，IC的形式通常為矩形而且在半導體基板上以規則的陣列安置，每個IC用切割格(scribe grid)與下一個IC隔開。作為製造由IC晶片組成的堆疊陣列的方法的一部分，蝕刻進入半導體基板的正面56的多個分隔導孔 開口(via opening)54。該導孔開口可具有例如30至100微米(μm)的深度。用導電材料58，例如銅，填充該導孔開口。用金屬或其他導電材料填充的導孔開口會形成提供使多個晶片及相關基板互連的有效構件的穿基板導孔(TSV)。可在製造IC的不同時段形成填充導孔(filled via)，但是在沉積及圖案化第一金屬化層後形成最方便。儘管未圖示於此橫截面圖，製造製程繼續以下步驟：提供互連金屬化層(interconnect metallization)用於使半導體基板上的導電材料及各個電晶體和其他裝置電性互連以實現積體電路的設計功能。使所有裝置互連的製程可能需要用層間電介質(ILD)隔開的金屬化層的數個金屬化層。該互連金屬化層由銅形成為較佳。完成半導體基板50的正面的加工通過沉積鈍化電介質材料的保護層，隨後蝕刻穿過該層的開口以允許接近焊墊。電晶體、其他裝置、互連金屬化層、ILD及鈍化電介質材料全部用前述虛線區52表示。
如第2圖所示，根據一具體實施例的方法繼續以下步驟：提供有載體晶圓60，在其上具有膠黏劑層62。該載體晶圓，例如，可為矽基板或玻璃基板。膠黏劑層材料的選定基於半導體基板50在基板背面加工期間必須經受的狀況。這些狀況可包含化學暴露，化學機械抛光(CMP)，升高的溫度，真空環境，及其類似者。選定的膠黏劑層材料必須耐得住將會遭遇的情況，但是它一般為旋塗聚合物塗層，例如熱塑性材料或基於矽氧樹脂或有機聚矽氧烷的溶液。此類材料，例如可購自辦公室在10028 S.51st Street, Phoenix,AZ 85044的Shin-Etsu MicroSi公司，辦公室在2401 Brewer Drive,Rolla,MO 65401的Brewer Science公司，或辦公室在46820 Magellan Drive,Novi,MI 48377的Sumitomo Bakelite North America公司。膠黏劑層62的厚度至少3倍大於半導體基板的正面上的最高地形特徵的高度為較佳，通常比這個倍數還厚，其範圍在20至100微米間。通過控制旋塗條件以及塗布至載體晶圓60的層數可控制該層的厚度。在用旋塗法塗布後，熱烘烤該膠黏劑層以驅離揮發性溶劑。也如第2圖所示，也提供沖壓模板(stamping form)66。該沖壓模板(由金屬、硬化塑膠、陶瓷或其他剛性材料形成為較佳)經設計成在表面中有由凸起區及下凹區組成的雉堞圖案(crenellated pattern)68。
如第3圖所示，該方法繼續以下步驟：用沖壓模板66沖壓膠黏劑層62以在膠黏劑層表面中形成雉堞圖案。該沖壓模板壓入該膠黏劑層然後撤回，如箭頭72所示，以壓印由凸起區及下凹區組成的雉堞圖案68於膠黏劑層的表面74上。根據一具體實施例，雉堞圖案，例如，可為網格或格板圖案(mesh or waffle pattern)。此外，根據此具體實施例，該網格圖案有約小於50%的密度為較佳。也就是，在該膠黏劑層中，雉堞圖案的凸起區約小於膠黏劑層的總面積的50%。該雉堞圖案僅部分延伸穿過膠黏劑層的厚度。與下凹區相反，凸起區的高度大於半導體基板的正面上的最高地形特徵的高度為較佳。膠黏劑層的無圖案背面76保持在載體晶圓的整個幅度上與載體晶圓接觸。
該帶圖案的膠黏劑層用來使半導體基板50的正面黏合至載體晶圓，如第4圖所示。使該膠黏劑層的帶圖案的表面74與半導體基板50的正面接觸，以及載體晶圓、膠黏劑及半導體基板經受溫度及壓力以使半導體基板牢牢地黏合至載體晶圓。黏合操作所使用的時間、溫度及壓力取決於膠黏劑層的特定材料。如上述，該膠黏劑層的無圖案背面與載體晶圓接觸以提供膠黏劑對於載體晶圓的最大附著力。由於雉堞圖案壓印於帶圖案的表面74，因此半導體基板的表面只有一部分與該膠黏劑層密切接觸。如以下所解釋的，半導體基板與膠黏劑間的有限接觸對於隨後在脫黏半導體與載體晶圓時是有利的。
如第5圖所示，根據一具體實施例，該用於製造積體電路系統的方法以加工半導體基板50的背面繼續。例如，該半導體基板的背面可經受薄化操作以充分薄化該基板而暴露部分導電材料58。原始背面用虛線51表示以及薄化的背面用實線53表示。該導電材料此時由正面56至背面53延伸穿過基板而形成穿基板導孔(TSV)80。例如，可用化學機械抛光法(CMP)薄化該半導體基板。其他製程步驟可應用於半導體基板的此時已薄化的背面，例如形成與該TSV電性連通(electrical communication)的帶有圖案及經金屬化的重新分佈層(redistribution layer，RDL)，以及上覆鈍化層，這兩層未圖示於此橫截面圖。在有些應用中，焊料凸塊也可附著至RDL層。
在半導體基板50的背面的薄化及加工後，使背面53 附著至基板82，如第6圖所示。基板82，例如，可為一層切割膠帶(dicing tape)、內插層、印刷電路板、或另一IC半導體基板。如果基板82為一層切割膠帶，半導體基板50與該切割膠帶層叠在一起以準備切割該半導體基板以分離製造於其中及上的個別積體電路。如果基板82為內插層、印刷電路板或另一IC，使該半導體基板黏合至基板82，以及使帶圖案的RDL層上的金屬化接點與在基板82上的帶圖案的金屬化層的電接點(electrical contact)間產生金屬至金屬接觸(metal-to-metal contact)。該金屬至金屬接觸允許電子信號以在基板與形成於半導體基板50中及上的IC間傳輸。再者，帶圖案的RDL層及基板82上的帶圖案的金屬化層未圖示於此橫截面圖。
如第7圖所示，一旦半導體基板50附著至基板82以及用基板82支撐薄化的半導體基板時，可使載體晶圓60及帶圖案的膠黏劑層62自半導體基板脫黏。有至少3種方法實現脫黏，這部分取決於選擇用作膠黏劑層62的材料。可用化學處理、紫外線(UV)處理或熱處理去除載體晶圓60。可各自用化學溶劑、UV輻射或熱來軟化膠黏劑層。由於壓印圖案沖壓於該膠黏劑層的表面，因此有數量減少的膠黏劑與半導體基板50的正面接觸，這與用膠黏劑完全覆蓋載體晶圓的方式相反。這意謂該膠黏劑更強地黏合至該載體晶圓以及相應地比較不強力地黏合至該半導體基板。膠黏劑與半導體基板的正面接觸的數量減少造成在脫黏期間大部分的膠黏劑保持附著至載體晶圓60而僅有較少的 數量保持附著至半導體基板的正面。膠黏劑與半導體基板50的正面接觸的數量減少使得在分離載體晶圓與半導體基板時損壞IC 52表面上的任何特徵的可能性減少。由於有較少數量的膠黏劑保持附著至半導體基板50的正面，因此在後續的表面清洗操作也去除較少的膠黏劑，因此損壞IC 52表面上的特徵的機會也較小。
如第8圖所示，用於製造屬於第二實例類型的IC系統的方法使用與第一實例的相同方式開始，也是以製造多個IC於半導體基板150中及上。再者，在此簡化橫截面圖中，多個積體電路只用單一虛線區152表示。如同第一實例，蝕刻進入半導體基板的正面156的多個導孔開口154以及用導電材料158(例如，銅)填充該多個導孔開口154而接著形成穿基板導孔。儘管未圖示於此橫截面圖，製造製程繼續以下步驟：提供互連金屬化層用於使導電材料與IC上的各種裝置電性互連以實現想要的電路功能。在所有互連金屬化層完成後，沉積及圖案化鈍化電介質層。該互連金屬化層及鈍化電介質層未圖示於這些橫截面圖。蝕刻穿過鈍化電介質材料層的開口以暴露該互連金屬化層的選定部分，而且以凸塊圖案形成多個分隔焊料凸塊157或微凸塊於該開口中而與互連金屬化層及導電材料電性接觸從而耦合至積體電路。雖然焊料凸塊與微凸塊不一樣，為了簡明及便於討論，用於本文的術語“焊料凸塊”指稱兩者而不限制。焊料凸塊全有實質相同的高度為較佳。電晶體、其他裝置、互連金屬化層及鈍化電介質材料層全部用前述虛 線區152表示。
用與第2圖所示的相同方式，根據此具體實施例的方法，如第9圖所示，繼續以下步驟：提供有載體晶圓160，在其上具有膠黏劑層162。也提供沖壓模板166。用來選擇載體晶圓60、膠黏劑層62及沖壓模板66的相同準則也用來選擇載體晶圓160、膠黏劑層162及沖壓模板166。例如用旋塗法，塗布有想要厚度的膠黏劑層162，然後加熱以驅離揮發性溶劑。沖壓模板166經設計成在其表面中有由凸起區及下凹區組成的雉堞圖案168。根據此具體實施例，沖壓模板上的雉堞圖案包含對應至焊料凸塊157的凸塊圖案的凸起部(raised portion)167。另外，在對應至焊料凸塊的位置的區域以外的區域中，該雉堞圖案可為規則圖案，例如網格圖案。
如第10圖所示，根據此具體實施例的方法繼續以下步驟：用沖壓模板166沖壓膠黏劑層162以在該膠黏劑層中形成帶有圖案的壓印。該沖壓模板壓入該膠黏劑層然後撤回，如箭頭172所示，以壓印由凸起區及下凹區組成的雉堞圖案168於膠黏劑層的表面174上。該沖壓模板與載體晶圓及膠黏劑層對齊成該沖壓模板的凸起部167在膠黏劑層中產生的下凹區267與半導體基板的表面上的焊料凸塊的凸塊圖案對應。該雉堞圖案有小於約50%的密度為較佳。也就是，雉堞圖案的凸起部在膠黏劑層上小於膠黏劑層的總面積的50%為較佳。除了由焊料凸塊組成的凸塊圖案的區域以外，雉堞圖案168可與雉堞圖案68類似，雖然它們 與第3圖及第10圖的比較起來似乎極不相似。外觀上的不相似是選擇沿著對應至由焊料凸塊組成的預定直線繪出第10圖的橫截面的人工製品(artifact)。膠黏劑層162的其餘部分可壓印成具有與載體晶圓60上的膠黏劑層62類似的圖案。如同前面的具體實施例，該雉堞圖案只部分延伸穿過膠黏劑層的厚度。與下凹區相反，凸起區的高度大於焊料凸塊157的高度為較佳。膠黏劑層的無圖案背面176實質在載體晶圓的整個幅度上與載體晶圓160接觸。
帶圖案的膠黏劑層162用來使半導體基板150的正面黏合至載體晶圓160，如第11圖所示。使該膠黏劑層的帶圖案的表面174與半導體基板150的正面接觸，以及載體晶圓、膠黏劑及半導體基板經受溫度及壓力以使半導體基板牢牢地黏合至載體晶圓。黏合操作所使用的時間、溫度及壓力取決於膠黏劑層的特定材料。如上述，該膠黏劑層的無圖案背面176與載體晶圓160接觸以提供膠黏劑對於載體晶圓的最大附著力。由於雉堞圖案壓印於帶圖案的表面174，因此半導體基板的表面只有一部分與該膠黏劑層密切接觸。載體晶圓160上的膠黏劑的雉堞層經安置成使膠黏劑層的下凹區267位於焊料凸塊157上方以便最小化與焊料凸塊接觸的膠黏劑材料的數量以及在後續脫黏製程期間最小化對於焊料凸塊的損傷。
如第12圖所示，一旦半導體基板150牢牢地黏合至載體晶圓160，根據一具體實施例，該用於製造積體電路系統的方法可以加工半導體基板的背面繼續。例如，半導體 基板的背面可經受薄化操作以充分薄化該基板而暴露部分導電材料158。該導電材料此時由正面至背面延伸穿過基板而形成穿基板導孔(TSV)180。例如，可用化學機械抛光法(CMP)薄化該半導體基板。其他製程步驟可應用於半導體基板的此時已薄化的背面，例如形成與該TSV電性連通的帶有圖案及經金屬化的重新分佈層(RDL)，以及上覆鈍化層，這兩層未圖示於此橫截面圖。蝕刻穿過該鈍化層的開口以及使焊料凸塊257在通過鈍化層的開口而暴露時附著至RDL。焊料凸塊257因而耦合至TSV以及耦合至形成於半導體基板150的正面中及上的積體電路。
在半導體基板150的背面的薄化及加工後，使背面附著至基板182，如第13圖所示。基板182以及半導體基板150與基板182的附著可類似於如上述的基板82以及半導體基板50與基板82的附著。如果基板182為內插層、印刷電路板或另一IC，使半導體基板150黏合至基板182，以及使帶圖案的RDL層上的焊料凸塊257與在基板182上的帶圖案的金屬化層的電接點間產生接觸。該接觸允許電子信號以在基板與形成於半導體基板150中及上的IC間傳輸。再者，帶圖案的RDL層及基板182上的帶圖案的金屬化層未圖示於此橫截面圖。
如第14圖所示，一旦半導體基板150附著至基板182以及用基板182支撐薄化的半導體基板時，可使載體晶圓160及帶圖案的膠黏劑層162自半導體基板脫黏。脫黏製程可包含在說明第7圖時提及的相同技術。由於壓印圖案 沖壓於該膠黏劑層的表面，因此有數量減少的膠黏劑與半導體基板150的正面接觸，特別是與焊料凸塊157接觸，這與用膠黏劑完全覆蓋載體晶圓的方式相反。這意謂該膠黏劑更強地黏合至該載體晶圓以及相應地比較不強力地黏合至該半導體基板及該焊料凸塊。膠黏劑與半導體基板的正面接觸的數量減少造成在脫黏期間大部分的膠黏劑保持附著至載體晶圓160而僅有較少的數量保持附著至半導體基板的正面及焊料凸塊。膠黏劑與半導體基板150的正面接觸的數量減少使得在分離載體晶圓與半導體基板時損壞IC表面上的焊料凸塊157及任何其他特徵的可能性減少。由於有較少數量的膠黏劑保持附著至半導體基板150的正面，因此在後續的表面清洗操作也去除較少的膠黏劑，再者，因此損壞IC表面上的焊料凸塊或其他特徵的機會也較小。
在上述具體實施例中，用使用帶圖案的沖壓模板的沖壓製程，壓印一堞形圖案於膠黏劑層的表面內。有可用來把所欲圖案壓印於膠黏劑層的表面內的其他方法。例如，儘管未圖示在附圖中，也可用光微影技術及蝕刻方法將堞形圖案壓印於膠黏劑層的表面內。根據一具體實施例，可在膠黏劑層塗布一光阻層以及用雉堞圖案選擇性地曝光。在顯影該經選擇性曝光的光阻層後，該光阻層可用作蝕刻遮罩以及通過蝕刻穿過膠黏劑層的部分厚度，可將雉堞圖案轉印至膠黏劑層。根據另一具體實施例，可選擇光敏聚合物材料作為膠黏劑材料，以及可用通過帶圖案的光微影 遮罩(photolithographic mask)的曝光輻射直接及選擇性地照射該材料。然後，可顯影經選擇性照射的聚合物材料以實現想要的壓印圖案。
儘管在以上的詳細說明中已提出至少一個示範具體實施例，然而應瞭解，仍存在許多變體。也應瞭解，該示範具體實施例只是範例，而且不希望以任何方式來限定本發明的範疇、應用範圍、或配置。反而，上述詳細說明是要讓本領域的技術人員有個方便的發展藍圖用來具體實作該示範具體實施例。應瞭解，元件的功能及排列可做出不同的改變而不脫離如隨附申請專利範圍及其合法等效物所述的本發明的範疇。
50、150‧‧‧半導體基板
51‧‧‧虛線
52、152‧‧‧虛線區
53‧‧‧實線、背面
54、154‧‧‧導孔開口
56、156‧‧‧正面
58、158‧‧‧導電材料
60、160‧‧‧載體晶圓
62、162‧‧‧膠黏劑層
66、166‧‧‧沖壓模板
68、168‧‧‧雉堞圖案
72、172‧‧‧箭頭
74、174‧‧‧表面
76、176‧‧‧無圖案背面
80、180‧‧‧穿基板導孔
82、182‧‧‧基板
157、257‧‧‧焊料凸塊
167‧‧‧凸起部
267‧‧‧下凹區
以下結合附圖來描述本發明，其中，圖中類似的元件用相同的元件符號表示，且其中：第1圖至第14圖為根據不同具體實施例示意圖示用於製造積體電路系統的方法的簡化橫截面圖。
150‧‧‧半導體基板
152‧‧‧虛線區
160‧‧‧載體晶圓
162‧‧‧膠黏劑層
176‧‧‧無圖案背面
180‧‧‧穿基板導孔
182‧‧‧基板
157、257‧‧‧焊料凸塊

Claims (20)

  1. 一種用於製造積體電路系統的方法，包含：在半導體基板中及上形成積體電路；蝕刻進入該半導體基板的正面的通孔；以導電材料填充該通孔；提供載體晶圓，在其上具有膠黏劑層；在該膠黏劑層中形成壓印圖案；以該圖案化膠黏劑層將該半導體基板的該正面黏合至該載體晶圓；去除該半導體基板的背面的一部分，以暴露該導電材料的一部分；將該背面附著至第二基板；以及將該半導體基板自該載體晶圓脫黏。
  2. 如申請專利範圍第1項所述之方法，其中，形成壓印圖案包括沖壓該圖案至該膠黏劑層中。
  3. 如申請專利範圍第1項所述之方法，其中，形成壓印圖案包括形成網格圖案，以及其中，該膠黏劑層具有一厚度，且該網格圖案部分延伸穿過該厚度。
  4. 如申請專利範圍第3項所述之方法，其中，形成壓印圖案包括形成具有密度小於50%的網格圖案。
  5. 如申請專利範圍第1項所述之方法，其中，提供載體晶圓包括提供由下列所組成群組的材料所形成的載體晶圓：玻璃與矽，以及其中，通過後續有熱退火的旋轉塗布製程施加該膠黏劑層至該載體晶圓。
  6. 如申請專利範圍第1項所述之方法，進一步包括形成上覆該導電材料及與該導電材料電性接觸的焊料凸塊。
  7. 如申請專利範圍第1項所述之方法，進一步包括：在去除該背面的一部分後：在該背面上形成重新分佈層，該重新分佈層與該導電材料接觸；以及形成上覆該重新分佈層的鈍化層。
  8. 如申請專利範圍第1項所述之方法，其中，將該背面附著至第二基板包括將該背面附著至由下列所組成群組的基板：積體電路基板、內插式基板、以及印刷電路板。
  9. 如申請專利範圍第1項所述之方法，其中，該第二基板包含在其表面上的圖案金屬化層，以及其中，該半導體基板及該第二基板經安置成提供該導電材料與該圖案金屬化層間的電性接觸。
  10. 一種用於製造積體電路系統的方法，包含：在半導體基板中及上形成積體電路；蝕刻進入該半導體基板的正面的通孔；以導電材料填充該通孔；形成上覆該正面及與該導電材料接觸且各自具有實質相同高度的複數個焊料凸塊，該複數個焊料凸塊排列成凸塊圖案；提供載體晶圓，在其上具有膠黏劑層；在該膠黏劑層中形成壓印圖案，該壓印圖案提供該膠黏劑的上凸部及下凹部，該下凹部定位於實質對應至 該凸塊圖案；以該圖案化膠黏劑層將該半導體基板的該正面黏合至該載體晶圓，該下凹部經安置成實質避免該膠黏劑層與該焊料凸塊間的接觸；去除該半導體基板的背面的一部分，以暴露該導電材料的一部分；將該背面附著至第二基板；以及將該半導體基板自該載體晶圓脫黏。
  11. 如申請專利範圍第10項所述之方法，其中，提供載體晶圓且在其上具有膠黏劑層包括提供具有厚度的膠黏劑層，以及其中，該下凹部的凹陷程度小於該厚度，以及其中，該上凸部的高度至少等於該焊料凸塊的高度。
  12. 如申請專利範圍第10項所述之方法，進一步包括在該半導體基板的該背面上形成與該導電材料電性接觸的複數個第二焊料凸塊。
  13. 如申請專利範圍第12項所述之方法，其中，附著該背面包括將該背面附著至第二積體電路半導體基板，且在其上具有電接點，以及其中，該第二焊料凸塊電性耦合至該電接點。
  14. 如申請專利範圍第10項所述之方法，其中，提供載體晶圓且在其上具有膠黏劑層包括：提供載體晶圓，在其上塗覆熱塑性膠黏劑層；以及沖壓壓印圖案至該膠黏劑層中。
  15. 如申請專利範圍第14項所述之方法，其中，沖壓包括 沖壓網格圖案至該膠黏劑層中。
  16. 一種用於製造積體電路系統的方法，包含：在半導體基板的正面中及上形成積體電路；提供載體晶圓，在其上具有圖案化膠黏劑層；以該圖案化膠黏劑層將該半導體基板的該正面黏合至該載體；抛光該半導體基板的背面以薄化該半導體基板；在該薄化的半導體基板上形成背面金屬化圖案；將該背面黏著至第二基板；以及將該半導體基板自該載體晶圓脫黏。
  17. 如申請專利範圍第16項所述之方法，其中，提供載體晶圓包括：提供由下列所組成群組的材料所形成的載體晶圓：玻璃與矽；沉積膠黏劑層於該載體晶圓的表面上；實體沖壓圖案於該膠黏劑層中。
  18. 如申請專利範圍第17項所述之方法，其中，形成積體電路包括：形成電性耦合至該積體電路的焊料凸塊，以及其中，在該膠黏劑層中的該圖案經安置成最小化該焊料凸塊與該圖案化膠黏劑間的接觸。
  19. 如申請專利範圍第17項所述之方法，其中，提供載體晶圓包括：提供載體晶圓，在其上具有膠黏劑層，該膠黏劑層有一厚度； 沖壓該膠黏劑層以形成網格圖案，該網格圖案具有凸起部及下凹部，該凸起部及下凹部中的每一者小於該厚度。
  20. 如申請專利範圍第16項所述之方法，其中，將該背面黏著至第二基板包括將該背面黏著至由下列所組成群組的基板：積體電路基板、內插層、以及印刷電路板。
TW101126215A 2011-09-23 2012-07-20 製造積體電路系統的方法 TWI469229B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/243,502 US8383460B1 (en) 2011-09-23 2011-09-23 Method for fabricating through substrate vias in semiconductor substrate

Publications (2)

Publication Number Publication Date
TW201314796A true TW201314796A (zh) 2013-04-01
TWI469229B TWI469229B (zh) 2015-01-11

Family

ID=47721164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126215A TWI469229B (zh) 2011-09-23 2012-07-20 製造積體電路系統的方法

Country Status (3)

Country Link
US (1) US8383460B1 (zh)
CN (1) CN103021921B (zh)
TW (1) TWI469229B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI395281B (zh) * 2009-07-23 2013-05-01 Epistar Corp 晶粒分類裝置
WO2015157202A1 (en) 2014-04-09 2015-10-15 Corning Incorporated Device modified substrate article and methods for making
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
KR102353030B1 (ko) 2014-01-27 2022-01-19 코닝 인코포레이티드 얇은 시트와 캐리어의 제어된 결합을 위한 물품 및 방법
DE102014201635B3 (de) * 2014-01-30 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Anordnung von elektronischen Bauelementen und elektronische Schaltanordnung
JP6246671B2 (ja) * 2014-07-15 2017-12-13 信越ポリマー株式会社 半導体ウェーハ用サポート治具の製造方法
US11167532B2 (en) 2015-05-19 2021-11-09 Corning Incorporated Articles and methods for bonding sheets with carriers
US11905201B2 (en) 2015-06-26 2024-02-20 Corning Incorporated Methods and articles including a sheet and a carrier
CN106777431B (zh) * 2015-11-23 2020-05-19 英业达科技有限公司 验证方法
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
CN111372772A (zh) 2017-08-18 2020-07-03 康宁股份有限公司 使用聚阳离子聚合物的临时结合
WO2019118660A1 (en) 2017-12-15 2019-06-20 Corning Incorporated Method for treating a substrate and method for making articles comprising bonded sheets
US10813225B2 (en) * 2019-02-15 2020-10-20 Xerox Corporation Radio-frequency identification (RFID) label or conductive trace thermal transfer printing method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
FR2817394B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US7326457B2 (en) * 2002-03-05 2008-02-05 Hitachi Plant Technologies, Ltd. Substrate holding device including adhesive face with hexagons defined by convex portions
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
KR100537892B1 (ko) * 2003-08-26 2005-12-21 삼성전자주식회사 칩 스택 패키지와 그 제조 방법
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
TWI234211B (en) * 2003-12-26 2005-06-11 Advanced Semiconductor Eng Method for forming an underfilling layer on a bumped wafer
JP4584666B2 (ja) * 2004-10-05 2010-11-24 日本合成化学工業株式会社 ポリビニルアセタール系樹脂
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
KR100743648B1 (ko) * 2006-03-17 2007-07-27 주식회사 하이닉스반도체 웨이퍼 레벨 시스템 인 패키지의 제조방법
US9105867B2 (en) * 2007-07-04 2015-08-11 Koninklijke Philips N.V. Method for forming a patterned layer on a substrate
TWI335059B (en) * 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TWI341554B (en) * 2007-08-02 2011-05-01 Enthone Copper metallization of through silicon via
CA2636995A1 (en) * 2008-07-08 2010-01-08 C.M.E. Blasting & Mining Equipment Ltd. Manual locking means for bit holder with micro/macro adjustment
US8017439B2 (en) * 2010-01-26 2011-09-13 Texas Instruments Incorporated Dual carrier for joining IC die or wafers to TSV wafers

Also Published As

Publication number Publication date
US8383460B1 (en) 2013-02-26
CN103021921A (zh) 2013-04-03
TWI469229B (zh) 2015-01-11
CN103021921B (zh) 2017-06-06

Similar Documents

Publication Publication Date Title
TWI469229B (zh) 製造積體電路系統的方法
JP5662947B2 (ja) シリコン貫通電極（ｔｓｖ）を露出させ接触させる高歩留まりの方法
US7875481B2 (en) Semiconductor apparatus and method for manufacturing the same
TWI514442B (zh) 單一光罩通道之方法與裝置
TWI502705B (zh) 晶片封裝體及其製造方法
JP7120402B2 (ja) 半導体装置及びその製造方法
JP4906994B2 (ja) 極薄基板の転写方法及び該方法を用いた多層薄膜デバイスの製造方法
US8349652B2 (en) Method and apparatus for manufacturing three-dimensional integrated circuit
US8987050B1 (en) Method and system for backside dielectric patterning for wafer warpage and stress control
US9741612B2 (en) Semiconductor devices and methods for backside photo alignment
TW200425245A (en) Semiconductor device and method of manufacturing same
JP2004228392A (ja) 半導体装置の製造方法および半導体モジュールの製造方法
TW200910584A (en) Electronic device wafer level scale packages and fabrication methods thereof
JP2001237370A (ja) 多層３次元高密度半導体素子及び形成方法
JP2005501422A (ja) 薄化前に接触孔が開けられるカラー画像センサの製造方法
US20240213236A1 (en) Integrated circuit package and method
US8148254B2 (en) Method of manufacturing semiconductor device
CN221900001U (zh) 半导体封装
Iker et al. Technology platform for 3-D stacking of thinned embedded dies
JP2023533320A (ja) インターポーザーレスマルチチップモジュール
TWI254394B (en) Integrated die bumping process
CN118737958A (zh) 半导体器件及其制作方法
CN118458687A (zh) 一种c-soi背腔通孔的制备方法
CN118280845A (zh) 半导体结构的制备方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees