TW201311062A - 製作於印刷電路板上的球柵陣列 - Google Patents

Abstract

本發明揭露一種球柵陣列，設置於一印刷電路板上，該球柵陣列包含有一第一錫球模組以及一第二錫球模組。該第一錫球模組包含有排列成一陣列之複數個第一錫球，該些第一錫球中兩個第一錫球接地，而其餘的第一錫球均位於接地的該兩個錫球所屏蔽的範圍內；該第二錫球模組並排於該第一錫球模組且包含有複數個第二錫球，該些第二錫球中兩個第二錫球接地，而其餘的第二錫球均位於接地的該兩個錫球所屏蔽的範圍內；其中，該第二、第一錫球模組具有實質相同之一錫球排列方式，該錫球排列方式係關於接地的該兩個錫球與未接地的該其餘錫球之相對位置。

Description

製作於印刷電路板上的球柵陣列

本發明係有關於一種設置於一印刷電路板上的球柵陣列，尤指一種具有良好地屏蔽(ground shielding)的球柵陣列。

為了將使用球柵陣列(Ball Grid Array，BGA)封裝的晶片電性連接至印刷電路板，印刷電路板上會設置與封裝晶片相對應的球柵陣列，其中該球柵陣列由複數個錫球所構成，且該複數個錫球中會具有少數錫球接地，用以提供地屏蔽給其他的錫球。然而，一般來說，印刷電路板上之球柵陣列的排列方式並不具有一定的規律，亦即球柵陣列的形狀以及接地的錫球的數量與位置會隨著不同晶片而有所改變。

如上所述，由於傳統上之球柵陣列的排球方式並無固定型態，且錫球排列較為分散，因此，會浪費印刷電路板的面積，且球柵陣列的設計不易重複使用，也需要耗費人力來確定球柵陣列的性能。

因此，本發明的目的之一在於提供一種球柵陣列，其具有較固定的錫球排列型態，且於該印刷電路板上具有較小的面積，以解決上述的問題。

依據本發明一實施例，一種球柵陣列，設置於一印刷電路板上，該球柵陣列包含有一第一錫球模組，包含有排列成一陣列之複數個錫球，其中僅兩個錫球接地，且該第一錫球模組中其餘的錫球均位於接地的該兩個錫球所屏蔽的範圍內；以及一第二錫球模組，並排於該第一錫球模組，該第二錫球模組包含有複數個錫球，其中僅兩個錫球接地，且該第二錫球模組中其餘的錫球均位於該第二錫球模組之接地之該兩個錫球所屏蔽的範圍內；其中，該第二錫球模組與該第一錫球模組具有實質相同之一錫球排列方式，該錫球排列方式係關於接地的該兩個錫球與未接地的該其餘的錫球之相對位置。

依據本發明另一實施例，一種球柵陣列，設置於一印刷電路板上，該球柵陣列包含有複數個錫球模組，其中該複數個錫球模組中之至少一錫球模組包含有排列成具有大於等於五列之一陣列之複數個錫球，該錫球模組的第一列面對該印刷電路板上輸入至該錫球模組的訊號輸入線，該錫球模組的前五列中僅一個錫球接地，且該錫球模組中前五列中其餘的錫球均位於該錫球模組之接地之該錫球所屏蔽的範圍內；其中，該複數個錫球模組具有實質相同之一錫球排列方式，該錫球排列方式係關於接地的該錫球與未接地的該其餘的錫球之相對位置。

請參考第1圖，第1圖為依據本發明一實施例之製作於一印刷電路板102上的球柵陣列100的示意圖。如第1圖所示，球柵陣列100包含有一第一錫球模組110、一第二錫球模組120以及一第三錫球模組130，其中第一、第二、第三錫球模組110、120、130具有相同的錫球排列型態。每一錫球模組包含有排列成一4*5陣列之二十個錫球，即每一個錫球模組的每一列(row)具有五個錫球，每一行(column)具有四個錫球。每一個錫球模組僅兩個錫球接地，該兩個接地的錫球位於錫球模組的第三列。錫球模組的第一列(亦即球柵陣列100最下面的那一列)面對印刷電路板上輸入至錫球模組的訊號輸入線。由第1圖可知，根據本發明實施例之該球閘陣列係以具有相同排列型態之複數個錫球模組所組成。至於該錫球模組何以僅包含兩個錫球，而使得其所組成的該球閘陣列具有完整的屏蔽效果，以下僅就第2圖說明之。

請參考第2圖，第2圖為依據本發明一實施例之接地的錫球所屏蔽之範圍的示意圖。如第2圖所示，圖中所示的圓圈為位於中央之接地的錫球所屏蔽的範圍，亦即一個接地的錫球所屏蔽的範圍大致上為一以兩倍於兩錫球間之距離為半徑之圓形。由第2圖可知，該接地的錫球所屏蔽的範圍於上下左右四個方向可以完整包含該接地的錫球周圍兩個未接地的錫球，於與上下左右四個方向夾角為30度或60度之方向，亦可大致包含該接地的錫球周圍兩個未接地的錫球，但於左下左上右上右下四個45度斜角之方向，即僅能包含周圍一個錫球。參考第2圖之接地的錫球所屏蔽的範圍，同時觀察第1圖之錫球模組，即可發現第1圖所示之球柵陣列100中所有的錫球均位於接地的錫球所屏蔽的範圍內，並且要能達成使球柵陣列100中所有的錫球均位於接地的錫球所屏蔽的範圍內之目標，單一錫球模組必須至少包含兩個錫球接地。

此外，於一實施例中，印刷電路板102可為一二層板，且球柵陣列100係應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記憶體(Dynamic Random Access Memory，DRAM)。請參考第3圖，第3圖為依據本發明一實施例之球柵陣列100應用於二層板印刷電路板102的示意圖。需注意的是，為了簡潔起見，第3圖僅繪出第一錫球模組110的示意圖。如第3圖所示，為達完整屏蔽之效果，在錫球之間的空間有限，且每一條訊號線旁都需要有一條接地線，以及每一訊號導通孔附近也需要有接地訊號導通孔的條件下，前兩行的錫球係藉由第一層的訊號線連接至印刷電路板102上的其他電路/晶片，而後兩行的錫球則藉由第二層的訊號線連接至印刷電路板102上的其他電路/晶片。也就是說，除了單一錫球模組必須至少包含兩個錫球接地，該兩個接地的錫球亦須位於錫球模組的第三列。如此一來，球柵陣列100便可以在具有最少錫球接地以及最少印刷電路板面積的情形下達到其完整屏蔽之功能。

此外，當球柵陣列100應用於DDR2/DDR3時，由於僅需要48個訊號錫球，因此，若是在設計上與週邊元件產生出球衝突時，則第1圖所示之第二錫球模組120或是第三錫球模組130可以作簡單修改以避免出球衝突的問題。舉例來說，請參考第4圖，第4圖為依據本發明另一實施例之製作於一印刷電路板402上的球柵陣列400的示意圖。如第4圖所示，球柵陣列400包含有一第一錫球模組410、一第二錫球模組420以及一第三錫球模組430，其中球柵陣列400與第1圖所示之球柵陣列100類似，所差異僅在於第三錫球模組430只包含14個錫球(可視為將第1圖所示之第三錫球模組130中左側的6個訊號錫球移除)，且有一個接地的錫球被設置於第二列。顯然地，即便將第三錫球模組430中之該接地的錫球被設置於第二列，亦不影響球柵陣列400所具有之屏蔽功能。

請參考第5圖，第5圖為依據本發明另一實施例之製作於一印刷電路板502上的球柵陣列500的示意圖。如第5圖所示，球柵陣列500包含有五個錫球模組510_1~510_5，其中每一個錫球模組510_1~510_5具有相同的錫球排列型態，每一個錫球模組510_1~510_5包含有排列成一7*3陣列之複數個錫球，該錫球模組的每一列(row)具有三個錫球，每一行(column)具有七個錫球，錫球模組510_1~510_5的第一列面對印刷電路板502上輸入至錫球模組510_1~510_5的訊號輸入線，錫球模組510_1~510_5的前五列中僅具有一個錫球接地，此外，參考第2圖所示之接地的錫球之可屏蔽的範圍，第5圖所示之球柵陣列500中所有的錫球均位於接地的錫球所屏蔽的範圍內。

此外，第5圖所示之球柵陣列500的錫球排列僅為一範例說明，而並非作為本發明的限制。舉例來說，於其他實施例中，錫球模組510_1~510_5並不一定具有相同的錫球排列型態，亦即部分的錫球模組510_1~510_5的錫球個數可以變動，或是可以將第5圖所示的空接錫球作其他用途，而這些設計上的變更均應隸屬於本發明的範疇。

此外，於一實施例中，印刷電路板502為一四層板，且球柵陣列500係應用於一雙倍資料率動態隨機記憶體。

簡要歸納本發明，於本發明之製作於一印刷電路板上的球柵陣列中，其具有較固定的錫球排列型態，且僅需要很少的錫球接地便能夠達到良好的地屏蔽，以及於印刷電路板上具有較小的面積。如此一來，相較於先前技術中無固定型態的球柵陣列，本發明的設計易於重複使用，因此可以減少在確定球柵陣列性能時的人力消耗。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

100、400、500．．．球柵陣列

102、402、502．．．印刷電路板

110、410．．．第一錫球模組

120、420．．．第二錫球模組

130、430．．．第三錫球模組

510_1~510_5．．．錫球模組

第1圖為依據本發明一實施例之製作於一印刷電路板上的球柵陣列的示意圖。

第2圖為依據本發明一實施例之接地的錫球所屏蔽之範圍的示意圖。

第3圖為依據本發明一實施例之球柵陣列應用於二層板印刷電路板的示意圖。

第4圖為依據本發明另一實施例之製作於一印刷電路板上的球柵陣列的示意圖。

第5圖為依據本發明另一實施例之製作於一印刷電路板上的球柵陣列的示意圖。

100．．．球柵陣列

102．．．印刷電路板

110．．．第一錫球模組

120．．．第二錫球模組

130．．．第三錫球模組

Claims (16)

1. 一種球柵陣列(Ball Grid Array，BGA)，設置於一印刷電路板上，該球柵陣列包含有：一第一錫球模組，包含有排列成一陣列之複數個第一錫球，該複數個第一錫球中兩個第一錫球接地，而其餘的第一錫球均位於接地的該兩個錫球所屏蔽的範圍內；以及一第二錫球模組，並排於該第一錫球模組，該第二錫球模組包含有複數個第二錫球，該複數個第二錫球中兩個第二錫球接地，而其餘的第二錫球均位於接地的該兩個錫球所屏蔽的範圍內；其中，該第二錫球模組與該第一錫球模組具有實質相同之一錫球排列方式，該錫球排列方式係關於接地的該兩個錫球與未接地的該其餘的錫球之相對位置。
2. 如申請專利範圍第1項所述之球柵陣列，其中該第一錫球模組的第一列面對該印刷電路板上輸入至該第一錫球模組的訊號輸入線，且接地之該兩個錫球位於該第一錫球模組的第三列。
3. 如申請專利範圍第1項所述之球柵陣列，其中該錫球排列方式分別使得該第一錫球模組以及該第二錫球模組有最少數量的錫球接地。
4. 如申請專利範圍第1項所述之球柵陣列，其中該第二錫球模組之該複數第二錫球的數量相等於該第一錫球模組之該複數第一錫球的數量，其中該第二錫球模組接地之該兩個錫球位在該第二錫球模組中的位置，相同於該第一錫球模組中接地之該兩個錫球位在該第一錫球模組中的位置。
5. 如申請專利範圍第1項所述之球柵陣列，另包含有：一第三錫球模組，並排於該第一錫球模組，該第三錫球模組包含有複數個第三錫球，該複數個第三錫球中兩個第三錫球接地，而其餘的第三錫球均位於接地的該兩個錫球所屏蔽的範圍內；其中，該第三錫球模組具有與該第一錫球模組以及該第二錫球模組實質相同之該錫球排列方式。
6. 如申請專利範圍第5項所述之球柵陣列，其中該第一錫球模組、該第二錫球模組以及該第三錫球模組各自該之複數個錫球的數量最多為20。
7. 如申請專利範圍第5項所述之球柵陣列，其中該錫球排列方式係使該複數個錫球所構成的每五行中至多兩個錫球接地。
8. 如申請專利範圍第5項所述之球柵陣列，其中該第三錫球模組之該複數錫球的數量相等於該第一錫球模組與該第二錫球模組之該複數錫球的數量，其中該第三錫球模組接地之該兩個錫球位在該第三錫球模組中的位置，相同於該第一錫球模組中接地之該兩個錫球位在該第一錫球模組中的位置，且相同於該第二錫球模組中接地之該兩個錫球位在該第二錫球模組中的位置。
9. 如申請專利範圍第1項所述之球柵陣列，其中該球柵陣列係應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記憶體(Dynamic Random Access Memory，DRAM)。
10. 一種球柵陣列(Ball Grid Array，BGA)，設置於一印刷電路板上，該球柵陣列包含有：複數個錫球模組，其中該複數個錫球模組中之至少一錫球模組包含有排列成具有大於等於五列之一陣列之複數個錫球，該錫球模組的第一列面對該印刷電路板上輸入至該錫球模組的訊號輸入線，該錫球模組的前五列中僅一個錫球接地，且該錫球模組中前五列中其餘的錫球均位於該錫球模組之接地之該錫球所屏蔽的範圍內；其中，該複數個錫球模組具有實質相同之一錫球排列方式，該錫球排列方式係關於接地的該錫球與未接地的該其餘的錫球之相對位置。
11. 如申請專利範圍第10項所述之球柵陣列，其中該接地錫球位於該錫球模組之第三列的位置。
12. 如申請專利範圍第10項所述之球柵陣列，其中該複數個錫球模組中每一個錫球模組都具有相同數量的錫球以及接地錫球，且每一個錫球模組中接地錫球的位置均相同。
13. 如申請專利範圍第10項所述之球柵陣列，其中該錫球排列方式係使該複數個錫球所構成的每三行中至多一個錫球接地。
14. 如申請專利範圍第10項所述之球柵陣列，其中該球柵陣列係應用於一雙倍資料率(Double Data Rate，DDR)動態隨機記憶體(Dynamic Random Access Memory，DRAM)。
15. 一種多層印刷電路板的接線方法，包括：設置至少兩層印刷電路板，複數條訊號線以及複數接地線；於該至少兩層印刷電路板其一設置一第一錫球模組以及一第二錫球模組，該第一錫球模組包含有排列成一陣列之複數個第一錫球，該複數個第一錫球中兩個第一錫球接地，而其餘的第一錫球均位於接地的該兩個錫球所屏蔽的範圍內，該第二錫球模組，並排於該第一錫球模組，該第二錫球模組包含有複數個第二錫球，該複數個第二錫球中兩個第二錫球接地，而其餘的第二錫球均位於接地的該兩個錫球所屏蔽的範圍內；以及於該兩層印刷電路板之另一層設置複數個穿孔，其中該複數訊號線穿過部分該複數個穿孔而連接至該第一錫球模組之該複數錫球以及該第二錫球模組之該複數錫球，該複數接地線穿過部分該複數穿孔而連接至該第一錫球模組以及該第二錫球模組接地之該兩個錫球，使得每一訊號線之一側相鄰於複數接地線其一；其中，該第二錫球模組與該第一錫球模組具有實質相同之一錫球排列方式，該錫球排列方式係關於接地的該兩個錫球與未接地的該其餘的錫球之相對位置。
16. 如申請專利範圍第15項所述之接線方法，其中該錫球排列方式係使該複數個錫球所構成的每五行中至多兩個錫球接地，並分別使得該第一錫球模組以及該第二錫球模組有最少數量的錫球接地。