TW201303866A - 包含多位元晶胞之磁性隨機存取記憶體裝置 - Google Patents

包含多位元晶胞之磁性隨機存取記憶體裝置 Download PDF

Info

Publication number
TW201303866A
TW201303866A TW101120852A TW101120852A TW201303866A TW 201303866 A TW201303866 A TW 201303866A TW 101120852 A TW101120852 A TW 101120852A TW 101120852 A TW101120852 A TW 101120852A TW 201303866 A TW201303866 A TW 201303866A
Authority
TW
Taiwan
Prior art keywords
magnetic
axis
magnetization direction
magnetic field
memory device
Prior art date
Application number
TW101120852A
Other languages
English (en)
Inventor
Baraji Mourad El
Neal Berger
Lucien Lombard
Lucian Prejbeanu
Ferreira Costa E Sousa Ricardo Alves
Guillaume Prenat
Original Assignee
Crocus Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crocus Technology Inc filed Critical Crocus Technology Inc
Publication of TW201303866A publication Critical patent/TW201303866A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明揭示一種磁性隨機存取記憶體(「MRAM」)晶胞，其包含：(1)一第一磁性層，其具有一第一磁化方向及一磁性各向異性軸；(2)一第二磁性層，其具有一第二磁化方向；及(3)一間隔層，其安置於該第一磁性層與該第二磁性層之間。該MRAM晶胞亦包含一場線，該場線磁性地耦合至該MRAM晶胞且經組態以沿一磁場軸誘發一寫入磁場，且該磁性各向異性軸相對於該磁場軸傾斜。在一寫入操作期間，該第一磁化方向可在m個方向之間切換以儲存對應於m個邏輯狀態中之一者之資料，其中m＞2，該m個方向中之至少一者相對於該磁性各向異性軸對準，且該m個方向中之至少另一者相對於該磁場軸對準。

Description

包含多位元晶胞之磁性隨機存取記憶體裝置
本發明一般而言係關於磁性隨機存取記憶體(「MRAM」)裝置。更特定而言，本發明係關於包含多位元晶胞之MRAM裝置。
鑒於發現磁性穿隧接面在環境溫度下具有一強磁阻，MRAM裝置已成為愈來愈受關注之研究對象。MRAM裝置提供若干個益處，諸如較快寫入及讀取速度、非揮發性及對電離輻射之不敏感性。因此，MRAM裝置正愈來愈取代基於一電容器之一充電狀態之記憶體裝置，諸如動態隨機存取記憶體裝置及快閃記憶體裝置。
在一習用實施方案中，一MRAM裝置包含一MRAM晶胞陣列，該等MRAM晶胞中之每一者係實施為一單位元晶胞以儲存一個二進制資料值。具體而言，每一MRAM晶胞包含由一薄絕緣層所分離之一對鐵磁性層形成之一磁性穿隧接面。由具有一固定方向之一磁化表徵一個鐵磁性層(所謂的參考層)，且由具有在(諸如)藉由施加一磁場寫入該裝置時變化之一方向之一磁化表徵另一個鐵磁性層(所謂的儲存層)。當參考層及儲存層之各別磁化反平行時，磁性穿隧接面之一電阻為高，即具有對應於一高邏輯狀態「1」之一電阻值R max 。另一方面，當該等各別磁化平行時，磁性穿隧接面之電阻為低，即具有對應於一低邏輯狀態「0」之一電阻值R min 。藉由比較一MRAM晶胞之電阻值 與一參考電阻值R ref 來讀取該MRAM晶胞之一邏輯狀態，參考電阻值R ref 表示高邏輯狀態「1」之彼電阻值與低邏輯狀態「0」之彼電阻值之間的一中間電阻值。
雖然一習用MRAM裝置提供若干個益處，但將可期望增加超過由一單位元晶胞陣列提供之彼儲存密度之一儲存密度。具體而言，將可期望增加儲存密度，同時平衡與電力消耗及製造成本相關之其他考量。
依照此背景，需要開發本文中所闡述之MRAM裝置及相關方法。
本發明之一項態樣係關於一種記憶體裝置。在一項實施例中，記憶體裝置包含至少一個MRAM晶胞，該MRAM晶胞包含：(1)一第一磁性層，其具有一第一磁化方向及一磁性各向異性軸；(2)一第二磁性層，其具有一第二磁化方向；及(3)一間隔層，其安置於該第一磁性層與該第二磁性層之間。該MRAM晶胞亦包含一場線，該場線磁性地耦合至該MRAM晶胞且經組態以沿一磁場軸誘發一寫入磁場，且該磁性各向異性軸相對於該磁場軸傾斜。在一寫入操作期間，第一磁化方向可在m個方向之間切換以儲存對應於m個邏輯狀態中之一者之資料，其中m>2，m個方向中之至少一者相對於磁性各向異性軸對準，且m個方向中之至少另一者相對於磁場軸對準。
本發明之另一態樣係關於一種操作一記憶體裝置之方法。在一項實施例中，該方法包含：(1)提供具有一儲存磁 化方向及一磁性各向異性軸之一MRAM晶胞，其中該儲存磁化方向相對於一臨限溫度經釘紮；(2)在一寫入操作期間，將該MRAM晶胞加熱至高於該臨限溫度，以使得在該MRAM晶胞冷卻至低於該臨限溫度之前該儲存磁化方向暫時被解除釘紮；及(3)在該寫入操作期間且在該儲存磁化方向保持解除釘紮時，(a)沿一磁場軸誘發一寫入磁場，以使得該儲存磁化方向相對於該磁場軸對準；及(b)停止啟動該寫入磁場，以使得該儲存磁化方向相對於該磁性各向異性軸對準，其中該磁性各向異性軸相對於該磁場軸以一角度θ傾斜，其中0°<θ<90°。
亦涵蓋本發明之其他態樣及實施例。前述概述及以下詳細說明並非意在將本發明限制於任一特定實施例，而是僅意在闡述本發明之某些實施例。
為更佳理解本發明之某些實施例之性質及目標，應參考與隨附圖式一起進行之以下詳細說明。在圖式中，除非上下文以其他方式明確規定，否則相同元件符號指示相同特徵。
定義
以下定義應用於關於本發明之某些實施例所闡述之態樣中之某些態樣。同樣可在本文中擴展此等定義。
除非上下文以其他方式明確規定，否則如本文中所使用之單數術語「一(a)」、「一(an)」及「該(the)」包含複數個指示物。因此，舉例而言，除非上下文以其他方式明確 規定，否則對一物件之引用可包含多個物件。
如本文中所使用，術語「組」係指一或多個物件之一集合。因此，舉例而言，一組物件可包含一單個物件或多個物件。亦可將一組之物件稱為該組之成員。一組之物件可係相同的或不同的。在某些例項中，一組之物件可共用一或多個共同特性。
如本文中所使用，術語「實質上(substantially、substantial)」係指一相當大程度或範圍。在與一事件或情形一起使用時，該等術語可係指其中該事件或情形精確地發生之例項以及其中該事件或情形極為近似地發生(諸如計及本文中所闡述實施例之典型製造公差或可變性)之例項。
如本文中所使用，術語「毗鄰」係指接近或鄰接。毗鄰物件可彼此間隔開或者可彼此實際接觸或直接接觸。在某些例項中，毗鄰物件可彼此耦合或可彼此整體地形成。
如本文中所使用，術語「耦合(couple、coupled及coupling)」係指一操作連接或連結。所耦合物件可彼此直接連接或可彼此間接連接(諸如經由另一組物件)。
如本文中所使用，術語「縱橫比」係指一物件之一最長尺寸或廣度與該物件之一餘量尺寸或廣度之一比率，其中該餘量尺寸相對於最長尺寸係正交的。舉例而言，一橢圓之一縱橫比係指該橢圓之一長軸與一短軸之一比率。
如本文中所使用，術語「主族元素」係指IA族(或1族)、IIA族(或2族)、IIIA族(或13族)、IVA族(或14族)、 VA族(或15族)、VIA族(或16族)、VIIA族(或17族)及VIIIA族(或18族)中之任一者中之一化學元素。一主族元素有時亦稱為一s區元素或一p區元素。
如本文中所使用，術語「過渡金屬」係指IVB族(或4族)、VB族(或5族)、VIB族(或6族)、VIIB族(或7族)、VIIIB族(或8、9及10族)、IB族(或11族)及IIB族(或12族)中之任一者中之一化學元素。一過渡金屬有時亦稱為一d區元素。
如本文中所使用，術語「稀土元素」係指Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及Lu中之任一者。
MRAM裝置
首先注意圖1，圖1係根據本發明之一實施例而實施之一記憶體裝置之一透視圖。在所圖解說明之實施例中，記憶體裝置係包含一組MRAM晶胞102a、102b、102c及102d之一MRAM裝置100。MRAM晶胞102a、102b、102c及102d中之每一者包含一磁性穿隧接面及一選擇電晶體，諸如MRAM晶胞102a中所包含之一磁性穿隧接面104及一選擇電晶體106。參考圖1，雖然MRAM晶胞102a、102b、102c及102d沿一正方形或矩形陣列之實質上正交方向依列及行配置，但涵蓋其他二維陣列及三維陣列。同樣，雖然在圖1中圖解說明四個MRAM晶胞102a、102b、102c及102d，但預期MRAM裝置100中可包含更多或更少MRAM晶胞。
在所圖解說明之實施例中，MRAM晶胞102a、102b、 102c及102d中之每一者經實施以儲存對應於三個或三個以上邏輯狀態中之任一者之資料。換言之，MRAM晶胞102a、102b、102c及102d中之每一者係儲存一多位元資料值之一多位元晶胞。相對於具有單位元或二進制晶胞之一實施方案，此等多位元晶胞之實施方案增加MRAM裝置100之一儲存密度。如下文進一步闡釋，由一磁性各向異性表徵MRAM晶胞102a、102b、102c及102d中之每一者，該磁性各向異性根據一磁性各向異性軸賦予一較佳組磁化方向。藉由利用MRAM晶胞102a、102b、102c及102d之磁性各向異性，可按MRAM晶胞編碼三個或三個以上邏輯狀態，同時平衡與電力消耗及製造成本相關之考量。亦預期MRAM晶胞102a、102b、102c及102d中之某些晶胞可實施為多位元晶胞，而MRAM晶胞102a、102b、102c及102d中之其他晶胞可實施為單位元晶胞。
參考圖1，MRAM裝置100包含一組跡線或帶狀導體以提供寫入及讀取功能性。具體而言，一組場線110a及110b相對於彼此以一實質上平行方式延伸跨越MRAM晶胞102a、102b、102c及102d之陣列，其中場線110a沿該陣列之一個行磁性地耦合至MRAM晶胞102a及102c，且其中場線110b沿該陣列之另一行磁性地耦合至MRAM晶胞102b及102d。在寫入操作期間，穿過場線110a及110b之電流之施加誘發可使MRAM晶胞102a、102b、102c及102d之一組磁化(即MRAM晶胞102a、102b、102c及102d中之各別晶胞之儲存磁化)變化之磁場。在所圖解說明之實施例中，場線110a 及110b沿一場線軸(即y軸)延伸，且穿過場線110a及110b之電流之施加誘發沿實質上相對於該場線軸正交之一磁場軸(即x軸)定向之磁場。如下文進一步闡釋，MRAM晶胞102a、102b、102c及102d中之每一者之一磁性各向異性軸相對於磁場軸旋轉或傾斜，以使得可使用由一單個場線110a或110b誘發之不多於一對磁場方向按MRAM晶胞來編碼三個或三個以上邏輯狀態。相對於按MRAM晶胞使用多個場線之一實施方案，用以按MRAM晶胞編碼三個或三個以上邏輯狀態的一單個場線110a或110b之實施方案減小寫入操作期間的電力消耗、節約貴重晶粒面積且降低製造成本。
MRAM裝置100亦包含一組位元線108a及108b，該組位元線相對於彼此以一實質上平行方式且相對於場線110a及110b以一實質上正交方式延伸跨越陣列。具體而言，位元線108a沿該陣列之一個列電耦合至MRAM晶胞102a及102b，且位元線108b沿該陣列之另一列電耦合至MRAM晶胞102c及102d。在所圖解說明之實施例中，MRAM晶胞102a、102b、102c及102d經實施以用於熱輔助切換(「TAS」)，且在寫入操作期間，穿過位元線108a及108b及穿過MRAM晶胞102a、102b、102c及102d之電流之施加導致允許MRAM晶胞102a、102b、102c及102d之儲存磁化變化之加熱。在讀取操作期間，穿過位元線108a及108b及穿過MRAM晶胞102a、102b、102c及102d之電流之施加允許電阻值之判定，該等電阻值指示該等儲存磁化與MRAM 晶胞102a、102b、102c及102d之另一組磁化(即MRAM晶胞102a、102b、102c及102d中之各別晶胞之參考磁化)之間的一對準程度。
仍參考圖1，MRAM裝置100進一步包含一組控制線112a及112b，控制線112a及112b透過其選擇電晶體電耦合至MRAM晶胞102a、102b、102c及102d。具體而言，控制線112a沿陣列之一個行電耦合至MRAM晶胞102a及102c之選擇電晶體，且控制線112b沿陣列之另一行電耦合至MRAM晶胞102b及102d之選擇電晶體。在寫入及讀取操作期間，控制線112a及112b在一阻斷模式(OFF)與一飽和模式(ON)之間切換選擇電晶體。場線110a及110b、位元線108a及108b以及控制線112a或112b之協調操作允許在寫入及讀取操作期間選擇性地定址MRAM晶胞102a、102b、102c及102d之一特定子組。舉例而言，當MRAM晶胞102a待寫入時，可啟動場線110a及位元線108a，且亦可啟動控制線112a以將選擇電晶體106切換至一飽和模式，藉此在MRAM晶胞102a之附近中誘發一磁場且允許一電流流動穿過MRAM晶胞102a。以此方式，可個別地定址安置於場線110a、位元線108a及控制線112a之一交叉點處之MRAM晶胞102a。
涵蓋場線110a及110b、位元線108a及108b以及控制線112a或112b之其他實施方案。具體而言，此等跡線之定向及數目可不同於圖1中所圖解說明之彼定向及數目。舉例而言，場線110a及110b可組合成磁性地耦合至不同行中之 MRAM晶胞102a及102c以及MRAM晶胞102b及102d且由該等MRAM晶胞共用之一共同場線。作為另一實例，在寫入操作期間，穿過位元線108a及108b之電流之施加可用於誘發磁場以使MRAM晶胞102a、102b、102c及102d之儲存磁化變化。換言之，位元線108a及108b亦可充當一組場線，以使得可省略場線110a及110b。此等雙重功能位元線/場線之實施方案進一步節約貴重晶粒面積且進一步降低製造成本。同樣，由於此等雙重功能位元線/場線相對於MRAM晶胞102a、102b、102c及102d緊密間隔，因此可改良所誘發磁場之切換效率，藉此允許低強度磁場及經減小電力消耗。作為又一實例且如下文參考圖6所闡釋，場線110a及110b可安置於位元線108a及108b上方，而非如圖1中所圖解說明在位元線108a及108b下方。
接下來注意圖2，圖2係根據本發明之一實施例的圖1之MRAM裝置100中所包含之MRAM晶胞102a之一放大視圖。MRAM晶胞102a包含磁性穿隧接面104，磁性穿隧接面104包含對應於一儲存層200及一參考層202之一對磁性層。磁性穿隧接面104亦包含安置於儲存層200與參考層202之間的一間隔層204。如圖2中所圖解說明，位元線108a在儲存層200之側上電耦合至磁性穿隧接面104且實質上正交於場線110a，場線110a安置於磁性穿隧接面104下方且在參考層202之側上磁性地耦合至磁性穿隧接面104。MRAM晶胞102a亦包含透過一條帶206在參考層202之側上電耦合至磁性穿隧接面104之選擇電晶體106。涵蓋MRAM 晶胞102a之其他實施方案。舉例而言，在磁性穿隧接面104中儲存層200與參考層202之相對定位可係反向的，其中參考層202安置於儲存層200上方。
儲存層200及參考層202中之每一者包含一磁性材料或由一磁性材料形成，且特定而言，鐵磁性類型之一磁性材料。由具有一特定抗磁力之一實質上平坦磁化表徵一鐵磁性材料，該抗磁力指示用以在於一個方向上將一磁化驅動至飽和之後逆轉該磁化之一磁場之一量值。在所圖解說明之實施例中，至少儲存層200包含具有一磁性各向異性之一鐵磁性材料，該磁性各向異性可自形狀各向異性、本質各向異性或兩者得到。一般而言，儲存層200及參考層202可包含相同鐵磁性材料或不同鐵磁性材料。適合之鐵磁性材料包含過渡金屬、稀土元素及具有或不具有主族元素之其合金。舉例而言，適合之鐵磁性材料包含鐵(「Fe」)、鈷(「Co」)、鎳(「Ni」)及其合金，諸如：高導磁合金(或Ni80Fe20)；基於Ni、Fe及硼(「B」)之合金；Co90Fe10；及基於Co、Fe及B之合金。在某些例項中，基於Ni及Fe(且視情況B)之合金可具有比基於Co及Fe(且視情況B)之合金小之一抗磁力。儲存層200及參考層202中之每一者之一厚度可介於奈米(「nm」)範圍中，諸如自約1 nm至約20 nm或自約1 nm至約10 nm。涵蓋儲存層200及參考層202之其他實施方案。舉例而言，儲存層200及參考層202中之任一者或兩者可以類似於所謂的合成反鐵磁性層之彼方式之一方式包含多個子層。
在所圖解說明之實施例中，MRAM晶胞102a係實施為儲存一多位元資料值之一多位元晶胞。根據MRAM晶胞102a之多位元實施方案，儲存層200具有可在對應於m個邏輯狀態之m個方向之間切換之一儲存磁化方向，其中m>2。
間隔層204充當一穿隧屏障且包含一絕緣材料或由一絕緣材料形成。適合之絕緣材料包含氧化物，諸如氧化鋁(例如，Al2O3)及氧化鎂(例如，MgO)。間隔層204之一厚度可介於奈米範圍中，諸如自約1 nm至約10 nm。
參考圖2，磁性穿隧接面104亦包含：一釘紮層208，釘紮層208經安置毗鄰於儲存層200且由一臨限溫度T BS 表徵；及另一釘紮層210，釘紮層210經安置毗鄰於參考層202且由一臨限溫度T BR 表徵，其中T BR >T BS 。臨限溫度T BS 及T BR 中之每一者可對應於一阻斷溫度、一尼爾(Neel)溫度或另一臨限溫度。當釘紮層208內或釘紮層208之附近中之一溫度低於臨限溫度T BS 時，釘紮層208透過交換偏壓沿m個方向中之一特定者使儲存磁化穩定。當溫度高於臨限溫度T BS 時，釘紮層208解除釘紮或解耦合儲存磁化，藉此允許將該儲存磁化切換至m個方向中之另一者。同樣地或透過交換偏壓，釘紮層210在低於臨限溫度T BR 之溫度下使參考磁化沿一實質上固定方向穩定。
釘紮層208及210中之每一者包含一磁性材料或由一磁性材料形成，且特定而言，反鐵磁性類型之一磁性材料。適合之反鐵磁性材料包含過渡金屬及其合金，該等合金包含：基於錳(「Mn」)之合金，諸如基於銥(「Ir」)及Mn (例如，IrMn)之合金；基於Fe及Mn(例如，FeMn)之合金；基於鉑(「Pt」)及Mn(例如，PtMn)之合金；以及基於Ni及Mn(例如，NiMn)之合金。舉例而言，釘紮層208可在臨限溫度T BS 介於約120℃至約220℃或約150℃至約200℃之範圍中之情形下由基於Ir及Mn(或基於Fe及Mn)之一合金形成，且釘紮層210可在臨限溫度T BR 介於約300℃至約350℃之範圍中之情形由基於Pt及Mn(或基於Ni及Mn)之一合金形成。
在MRAM晶胞102a之一TAS類型寫入操作期間，藉由經由位元線108a施加穿過磁性穿隧接面104之一加熱電流來加熱磁性穿隧接面104，其中選擇電晶體106處於一飽和模式中。將磁性穿隧接面104加熱至高於臨限溫度T BS (但低於T BR )之一溫度，以使得將儲存磁化方向解除釘紮。同時或在一短時間延遲之後，場線110a經啟動以誘發一寫入磁場而將儲存磁化方向自m個方向中之一初始方向切換至m個方向中之另一個方向。具體而言，透過場線110a施加一寫入電流以誘發寫入磁場而相應地切換儲存磁化方向。
可參考圖3A及圖3B進一步理解MRAM晶胞102a之寫入操作，圖3A及圖3B係根據本發明之一實施例之磁性穿隧接面104在沿其中儲存磁化方向可切換之一平面(此處，x-y平面)投影時之兩項實施方案之剖面圖。具體而言，圖3A圖解說明磁性穿隧接面104(在沿該x-y平面投影時)之一非旋轉對稱實施方案，其中儲存層200具有自形狀各向異性得到之一磁性各向異性軸300，而圖3B圖解說明磁性穿隧接 面104(在沿x-y平面投影時)之一旋轉對稱實施方案，其中儲存層200具有自本質各向異性得到之一磁性各向異性軸302。涵蓋儲存層200之其他實施方案，諸如具有多個各向異性軸之一項實施方案。
首先參考圖3A，儲存層200之一剖面形狀係實質上橢圓形的，其中磁性各向異性軸300(或易磁化軸)對應於儲存層200之一最長尺寸軸(或一長軸)且沿該易磁化軸賦予一對在能量上有利之方向，且其中一難磁化軸對應於儲存層200之一最短尺寸軸(或一短軸)且沿該難磁化軸賦予一對在能量上不利之方向。在製造期間可透過一適合之圖案化技術(諸如，光微影)來達成儲存層200之橢圓形形狀。對儲存層200而言，涵蓋其他剖面形狀，包含其他細長形狀，諸如一實質上矩形形狀及具有大於1(諸如至少約1.1、至少約1.5或至少約2)之一縱橫比之其他形狀。
在圖3B之情形中，儲存層200之一剖面形狀係實質上圓形的，其中磁性各向異性軸302(或易磁化軸)係自本質各向異性得到且沿該易磁化軸賦予一對在能量上有利之方向。可透過本質材料特性達成儲存層200之本質各向異性，諸如：磁晶各向異性，其中一晶體之一原子結構或定向賦予磁化之一方向依賴性；在存在一磁場之情形中之製造(諸如退火)期間誘發的各向異性；或材料特性及製造條件之一組合。
參考圖3A及圖3B，場線110a沿一場線軸304(此處，y軸)延伸，且穿過場線110a之一電流之施加誘發沿一磁場 軸306(此處，x軸)定向之一磁場。如圖3A及圖3B中所圖解說明，磁性各向異性軸300或302相對於磁場軸306以一角度θ傾斜，且相對於場線軸304以一角度(90°-θ)傾斜，其中0°<θ<90°，諸如10°θ80°、20°θ70°、30°θ60°、35°θ55°或θ 45°。藉由實施此傾斜，可根據m個相異方向編碼m個邏輯狀態，其中m個方向中之至少一者沿磁性各向異性軸300或302對準，且其中m個方向中之至少另一者沿磁場軸306對準。
對於特定實施方案，m係表示為m=2 n ，其中n 2。此處，MRAM晶胞102a係儲存一n位元資料值之一n位元晶胞。在m=4且n=2之情形中，圖3A及圖3B中圖解說明將四個邏輯狀態指派給四個相異方向之一個可能寫入編碼方案。具體而言，將邏輯狀態「00」指派給沿磁場軸306之一「負」方向，將邏輯狀態「01」指派給沿磁性各向異性軸300或302之一「負」方向，將邏輯狀態「10」指派給沿磁性各向異性軸300或302之一「正」方向，且將邏輯狀態「11」指派給沿磁場軸306之一「正」方向。應理解，涵蓋其他寫入編碼方案。舉例而言，可置換m個邏輯狀態與m個方向之間的指派，以使得將邏輯狀態「00」指派給沿磁場軸306之「正」方向，將邏輯狀態「01」指派給沿磁性各向異性軸300或302之「正」方向等等。作為另一實例，可省略m個邏輯狀態中之某些邏輯狀態及m個相異方向中之某些相異方向。
圖4A至圖4D根據本發明之一實施例圖解說明圖3A之橢 圓形實施方案之一寫入操作序列。此處，H x 表示在沿x-y平面投影時一寫入磁場之x分量。應理解，針對圖3B之圓形實施方案可實施一類似寫入操作序列。
參考圖4A及圖4B，位元線108a(在圖1及圖2中所圖解說明)施加將磁性穿隧接面104加熱至高於臨限溫度T BS 之一加熱電流，以使得儲存磁化方向暫時被解除釘紮。另外，場線110a施加誘發在一「負」方向上沿磁場軸306定向之寫入磁場H x 之一寫入電流。一旦根據寫入磁場H x 切換儲存磁化方向，即將選擇電晶體106(在圖1及圖2中所圖解說明)切換至一阻斷模式以禁止電流流動穿過磁性穿隧接面104，藉此將磁性穿隧接面104冷卻至低於臨限溫度T BS 。在圖4A之情形中，在磁性穿隧接面104之冷卻期間維持寫入磁場H x ，且一旦磁性穿隧接面104已冷卻至低於臨限溫度T BS 即停止啟動寫入磁場H x 。以此方式，在「負」方向上沿磁場軸306切換及保留儲存磁化方向。在圖4B之情形中，在將磁性穿隧接面104冷卻至低於臨限溫度T BS 之前停止啟動寫入磁場H x 且同時儲存磁化方向保持解除釘紮。由於磁性各向異性，因此儲存磁化方向朝向磁性各向異性軸300旋轉且一旦磁性穿隧接面104已冷卻至低於臨限溫度T BS 即以此一定向保留該儲存磁化方向。以此方式，在一「負」方向上沿磁性各向異性軸300切換及保留儲存磁化方向。
接下來參考圖4C及圖4D，位元線108a(在圖1及圖2中所圖解說明)施加將磁性穿隧接面104加熱至高於臨限溫度T BS 之一加熱電流，以使得儲存磁化方向暫時被解除釘紮。另外，場線110a施加誘發在一「正」方向上沿磁場軸306定向之寫入磁場H x 之一寫入電流。一旦根據寫入磁場H x 切換儲存磁化方向，即將選擇電晶體106(在圖1及圖2中所圖解說明)切換至一阻斷模式以禁止電流流動穿過磁性穿隧接面104，藉此將磁性穿隧接面104冷卻至低於臨限溫度T BS 。在圖4C之情形中，在磁性穿隧接面104之冷卻期間維持寫入磁場H x ，且一旦磁性穿隧接面104已冷卻至低於臨限溫度T BS 即停止啟動寫入磁場H x 。以此方式，在「正」方向上沿磁場軸306切換及保留儲存磁化方向。在圖4D之情形中，在將磁性穿隧接面104冷卻至低於臨限溫度T BS 之前停止啟動寫入磁場H x 且同時儲存磁化方向保持解除釘紮。由於磁性各向異性，因此儲存磁化方向朝向磁性各向異性軸300旋轉且一旦磁性穿隧接面104已冷卻至低於臨限溫度T BS 即以此一定向保留該儲存磁化方向。以此方式，在一「正」方向上沿磁性各向異性軸300切換及保留儲存磁化方向。
涵蓋寫入操作之其他實施方案。舉例而言，且參考回至圖2，位元線108a可用作一雙重功能位元線/場線以施加一寫入電流來將磁性穿隧接面104加熱至高於臨限溫度T BS 以及來誘發一寫入磁場而切換儲存磁化方向。一旦根據寫入磁場切換儲存磁化方向，即可將穿過位元線108a之電流減小或節流至足以允許磁性穿隧接面104之冷卻同時在此冷卻期間維持寫入磁場之一位準。以此方式，可沿磁場軸切 換及保留儲存磁化方向。另一選擇係，在冷卻期間亦可禁止穿過位元線108a之電流以停止啟動寫入磁場，以使得儲存磁化方向朝向磁性各向異性軸旋轉。以此方式，可沿磁性各向異性軸切換及保留儲存磁化方向。
在圖2之MRAM晶胞102a之一讀取操作期間，藉由經由位元線108a施加穿過磁性穿隧接面104之一讀取電流來判定儲存磁化方向與參考磁化方向之間的一對準程度，其中選擇電晶體106處於一飽和模式中。在施加讀取電流時量測跨越磁性穿隧接面104之一所得電壓針對一特定對準程度產生磁性穿隧接面104之一電阻值。另一選擇係，可藉由跨越磁性穿隧接面104施加一電壓且量測一所得電流來判定一電阻值。當儲存層200及參考層202之各別磁化反平行時，磁性穿隧接面104之一電阻值通常對應於一最大值，且當各別磁化平行時，磁性穿隧接面104之一電阻值通常對應於一最小值。當各別磁化介於反平行與平行之間時，磁性穿隧接面104之一電阻值通常介於該最大值與該最小值之間。
圖5根據本發明之一實施例圖解說明對應於圖3A及圖3B之寫入編碼方案之電阻值之一標度。此處，雖然參考磁化方向在一「負」方向上沿磁場軸306對準，但涵蓋參考磁化方向之其他定向。當儲存磁化方向根據邏輯狀態「00」「01」「10」及「11」來對準時，磁性穿隧接面104之一電阻值分別取R 00 、R 01 、R 10 及R 11 之值，其中R 00 <R 01 <R 10 <R 11 。MRAM晶胞102a之一邏輯狀態係藉由比 較其電阻值與一組參考電阻值R ref (1)、R ref (2)及R ref (3)來讀取，其中R ref (1)表示邏輯狀態「00」之彼電阻值與「01」之彼電阻值之間的一中間電阻值，R ref (2)表示邏輯狀態「01」之彼電阻值與「10」之彼電阻值之間的一中間電阻值，且R ref (3)表示邏輯狀態「10」之彼電阻值與「11」之彼電阻值之間的一中間電阻值。可與(舉例而言)一取樣/保持電路一起使用一適合之控制器來實施對電阻值之處理。
圖6圖解說明根據本發明之另一實施例而實施之一MRAM裝置600。以類似於參考圖1至圖5所闡釋之MRAM裝置100之一方式實施MRAM裝置600之某些態樣，且下文不重複彼等態樣。參考圖6，MRAM裝置600包含電耦合至磁性穿隧接面104且專用於在寫入期間施加一加熱電流及在讀取期間施加一讀取電流之位元線108a。除位元線108a之外，MRAM裝置600亦包含安置於位元線108a上方且相對於位元線108a實質上平行之一場線602。在一寫入操作期間，透過場線602施加一寫入電流以誘發一寫入磁場而相應地切換一儲存磁化方向。場線602及位元線108a之定向可不同於圖6中所圖解說明之彼定向，諸如以一實質上正交定向。
雖然已參考本發明特定實施例闡述本發明，但熟習此項技術者應理解，可在不背離如隨附申請專利範圍所定義的本發明之真實精神及範疇之情形下進行各種改變且可替換等效物。另外，可進行諸多修改以使一特定情形、材料、物質之組合物、方法或製程適於本發明之目標、精神及範 疇。所有此等修改意欲在隨附申請專利範圍之範疇內。特定而言，雖然已參考以一特定次序執行之特定操作來闡述本文中所揭示之方法，但將理解，可在不背離本發明之教示之情形下將此等操作組合、細分或重新排序以形成一等效方法。因此，除非本文中具體指示，否則該等操作之次序及分組不係對本發明之限制。
00‧‧‧邏輯狀態
01‧‧‧邏輯狀態
10‧‧‧邏輯狀態
11‧‧‧邏輯狀態
100‧‧‧磁性隨機存取記憶體裝置
102a‧‧‧磁性隨機存取記憶體晶胞
102b‧‧‧磁性隨機存取記憶體晶胞
102c‧‧‧磁性隨機存取記憶體晶胞
102d‧‧‧磁性隨機存取記憶體晶胞
104‧‧‧磁性穿隧接面
106‧‧‧選擇電晶體
108a‧‧‧位元線
108b‧‧‧位元線
110a‧‧‧場線
110b‧‧‧場線
112a‧‧‧控制線
112b‧‧‧控制線
200‧‧‧儲存層
202‧‧‧參考層
204‧‧‧間隔層
206‧‧‧條帶
208‧‧‧釘紮層
300‧‧‧磁性各向異性軸
304‧‧‧場線軸
306‧‧‧磁場軸
600‧‧‧磁性隨機存取記憶體裝置
602‧‧‧場線
HX‧‧‧寫入磁場/讀取磁場
R 00 ‧‧‧電阻值
R 01 ‧‧‧電阻值
R 10 ‧‧‧電阻值
R 11 ‧‧‧電阻值
R ref (1)‧‧‧參考電阻值
R ref (2)‧‧‧參考電阻值
R ref (3)‧‧‧參考電阻值
圖1圖解說明根據本發明之一實施例而實施之一MRAM裝置。
圖2根據本發明之一實施例圖解說明圖1之MRAM裝置中所包含之一MRAM晶胞。
圖3A及圖3B係根據本發明之一實施例之一磁性穿隧接面之兩項實施方案之剖面圖。
圖4A至圖4D根據本發明之一實施例圖解說明圖3A之實施方案之一寫入操作序列。
圖5根據本發明之一實施例圖解說明對應於圖3A及圖3B之一寫入編碼方案之電阻值之一標度。
圖6圖解說明根據本發明之另一實施例而實施之一MRAM裝置。
100‧‧‧磁性隨機存取記憶體裝置
102a‧‧‧磁性隨機存取記憶體晶胞
102b‧‧‧磁性隨機存取記憶體晶胞
102c‧‧‧磁性隨機存取記憶體晶胞
102d‧‧‧磁性隨機存取記憶體晶胞
104‧‧‧磁性穿隧接面
106‧‧‧選擇電晶體
108a‧‧‧位元線
108b‧‧‧位元線
110a‧‧‧場線
110b‧‧‧場線
112a‧‧‧控制線
112b‧‧‧控制線

Claims (20)

  1. 一種記憶體裝置，其包括：至少一個磁性隨機存取記憶體(MRAM)晶胞，其包含一第一磁性層，其具有一第一磁化方向及一磁性各向異性軸；一第二磁性層，其具有一第二磁化方向；及一間隔層，其安置於該第一磁性層與該第二磁性層之間；及一場線，其磁性地耦合至該MRAM晶胞且經組態以沿一磁場軸誘發一寫入磁場，其中該磁性各向異性軸相對於該磁場軸傾斜，且其中，在一寫入操作期間，該第一磁化方向可在m個方向之間切換以儲存對應於m個邏輯狀態中之一者之資料，其中m>2，該m個方向中之至少一者相對於該磁性各向異性軸對準，且該m個方向中之至少另一者相對於該磁場軸對準。
  2. 如請求項1之記憶體裝置，其中m=4。
  3. 如請求項2之記憶體裝置，其中該MRAM晶胞係一2位元晶胞。
  4. 如請求項1之記憶體裝置，其中該磁性各向異性軸相對於該磁場軸以一角度θ傾斜，其中0°<θ<90°。
  5. 如請求項4之記憶體裝置，其中35°<θ<55°。
  6. 如請求項4之記憶體裝置，其中該場線沿一場線軸延伸，且該磁性各向異性軸相對於該場線軸以一角度(90°- θ)傾斜。
  7. 如請求項1之記憶體裝置，其中該第一磁性層之一剖面形狀具有大於1之一縱橫比。
  8. 如請求項7之記憶體裝置，其中該剖面形狀具有一最長尺寸軸，且該磁性各向異性軸對應於該最長尺寸軸。
  9. 如請求項1之記憶體裝置，其中該MRAM晶胞進一步包含毗鄰於該第一磁性層之一釘紮層，且該釘紮層經組態以使該第一磁化方向相對於一臨限溫度穩定。
  10. 如請求項9之記憶體裝置，其進一步包括電耦合至該MRAM晶胞之一位元線，且其中，在該寫入操作期間，該位元線經組態以施加一加熱電流來將該MRAM晶胞加熱至高於該臨限溫度，以使得在該MRAM晶胞冷卻至低於該臨限溫度之前該第一磁化方向暫時被解除釘紮。
  11. 如請求項10之記憶體裝置，其中，在該MRAM晶胞冷卻至低於該臨限溫度之前，該場線經組態以維持該寫入磁場，以使得該第一磁化方向相對於該磁場軸對準。
  12. 如請求項10之記憶體裝置，其中，在該MRAM晶胞冷卻至低於該臨限溫度之前，該場線經組態以誘發該寫入磁場，以使得該第一磁化方向相對於該磁場軸對準，且然後停止啟動該場線，以使得該第一磁化方向相對於該磁性各向異性軸對準。
  13. 如請求項10之記憶體裝置，其中，在一讀取操作期間，該位元線經組態以施加一讀取電流來判定該MRAM晶胞之一電阻，且該電阻指示該第一磁化方向與該第二磁化 方向之間的一對準程度。
  14. 如請求項9之記憶體裝置，其中該場線電耦合至該MRAM晶胞，且其中，在該寫入操作期間，該場線經組態以施加一寫入電流來誘發該寫入磁場且將該MRAM晶胞加熱至高於該臨限溫度，以使得在該MRAM晶胞冷卻至低於該臨限溫度之前該第一磁化方向暫時被解除釘紮。
  15. 如請求項14之記憶體裝置，其中，在該MRAM晶胞冷卻至低於該臨限溫度之前，該場線經組態以維持該寫入磁場，以使得該第一磁化方向相對於該磁場軸對準。
  16. 如請求項14之記憶體裝置，其中，在該MRAM晶胞冷卻至低於該臨限溫度之前，該場線經組態以誘發該寫入磁場，以使得該第一磁化方向相對於該磁場軸對準，且然後停止啟動該場線，以使得該第一磁化方向相對於該磁性各向異性軸對準。
  17. 如請求項14之記憶體裝置，其中，在一讀取操作期間，該場線經組態以施加一讀取電流來判定該MRAM晶胞之一電阻，且該電阻指示該第一磁化方向與該第二磁化方向之間的一對準程度。
  18. 一種操作一記憶體裝置之方法，其包括：提供具有一儲存磁化方向及一磁性各向異性軸之一磁性隨機存取記憶體(MRAM)晶胞，其中該儲存磁化方向相對於一臨限溫度經釘紮；在一第一寫入操作期間，將該MRAM晶胞加熱至高於 該臨限溫度，以使得在該MRAM晶胞冷卻至低於該臨限溫度之前該儲存磁化方向暫時被解除釘紮；及在該第一寫入操作期間且在該儲存磁化方向保持解除釘紮時，沿一磁場軸誘發一第一寫入磁場，以使得該儲存磁化方向相對於該磁場軸對準；及停止啟動該第一寫入磁場，以使得該儲存磁化方向相對於該磁性各向異性軸對準，其中該磁性各向異性軸相對於該磁場軸以一角度θ傾斜，其中0°<θ<90°。
  19. 如請求項18之方法，其中35°<θ<55°。
  20. 如請求項18之方法，其進一步包括：在一第二寫入操作期間，將該MRAM晶胞加熱至高於該臨限溫度，以使得在該MRAM晶胞冷卻至低於該臨限溫度之前該儲存磁化方向暫時被解除釘紮；及在該第二寫入操作期間，沿該磁場軸誘發一第二寫入磁場，以使得該儲存磁化方向相對於該磁場軸對準，其中在該MRAM晶胞冷卻至低於該臨限溫度之前維持該第二寫入磁場。
TW101120852A 2011-06-10 2012-06-08 包含多位元晶胞之磁性隨機存取記憶體裝置 TW201303866A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/158,312 US8576615B2 (en) 2011-06-10 2011-06-10 Magnetic random access memory devices including multi-bit cells

Publications (1)

Publication Number Publication Date
TW201303866A true TW201303866A (zh) 2013-01-16

Family

ID=47293088

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101120852A TW201303866A (zh) 2011-06-10 2012-06-08 包含多位元晶胞之磁性隨機存取記憶體裝置

Country Status (5)

Country Link
US (1) US8576615B2 (zh)
EP (1) EP2718929A4 (zh)
CN (1) CN103890844A (zh)
TW (1) TW201303866A (zh)
WO (1) WO2012170819A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467234B2 (en) 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US20140124880A1 (en) * 2012-11-06 2014-05-08 International Business Machines Corporation Magnetoresistive random access memory
EP2905783B1 (en) * 2014-02-06 2018-09-19 Crocus Technology S.A. Method for writing to a multibit TAS-MRAM device configured for self-referenced read operation with improved reproducibly
US9406870B2 (en) 2014-04-09 2016-08-02 International Business Machines Corporation Multibit self-reference thermally assisted MRAM
EP3040998A1 (en) 2014-07-17 2016-07-06 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using subarrays of magnetic field sensing elements
US9766305B2 (en) 2014-07-17 2017-09-19 Crocus Technology Inc. Apparatus and method for layout of magnetic field sensing elements in sensors
EP3040997A1 (en) 2014-07-17 2016-07-06 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using arrays of magnetic field sensing elements
US10401442B2 (en) 2014-07-17 2019-09-03 Crocus Technology Inc. Apparatus, system, and method for sensing communication signals with magnetic field sensing elements
US9720057B2 (en) 2014-07-17 2017-08-01 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using subarrays of magnetic field sensing elements for high voltage applications
CN109219849B (zh) 2016-06-28 2023-05-30 英特尔公司 具有压电选择器的交叉点磁性随机存取存储器

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917749A (en) 1997-05-23 1999-06-29 Motorola, Inc. MRAM cell requiring low switching field
US5959880A (en) 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US5982660A (en) 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6657889B1 (en) 2002-06-28 2003-12-02 Motorola, Inc. Memory having write current ramp rate control
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6577529B1 (en) 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
US6873542B2 (en) * 2002-10-03 2005-03-29 International Business Machines Corporation Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6714442B1 (en) 2003-01-17 2004-03-30 Motorola, Inc. MRAM architecture with a grounded write bit line and electrically isolated read bit line
JP4234684B2 (ja) 2003-05-02 2009-03-04 富士通株式会社 磁気記録媒体、磁気記憶装置及び磁気記録媒体の製造方法
US6956764B2 (en) * 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US6794697B1 (en) 2003-10-01 2004-09-21 Hewlett-Packard Development Company, L.P. Asymmetric patterned magnetic memory
US7053430B2 (en) 2003-11-12 2006-05-30 Honeywell International Inc. Antiferromagnetic stabilized storage layers in GMRAM storage devices
US7502248B2 (en) 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
KR20070026880A (ko) 2004-07-13 2007-03-08 더 리젠츠 오브 더 유니버시티 오브 캘리포니아 교환 바이어스 기반의 다상태 자기 메모리와 로직 디바이스및 자기적으로 안정된 자기 기억장치
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
KR100590563B1 (ko) * 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
US6937497B1 (en) 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells
US7133309B2 (en) 2005-01-10 2006-11-07 International Business Machines Corporation Method and structure for generating offset fields for use in MRAM devices
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7443639B2 (en) 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
US8058696B2 (en) 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US7894249B2 (en) * 2006-02-27 2011-02-22 Nec Corporation Magnetoresistive element and magnetic random access memory
US7548452B2 (en) 2006-03-15 2009-06-16 Honeywell International Inc. MRAM read bit with askew fixed layer
US7903452B2 (en) * 2006-06-23 2011-03-08 Qimonda Ag Magnetoresistive memory cell
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
TWI324344B (en) * 2007-02-16 2010-05-01 Ind Tech Res Inst Writing method on magnetic memory cell and magetic memory array structure
FR2914482B1 (fr) 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
KR100862183B1 (ko) 2007-06-29 2008-10-09 고려대학교 산학협력단 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
US20090027948A1 (en) 2007-07-24 2009-01-29 Manfred Ruehrig Integrated Circuits, Method of Programming a Cell, Thermal Select Magnetoresistive Element, Memory Module
KR101311577B1 (ko) 2007-07-25 2013-09-26 삼성전자주식회사 가시광 통신 시스템에서 가시적인 통신 방법
KR101425958B1 (ko) 2007-09-06 2014-08-04 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법
US7706176B2 (en) 2008-01-07 2010-04-27 Qimonda Ag Integrated circuit, cell arrangement, method for manufacturing an integrated circuit and for reading a memory cell status, memory module
KR20090096294A (ko) 2008-03-07 2009-09-10 삼성전자주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
KR101607357B1 (ko) 2008-12-02 2016-03-29 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 불휘발성 기억장치
EP2270812B1 (en) 2009-07-02 2017-01-18 CROCUS Technology Ultimate magnetic random access memory-based ternay CAM
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8279662B2 (en) 2010-11-11 2012-10-02 Seagate Technology Llc Multi-bit magnetic memory with independently programmable free layer domains
US8625336B2 (en) 2011-02-08 2014-01-07 Crocus Technology Inc. Memory devices with series-interconnected magnetic random access memory cells
US8467234B2 (en) 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells

Also Published As

Publication number Publication date
US8576615B2 (en) 2013-11-05
US20120314487A1 (en) 2012-12-13
CN103890844A (zh) 2014-06-25
WO2012170819A1 (en) 2012-12-13
EP2718929A4 (en) 2014-11-26
EP2718929A1 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
TW201303866A (zh) 包含多位元晶胞之磁性隨機存取記憶體裝置
EP2249350B1 (en) Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
US8488372B2 (en) Magnetic random access memory devices including multi-bit cells
JP5586473B2 (ja) 熱支援書き込み手順を備える磁気メモリ装置と方法
US8698259B2 (en) Method and system for providing a magnetic tunneling junction using thermally assisted switching
US8611140B2 (en) Magnetic random access memory devices including shared heating straps
US8625336B2 (en) Memory devices with series-interconnected magnetic random access memory cells
KR102684723B1 (ko) 자기접합 및 하이브리드 캡핑층을 갖는 자기장치, 이를 이용하는 자기메모리 및 자기장치의 제공방법
TWI525612B (zh) 經配置以可自我參考讀取操作之磁性隨機存取記憶體裝置
TWI569264B (zh) 包含加熱帶之磁性隨機存取記憶體
JP2010522978A (ja) 磁気トンネル接合を備えた磁気メモリ
JP2011507243A5 (zh)
US9818931B2 (en) Method and system for providing magnetic junctions using thermally assisted spin transfer torque switching
EP2942780A1 (en) Multi-bit MRAM cell and method for writing and reading to such MRAM cell