CN103890844A - 包含多比特单元的磁性随机存取存储器装置 - Google Patents

包含多比特单元的磁性随机存取存储器装置 Download PDF

Info

Publication number
CN103890844A
CN103890844A CN201280039205.XA CN201280039205A CN103890844A CN 103890844 A CN103890844 A CN 103890844A CN 201280039205 A CN201280039205 A CN 201280039205A CN 103890844 A CN103890844 A CN 103890844A
Authority
CN
China
Prior art keywords
magnetization
magnetic field
mram cell
magnetic
respect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280039205.XA
Other languages
English (en)
Inventor
M·埃尔巴拉吉
N·伯格
L·罗姆巴德
L·普利杰比努
R·阿尔维斯弗雷拉科斯塔埃索萨
G·普里纳特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Crocus Technology Inc
Original Assignee
Crocus Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crocus Technology Inc filed Critical Crocus Technology Inc
Publication of CN103890844A publication Critical patent/CN103890844A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种磁性随机存取存储(“MRAM”)单元，包括：(1)具有第一磁化方向和磁各向异性轴的第一磁性层；(2)具有第二磁化方向的第二磁性层；及(3)置于第一磁性层和第二磁性层之间的间隔层。MRAM单元还包含磁耦合至MRAM单元并配置为沿着磁场轴感生写入磁场的场力线，且磁各向异性轴相对于磁场轴倾斜。在写入操作过程中，第一磁化方向在m个方向之间可切换以存储对应于m个逻辑状态之一的数据，其中m＞2，m个方向中的至少一个方向相对于磁各向异性轴对准，且m个方向中的至少另一个方向相对磁场轴对准。

Description

包含多比特单元的磁性随机存取存储器装置
技术领域
本发明大体上涉及磁性随机存取存储器(“MRAM”)装置。更具体地，本发明涉及包括多比特单元的MRAM装置。
背景技术
鉴于发现磁隧道结在环境温度下具有强磁阻，MRAM装置已成为越来越受关注的对象。MRAM装置提供很多益处，诸如更快的写入和读取速度、非易失性、对电离辐射的不敏感性。因此，MRAM装置日益取代基于电容器电荷状态的存储器装置，诸如动态随机存取存储器装置和闪存装置。
在常规的实施方式中，MRAM设备包括MRAM单元阵列，每个MRAM单元被实施为单比特单元以存储二进制数据值。具体而言，每个MRAM单元包括由薄绝缘层隔开的一对铁磁性层所形成的磁隧道结。一个铁磁性层，即所谓的参考层，由具有固定方向的磁化表征，另一个铁磁层，即所谓的存储层，由具有在例如通过施加磁场等写入装置时发生变化的方向的磁化来表征。当参考层和存储层的各个磁化反向平行时，磁隧道结的阻抗为高，即具有对应于高逻辑状态“1”的阻抗值Rmax。另一方面，当各个磁化平行时，磁隧道结的阻抗为低，即具有对应于低逻辑状态“0”的阻抗值Rmin。通过比较MRAM单元的电阻值和参考电阻值Rref来读取MRAM单元的逻辑状态，参考电阻值Rref表示在高逻辑状态“1”的电阻值和低逻辑状态“0”的电阻值之间的中间电阻值。
尽管常规的MRAM装置提供多种益处，但期望将存储密度增大到超过由单个比特单元阵列提供的存储密度。具体而言，期望增大存储密度，同时平衡与功率消耗和制造成本相关的其他考量。
依照此背景，需要开发本文所描述的MRAM装置和相关方法。
发明内容
本发明的一个方面涉及一种存储器装置。在一个实施例中，存储器装置包括至少一个MRAM单元，MRAM单元包括：(1)具有第一磁化方向和磁各向异性轴的第一磁性层；(2)具有第二磁化方向的第二磁性层；及(3)置于第一磁性层和第二磁性层之间的间隔层。MRAM单元还包含磁耦合至MRAM单元并被配置得沿着磁场轴感生写入磁场的场力线，且磁各向异性轴相对于磁场轴倾斜。在写入操作过程中，第一磁化方向在m个方向之间可切换以存储对应于m个逻辑状态之一的数据，其中m＞2，m个方向中的至少一个方向相对于磁各向异性轴对准，且m方向中的至少另一个方向相对磁场轴对准。
本发明的另一个方面涉及一种操作存储器装置的方法。在一个实施方式中，该方法包括：(1)提供具有存储磁化方向和磁各向异性轴的MRAM单元，其中存储磁化方向相对于阈值温度被钉扎；(2)在写入操作过程中，将MRAM单元加热至临界温度以上，以使得在将MRAM单元冷却至临界温度以下之前存储磁化方向暂时被去钉扎；及(3)在写入操作过程中并且存储磁化方向保持去钉扎时，(a)沿着磁场轴感生写入磁场，以使得存储磁化方向相对于磁场轴对准；及(b)去活(deactivate)写入磁场，以使得存储磁化方向相对于磁各向异性轴对准，其中磁各向异性轴相对于磁场轴以角度θ倾斜，其中0°＜θ＜90°。
本发明的其他方面和实施例是可以预期的。上文的概述和下文的详细说明并非意在将本发明限制于任一特定实施例，而仅仅意在阐述本发明的某些实施例。
附图说明
为了更好地理解本发明某些实施例的本质和目的，应结合所随附图参考下文详细说明。在附图中，相同的参考符号表示相同特征，除非上下文中以其他方式明确规定。
图1图示说明了根据本发明实施例实现的MRAM装置。
图2图示说明了包括在根据本发明实施例的图1中的MRAM装置中的MRAM单元。
图3A和图3B是根据本发明实施例的磁隧道结的两个实现方式的剖视图。
图4A至图4D图示说明了根据本发明实施例的图3A中的实现方式的写入操作的顺序。
图5图示说明了根据本发明实施例的对应于图3A和图3B的写入编码方案的电阻值的标度。
图6图示说明了根据本发明另一个实施例实现的MRAM装置。
具体实施方式
下列定义适用于关于本发明某些实施例描述的某些方面。这些定义同样可扩展至本文中。
除非上下文以其他方式明确规定，否则如本文中所使用的单数术语“一”(“a”、“an”)和“该”(“the”)包含复数指代。因此，举例来说，除非上下文以其他方式明确规定，对一对象的引用可包含对多个对象的引用。
如本文所使用，术语“组”指的是一个或多个对象的集合。因此，举例来说，对象组可包单个对象或者多个对象。也可将组的对象称为组的组员。组的对象可以是相同的或者不同。在某些情况中，组的对象可以共用一个或多个公共的特征。
如本文中所使用，术语“实质上”(substantially、substantial)是指相当大程度或者范围。当与事件或者环境结合使用时，该术语指的是其中事件或者环境精确发生的场合以及其中事件或者环境极为近似发生的场合，诸如解释本文描述实施例的典型制造公差或者可变性。
如本文所使用，术语“相邻”指的是靠近或者邻接。相邻客体可彼此间隔开或者可彼此实际或者直接接触。在某些情况下，相邻客体可彼此耦合或者可彼此一体形成。
如本文所使用，术语“耦合”(couple、coupled、coupling)指的是可操作连接或者链接。耦合的客体可彼此直接连接或者可彼此间接连接，诸如通过另一组客体。
如本文所使用，术语“长宽比”是指客体的最长尺寸或者宽度与该客体的剩余尺寸或者宽度的比值，其中剩余尺寸相对于最长尺寸正交。举例来说，椭圆的长宽比指的是椭圆的长轴和短轴的比值。
如本文所使用，术语“主族元素”指的是IA族(或者1族)、IIA族(或者2族)、IIIA族(或者13族)、IVA族(或者14)族、VA族(或者15族)、VIA族(或者16族)、VIIA族(或者17族)和VIII族(或者18族)中的任一种化学元素。主族元素有时也被称为s区元素或者p区元素。
如本文所使用，术语“过渡金属”是指IVB族(或者4族)、VB族(或者5族)、VIB族(或者6族)、VIIB族(或者7族)、VIIIB族(或者8、9和10族)、IB族(或者11族)和IIB族(12族)中饿任一种化学元素。过渡金属有时也被称为作d区元素。
如本文所使用，术语“稀土元素”是指钪(Sc)、钇(Y)、镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)和镥(Lu)中任一个。
MRAM装置
首先关注图1，其是根据本发明实施例而实现的存储装置的透视图。在所示实施例中，存储装置是包含一组MRAM单元102a、102b、102c和102d的MRAM装置100。MRAM单元102a、102b、102c和102d中的每一个包括磁隧道结和选择晶体管，诸如包含在MRAM单元102a内的磁隧道结104和选择晶体管106。参照附图1，虽然MRAM元102a、102b、102c和102d沿着正方形或者矩形阵列的实质上正交方向按行和列被布置，但是可预期其他二维及三维阵列。另外，虽然附图1图示说明了四个MRAM单元102a、102b、102c和102d，但是预期MRAM装置100可包含更多或者更少的MRAM单元。
在图示说明的实施例中，MRAM单元102a、102b、102c和102d中的每一个可被实施为存储对应于三个或者三个以上的逻辑状态中任一的数据。换言之，MRAM单元102a、102b、102c和102d中的每一个是存储多比特数据值的多比特单元。相对于具有单比特或者二进制单元的实施方式，这种多比特单元的实施方式增大了MRAM装置100的存储密度。在下文中进一步解释，MRAM单元102、102b、102c和102d中的每一个均由磁各向异性表征，磁各向异性根据磁各向异性轴赋予磁化方向优选组。通过利用(leveraging)MRAM单元102a、102b、102c和102d的磁各向异性，可在每个MRAM单元编码三个或三个以上的逻辑状态，同时平衡与功率消耗和制造成本相关的因素。还可预期MRAM单元102a、102b、102c和102d中的某些可被实施为多比特单元，而MRAM单元102a、102b、102c和102d其他一些可被实施为单比特单元。
参考附图1，MRAM装置100包括一组迹线或者带状导体以提供写入和读取功能。具体地，一组场力线110a和110b相对彼此以实质上彼此平行的方式延伸跨越MRAM单元102a、102b、102c和102d的阵列，其中场力线110a沿着阵列的一列磁耦合至MRAM单元102a和102c，场力线110b沿着阵列的另一列磁耦合至MRAM单元102b和102d。在写入操作过程中，穿过场力线110a和110b施加电流感生可使MRAM单元102a、102b、102c和102d的一组磁化变化的磁场，一组磁化即各个MRAM单元102a、102b、102c和102d的存储磁化。在图示说明的实施例中，场力线110a和110b沿场力线轴(即y轴)延伸，且穿过场力线110a和110b施加电流感生沿着实质上相对于场力线轴正交的磁场轴(即x轴)定向的磁场。如下文进一步解释，每一个MRAM单元102a、102b、102c和102d的磁各向异性轴相对于磁场轴旋转或者倾斜，以使得可使用由单个场力线110a或者110b感生的不超过一对的磁场方向在每个MRAM单元编码三个或者三个以上逻辑状态。相对于在每个MRAM单元使用多个场力线的实施方式，用在每个MRAM单元编码三个或者三个以上逻辑状态的单个场力线110a或者110b的实施方式减少在写入操作过程中的功率消耗、节约宝贵的芯片面积并且降低了制造成本。
MRAM装置100还包括一组位线108a和108b，该组位线相对彼此以实质上平行的方式且相对场力线110a和110b以实质上正交的方式延伸跨越MRAM单元阵列。具体地，位线108a沿着阵列的一个行电耦合至MRAM单元102a和102b，位线108b沿着阵列的另一个行电耦合至MRAM单元102c和102d。在图示说明的实施例中，MRAM单元102a、102b、102c和102d被实施为用于热辅助切换(Thermally Assisted Switching，TAS)，并且在写入操作过程中，穿过位线108a和108b和穿过MRAM单元102a、102b、102c和102d的施加电流产生使得MRAM单元102a、102b、102c和102d的存储磁化被改变的加热。在读取操作过程中，通过位线108a和110b及通过MRAM单元102a、102b、102c和102d施加电流使得可以确定电阻值，电阻值指示存储磁化和MRAM单元102a、102b、102c和102d的另一组磁化(即各个MRAM单元102a、102b、102c和102d的参考磁化)之间的对准度。
仍然参考附图1，MRAM装置100还包括一组控制线112a和112b，控制线112a和112b穿过MRAM单元的选择晶体管电耦合至MRAM单元102a、102b、102c和102d。具体地，控制线112a沿着阵列的一列电耦合至MRAM单元102a和102c的选择晶体管，控制线112b沿着阵列的另一列电耦合至MRAM单元102b和102d的选择晶体管。在写入和读取操作过程中，控制线112a和112b在闭锁模式(OFF)和饱和模式(ON)之间切换选择晶体管。场力线110a和110b、位线108a和108b、和控制线112a或者112b的协调操作使得可以在写入和读取操作过程中有选择地寻址MRAM单元102a、102b、102c和102d的特定子集。例如，当MRAM单元102a将被写入时，场力线110a和位线108a可被激活，且控制线112a也可被激活以将选择晶体管106切换至饱和模式，从而在MRAM单元102a附近感生磁场且使得电流可以流动穿过MRAM单元102a。以此方式，设置在场力线110a、位线108a和控制线112a的交接点处的MRAM单元102a可被单独寻址。
场力线110a和110b、位线108a和108b和控制线112a或者112b的其他实施方案是可预期的。具体而言，其迹线的定向和数目可不同于图1中图示说明的方向和数目。举例来说，场力线110a和110b组合成磁耦合至位于不同列中的MRAM单元102a和102c和MRAM单元102b和102d并由这些MRAM单元共享的公用场力线。作为另一个例子，在写入操作过程中，穿过位线108a和108b施加电流可被用于感生磁场，以改变MRAM单元102a、102b、102c和102d的存储磁化。换言之，位线108a和108b还可用作一组场力线，使得可省略场力线110a和110b。上述双重功能位线／场力线的实施方式进一步节约了宝贵的芯片面积并且进一步降低了制造成本。同样，由于上述双重功能位线／场力线相对于MRAM单元102a、102b、102c和102d的紧密间隔，因此可以改善所感生磁场的切换效率，从而允许低强度磁场且降低功率消耗。作为另一个的例子且如下文参考图6所阐释，场力线110a和110b可设置于位线108a和108b上方，而不是像图1中所图示说明的那样位于位线108a和108b下方。
接下来关注图2，图2是包含在图1中的根据本发明实施例的MRAM装置中的MRAM单元102a的放大图。MRAM单元102a包括磁隧道结104，磁隧道结104包括与存储层200和参考层202对应的一对磁性层。磁隧道结104还包括布置在存储层200和参考层202之间的间隔层204。如图2所示，位线108a在存储层200的一侧电耦合至磁隧道结104并且实质上正交于场力线110a，场力线110a布置于磁隧道结104下方并且在参考层202的一侧磁耦合至磁隧道结104。MRAM单元102a还包括选择晶体管106，其穿过条带206在参考层202的侧面上电耦合至磁隧道结104。MRAM单元102a的其他实施方式是可预料的。举例来说，存储层200和参考层202在磁隧道结104中的相对定位可以颠倒，其中参考层202布置于存储层200上方。
存储层200和参考层202中的每一个都包含磁性材料或者由磁性材料形成，具体地，铁磁类型的磁性材料。铁磁材料由具有特定矫顽力的实质上平面磁化来表征，矫顽力表示在一个方向上将磁化驱动至饱和之后使磁化反向的磁场的量值。在图示说明的实施例中，至少存储层200包含具有磁各向异性的铁磁材料，磁各向异性可由形状各向异性、固有各向异性或者两者获得。通常，存储层200和参考层202可以包含相同的铁磁材料或者不同的铁磁材料。适当的铁磁材料包括过渡金属、稀土元素以及它们的具有或者不具有主族元素的合金。举例来说，合适的铁磁材料包含铁(“Fe”)、钴(“Co”)、镍(“Ni”)以及其合金，诸如坡莫合金(或者Ni80Fe20)；基于Ni、Fe、硼(“B”)的合金；C090Fe10；以及基于Co、Fe和B的合金。在有些情况下，基于Ni和Fe(和可选的B)的合金可比基于Co和Fe(和可选的B)的合金具有更小的矫顽力。存储层200和参考层202的每一个的厚度可在纳米(“nm”)范围，诸如从大约1nm到大约20nm或者从大约1nm到大约10nm。存储层200和参考层202的其他实施方案是可以预料的。举例来说，存储层200和参考层202的一个或者两者可以类似于所谓的合成反铁磁性层的方式的方式包含多个子层。
在图示说明的实施例中，MRAM单元102a被实施为存储多比特数据值的多比特单元。按照MRAM单元102a的多比特实施方式，存储层200具有在对应于m个逻辑状态的m个方向之间可切换的存储磁化方向，其中m＞2。
间隔层204充当遂穿屏障，并包括绝缘材料或者由绝缘材料形成。合适的绝缘材料包含氧化物，比如氧化铝(例如，Al2O3)和氧化镁(例如，MgO)。间隔层204的厚度可在纳米范围内，诸如从大约1nm到大约10nm。
参考附图2，磁隧道结104还包含邻近存储层200布置并由临界温度TBS表征的钉扎层208，以及邻近参考层202布置并由阈值温度TBR表征的另一个钉扎层210，其中TBR＞TBS。阈值温度TBS和TBR的每一个可对应于闭锁温度、尼耳温度或者另一个阈值温度。通过交换偏置，当钉扎层208内部或者附近的温度在临界温度TBS以下时，钉扎层208沿着m个方向中的一个特定方向使存储磁化稳定。当温度在临界温度TBS以上时，钉扎层208对存储磁化进行去钉扎或者去耦合，藉此允许存储磁化被转换至m个方向中的另一个方向。同样，透过交换偏置，钉扎层210在临界温度TBR以下使得参考磁化沿着实质上固定方向稳定。
钉扎层208和210中的每一个均包含磁性材料或者由磁性材料形成，具体地，反铁磁类型的磁性材料。合适的反铁磁材料包含过渡金属和及其合金，包括：基于锰(“Mn”)的合金，诸如基于铱(“Ir”)和Mn的合金(例如，IrMn)；基于Fe和Mn的合金(例如FeMn)；基于铂(“Pt”)和Mn的合金(例如，PtMn)；以及基于Ni和Mn的合金(例如，NiMn)。举例来说，在临界温度TBS介于约120℃至约220℃或者约150℃至约200℃的范围内的情形下，钉扎层208可由基于Ir和Mn(或者基于Fe和Mn)的合金形成，在临界温度TBR介于约300℃至约350℃的范围内的情形下，钉扎层210可由基于Pt和Mn(或者基于Ni和Mn)的合金形成。
在MRAM单元102a的TAS类型写入操作过程中，通过经由位线108a施加穿过磁隧道结104的加热电流加热磁隧道结104，其中选择晶体管106处于饱和模式。磁隧道结104被加热到临界温度TBS(但是在TBR以下)以上，以使得存储磁化方向被去钉扎。同时或者在短时间延迟之后，场力线110a被激活以感生写入磁场从而将存储磁化方向从m方向中的一个初始方向切换至m方向中的另一个方向。具体地说，穿过场力线110a施加写入电流以感生写入磁场，以相应地切换存储磁化方向。
参考图3A和图3B可进一步理解MRAM单元102a的写入操作，图3A和图3B是根据本发明实施例的磁隧道结104在沿着一个平面(此处，x-y平面)投影时的两个实施方式的剖面图，存储磁化方向在该平面中可切换。具体地说，图3A图示说明了磁隧道结104(沿着x-y平面投影时)的旋转非对称的实施方式，其中存储层200具有由形状各向异性得到的磁各向异性轴300，而图3B图示说明了磁隧道结104(沿着x-y平面投影时)的旋转对称实施方式，其中存储层200具有由固有各向异性得到的磁各向异性轴302。存储层200的其他实施方式是可以预料的，诸如具有多个各向异性轴的实施方案。
首先参考图3A，存储层200的横截面形状实质上是椭圆形，其中磁各向异性轴300(或者易磁化轴)对应于存储层200的最长尺寸轴(或者长轴)且沿着易磁化轴磁赋予一对在能量上有利的方向，并且其中难磁化轴对应于存储层200的最短尺寸轴(或者短轴)且沿着难磁化轴赋予一对在能量上不利的方向。可以在制造过程中经由合适的图案化技术(诸如，光刻法)来获得存储层200的椭圆形形状。对于存储层200而言，其他的横截面形状是可预期的，包含其他拉长的形状，诸如实质上矩形形状以及具有长宽比大于1，例如至少约1.1、至少约1.5、或者至少约2的其他形状。
在图3B的情形下，存储层200的横截面形状实质上是圆形的，其中磁各向异性轴302(或者易磁化轴)由固有各向异性得到并且沿着易磁化轴方向赋予一对在能量上有利的方向。可经由固有材料特性获得存储层200的固有各向异性，例如磁晶各向异性，其中晶体的原子结构或者定向赋予磁化的方向依赖性；在存在磁场的情形下制造诸如退火过程中引入的各向异性；或者材料特性和制造条件的组合所获得的各向异性。
参考图3A和图3B，场力线110a沿着场力线轴304(此处，y轴)延伸，经由场力线110a施加电流感生沿着磁场轴306(此处，x轴)定向的磁场。如图3A和3B图示说明，磁性各向异性轴300或者302相对于磁场轴306以角度θ倾斜，且相对于场力线轴304以角度(90°-θ)倾斜，其中0°＜θ＜90°，诸如10°≤θ≤80°、20°≤θ≤70°、30°≤θ≤60°、35°≤θ≤55°或者θ≈45°。通过实现上述倾斜，可根据m个不同方向编码m个逻辑状态，其中m个方向中的至少一个沿着磁性各向异性轴300和302对准，且其中m个方向中的至少另一个沿着磁场轴306对准。
对于特定实施方式，m表示为m＝2n，其中n≥2。此处，MRAM单元102a是存储n位数据值的n位单元。在m＝4且n＝2的情形中，图3A和图3B中图示说明了将四个逻辑状态指派给四个不同的方向的一种可行的写入编码方案。具体地说，逻辑状态“00”被指派给沿着磁场轴306的“负”方向，逻辑状态“01”被指派给沿着磁各向异性轴300或者302的“负”方向，逻辑状态“10”被指派给沿着磁各向异性轴300或者302“正”方向，并且逻辑状态“11”指派给沿着磁场轴306“正”方向。应当理解，其他的写入编码方案是可预料的。举例来说，可置换m个逻辑状态和m个方向之间的指派，以使得逻辑状态“00”被指派给沿着磁场轴306的“正”方向，逻辑状态“01”被指派给沿着磁各向异性轴300或者302的“正”方向等等。作为另一个例子，可省略m个逻辑状态中的某些逻辑状态和m个不同方向中的某些不同方向。
图4A至图4D图示说明了根据本发明实施例的图3A中的椭圆形实施方案的写入操作的顺序。此处，Hx表示写入磁场沿着x-y平面投影的x分量。应理解，对于图3B的圆形实施方式可执行类似写入操作顺序。
参考图4A和图4B，(在图1和图2中图示说明的)位线108a施加将磁隧道结104加热超过临界温度TBS的加热电流，使得存储磁化方向被暂时去钉扎。此外，场力线110a施加感生沿着磁场轴306在“负”方向定向的写入磁场Hx的写入电流。一旦根据写入磁场Hx切换存储磁化方向，(在图1和图2中图示说明的)选择晶体管106被切换到闭锁模式以禁止电流流经磁隧道结104，从而将磁隧道结104冷却至临界温度TBS以下。在附图4A的情形中，在冷却磁隧道结104过程中维持写入磁场Hx，并且一旦磁隧道结104冷却至临界温度以下就去活写入磁场Hx。以此方式，沿着磁场轴306在“负”方向上切换和保留存储磁化方向。在附图4B的情形中，在将磁隧道结104被冷却至临界温度TBS之前且存储磁化方向保持去钉扎时去活写入磁场Hx。一旦磁隧道结104已冷却至临界温度TBS以下，由于磁各向异性，存储磁化方向朝向磁各向异性轴300旋转并保持在该定向上。以此方式，沿着磁各向异性轴300在“负”方向上切换和保持存储磁化方向。
接下来参考附图4C和附图4D，(在图1和图2中图示说明的)位线108a施加将磁隧道结104加热到临界温度TBS以上的加热电流，使得存储磁化方向暂时被去钉扎。此外，场力线110a施加感生沿着磁场轴306在“正”方向上被定向的写入磁场Hx的写入电流。一旦根据写入磁场Hx切换存储磁化方向，(在图1和图2中图示说明的)选择晶体管106被切换到闭锁模式以禁止电流流经磁隧道结104，从而将磁隧道结104冷却至临界温度TBS以下。在图4C的情形中，在冷却磁隧道结104过程中维持写入磁场Hx，并且一旦磁隧道结104冷却至临界温度TBS以下就去活写入磁场Hx。以此方式，沿着磁场轴306在″正″方向上切换并保留存储磁化方向。在图4D的情形中，在将磁隧道结104被冷却至临界温度TBS之前且存储磁化方向保持去钉扎时去活写入磁场Hx。一旦磁隧道结104已冷却至临界温度TBS以下，由于磁各向异性，存储磁化方向朝向磁各向异性轴300旋转且以该定向保留存储磁化方向。以此方式，沿着磁各向异性轴300在“正”方向上切换和保留存储磁化方向。
写入操作的其他实施方式是可预料的。举例而言，且参考回到图2，位线108a可以用作双重功能位线／场力线以施加写入电流将磁隧道结104加热至临界温度TBS以上，以及感生写入磁场以切换存储磁化方向。一旦根据写入磁场切换存储磁化方向，穿过位线108a的电流可被减小或者节流至足以使得可以冷却磁隧道结104同时在上述冷却过程中维持写入磁场。以此方式，可沿着磁场轴切换和保留存储磁化方向。可选地，可在冷却过程中禁止电流穿过位线108a以去活写入磁场，使得存储磁化方向朝着磁各向异性轴旋转。以此方式，可沿着磁各向异性轴切换和保留存储磁化方向。
在图2的MRAM单元102a的读取操作过程中，通过经由位线108a施加穿过磁隧道结104的读取电流，来确定存储磁化方向和参考磁化方向之间的对准度，其中选择晶体管处于饱和模式。当施加读取电流时测量所产生的跨磁隧道结104的电压，产生磁隧道结104针对特定对准度的电阻值。可选地，通过跨磁隧道结104施加电压并测量所得电流来确定电阻值。当存储层200和参考层202的各个磁化反向平行时，磁隧道结104的电阻值通常对应于最大值，并且当各个磁化平行时，磁隧道结104的电阻值通常对应于最小值。当各个磁化介于反向平行和平行之间时，磁隧道结104的电阻值通常介于最大值与最小值之间。
图5图示说明了根据本发明实施例的对应于图3A和图3B的写入编码方案的电阻值的标度。此处，虽然参考磁化方向沿着磁场轴306在“负”方向上被对准，但是参考磁化方向的其他定向是可以预料的。当存储磁化方向根据逻辑状态“00”、“01”、“10”和“11”被对准时，磁隧道结104的电阻分别取R00、R01、R10和R11的值，其中R00＜R01＜R10＜R11。MRAM单元102a的逻辑状态通过比较其电阻值与一组参考电阻值Rref(1)、Rref(2)和Rref(3)而被读取，其中Rref(1)表示逻辑状态“00”和“01”的电阻值之间的中间电阻值，逻辑状态的Rref(2)表示“01”和“10”的电阻值之间的中间电阻值，并且Rref(3)表示逻辑状态“10”和“11”的电阻值之间的中间电阻值。结合使用合适的控制器和例如采样／保持电路来执行对电阻值的处理。
图6图示说明了根据本发明另一个实施例而实现的MRAM装置600。MRAM装置600的某些方面以与参考图1至图5说明的MRAM装置100类似的方式被实现，且下文对此不再重复。参考图6，MRAM装置600包括电耦合至磁隧道结104并被专用于在写入过程中施加加热电流和在读取过程中施加读取电流的位线108a。除位线108a之外，MRAM装置600还包含布置在位线108a上方并且相对于位线108a实质上平行的场力线602。在写入操作过程中，通过场力线602施加写入电流以感生写入磁场而相应地切换存储磁化方向。场力线602和位线108a的定向可不同于附图6中图示说明的定向，诸如以实质上正交定向。
虽然已经参考本发明的具体实施例描述了本发明，但是本领域技术人员应能理解，在不背离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变且可替换等效物。此外，可进行诸多改进以使特定情形、材料、物质组合、方法或者处理适应于本发明的目的、精神和范围。所有这些改进意欲位于所附权利要求的范围内。特别地，虽然已经参考以特定顺序执行的特定操作来描述本文公开的方法，但是应当理解，在不背离本发明教导的情况下可将这些操作组合、细分或者重新排序以形成等效方法。因此，除非本文具体指示，否则这些操作的顺序和分组不是对本发明的限制。

Claims (20)

1.一种存储装置，包括：
至少一个磁性随机存取存储器(MRAM)单元，包括：
具有第一磁化方向和磁各向异性轴的第一磁性层；
具有第二磁化方向的第二磁性层；以及
布置在所述第一磁性层和所述第二磁性层之间的间隔层；以及
磁耦合至所述MRAM单元并构造为沿着磁场轴感生写入磁场的场力线，
其中所述磁各向异性轴相对于所述磁场轴倾斜，并且
其中，在写入操作过程中，所述第一磁化方向在m个方向之间可切换，以存储对应于m个逻辑状态之一的数据，其中m＞2，所述m个方向中的至少一个方向相对于所述磁各向异性轴对准，且所述m个方向中的至少另一个方向相对所述磁场轴对准。
2.根据权利要求1所述的存储装置，其中，m＝4。
3.根据权利要求2所述的存储装置，其中，所述MRAM单元是2比特单元。
4.根据权利要求1所述的存储装置，其中，所述磁各向异性轴相对于所述磁场轴以角度θ倾斜，其中0°＜θ＜90°。
5.根据权利要求4所述的存储装置，其中，35°＜θ＜55°。
6.根据权利要求4所述的存储装置，其中，所述场力线沿着场力线轴延伸，且所述磁各向异性轴相对于所述场力线轴以角度(90°-θ)倾斜。
7.根据权利要求1所述的存储装置，其中，所述第一磁性层的横截面形状具有大于1的长宽比。
8.根据权利要求7所述的存储装置，其中，所述横截面形状具有最长尺寸轴，且所述磁各向异性轴对应于所述最长尺寸轴。
9.根据权利要求1所述的存储装置，其中，所述MRAM单元还包含邻近所述第一磁性层的钉扎层，且所述钉扎层被配置为使所述第一磁化方向相对于阈值温度稳定。
10.根据权利要求9所述的存储装置，还包含电耦合至所述MRAM单元的位线，其中，在写入操作过程中，位线被配置为施加加热电流，以将所述MRAM单元加热至所述阈值温度以上，使得在将所述MRAM单元冷却至所述阈值温度以下之前第一磁化方向暂时被去钉扎。
11.根据权利要求10所述的存储装置，其中，在将所述MRAM单元冷却至所述阈值温度以下之前，所述场力线被配置为维持所述写入磁场，使得所述第一磁化方向相对于所述磁场轴对准。
12.根据权利要求10所述的存储装置，其中，在将所述MRAM单元冷却至所述阈值温度以下之前，所述场力线被配置为感生所述写入磁场，使得所述第一磁化方向相对于所述磁场轴对准，并且然后，所述场力线被去活，使得第一磁化方向相对于所述磁各向异性轴对准。
13.根据权利要求10所述的存储装置，其中，在读取操作过程中，所述位线被配置为施加读取电流，以确定所述MRAM单元的电阻，且所述电阻表示所述第一磁化方向和所述第二磁化方向之间的对准度。
14.根据权利要求9所述的存储装置，其中，所述场力线电耦合至所述MRAM单元，而且，在写入操作过程中，所述场力线被配置为施加写入电流，以感生所述写入磁场并将所述MRAM单元加热至所述阈值温度以上，使得在将所述MRAM单元冷却至所述阈值温度以下之前所述第一磁化方向暂时被去钉扎。
15.根据权利要求14所述的存储装置，其中，在将所述MRAM单元冷却至所述阈值温度以下之前，所述场力线被配置为维持所述写入磁场，使得所述第一磁化方向相对于所述磁场轴对准。
16.根据权利要求14所述的存储装置，其中，在将所述MRAM单元冷却至所述阈值温度以下之前，所述场力线被配置为感生所述写入磁场，使得所述第一磁化方向相对于所述磁场轴对准，并且然后，所述场力线被去活，使得所述第一磁化方向相对于所述磁各向异性轴对准。
17.根据权利要求14所述的存储装置，其中，在读取操作过程中，所述场力线被配置为施加读取电流，以确定所述MRAM单元的电阻，且所述电阻表示所述第一磁化方向和所述第二磁化方向之间的对准度。
18.一种操作存储装置的方法，包括：
提供具有存储磁化方向和磁各向异性轴的磁性随机存取存储(MRAM)单元，其中所述存储磁化方向相对于阈值温度被钉扎；
在第一写入操作过程中，将所述MRAM单元加热至所述阈值温度以上，使得在将所述MRAM单元冷却至所述阈值温度以下之前使所述存储磁化方向暂时被去钉扎；以及
在所述第一写入操作过程中并且所述存储磁化方向保持去钉扎时，
沿着磁场轴感生第一写入磁场，使得所述存储磁化方向相对于所述磁场轴对准；及
去活所述第一写入磁场，使得所述存储磁化方向相对于所述磁各向异性轴对准，其中所述磁各向异性轴相对于所述磁场轴以角度θ倾斜，其中0°＜θ＜90°。
19.根据权利要求18所述的方法，其中35°＜θ＜55°。
20.根据权利要求18所述的方法，还包括：
在第二写入操作过程中，将所述MRAM单元加热至所述阈值温度以上，使得在将所述MRAM单元冷却至所述阈值温度以下之前所述存储磁化方向暂时被去钉扎；以及
在所述第二写入操作过程中，沿着所述磁场轴感生第二写入磁场，使得所述存储磁化方向相对于所述磁场轴对准，其中在将所述MRAM单元冷却至所述阈值温度以下之前维持所述第二写入磁场。
CN201280039205.XA 2011-06-10 2012-06-08 包含多比特单元的磁性随机存取存储器装置 Pending CN103890844A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/158,312 US8576615B2 (en) 2011-06-10 2011-06-10 Magnetic random access memory devices including multi-bit cells
US13/158,312 2011-06-10
PCT/US2012/041556 WO2012170819A1 (en) 2011-06-10 2012-06-08 Magnetic random access memory devices including multi-bit cells

Publications (1)

Publication Number Publication Date
CN103890844A true CN103890844A (zh) 2014-06-25

Family

ID=47293088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280039205.XA Pending CN103890844A (zh) 2011-06-10 2012-06-08 包含多比特单元的磁性随机存取存储器装置

Country Status (5)

Country Link
US (1) US8576615B2 (zh)
EP (1) EP2718929A4 (zh)
CN (1) CN103890844A (zh)
TW (1) TW201303866A (zh)
WO (1) WO2012170819A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467234B2 (en) 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells
US20140124880A1 (en) * 2012-11-06 2014-05-08 International Business Machines Corporation Magnetoresistive random access memory
EP2905783B1 (en) * 2014-02-06 2018-09-19 Crocus Technology S.A. Method for writing to a multibit TAS-MRAM device configured for self-referenced read operation with improved reproducibly
US9406870B2 (en) 2014-04-09 2016-08-02 International Business Machines Corporation Multibit self-reference thermally assisted MRAM
US9702944B2 (en) 2014-07-17 2017-07-11 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using arrays of magnetic sensing elements
EP3040735A1 (en) 2014-07-17 2016-07-06 Crocus Technology Inc. Apparatus, system, and method for sensing communication signals with magnetic field sensing elements
US9720057B2 (en) 2014-07-17 2017-08-01 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using subarrays of magnetic field sensing elements for high voltage applications
US9766305B2 (en) 2014-07-17 2017-09-19 Crocus Technology Inc. Apparatus and method for layout of magnetic field sensing elements in sensors
EP3040998A1 (en) 2014-07-17 2016-07-06 Crocus Technology Inc. Apparatus and method for sensing a magnetic field using subarrays of magnetic field sensing elements
CN109219849B (zh) 2016-06-28 2023-05-30 英特尔公司 具有压电选择器的交叉点磁性随机存取存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497600A (zh) * 2002-10-03 2004-05-19 国际商业机器公司 用于磁性随机存取存储器的反铁磁性耦合的双层传感器
US20060154381A1 (en) * 2005-01-10 2006-07-13 International Business Machines Corporation Method and structure for generating offset fields for use in mram devices
US20070297219A1 (en) * 2006-06-23 2007-12-27 Rok Dittrich Magnetoresistive memory cell, methods of programming a magnetoresistive memory cell and methods of reading a magnetoresistive memory cell
US20080198648A1 (en) * 2007-02-16 2008-08-21 Industrial Technology Research Institute Writing method for magnetic memory cell and magnetic memory array structure
US20110002151A1 (en) * 2009-07-02 2011-01-06 Crocus Technology Sa Ultimate magnetic random access memory-based ternary cam

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917749A (en) 1997-05-23 1999-06-29 Motorola, Inc. MRAM cell requiring low switching field
US5959880A (en) 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US5982660A (en) 1998-08-27 1999-11-09 Hewlett-Packard Company Magnetic memory cell with off-axis reference layer orientation for improved response
US6545906B1 (en) 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6657889B1 (en) 2002-06-28 2003-12-02 Motorola, Inc. Memory having write current ramp rate control
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6577529B1 (en) 2002-09-03 2003-06-10 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory device
US7190611B2 (en) 2003-01-07 2007-03-13 Grandis, Inc. Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US6714442B1 (en) 2003-01-17 2004-03-30 Motorola, Inc. MRAM architecture with a grounded write bit line and electrically isolated read bit line
WO2004097809A1 (en) 2003-05-02 2004-11-11 Fujitsu Limited Magnetic recording medium, magnetic storage apparatus and method of producing magnetic recording medium
US6956764B2 (en) * 2003-08-25 2005-10-18 Freescale Semiconductor, Inc. Method of writing to a multi-state magnetic random access memory cell
US6794697B1 (en) 2003-10-01 2004-09-21 Hewlett-Packard Development Company, L.P. Asymmetric patterned magnetic memory
US7053430B2 (en) 2003-11-12 2006-05-30 Honeywell International Inc. Antiferromagnetic stabilized storage layers in GMRAM storage devices
US7502248B2 (en) 2004-05-21 2009-03-10 Samsung Electronics Co., Ltd. Multi-bit magnetic random access memory device
KR20070026880A (ko) 2004-07-13 2007-03-08 더 리젠츠 오브 더 유니버시티 오브 캘리포니아 교환 바이어스 기반의 다상태 자기 메모리와 로직 디바이스및 자기적으로 안정된 자기 기억장치
US7075818B2 (en) * 2004-08-23 2006-07-11 Maglabs, Inc. Magnetic random access memory with stacked memory layers having access lines for writing and reading
KR100590563B1 (ko) * 2004-10-27 2006-06-19 삼성전자주식회사 멀티 비트 자기 메모리 소자와 그 동작 및 제조 방법
US6937497B1 (en) 2004-11-18 2005-08-30 Maglabs, Inc. Magnetic random access memory with stacked toggle memory cells
US7173848B2 (en) * 2005-02-01 2007-02-06 Meglabs, Inc. Magnetic random access memory with memory cell stacks having more than two magnetic states
US7443639B2 (en) 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US8058696B2 (en) 2006-02-25 2011-11-15 Avalanche Technology, Inc. High capacity low cost multi-state magnetic memory
US8018011B2 (en) 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
JPWO2007099874A1 (ja) * 2006-02-27 2009-07-16 日本電気株式会社 磁気抵抗素子及び磁気ランダムアクセスメモリ
US7548452B2 (en) 2006-03-15 2009-06-16 Honeywell International Inc. MRAM read bit with askew fixed layer
KR100885184B1 (ko) 2007-01-30 2009-02-23 삼성전자주식회사 전기장 및 자기장에 의해 독립적으로 제어될 수 있는 저항특성을 갖는 메모리 장치 및 그 동작 방법
FR2914482B1 (fr) 2007-03-29 2009-05-29 Commissariat Energie Atomique Memoire magnetique a jonction tunnel magnetique
KR100862183B1 (ko) 2007-06-29 2008-10-09 고려대학교 산학협력단 강자성 물질의 도메인 구조 및 다중 상태를 이용한 자기기억 소자
US20090027948A1 (en) 2007-07-24 2009-01-29 Manfred Ruehrig Integrated Circuits, Method of Programming a Cell, Thermal Select Magnetoresistive Element, Memory Module
KR101311577B1 (ko) 2007-07-25 2013-09-26 삼성전자주식회사 가시광 통신 시스템에서 가시적인 통신 방법
KR101425958B1 (ko) 2007-09-06 2014-08-04 삼성전자주식회사 멀티-비트 데이터를 저장하는 메모리 시스템 및 그것의읽기 방법
US7706176B2 (en) 2008-01-07 2010-04-27 Qimonda Ag Integrated circuit, cell arrangement, method for manufacturing an integrated circuit and for reading a memory cell status, memory module
KR20090096294A (ko) 2008-03-07 2009-09-10 삼성전자주식회사 저항체를 이용한 멀티 레벨 비휘발성 메모리 장치
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
WO2010064476A1 (ja) 2008-12-02 2010-06-10 富士電機ホールディングス株式会社 磁気メモリー素子及び不揮発性記憶装置
EP2276034B1 (en) * 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
US8331141B2 (en) 2009-08-05 2012-12-11 Alexander Mikhailovich Shukh Multibit cell of magnetic random access memory with perpendicular magnetization
US8279662B2 (en) 2010-11-11 2012-10-02 Seagate Technology Llc Multi-bit magnetic memory with independently programmable free layer domains
US8467234B2 (en) 2011-02-08 2013-06-18 Crocus Technology Inc. Magnetic random access memory devices configured for self-referenced read operation
US8625336B2 (en) 2011-02-08 2014-01-07 Crocus Technology Inc. Memory devices with series-interconnected magnetic random access memory cells
US8488372B2 (en) 2011-06-10 2013-07-16 Crocus Technology Inc. Magnetic random access memory devices including multi-bit cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497600A (zh) * 2002-10-03 2004-05-19 国际商业机器公司 用于磁性随机存取存储器的反铁磁性耦合的双层传感器
US20060154381A1 (en) * 2005-01-10 2006-07-13 International Business Machines Corporation Method and structure for generating offset fields for use in mram devices
US20070297219A1 (en) * 2006-06-23 2007-12-27 Rok Dittrich Magnetoresistive memory cell, methods of programming a magnetoresistive memory cell and methods of reading a magnetoresistive memory cell
US20080198648A1 (en) * 2007-02-16 2008-08-21 Industrial Technology Research Institute Writing method for magnetic memory cell and magnetic memory array structure
US20110002151A1 (en) * 2009-07-02 2011-01-06 Crocus Technology Sa Ultimate magnetic random access memory-based ternary cam

Also Published As

Publication number Publication date
EP2718929A4 (en) 2014-11-26
TW201303866A (zh) 2013-01-16
EP2718929A1 (en) 2014-04-16
WO2012170819A1 (en) 2012-12-13
US8576615B2 (en) 2013-11-05
US20120314487A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
CN103890844A (zh) 包含多比特单元的磁性随机存取存储器装置
EP2232495B1 (en) Magnetic memory with a thermally assisted writing procedure
CN107689415B (zh) 垂直磁化自旋轨道磁性元件
US9837602B2 (en) Spin-orbit torque bit design for improved switching efficiency
CN102203869B (zh) 利用场感应反铁磁性或铁磁性耦合的自旋转矩转移单元结构
EP2124228B1 (en) Magnetic random access memory with an elliptical junction
US20190019943A1 (en) Novel magnetic tunnel junction device and magnetic random access memory
WO2016105665A1 (en) Ultrathin perpendicular pinned layer structure for magnetic tunneling junction devices
CA2703696A1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
EP2718927B1 (en) Magnetic random access memory devices including multi-bit cells
KR20070027520A (ko) 마그네틱 메모리 및 그 기록하는 방법
EP2673779B1 (en) Magnetic random access memory devices configured for self-referenced read operation
JP2005503670A (ja) 書き込み禁止が選択可能な磁気メモリ及びその書き込み方法
US8503225B2 (en) Multibit cell with synthetic storage layer
EP2942780A1 (en) Multi-bit MRAM cell and method for writing and reading to such MRAM cell
US7826259B2 (en) Staggered STRAM cell
US10191719B2 (en) MRAM-based programmable magnetic device for generating random numbers
US8519495B2 (en) Single line MRAM
WO2003032336A1 (en) Magnetic elements with magnetic flux closure, production method and memory application
US8848432B2 (en) Magnetoresistive elements and memory devices including the same
CN106463169B (zh) 具有合成反铁磁存储层的自引用多位mram单元
EP2665104A1 (en) Magnetoresistive elements and memory devices including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140625