TW201301292A - 伺服器的記憶體測試系統及方法 - Google Patents

伺服器的記憶體測試系統及方法 Download PDF

Info

Publication number
TW201301292A
TW201301292A TW100122770A TW100122770A TW201301292A TW 201301292 A TW201301292 A TW 201301292A TW 100122770 A TW100122770 A TW 100122770A TW 100122770 A TW100122770 A TW 100122770A TW 201301292 A TW201301292 A TW 201301292A
Authority
TW
Taiwan
Prior art keywords
memory
voltage
data
sstl
server
Prior art date
Application number
TW100122770A
Other languages
English (en)
Inventor
Jie-Jun Tan
Yu-Long Lin
Hua Dong
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Publication of TW201301292A publication Critical patent/TW201301292A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一種伺服器的記憶體測試系統包括：電壓調整模組，用於將該記憶體的SSTL電壓在該記憶體標準工作電壓V的基礎上拉高一預定值△V，使該SSTL電壓的值為V+△V，或將該SSTL電壓在所述標準工作電壓V的基礎上拉低所述預定值△V，使該SSTL電壓的值為V-△V；資料讀寫模組，用於向記憶體中寫入一段預設的資料，然後再從該記憶體中讀出該寫入的資料，以對該記憶體進行資料讀寫操作；及檢測分析模組，用於讀取記憶體的ECC暫存器中的計數值，並根據該計數值判斷記憶體進行資料處理的穩定性是否良好。

Description

伺服器的記憶體測試系統及方法
本發明涉及涉及伺服器的測試，尤其涉及一種伺服器的記憶體測試系統及方法。
在基於伺服器的儲存系統中，記憶體起著舉足輕重的作用，其性能的優劣直接反映到儲存系統的資料處理能力以及穩定性。記憶體在資料處理過程中若出現資料錯誤可能會導致整個儲存系統的重啟甚至崩潰。因此，現在的伺服器大多使用具有錯誤檢查和糾正（Error Checking and Correcting，ECC）功能的記憶體。目前，在對伺服器的記憶體進行測試時，都是基於記憶體的標準工作電壓進行測試。在伺服器的實際運行環境中，經常會出現電路板中的電子元器件發生短路的情形。一旦某個元件出現了短路，會導致記憶體工作電壓的波動，這種電壓波動往往會對記憶體的性能以及穩定產生非常大的影響。因此，上述伺服器的記憶體測試方法不能對內存在正常運行環境下進行資料處理的穩定性作出有效的判斷。
鑒於以上內容，有必要提供一種伺服器的記憶體測試系統，該系統包括：電壓調整模組，用於將該記憶體的SSTL電壓在該記憶體標準工作電壓V的基礎上拉高一預定值△V，使該SSTL電壓的值為V+△V，或將該SSTL電壓在所述標準工作電壓V的基礎上拉低所述預定值△V，使該SSTL電壓的值為V-△V；資料讀寫模組，用於向記憶體中寫入一段預設的資料，然後再從該記憶體中讀出該寫入的資料，以對該記憶體進行資料讀寫操作；及檢測分析模組，用於讀取記憶體的ECC暫存器中的計數值，並根據該計數值判斷記憶體進行資料處理的穩定性是否良好。
還有必要提供一種伺服器的記憶體測試方法，該方法包括：第一電壓調整步驟，將該記憶體的SSTL電壓在該記憶體標準工作電壓V的基礎上拉高一預定值△V，使該SSTL電壓的值為V+△V；第一資料讀寫步驟，向記憶體中寫入一段預設的資料，然後再從該記憶體中讀出該寫入的資料，以對該記憶體進行一次資料讀寫操作；第二電壓調整步驟，將所述記憶體的SSTL電壓在所述標準工作電壓V的基礎上拉低所述預定值△V，使該SSTL電壓的值為V-△V；第二資料讀寫步驟，向記憶體中寫入所述預設的資料，然後再從該記憶體中讀出該寫入的資料，以對該記憶體再進行一次資料讀寫操作；及檢測分析步驟，讀取記憶體的ECC暫存器中的計數值，並根據該計數值判斷記憶體進行資料處理的穩定性是否良好。
相較於習知技術，所述伺服器的記憶體測試系統及方法，透過類比伺服器記憶體在正常運行環境下可能出現的電壓波動，從而提前發現記憶體可能出現的資料處理錯誤，以對內存在正常運行環境下進行資料處理的穩定性作出有效的判斷。
如圖1所示，係本發明伺服器的記憶體測試系統較佳實施例的運行環境架構圖。該記憶體測試系統10應用於伺服器1中。該伺服器1包括記憶體11、儲存器12以及處理器13。所述記憶體11為能夠實現錯誤檢查和糾正（Error Checking and Correcting，ECC）的ECC記憶體。
所述記憶體測試系統10用於類比記憶體11在正常工作環境下可能出現的電壓波動狀況，以在該電壓波動的情況下對記憶體11進行測試，從而對記憶體11資料處理的穩定性作出有效的判斷。在本實施例中，該記憶體測試系統10包括電壓調整模組101、資料讀寫模組102以及檢測分析模組103。該記憶體測試系統10可被儲存在所述儲存器12中，由所述處理器13執行，以完成對記憶體11的測試。
下面結合圖2，對所述記憶體測試系統10中的各模組做詳細說明。
如圖2所示，係本發明伺服器的記憶體測試方法較佳實施例的流程圖。
步驟S01，所述電壓調整模組101將記憶體11的短截線串聯端接邏輯（Stub Series Terminated Logic，SSTL）電壓在該記憶體11的標準工作電壓V的基礎上拉高一預定值△V，使該SSTL電壓的值為V+△V。
步驟S02，所述資料讀寫模組102向記憶體11中寫入一段預設的資料，然後從該記憶體11中讀出該寫入的資料，以對該記憶體11進行一次資料讀寫操作。具體地，在對該記憶體11進行資料讀寫的過程中，該記憶體11會主動對該資料讀寫過程中可能產生的資料錯誤進行檢查和糾正，並透過記憶體11的一個ECC暫存器對所檢查到的資料錯誤進行計數。
步驟S03，所述電壓調整模組101將所述記憶體11的SSTL電壓在所述標準工作電壓V的基礎上拉低所述預定值△V，使該SSTL電壓的值為V-△V。
具體而言，該電壓調整模組101可透過修改伺服器1的BIOS設置將所述SSTL電壓拉高或拉低。所述預定值△V可根據記憶體11的工作電壓範圍進行設定，使得拉高或拉低後的SSTL電壓值處於該工作電壓範圍內。例如，若所述記憶體11的標準工作電壓為3.3V，工作電壓範圍為3.3V±0.2V，那麼可設置所述預定值△V為0.1V。
步驟S04，所述資料讀寫模組102向記憶體11中再次寫入所述預設的資料，然後從該記憶體11中讀出該寫入的資料，以對該記憶體11再進行一次資料讀寫操作。
步驟S05，所述檢測分析模組103讀取所述ECC暫存器中的計數值，並根據該計數值判斷記憶體11進行資料處理的穩定性是否良好。具體地，所述ECC暫存器中的計數值是指記憶體11在所述資料讀寫過程中檢查到的資料位元錯誤的個數。因此，若讀取的計數值為0，表示在對記憶體11進行資料讀寫的過程中未出現資料位元的錯誤，從而可判定該記憶體11進行資料處理的穩定性良好。反之，若該讀取的計數值不為0，表示在對記憶體11進行資料讀寫的過程中出現了資料位元的錯誤，從而可判定該記憶體11進行資料處理的穩定性不好。
綜上所述，本發明符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅爲本發明之較佳實施例，本發明之範圍並不以上述實施例爲限，舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
1．．．伺服器
11．．．記憶體
12．．．儲存器
13．．．處理器
10．．．記憶體測試系統
101．．．電壓調整模組
102．．．資料讀寫模組
103．．．檢測分析模組
圖1係為本發明伺服器的記憶體測試系統較佳實施例的運行環境架構圖。
圖2係為本發明伺服器的記憶體測試方法較佳實施例的流程圖。
1．．．伺服器
11．．．記憶體
12．．．儲存器
13．．．處理器
10．．．記憶體測試系統
101．．．電壓調整模組
102．．．資料讀寫模組
103．．．檢測分析模組

Claims (10)

  1. 一種伺服器的記憶體測試方法，該方法包括：
    第一電壓調整步驟，將該記憶體的SSTL電壓在該記憶體標準工作電壓V的基礎上拉高一預定值△V，使該SSTL電壓的值為V+△V；
    第一資料讀寫步驟，向記憶體中寫入一段預設的資料，然後從該記憶體中讀出該寫入的資料，以對該記憶體進行一次資料讀寫操作；
    第二電壓調整步驟，將所述記憶體的SSTL電壓在所述標準工作電壓V的基礎上拉低所述預定值△V，使該SSTL電壓的值為V-△V；
    第二資料讀寫步驟，向記憶體中再次寫入所述預設的資料，然後從該記憶體中讀出該寫入的資料，以對該記憶體再進行一次資料讀寫操作；及
    檢測分析步驟，讀取記憶體的ECC暫存器中的計數值，並根據該計數值判斷記憶體進行資料處理的穩定性是否良好。
  2. 如申請專利範圍第1項所述的伺服器的記憶體測試方法，該記憶體為能夠進行錯誤檢查和糾正的ECC記憶體。
  3. 如申請專利範圍第2項所述的伺服器的記憶體測試方法，所述ECC暫存器中的計數值是指該記憶體在所述資料讀寫過程中檢查到的資料位元錯誤的個數。
  4. 如申請專利範圍第1項所述的伺服器的記憶體測試方法，所述電壓調整步驟透過修改伺服器的BIOS設置將所述SSTL電壓拉高或拉低。
  5. 如申請專利範圍第1項所述的伺服器的記憶體測試方法，所述預定值△V根據記憶體的工作電壓範圍進行設定，使得所述拉高或拉低後的SSTL電壓值處於該工作電壓範圍內。
  6. 一種伺服器的記憶體測試系統，該系統包括：
    電壓調整模組，用於將該記憶體的SSTL電壓在該記憶體標準工作電壓V的基礎上拉高一預定值△V，使該SSTL電壓的值為V+△V，及將該SSTL電壓在所述標準工作電壓V的基礎上拉低所述預定值△V，使該SSTL電壓的值為V-△V；
    資料讀寫模組，用於向記憶體中寫入一段預設的資料，然後從該記憶體中讀出該寫入的資料，以對該記憶體進行資料讀寫操作；及
    檢測分析模組，用於讀取記憶體的ECC暫存器中的計數值，並根據該計數值判斷記憶體進行資料處理的穩定性是否良好。
  7. 如申請專利範圍第6項所述的伺服器的記憶體測試系統，該記憶體為能夠進行錯誤檢查和糾正的ECC記憶體。
  8. 如申請專利範圍第7項所述的伺服器的記憶體測試系統，所述ECC暫存器中的計數值是指該記憶體在所述資料讀寫過程中檢查到的資料位元錯誤的個數。
  9. 如申請專利範圍第6項所述的伺服器的記憶體測試系統，所述電壓調整模組透過修改伺服器的BIOS設置將所述SSTL電壓拉高或拉低。
  10. 如申請專利範圍第6項所述的伺服器的記憶體測試系統，所述預定值△V根據記憶體的工作電壓範圍進行設定，使得所述拉高或拉低後的SSTL電壓值處於該工作電壓範圍內。
TW100122770A 2011-06-24 2011-06-29 伺服器的記憶體測試系統及方法 TW201301292A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101730629A CN102841831A (zh) 2011-06-24 2011-06-24 服务器的内存测试系统及方法

Publications (1)

Publication Number Publication Date
TW201301292A true TW201301292A (zh) 2013-01-01

Family

ID=47363010

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122770A TW201301292A (zh) 2011-06-24 2011-06-29 伺服器的記憶體測試系統及方法

Country Status (3)

Country Link
US (1) US8539289B2 (zh)
CN (1) CN102841831A (zh)
TW (1) TW201301292A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8966328B2 (en) * 2012-12-17 2015-02-24 Hewlett-Packard Development Company, L.P. Detecting a memory device defect
CN104268042A (zh) * 2014-09-24 2015-01-07 浪潮电子信息产业股份有限公司 一种服务器内存信号检测的设计方法
CN104572373A (zh) * 2015-01-05 2015-04-29 浪潮电子信息产业股份有限公司 一种基于svid的内存电压拉偏测试方法
CN104572381A (zh) * 2015-02-04 2015-04-29 浪潮电子信息产业股份有限公司 一种通过bios对内存进行电压拉偏的方法
CN106815109A (zh) * 2017-01-22 2017-06-09 郑州云海信息技术有限公司 一种服务器内存测试方法及装置
JP7293813B2 (ja) * 2019-04-01 2023-06-20 富士通株式会社 半導体装置
TWI707229B (zh) * 2019-06-10 2020-10-11 英業達股份有限公司 電腦裝置的內建記憶體檢測方法
CN112217216B (zh) * 2020-09-21 2022-07-08 苏州浪潮智能科技有限公司 一种临近负载投切干扰的消除电路及方法
CN112382328A (zh) * 2020-11-06 2021-02-19 润昇系统测试(深圳)有限公司 内存测试装置以及测试电压调整方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
JP4119789B2 (ja) * 2003-05-23 2008-07-16 横河電機株式会社 メモリ試験装置及びメモリ試験方法
CN100568397C (zh) * 2006-07-17 2009-12-09 中兴通讯股份有限公司 一种内存性能的生产测试方法
JP4921953B2 (ja) * 2006-12-25 2012-04-25 株式会社東芝 半導体集積回路装置及び半導体記憶装置のテスト方法
US8392779B2 (en) * 2008-04-25 2013-03-05 Qimonda Ag Interface voltage adjustment based on error detection
CN101673232A (zh) * 2008-09-11 2010-03-17 鸿富锦精密工业（深圳）有限公司 电压调整系统及方法
US7979759B2 (en) * 2009-01-08 2011-07-12 International Business Machines Corporation Test and bring-up of an enhanced cascade interconnect memory system
CN101996118A (zh) * 2009-08-18 2011-03-30 英业达股份有限公司 内存工作电压范围测量方法
US8077515B2 (en) * 2009-08-25 2011-12-13 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
CN101645028A (zh) * 2009-09-04 2010-02-10 浪潮电子信息产业股份有限公司 一种基于刀片服务器内存电压的测试方法
KR101603099B1 (ko) * 2009-10-01 2016-03-28 삼성전자주식회사 불안정 메모리 셀 산포를 검출하는 메모리 시스템 및 상기 불안정 메모리 셀 산포 검출방법
US8504884B2 (en) * 2009-10-29 2013-08-06 Freescale Semiconductor, Inc. Threshold voltage techniques for detecting an imminent read failure in a memory array
JP2011170950A (ja) * 2010-01-21 2011-09-01 Renesas Electronics Corp 情報記憶装置及びそのテスト方法
US8456911B2 (en) * 2011-06-07 2013-06-04 Sandisk Technologies Inc. Intelligent shifting of read pass voltages for non-volatile storage

Also Published As

Publication number Publication date
CN102841831A (zh) 2012-12-26
US8539289B2 (en) 2013-09-17
US20120331345A1 (en) 2012-12-27

Similar Documents

Publication Publication Date Title
TW201301292A (zh) 伺服器的記憶體測試系統及方法
US8661306B2 (en) Baseboard management controller and memory error detection method of computing device utilized thereby
CN111459557B (zh) 一种缩短服务器开机时间的方法及系统
TWI759719B (zh) 快閃記憶體控制器及用於快閃記憶體控制器的方法
US8984250B2 (en) Memory controller, memory device and method for determining type of memory device
US11513933B2 (en) Apparatus with temperature mitigation mechanism and methods for operating the same
KR101141487B1 (ko) 집적 메모리 제어기의 결함 메모리 디바이스들과의 투과성 동작 인에이블링
US6985826B2 (en) System and method for testing a component in a computer system using voltage margining
US8006028B2 (en) Enabling memory module slots in a computing system after a repair action
US7984326B2 (en) Memory downsizing in a computer memory subsystem
JP4373615B2 (ja) 初期不良ブロックのマーキング方法
JP5398113B2 (ja) デジタル信号を受信するように構成されたプロセッサ、及び、受信したデジタル信号の品質を判別する方法（デジタル・システムにおける信号品質の動的判別）
US10283212B2 (en) Built-in self-test for embedded spin-transfer torque magnetic random access memory
EP2877925A1 (en) Systems and methods for detecting a dimm seating error
TW201301023A (zh) 主機板測試系統及方法
US10176043B2 (en) Memory controller
US11262924B2 (en) Automatic memory overclocking
US20210240606A1 (en) Method and apparatus for eliminating bit disturbance errors in non-volatile memory devices
WO2017152534A1 (zh) 一种获取ddr odt参数的方法和装置
TW201433901A (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
TW201928981A (zh) 記憶體整體測試之系統及其方法
TWI641846B (zh) 線序測試方法、裝置及電子設備
TWI619957B (zh) 電子裝置及檢測方法
JP2008234358A (ja) 記憶装置、情報処理装置及び不正書込検出方法
US10235862B2 (en) Electronic apparatus and test method