JP5398113B2 - デジタル信号を受信するように構成されたプロセッサ、及び、受信したデジタル信号の品質を判別する方法(デジタル・システムにおける信号品質の動的判別) - Google Patents
デジタル信号を受信するように構成されたプロセッサ、及び、受信したデジタル信号の品質を判別する方法(デジタル・システムにおける信号品質の動的判別) Download PDFInfo
- Publication number
- JP5398113B2 JP5398113B2 JP2006301970A JP2006301970A JP5398113B2 JP 5398113 B2 JP5398113 B2 JP 5398113B2 JP 2006301970 A JP2006301970 A JP 2006301970A JP 2006301970 A JP2006301970 A JP 2006301970A JP 5398113 B2 JP5398113 B2 JP 5398113B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- signal
- data output
- output signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
102 入力バッファ
104 ラッチ
106 データ信号入力点
108 基準電圧入力点
110 クロック信号入力点
112 データ出力点
202 テスト入力バッファ
204 テスト入力ラッチ
208 Vref_test入力点
214 クロック・スキュー回路
216 排他的ORゲート
Claims (8)
- デジタル信号を受信するように構成されたプロセッサであって、
データ入力信号を受信し、前記プロセッサにより処理される通常のデータ出力信号を出力する通常パスと、
前記データ入力信号を受信し、テスト・データ出力信号を出力するテスト・パスであって、前記通常のデータ出力信号に影響を及ぼすことなく、前記データ入力信号の信号品質をテストするのに用いられるテスト・パスと
を含み、前記テスト・パスが、
前記データ入力信号を受信し、前記テスト・データ出力信号を出力するテスト入力ラッチと、
前記テスト入力ラッチへの可変のテスト基準電圧の入力とを更に含み、
前記テスト基準電圧を変更することが、前記テスト・データ出力信号の前記値に影響を及ぼす、
プロセッサ。 - 前記テスト入力ラッチに操作可能なように結合され、クロック信号を受信するクロック・スキュー回路であって、受信した前記クロック信号を正または負の方向に選択的にスキューさせることができ、これにより、前記テスト・データ出力信号の値に影響を及ぼすクロック・スキュー回路と
を含む、請求項1に記載のプロセッサ。 - 前記通常パスは、前記データ入力信号及びクロック信号を受信し前記通常のデータ出力信号を出力する通常の入力ラッチを含み、前記プロセッサが、
前記テスト・データ出力信号と前記通常のデータ出力信号とを比較する比較手段であって、比較の結果が前記テスト・データ出力信号内のエラー状態を示す場合には第1の値を出力し、比較の結果が前記テスト・データ出力信号内の非エラー状態を示す場合には第2の値を出力する比較手段
を更に含む、請求項1に記載のプロセッサ。 - 前記比較手段が、前記テスト・データ出力信号と前記通常のデータ出力信号とを受信するように接続された排他的ORゲートを含む、請求項3に記載のプロセッサ。
- 受信したデジタル信号の品質を判別する方法であって、
データ入力信号を受信し、プロセッサにより処理される通常のデータ出力信号を出力する通常パスを用いるステップと、
前記データ入力信号を受信し、テスト・データ出力信号を出力するテスト・パスを用いるステップであって、前記テスト・パスは、前記通常のデータ出力信号に影響を及ぼすことなく、前記データ入力信号の信号品質をテストするのに用いられることを特徴としており、前記テスト・パスを用いるステップが、
前記データ入力信号を受信し、前記テスト・データ出力信号を出力するテスト入力ラッチを用いるステップと、
前記テスト入力ラッチへの可変のテスト基準電圧の入力を用いるステップとを更に含み、
前記テスト基準電圧を変更することが、前記テスト・データ出力信号の前記値に影響を及ぼす、
方法。 - 前記テスト入力ラッチに操作可能なように結合され、クロック信号を受信するクロック・スキュー回路を用いるステップであって、前記クロック・スキュー回路は、受信した前記クロック信号を正または負の方向に選択的にスキューさせることが、これにより前記テスト・データ出力信号の値に影響を及ぼすことを特徴とする、ステップ
を含む、請求項5に記載の方法。 - 前記通常パスを用いるステップは、前記データ入力信号及びクロック信号を受信し前記通常のデータ出力信号を出力する通常の入力ラッチを用いるステップを含み、
前記テスト・データ出力信号と前記通常のデータ出力信号とを比較する比較手段を用いるステップであって、前記比較手段は、比較の結果が前記テスト・データ出力信号内のエラー状態を示す場合には第1の値を出力し、比較の結果が前記テスト・データ出力信号内の非エラー状態を示す場合には第2の値を出力することを特徴とする、ステップ
を更に含む、請求項5に記載の方法。 - 前記比較手段が、前記テスト・データ出力信号と前記通常のデータ出力信号とを受信するように接続された排他的ORゲートを含む、請求項7に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/305932 | 2005-12-19 | ||
US11/305,932 US7523365B2 (en) | 2005-12-19 | 2005-12-19 | Dynamic determination of signal quality in a digital system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007171166A JP2007171166A (ja) | 2007-07-05 |
JP5398113B2 true JP5398113B2 (ja) | 2014-01-29 |
Family
ID=38175195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006301970A Expired - Fee Related JP5398113B2 (ja) | 2005-12-19 | 2006-11-07 | デジタル信号を受信するように構成されたプロセッサ、及び、受信したデジタル信号の品質を判別する方法(デジタル・システムにおける信号品質の動的判別) |
Country Status (4)
Country | Link |
---|---|
US (1) | US7523365B2 (ja) |
JP (1) | JP5398113B2 (ja) |
CN (1) | CN1987805B (ja) |
TW (1) | TW200729816A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10541690B2 (en) | 2016-02-29 | 2020-01-21 | Samsung Electronics Co., Ltd. | Method and device to align phases of clock signals |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7747558B2 (en) * | 2007-06-07 | 2010-06-29 | Motorola, Inc. | Method and apparatus to bind media with metadata using standard metadata headers |
US9222971B2 (en) * | 2013-10-30 | 2015-12-29 | Freescale Semiconductor, Inc. | Functional path failure monitor |
US10446255B2 (en) * | 2016-06-13 | 2019-10-15 | International Business Machines Corporation | Reference voltage calibration in memory during runtime |
US10048316B1 (en) * | 2017-04-20 | 2018-08-14 | Qualcomm Incorporated | Estimating timing slack with an endpoint criticality sensor circuit |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3381073D1 (de) | 1982-10-04 | 1990-02-08 | Nec Corp | Verfahren zur qualitaetsmessung eines empfangssignals eines empfaengers in einem zweidimensionalen linear modulierten datenuebertragungssystem. |
JPH01163840A (ja) * | 1987-12-21 | 1989-06-28 | Nec Corp | 遅延時間チエック方式 |
US5258660A (en) | 1990-01-16 | 1993-11-02 | Cray Research, Inc. | Skew-compensated clock distribution system |
US5581228A (en) * | 1992-04-02 | 1996-12-03 | Applied Digital Access, Inc. | Digital signal comparison circuit in a performance monitoring and test system |
FI95978C (fi) | 1994-03-01 | 1996-04-10 | Nokia Telecommunications Oy | Hierarkkinen synkronointimenetelmä |
JP2760284B2 (ja) | 1994-06-27 | 1998-05-28 | 日本電気株式会社 | 半導体集積回路装置 |
US5799049A (en) | 1996-04-02 | 1998-08-25 | Motorola, Inc. | Phase-independent clock circuit and method |
DE19653261A1 (de) | 1996-12-20 | 1998-06-25 | Alsthom Cge Alcatel | Synchrones digitales Nachrichtenübertragungssystem, Steuerungseinrichtung, Netzelement und zentraler Taktgenerator |
US6108794A (en) * | 1998-02-24 | 2000-08-22 | Agilent Technologies | Signal comparison system and method for improving data analysis by determining transitions of a data signal with respect to a clock signal |
US6037809A (en) | 1998-06-02 | 2000-03-14 | General Electric Company | Apparatus and method for a high frequency clocked comparator and apparatus for multi-phase programmable clock generator |
JP3460118B2 (ja) | 1998-08-26 | 2003-10-27 | 富士通株式会社 | 同期網システムのクロック管理方法及び伝送装置 |
DE19850567C2 (de) | 1998-11-02 | 2001-02-15 | Wandel & Goltermann Man Holdin | Verwendung einer Schaltungsanordnung und Vorrichtung zur Messung der Signalgüte eines digitalen Nachrichtenübertragungssystems |
KR100318842B1 (ko) | 1998-11-26 | 2002-04-22 | 윤종용 | 디지털위상제어루프에서의주파수검출방법 |
US6477659B1 (en) | 1999-09-03 | 2002-11-05 | Sun Microsystems, Inc. | Measuring timing margins in digital systems by varying a programmable clock skew |
JP3450274B2 (ja) * | 2000-04-26 | 2003-09-22 | エヌイーシーマイクロシステム株式会社 | 通信制御回路 |
US6687844B1 (en) | 2000-09-28 | 2004-02-03 | Intel Corporation | Method for correcting clock duty cycle skew by adjusting a delayed clock signal according to measured differences in time intervals between phases of original clock signal |
US6384649B1 (en) | 2001-02-22 | 2002-05-07 | International Business Machines Corporation | Apparatus and method for clock skew measurement |
US6898741B2 (en) * | 2002-06-06 | 2005-05-24 | Intel Corporation | Arrangements for self-measurement of I/O timing |
-
2005
- 2005-12-19 US US11/305,932 patent/US7523365B2/en active Active
-
2006
- 2006-11-07 JP JP2006301970A patent/JP5398113B2/ja not_active Expired - Fee Related
- 2006-11-08 CN CN2006101434003A patent/CN1987805B/zh active Active
- 2006-12-01 TW TW095144798A patent/TW200729816A/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10541690B2 (en) | 2016-02-29 | 2020-01-21 | Samsung Electronics Co., Ltd. | Method and device to align phases of clock signals |
Also Published As
Publication number | Publication date |
---|---|
US7523365B2 (en) | 2009-04-21 |
TW200729816A (en) | 2007-08-01 |
JP2007171166A (ja) | 2007-07-05 |
CN1987805A (zh) | 2007-06-27 |
CN1987805B (zh) | 2010-05-26 |
US20070143644A1 (en) | 2007-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5398113B2 (ja) | デジタル信号を受信するように構成されたプロセッサ、及び、受信したデジタル信号の品質を判別する方法(デジタル・システムにおける信号品質の動的判別) | |
TW201301292A (zh) | 伺服器的記憶體測試系統及方法 | |
US8347260B2 (en) | Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage | |
US10930364B2 (en) | Iterative functional test exerciser reload and execution | |
US9922149B2 (en) | Integration of functional analysis and common path pessimism removal in static timing analysis | |
US9003251B2 (en) | Diagnosis flow for read-only memories | |
WO2023020238A1 (en) | Balancing cycle stealing with early mode violations | |
US10768226B2 (en) | Testing mechanism for a proximity fail probability of defects across integrated chips | |
US20140136900A1 (en) | Method for Ranking Fault-Test Pairs Based on Waveform Statistics in a Mutation-Based Test Program Evaluation System | |
US20020184586A1 (en) | MISR simulation tool for memory BIST application | |
US7484147B2 (en) | Semiconductor integrated circuit | |
US11037645B2 (en) | Dynamic boosting techniques for memory | |
JP2985056B2 (ja) | Ic試験装置 | |
US7155378B2 (en) | Method for providing cycle-by-cycle ad HOC verification in a hardware-accelerated environment | |
JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
US11314512B2 (en) | Efficient checking of a condition code anticipator for a floating point processor and/or unit | |
US10527674B2 (en) | Circuit structures to resolve random testability | |
CN117033113B (zh) | 一种信号延迟的控制电路和方法 | |
US7467366B2 (en) | Method for generating a timing path software monitor for identifying a critical timing path in hardware devices coupled between components | |
WO2022239226A1 (ja) | 組込み回路、回路品質確認装置、及び回路品質確認方法 | |
JP2015127710A (ja) | 検査装置及び方法 | |
Thole et al. | Formal Verification of Robustness | |
JPH04109340A (ja) | 擬似障害発生回路 | |
JPH10325857A (ja) | Icテスタ | |
TW201819933A (zh) | 線序測試方法、裝置及電子設備 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130607 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131001 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5398113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |