TW201251305A - Method of determining load capacitance of crystal oscillation circuit, and electronic apparatus using the same - Google Patents

Description

201251305 六、發明說明： 【發明所屬之技術領域】 本發明係有關實現省電之晶體振盪電路的 是構成晶體振盪電路之負載電容的決定方法及 子機器。 【先前技術】 在手錶或行動電話等攜帶型機器領域，要 於無充電下長時間動作，或要求配備之電池降 ，因此用於該機器之振盪電路，其內組裝之晶 壓電元件也愈來愈要求減低驅動電力，或振盪 時（振盪電路處於振盪狀態且無負載時）也愈 低消費電力。 圖3是使用晶體振盪子的典型振盪電路， 反相器IV01，作爲反向放大器；及晶體振盪g 於 CMOS反相器IV01之輸入端子 XCIN ! XCOUT之間；及電容元件，構成CMOS反相蓉 入端子XCIN與接地電位Vss的電源端子之間 電容Cg;及另一·電容元件，構成CMOS反相署 出端子XC OUT與接地電位VSS的電源端子之 載電容Cd。 又，CMOS反相器IV01，係由PMOS電晶 NMOS電晶體NM1 1所組成之CMOS反相器、 阻Rf所構成；其中PM1 1與NM1 1被串聯連接 方法，特別 使用其之電 求該機器可 低充電頻度 體振盪子等 電路在待機 來愈要求超 具有CMOS • X2，連接 缚輸出端子 MV01之輸 連接的負載 MV01之輸 間連接的負 體PM11與 以及回授電 於共享電源 201251305 電壓Vdd之第1電源端子與被供應接地電位之第2電源端 子之間》 CMOS反相器IV01的PMOS電晶體PM11之源極與第 1電源端子之間、以及CMOS反相器IV01的NMOS電晶 體NM 1 1與第2電源端子之間，分別連接有驅動電流調整 用電阻元件rl及r2，用以限制令晶體振盪子X2起振之驅 動電流。 攜帶型機器等所配備之振盪電路，近年來逐漸要求省 電，爲達此一目的，必須降低振盪電路中晶體振盪子的驅 動電流。爲此，有提案減小振盪電路中CMOS反相器的跨 導Gm。不過，當減小跨導Gm，可能使振盪電路的振盪餘 裕度Μ下降。 振盪電路的振盪餘裕度Μ可由下式（1)求出。 Μ =卜 Gm|/{(co2Cg.Cd)* (1/Rl(max))}= + RL/Rl(max). . .(1) ω爲振盪頻率之角頻率、RL爲負性電阻、R1 ( max ) 爲晶體振盪子有效電阻R1之最大値，一般要求振盪餘裕 度Μ須爲5以上之値。 上式中，晶體振盪子的有效電阻R1是隨晶體振盪子 的小型化要求而決定其値，無法做得太小。因此，若要減 小跨導Gm又要維持振盪電路的振盪餘裕度Μ，可將外置 於CMOS反相器之，構成負載電容之電容器的負載電容 Cg及/或負載電容Cd之値減小即可。要做到這一點，振 盪電路的晶體振盪子所具有的負載電容CL，必須配合內 部組裝之微型計算機等I C所要求之省電規格。換言之， -6- 201251305 申請人提出了使用減低後之低CL化（3pF〜5pF )的負載 電容CL·’來取代習知所用之晶體振盪子負載電容cl値 1 2.5 p F。（專利文獻1 ) 然而當減小負載電容CL時，負載電容CL的電容容 許差與振盪頻率的頻率偏差△ f之問題會變得顯著。舉例來 說’負載電容CL在一般電容容許差範圍的ac(±5%)內變 化的情形下’振邊頻率的穩定性△f(ppm)爲，在負載電容 CL爲12.5pF時AC爲1.25pF、振盪頻率穩定性Af爲 7.3ppm;在負載電容CL爲6pF時AC爲0.6pF、振盪頻率 穩定性Δί爲13.2ppm;在負載電容CL爲3pF時AC爲 〇.3pF、振盪頻率穩定性Af爲20.5ppm。 換言之，在負載電容CL(3pF)時，相較於習知12.5pF 的情形，其頻率偏差大了 2.8倍之多，故爲了達成負載電 容CL的低電容化（低CL化），必須提升振盪頻率對於 負載電容CL的電容容許差之穩定性。 圖3的輸出入端子間，XCIN及XCOUT之間的晶體振 盪子側的等價電路如圖4所示。晶體振盪子X2與負載電 容CL串聯連接，將晶體振盪子因壓電效果而產生之機械 共振，等價地表示成電感L1、電容C1、電阻R1之串聯 共振電路，且與電極間電容C0並聯連接。此外輸出入端 子間，XC IN及XCOUT之間存在有因CMOS半導體基板或 信號配線等而產生之各種浮游電容’若將這些（合成）浮 游電容表示爲Cs，則會如圖5所示’負載電容CL是串聯 連接的外部（外置）電容Cg及Cd ’與浮游電容Cs並聯 -7- 201251305 連接而成。 亦即 CL = Cs + Cg* Cd/(Cg + Cd). · .(2) 只要以滿足式（2)關係之CL値（2pF〜6pF)的方式 ，來選擇配合其振盪頻率的外置電容元件Cg及Cd，便可 提升振盪頻率穩定性。換言之，負載電容CL爲浮游電容 Cs與外部電容（電容器）Cext{=Cg*Cd/(Cg + Cd)}之和， 因此只要選定與負載電容CL減去浮游電容Cs之差値等於 之外部電容元件Cext値，即可滿足式（2 )，且意味著晶 體振盪子的負載電容CL，與晶體振盪子方面的振盪電路 側負載電容相互配合（整合）。 圖6爲晶體振盪電路中，驅動電流與負載電容CL之 間的關係圖。可知，當負載電容小時，驅動電流會顯著地 減小。舉例來說，使用習知之負載電容12.5pF時之驅動 電流約爲1.5μΑ，而負載電容2.2pF時之驅動電流則爲 0.073 μΑ，驅動電流減小了約5%。像這樣，減小負載電容 CL，對於晶體振盪電路的省電化，以及減低用於該晶體振 盪電路的電子機器之電力，具有很大的幫助。 〔先前技術文獻〕 〔專利文獻〕 [專利文獻1]日本特開2008-205658號公報 【發明內容】 〔發明所欲解決之課題〕 201251305 從圖6可知，當減小負載電容C L，即可實現晶體振 盪電路的省電化。不過即使實現低C L化，因其與振盪啓 動時間T s之間的關係並不明確，故在實際使用上，須花 費多少時間才能啓動將會是問題。只要知道是否振盪，或 是欲獲得所需之T s該用多大之負載電容，則便易於設計 。又’將振盪電路中具有低CL値晶體振動子實際組裝使 用時也能安心使用。因此，極需得知振盪啓動時間Ts與 負載電容CL之間的關係。 〔用以解決課題之手段〕 本發明之目的在於提供一種方法，能明確揭示使用晶 體振動子之振盪電路的振盪啓動時間Ts與負載電容CL之 間的關係，以及欲獲得所需之振盪啓動時間Ts該使用多 大之負載電容CL。具體來說採用以下方法。 (1)本發明爲一種負載電容（CL)之決定方法，係 針對使用晶體振動子之振盪電路中的負載電容CL之決定 方法，其特徵爲，包含： 利用振盪啓動時間Ts與振盪餘裕度Μ之關係式或關 係圖表，從振盪餘裕度Μ求得振盪啓動時間Ts(TsO)之手 段（A ):及 根據振盪啓動時間Ts與負載電容CL之關係式以及驅 動電流値Ios，求得任意驅動電流値Ios之振盪啓動時間 Ts與負載電容CL的關係式之手段（B);及 利用前述手段（B )中求出之振盪啓動時間Ts及負載 -9- 201251305 電容CL之關係式，來決定對應於前述手段（A)求出之 振盪啓動時間TsO的負載電容CL之手段（C )。 (2) 又，在本發明中，前述手段（A)中，振盪啓動 時間Ts與振盪餘裕度Μ之關係式爲，M = a/(Ts)b ( a、b爲 常數）。 (3) 又，在本發明中，前述手段（A)中，振盪啓動 時間Ts與振盪餘裕度Μ之關係式爲，M = 3. (4) 又，在本發明中，前述手段（B)中，振盪啓動 時間Ts與負載電容CL之關係式爲，Ts = c * (CL)2 + d * (CL) + e ( c、d、e 爲常數）。 (5) 又，本發明前述手段（B)中， 針對事前所得之至少2個驅動電流値Ios ( Iosl、Ios2 )，振盪啓動時間Ts及負載電容CL之關係式爲 Ts = cl * (CL)2 + dl * (CL) + el(Ios = Iosl)· . ·式（1)

Ts = c2* (CL)2 + d2* (CL) + e2(Ios = Ios2).··式（2)， 利用式（1 )及式（2 ) 求出任意驅動電流値爲Ios時之，振盪啓動時間Ts 與負載電容CL之關係式

Ts = cO*(CL)2 + dO*(CL) + eO (驅動電流値 Ios 爲任意 値（I 〇 s 0)時）·..式（3 ) 前述手段（C)中，以式（3)及前述手段（A)所求 得之振盪啓動時間TsO，來決定負載電容CL。 (6 )又，在本發明之手段（B )中，振盪啓動時間 Ts及負載電容CL之關係式，以驅動電流値Ios作爲參數 -10- 201251305 時’爲

Ts = 0.0191(CL)2 + 0.0487(CL) + 0.0623(Ios=160nA 時）·.式（4) Ts = 0.0424(CL)2-0.0030(CL) + 0.1 240(Ios = 95nA 時）·..式（5) Ts = 0.0558(CL)2 + 0.0316(CL) + 0.1141(Ios = 70nA 時）...式（6) 所使用之振盪電路的驅動電流値設爲Ios時，若Ios 2 95nA則利用式（4)及式（5) ，IosS 95nA則利用式（ 5)及式（6)，求出任意驅動電流値I〇s下之，振盪啓動 時間Ts及負載電容CL之關係式Ts = a(CL)2 + p(CL) + Y (驅 動電流値Ios爲任意値（IosO)時）..·式（7 )(亦即決定 式（7)中α、β及γ之値），在前述手段（C)中， 利用前述手段（Β)中所求得之式（7)來決定負載電 容CL。 (7)又，本發明爲一種電子機器，裝配晶體振盪電 路’該晶體振盪電路係具有由上述（1)〜（6)所述之負 載電容CL之決定方法所決定之負載電容。 〔發明之功效〕 本發明首次發現，以振盪電路之驅動電流値Ios作爲 參數時’振盪啓動時間Ts與負載電容CL之間呈現2次式 關係。亦即首次發現Ts = a * (CL)2 + p(CL) + Y之關係式（a 、Ρ、γ爲常數）成立。在振盪餘裕度Μ與振盪啓動時間 Ts之間的關係式或關係圖表中，可依據所需之振盪餘裕度 M0値’求出必要之振盪啓動時間Ts0，進一步依據該Ts〇 -11 - 201251305

，利用本發明者所發現之Ts = a* (CL)2 + p(CL) + Y ，決定振盪電路之負載電容CL値。是故無需從 決定振盪電路之負載電容CL’只要決定振盪電 電流I〇s及振盪餘裕度Μ之設計値，振盪電路之 會自動決定，設計上非常容易。又因Ts値爲1. ，故可實現晶體振盪電路的低CL化、晶體振盪 電化，其結果連帶可使組裝有該晶體振盪電路之 也達到省電化。 【實施方式】 本發明之目的在於提供一種方法，能明確揭 體振動子之振盪電路的振盪啓動時間與負載電容 間的關係，以及欲獲得所需之振盪開始時間該使 負載電容CL値。 所謂振盪啓動時間，係指將具有晶體振動子 路安裝至機器上並載入電源開始，直至振盪波形 和）爲止所需的時間，然而從測量上的觀點來看 其爲達正常波形振幅9 0 %爲止所需的時間。圖2 種晶體振動子之各式振盪電路中，上述振盪餘裕j 盪啓動時間Ts之間的關係圖。由圖2可知，當 時間變長，則振盪餘裕度Μ變小。同時從該圖可 在5以上，否則振盪啓動時間會長達1秒以上， 變大，在實際使用上會導致問題。 自圖2可得出丁5 = 3.741^-()7()之關係式，且相 之關係式 一開始就 路的驅動 CL値便 〇秒以下 電路的省 電子機器

示使用晶 CL値之 用多大之 之振盪電 穩定（飽 ，係定義 爲具有各 隻Μ與振 振盪啓動 知，Μ須 且偏差會 關係數R -12- 201251305 爲〇,985，呈現極佳之相關性。上述關係式係由本次數據 而得，一般來說其關係爲Ts = a*M·**。（a、b爲正値之常 數）振盪餘裕度Μ ’係設計者考量振盪器之安全性而決定 之値。a及b各從具有各種晶體振盪器之振盪電路求得。 負載電容CL減小後之低CL振盪電路，其振盪餘裕 度較大’因此應可減少振盪啓動時間Ts，但以往振盪啓動 時間Ts與負載電容CL之間的關係一直不甚明確。而本申 請人針對各種具有低CL値之振盪電路，進行振盪啓動時 間Ts之測定後’發現振盪啓動時間ts與負載電容CL之 間，存在非常緊密之相關性。 圖1爲以振盪電路之驅動電流値Ios作爲參數，針對 具有各種負載電容CL値（但皆爲7pF以下之低負載電容 値）之振盪電路中，繪製振盪啓動時間Ts之測定値。從 該圖可知，無論驅動電流値I 〇 s大小爲何，當振還啓動時 間T s變短’則負載電容C L減少。反之，使用低負載電容 CL，則可縮短振盪啓動時間Ts。若以圖2中與振盪餘裕 度Μ之間的關係來說明，亦即使用低負載電容CL，則振 盪餘裕度Μ變大。從負性抵抗RL = -Gm/(2toCL)2之關係式 觀之，當CL低時，負性抵抗RL會變大，根據上述振盪 餘裕度Μ之定義式（1) ，M = RL/Rlmax會增加，故可說 明上揭事實。習知使用高負載電容（CL>l〇PF，例如 1 2.5 p F )之情形下，是透過增加驅動電流I 〇 s的方式來增 加振盪餘裕度Μ，故難以降低耗電。但若採用本申請人所 得之低CL·化手法，則可減小負載電容CL値同時增加振 -13- 201251305 盪餘裕度Μ’且可輕易地將振盪啓動時間Ts縮短至1秒 以下（若根據圖1，尙可達到0 · 5秒以下），能實現高速 啓動。換言之，低CL振盪子可輕易地實現高速而省電力 之振盪電路。 若將圖1中之各曲線以多項式近似，則I〇s=160nA時 ，Ts(sec) = 0.0191CL2 + 0.0487CL + 0.0623 (相關係數 R = 0.9999 ) ' Ios = 95nA 時，Ts(sec) = 0.0424CL2-0.0030CL + 0.1240 (相關係數 R = 0.9999 ) 、I〇s = 70nA 時，Ts(sec) = 0.05 5 8CL2 + 0.03 16CL + 0‘1141 (相關係數 R = 0.9999 )，係 爲相關性非常強之2次式。換言之，關係式之係數依i〇s 而有不同，但可知存在Ts = a*CL2 + p*CL + y之關係。此 爲一新穎之發現’利用該關係式，可決定爲得所需之振盪 啓動時間Ts’需要多大之負載電容CL値。圖1圖表之各 驅動電流中’有滿足Ts<0.5sec之規格者，可實現極爲高 速啓動之晶體振盪器。前提是，振盪啓動時間Ts不得超 過振盪子之時間常數τ0 (使用晶體振盪子時爲〇.3 sec)。 以下詳細說明本發明之具體方法。首先，決定振盪電 路之驅動電流値I 〇 s 0與振盪餘裕度Μ 0。這些値可視乎所 連接之電子機器（例如行動電話或電子閱讀器等攜帶型終 端機器）’而由設計者選定適當之値。接下來利用如圖2 等之關係式（或圖表），從事前得知之關係式Ts = a* M_b ，來求得振盪啓動時間Ts(TsO)。換言之，Ts0 = a*M0-b 。若沒有自行求得之關係式，當然也可利用TS = 3.74M·0.70 。（此時TS〇 = 3.74M(rG 7Q)或者，亦可以自行繪製之如圖 -14- 201251305 1之Ts及Μ之關係圖表，來求出大約之TsO。若沒有自行 製作之關係圖表，當然亦可利用圖1。 接下來，事前得出如圖1之數據》至少要得出以2種 驅動電流Ios作爲參數時，振盪啓動時間Ts與負載電容 CL之關係。因相關性非常強之故，針對每種驅動電流Ios 至少有3〜4個數據亦可。 從中求得至少2個2次式

Ts = cl* (CL)2 + dl* (CL) + el(Ios = Iosl)

Ts = c2* (CL)2 + d2* (CL) + e2(Ios = Ios2) (Iosl>Ios2)。 接著針對3個負載電容CL値（xl、x2、x3 )做單純 之比例，得出驅動電流IosO之曲線Ts = cO*(CL)2 + dO* (CL) + e0(Ios = Ios0)〇 舉例來說，從 Ts(xl)atIosl=cl*(xl)2 + d 1 * (x 1 ) + e 1、Ts(x 1 )atIos2 = c2 * (x2)2 + d2 * (x2) + e2 兩式 中，求得 Ts(xl)atIosO={(IosO-Iosl)/(Ios】-Ios2)}*(Ts(xl) atIosl-Ts(xl)atIos2) + Ts(xl)atIosl。換言之，試想振盪啓 動時間Ts與驅動電流IosO之値成一比例而計算之。同樣 地，求得 Ts(x2)atlos0 及 Ts(x3)atlos0。從該 3 組値（xl ' Ts(xl)atlosO) 、 （ x2、Ts(x2)atlos0 )及（x3、Ts(x3) atlosO )當中，得出關於驅動電流IosO之振盪啓動時間Ts 數學式，亦即振盪啓動時間 Ts = c0 * (CL)2 + dO * (CL) + e0(Ios = Ios0)。（c0、d0 及 e0 會被求出。）以此爲 基礎，將振盪啓動時間Ts與振盪餘裕度Μ之間的關係式 或關係圖表中所得出之振盪啓動時間TsO，代入2次方程 -15- 201251305 式TsO = cO*(CL)2 + dO*(CL) + eO中，可求得負載電容CL 値。 此—方法，當在IosOglosl或IosOSI〇s2的情形下’ 亦即任意驅動電流IosO存在於驅動電流I〇sl或驅動電流 I〇s2之範圍外時，其精度會下降；但當在IoslglosOg Ios2的情形下，亦即驅動電流l〇s〇介於驅動電流Iosl及 驅動電流Ios2之間時，其精度良好（因可使用單純比例 法）。特別是當驅動電流Iosl與驅動電流I〇s2相近時， 針對振盪啓動時間TsO可求得正確之負載電容CL値。如 圖1所示，當求得相對於3組驅動電流Ios値之關係式時 ，當驅動電流介於該些値之間（亦即Ios在160nA〜75nA 之間）時，可求得相當正確之負載電容CL値。 換言之，在本發明之手段（B )中，振盪開始時間Ts 及負載電容C L之關係式，以驅動電流値I 〇 s作爲參數時 ，爲

Ts = 0.0191(CL)2 + 0.0487(CL) + 0.0623 ( I〇s=160nA 時） T s = 0.0 4 2 4 (C L)2 - 0 · 0 0 3 0 (C L) + 0.1 2 4 0 ( I 〇 s == 9 5 η A 時）

Ts = 0.05 5 8(CL)2 + 0.0316(CL) + 0.1141 ( I〇s = 70nA 時） 故當所使用之振盪電路的驅動電流値設爲I〇s〇時， 若I 〇 s 2 9 5 η A則利用上述第1、2式，I 〇 s $ 9 5 η A則利用第 2、3式’以單純比例法求出驅動電流値i〇s = Ios0之關係 式

Ts = a(CL)2 + p(CL) + y(Ios = IosO 時）（亦即求出 α、β 、γ)，以本發明之手段（c)來決定負載電容cl。 -16- 201251305 綜上所述，本發明可從振盪餘裕度Μ與振盪啓動時間 Ts之間的關係曲線（式）或關係圖表，求出對應於振盪餘 裕度M0之振盪啓動時間TsO。而所得之振盪啓動時間Ts 及負載電容 CL之關係曲線（式）亦即2次曲線Ts = a(CL)2 + P(CL)+r，將TsO代入後可決定負載電容値CL。 依上述本發明之負載電容値CL決定方法所決定之晶 體振盪電路，可裝配並適用於晶體振盪器或電子機器。舉 例來說，可適用於鐘錶、行動電話、行動裝置、筆記型電 腦等以電池驅動之電子機器。又，亦可適用於各類電子機 器，如強調節能、省電之車用電子機器、電視、冰箱、冷 氣機等家電產品。 【圖式簡單說明】 [圖1]以振盪電路之驅動電流I〇s作爲參數，揭示具 有各種CL値之振盪電路與振盪開始時間Ts之間的關係圖 〇 [圖2]具有晶體振動子之振盪電路中’振盪餘裕度Μ 與振盪啓動時間Ts之間的關係圖表。 [圖3]使用晶體振盪子之振盪電路示意圖。 [圖4]圖3的輸出入端子間，XCIN及XCOUT之間的 晶體振擾子側的等價電路不意圖。 [圖5]構成負載電容CL之電容示意圖。 [圖6]晶體振邊電路中的驅動電流與負載電容CL之關 係圖。 -17- 201251305 【主要元件符號說明】 IV01 : CMOS反相器 X2 :晶體振盪子 XCIN : CMOS反相器之輸入端子 XCOUT: CMOS反相器之輸出端子 V s s :接地電位

Cg、Cd、CL :負載電容 PM11 : PMOS電晶體 NM11 : NMOS電晶體 Rf :回授電阻 V d d :電源電壓 r 1、r 2 :電阻元件 L1 :電感 C 1 :電容 R1 :電阻 C 0 :電極間電容 c s :浮游電容 -18-

Claims (1)

1. 201251305 七、申請專利範圍： 1 . 一種負載電容（CL )之決定方法，係針對使用晶 體振動子之振盪電路中的負載電容CL之決定方法，其特 徵爲，包含： 利用振盪啓動時間Ts與振盪餘裕度Μ之關係式或關 係圖表’從振盪餘裕度Μ求得振盪啓動時間Ts(TsO)之手 段（A ):及 根據振盪啓動時間Ts與負載電容CL之關係式以及驅 動電流値Ios ’求得任意驅動電流値l〇s之振盪啓動時間 Ts與負載電容CL的關係式之手段（B);及 利用前述手段（B)中求出之振盪啓動時間Ts及負載 電容CL之關係式，來決定對應於前述手段（a)求出之 振盪啓動時間TsO的負載電容CL之手段（C )。 2. 如申請專利範圍第1項所述之負載電容CL之決定 方法，其中’前述手段（A )中，振盪啓動時間τ s與振盪 餘裕度Μ之關係式爲 M = a/(Ts)b ( a、b 爲常數）。 3. 如申請專利範圍第2項所述之負載電容CL之決定 方法，其中，前述手段（A)中，振盪啓動時間Ts與振擾 餘裕度Μ之關係式爲 M = 3.74(Ts)· 0 7 0。 4. 如申請專利範圍第1至3項任一項所述之負載電 容CL之決定方法’其中’前述手段（B)中，振盪啓動 時間Ts與負載電容CL之關係式爲 -19- 201251305 Ts = c* (CL)2 + d* (CL) + e ( c、d、e 爲常數）。 5. 如申請專利範圍第1至3項任一項所述之負載電 容CL之決定方法，其中，在前述手段（B)中， 針對事前所得之至少2個驅動電流値I〇s ( Iosl、I〇s2 )，振盪啓動時間Ts及負載電容CL之關係式爲 Ts = cl * (CL)2 + dl 木（CL) + el(Ios = Iosl)· * ·式（1) Ts = c2* (CL)2 + d2* (CL) + e2(Ios = Ios2)·· ♦式（2)， 利用式（1 )及式（2 )，求出任意驅動電流値爲Ios 時之，振盪啓動時間Ts與負載電容CL之關係式 Ts = cO*(CL)2 + dO*(CL) + eO (驅動電流値 los 爲任意 値（IosO)時）..，式（3 ) 在前述手段（C)中，以式（3)及前述手段（A)所 求得之振盪啓動時間TsO，來決定負載電容CL。 6. 如申請專利範圍第1至3項任一項所述之負載電 容CL之決定方法，其中，在前述手段（B)中， 振盪啓動時間Ts及負載電容CL之關係式，以驅動電 流値I 〇 s作爲參數時，爲 Ts = 0.0191(CL)2 + 0.0487(CL) + 0.0623(Ios=160nA 時）·.式（4) Ts = 0.0424(CL)2-0.0030(CL) + 0.1 240(Ios = 95nA 時）.·.式（5) Ts = 0.0558(CL)2 + 0.0316(CL) + 0.1141(Ios = 70nA 時）·..式（6) > 所使用之振盪電路的驅動電流値設爲Ios時，若Ios έ 9 5 η A則利用式（4 )與式（5 ) ，I 〇 s S 9 5 η A則利用式（ 5 )與式（6 )，求出任意驅動fg流値Ios下之，振盪啓動 -20- 201251305 時間Ts及負載電容C L之關係式 Ts = a(CL)2 + p(CL) + Y (驅動電流値Ios爲任意値（IosO) 時）· · ·式（7 ) (亦即決定式（7)中α、β及γ之値）， 在前述手段（C )中， 利用前述手段（Β )中所求得之式（7 )，來決定負載 電容C L之値。 7. 一種電子機器，其特徵爲：裝配晶體振盪電路， 該晶體振盪電路係具有負載電容，該負載電容之値由申請 專利範圍第1至3項任一項所述之負載電容CL之決定方 法所決定。 -21 -