TW201250773A - Manufacturing method for dual damascene structure - Google Patents
Manufacturing method for dual damascene structure Download PDFInfo
- Publication number
- TW201250773A TW201250773A TW100119360A TW100119360A TW201250773A TW 201250773 A TW201250773 A TW 201250773A TW 100119360 A TW100119360 A TW 100119360A TW 100119360 A TW100119360 A TW 100119360A TW 201250773 A TW201250773 A TW 201250773A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- opening
- hard mask
- mask layer
- trench
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
201250773 六、發明說明: 【發明所屬之技術領域】 本發明係有關於一種雙鑲嵌結構之製作方法,尤指一種 採用雙重圖案化技術(double patterning technique,DPT)之雙 鑲嵌結構之製作方法。 【先前技術】 積體電路(integrated circuit,1C)是藉由形成於基底或不 同膜層中的圖案化特徵(feature)構成的元件裝置以及内連線 結構所建構。舉例來說,作為半導體積體電路中主要多重金 屬内連線(multi-level interconnects)技術的鑲敌技術,即為在 介電材料層中I虫刻出電路圖案,然後將導電材料如銅填入該 電路圖案中,並加以平坦化,進而完成金屬内連線之製作。 而在1C的製作過程中,微影(photolithography)製程係為 一不可或缺之技術,其主要是將所設計的圖案,例如佈植區 域佈局圖案、或上述的電路佈局圖案等形成於一個或多個光 罩上,然後再藉由曝光(exposure)與顯影(devel〇pment)步驟將 光罩上的圖案轉移至-膜層上之&阻層Θ,以將此複雜的佈 局圖案精確地轉移至半導體晶片上。伴隨著後續的離子佈植 製程、钮刻製程以及沈積製程等半導體製程步驟,係可完成 複雜金屬内連線結構以及1C結構。 4 201250773 隨著半導體產業的微型化發展以及半導體製作技術的 進步’習知作為廣用技術的曝光技術已逐漸接近其極限。因 此,可以在現有的基礎設施上加大最小圖案距離(高達二倍) 的雙重圖案化技術(DPT)幾乎已成為32奈米(nanGmeter,nm) 與22 rnn線寬技術中最有可能的解決方法。 【發明内容】 因此,本發明係於此提供一種採用雙重圖案化技術之雙 鑲嵌結構之製作方法。 很據本發明所提供之申請專利範圍,係提供一種雙鎮名 結構'製作方法。該製作方法首先提供-基底,且該基底」 依序形成有介電層、一第一硬遮罩層與一第二硬遮罩層 來進行帛冑重圖案化製程,於該第二硬遮革層内々 序形成複數個第-溝渠開口與複數個第二溝渠開口,且 —硬遮罩層係暴露於該等第—溝渠開口與該等第二溝渠"開舞 口之底部。在第—雙重圖案化製程後,係進 她、 二化製程,於該等第—溝渠開口底部與該等第二溝㈣^ :=Γ1Τ層内依序形成複數個第-介層洞開口: 複數個第二介層洞•。待完成該等第_ 。 第二介層洞開口之後,係轉移該等第一溝渠門二等 溝渠開口、該等第一介層洞開口與該等第二 广第二 介電層t,以形成複數個雙鎮嵌間σ。 日/5知至該 201250773 根據本發明所提供之製作方法
與相鄰介層洞開口 ’雙鎮欲開口的溝渠開口 雙重圖案化製程形成,因此即使溝渠 圖案距離’以及介層洞開口彼此之間的 小’仍可以避免相鄰溝渠開口彼此相連 彼此相連等圖案偏差(patt ern failure)問 題’同時更增進圖案精確度。 【實施方式】 請參閱第1圖至第10圖,第i圖至第1〇圖係為本發明 所k供之雙鑲嵌結構之製作方法之一較佳實施例之示意 圖,其中第2B圖、第4B圖、第6B圖、與第8B圖分別為 第2A圖、第4A圖、第6A圖與第8B圖中沿A-A,剖線之剖 面示意圖,而第9圖至第1〇圖亦為第8A圖中沿A_A,剖線 之剖面示意圖。如第1圖所示’本較佳實施例首先提供一基 底100’基底100内包含有複數個導電層1〇2與一覆蓋導電 層102之底層104。基底1〇〇上則依序形成有一介電層1〇6、 一覆蓋層108、一第一硬遮罩層11〇與一第二硬遮罩層112。 介電層106可包含低介電常數(dielectric constant,k)材料(介 電常數值小於3.9)、超低介電常數(ultra low-k,以下簡稱為 ULK)材料(介電常數值小於2.6 )、或多孔性超低介電常數 (porous ULK)材料。由於低介電常數材料、ulk材料與多孔 性ULK材料皆為較不緻密且結構強度較低的材料,因此本 6 201250773 較佳實施例係在介電層106表面再形成較為緻密的覆蓋層 108。覆蓋層108可如第1圖所示為一包含氧化石夕(siiic(m 1 oxide,SiO)、氮氧化石夕(silicon oxynitride,SiON)或四乙基 氧矽烷〇6忖&6让71〇1^1108丨1化316,丁£08)的單層結構,但亦不限 為一複合膜層結構。 請繼續參閱第1圖。在本較佳實施例中,第一硬遮罩層 110與第二硬遮罩層112係具有不同的蝕刻率。舉例來說, 第一硬遮罩層110包含一絕緣硬遮罩層,例如一 Si〇N硬遮 罩層,而第二硬遮罩層112包含一金屬硬遮罩層,例如一氮 化鈦(titanium nitride,TiN)硬遮罩層。在第二硬遮罩層112 上,係可選擇性地形成另一覆蓋層114 ,覆蓋層114可為包 含SiON或SiO的單層結構,但亦可為其等或其他組合之一 複合膜層結構。
請參閱第1圖至第2A圖與第2B圖。接下來,係進行一 第一雙重圖案化製程。詳細地說,首先於覆蓋層114上先形 成一第一光阻120,接下來進行一第一微影步驟圖案化第一 光阻120,形成複數個第一開口 12〇a,且第一開口 12〇a係 用以定義雙鑲嵌結構的溝渠開口。隨後,係利用氣氣(cl2)進 行一第一蝕刻步驟,透過第一光阻12〇之第一開口 12〇&蝕 刻覆蓋層114與第—硬遮罩層112,將第一開口 120a轉移至 覆蓋層114與第二硬遮罩層112内,而如第2A圖與第2B 201250773 圖所示,形成複數個第-溝渠開口 122。在第一银刻 由於第-硬遮罩層11G與第二硬遮罩層112對氣氣的飾刻率 迥異於彼此’因此第一蝕刻步驟係如第2B圖所 μ 第:遮罩層110上。此外,第-光阻m係於第一餘刻: 驟中消耗及去除,或於第一蝕刻步驟後去除。 ’ 請參閱第3 1在完成第—溝渠開口 122 於覆蓋層114上與第—溝渠開口⑵内形成-第二光^糸 130。在形成第二光阻⑽之後,係進行—第二微影步驟, 用以圖案化第二光阻13〇’形成複數個第二開口 130a,第二 ,口 130a亦是用以定義雙鑲嵌結構的溝渠開口。隨後,係 利用氣氣進行H刻步驟,透過第二光阻⑽之第 口 13〇a飯刻覆蓋層114與第二硬遮罩層ιΐ2,將第二開口汗 轉移至覆蓋層114與第二硬遮罩層ιΐ2内,而如第从 圖與第4B圖所示,形成複數個第二溝渠開口 132。二 :刻步驟中’由於第一硬遮罩層11〇與第二硬遮罩層山對 ^的姓刻率週異於彼此’因此第二_步驟係如第4B圖 :停止於第—硬遮罩層⑽上。值得注意的是,在第一 較:實二:刻步驟中,係選用對第-硬遮罩層11〇(本 例中勺中包含Sl〇N)與第二硬遮罩層112 (本較佳實施 *第刻率差異較大之氣氣,因此第-韻刻步驟 硬如第2B圖與第犯圖所示’皆停止於第-’、、 上。然而,熟習該項技藝之人士應知,第一蝕 8 201250773 =驟與第二關步驟中亦可採用其他對第—硬遮罩層ιι〇 ^第二硬遮罩層m具有不同钮刻率的餘刻氣體或银刻劑。 ^卜’第二光阻13〇係於第二_步驟中消耗及去除 第二蝕刻步驟後去除。 、 ,另外請再參閱第1圖至第犯圖。根據本較佳實施例, 係利用第一雙重圖案化製程於覆蓋層m與第二硬遮罩層 112内形成第一溝渠開口 122與第二溝渠開口 132,且第一 硬遮罩層110係如第4B圖所示分別暴露於第一溝渠開口⑵ 與第二溝渠開口 132之底部。更值得注意的是,第—溝渠開 口 m與第二溝渠開口 132係如第4八圖所示係呈一陣列排 列,且第一溝渠開口 122與第二溝渠開口 132係交錯 (staggered)設置。換句話說,在任一行或任一列中,曰第一溝 渠開口 122之間皆設置有一第二溝渠開口 132,同理第二溝 渠開口 132之間皆設置有—第—溝渠開口 122。 / 請再參閱第4A圖。值得注意的是,在進行第—雙重圖 案化製程之後,本較佳實_係將已經完㈣作的第一溝渠 開口 122再分別定義出如第4A圖所示的一第一溝渠開口第 -端122a與-第—溝渠開口第二端122b,㈤理亦將第二溝 渠開口 132再分別定義出一第二溝渠開口第一端⑶&與一 第二溝渠開口第二端132b。更重要的是,在本較佳實施例 中,各第一溝渠開口第一端122a係對應於相鄰第二溝渠開 201250773 口 132的第二溝渠開口第二端132b,而各第一溝渠開口第二 端122b係對應於相鄰第二溝渠開口 132的第二溝渠開口第 一端 132a。 請參閱第5圖至第6A圖與第6B圖。在完成第一雙重圖 案化製程後,係進行一第二雙重圖案化製程。詳細地說,首 先係於覆蓋層114上與第一溝渠開口 122與第二溝渠開口 132内形成一第三光阻140。接下來進行一第三微影步驟, 用以圖案化第三光阻140形成複數個第三開口 140a,且第三 開口 140a係用以定義雙鑲嵌結構的介層洞開口。隨後,係 利用氟曱烷(methyl fluoride,CH3F)氣體進行一第三蝕刻步 驟,透過第三光阻140之第三開口 140a蝕刻第一硬遮罩層 110,將第三開口 140a轉移至第一硬遮罩層110内,而如第 6A圖與第6B圖所示,形成複數個第一介層洞開口 142。此 外,第三光阻140係於第三蝕刻步驟中消耗及去除,或於第 三蝕刻步驟後去除。 請再參閱第6A圖。值得注意的是,本較佳實施例中, 第一介層洞開口 142皆是形成於第一溝渠開口第一端122a 與第二溝渠開口第一端132a内。此外如前所述,由於第一 溝渠開口 122與第二溝渠開口 132係呈一陣列排列,因此, 任一行中的第一介層洞開口 142之連線係如第6A圖所示包 含一折線(piecewise linear line) ° 201250773 請參閱第7圖至第8A圖與第8B圖。在完成第—介層“ 開口 142之製作後,係於覆蓋層114上與第一溝渠開口 與第二溝渠開口 132内形成—第四光阻15〇。接下來進行一 第四微影步驟’用以圖案化第四光阻15G,形成複數個第四 開口 150a,第四開口 l50a亦用以定義雙鎮嵌結構的介層同 開口。隨後,再次利用氣甲烷氣體進行一第四蝕刻步驟曰,透 過第四光阻15〇之第四開口 150a_第一硬遮罩層ιι〇,將 第四開口 i5〇a轉移至第-硬遮罩層n〇内,而如以八圖與 第8B圖所*,形成複數個第二介層洞開〇 152。值得注意、 的是,在第三㈣步驟與第四_步驟中,係翻對第一’硬 遮罩層m(本較佳實施例中包含Si〇N)與覆蓋層⑽(本 較佳實施射包含勘s) _率差異較大之氟甲烧氣體, 因此第三韻刻步驟與第四敍刻步驟係如第6B圖與第8b圖所 不^停止於覆蓋層⑽上。然:而,熟習該項技藝之人士應知, 第三钮刻步驟與第四姓刻步驟中亦可採用其他對第一硬遮 :層110與覆蓋層108具有不同敍刻率的颠刻氣體或赖刻 1此外’第四光阻150係於第四钮刻步驟中消耗及去除, 或於第四蝕刻步驟後去除。 另外π再參閱第5圖至第8B g。根據本較佳實施例, =利用第二雙重圖案化製程於第—硬遮罩層110内形成第-曰洞開口 142與第二介層洞開口 152 ’且覆蓋層刚係女 201250773 第8B圖所示分別暴露於第一介層洞開口 142與第二介層洞 開口 152之底部。更值得注意的是,第一介層洞開口 142與 第二介層洞開口 152係如第8A圖所示,為交錯排列。換句 話說,任一第一介層洞開口 142之間皆設置有一第二介層洞 開口 152,同理任一第二介層洞開口 152之間皆設置有一第 一介層洞開口 142。 請再參閱第8A圖。值得注意的是,本較佳實施例中, 第二介層洞開口 152皆是形成於第一溝渠開口第二端122b 與第二溝渠開口第二端132b内。此外如前所述,由於第一 溝渠開口 122與第二溝渠開口 132係呈一陣列排列,因此, 任一行中的第二介層洞開口 152之連線係如第8A圖所示亦 包含一折線。 凊參閱第9圖。接下來’利用一第一碳氟ι触刻劑進行一 第五蝕刻步驟。詳細地說,係利用一碳氟比(C/Frati〇)較高 的第一碳氟蝕刻劑,例如選自六氟丁二烯 (hexafhiorobutadiene)、八氟環丁烧(octafluorocyclobutane)、 與八氟環戊烯(perfluorocyclopentene)所組成之群組,蚀刻第 一介層洞開口 142與第二介層洞開口 152之底部,於介電層 106内形成複數個部分介層洞(partial via) 154。值得注意的 疋’由於碳氟比(C/F ratio)較高的第一碳氟钮刻劑對於丁沉 與SiON(即第二硬遮罩層in與第一硬遮罩層11〇)之蚀刻 12 201250773 率遠低於對TEOS與低介電材料(即覆蓋層108與介電層 106),因此,在進行第五蝕刻步驟時,被第一硬遮罩層110 與第二硬遮罩層112覆蓋的覆蓋層108與介電層106,係受 到第一硬遮罩層110與第二硬遮罩層112的保護而未被第一 碳氟蝕刻劑蝕刻。 請參閱第10圖。在形成部分介層洞154之後,係利用 一第二碳氟蝕刻劑進行一第六蝕刻步驟。值得注意的是,第 二碳氟蚀刻劑的碳氟此係低於第一碳H触刻劑的碳氣比’第 二碳氟姓刻劑係可包含選自四氟曱烧(perfluoromethane)與 六氟乙烧(hexafluoroethane)所組成之群組。由於碳氟比較低 的第二碳氟蝕刻劑對於TiN (即第二硬遮罩層112)之蝕刻 率遠低於對SiON、TE0S與低介電材料(即第一硬遮罩層 110、覆蓋層108與介電層106),因此第六蝕刻步驟係用以 移除未被第二硬遮罩層112覆蓋的第一硬遮罩層110、覆蓋 層108與介電層106,並將第一溝渠開口 122、第二溝渠開 口 132、以及部分介層洞154 (包含第一介層洞開口 142與 第二介層洞開口 152)皆轉移至介電層106内,以形成複數 個雙鑲嵌開口 160。且如第10圖所示,在藉由第六蝕刻步驟 轉移第一溝渠開口 122、第二溝渠開口 132、第一介層洞開 口 142與第二介層洞開口 152至介電層106時,係可同時移 除底層104,或在第六蝕刻步驟藉由另一合適之蝕刻劑移除 底層104,使導電層102暴露於雙鑲嵌開口 160之底部。 13 201250773 另外,在完成雙鑲嵌開口 160之製作後,係於雙鑲嵌門 口 160内形成一阻障層(圖未示)與一填滿雙鑲嵌開口 的導電層(圖未示),最後藉由一平坦化步驟移除多餘的導 電層與第二硬遮罩層112,完成雙鑲嵌導線的製作。由於上 述步驟係為熟習該項技藝之人士所熟知者,因此在本較佳一 施例中不再贅述。 貫 根據本發明所提供之製作方法,係利用雙重圖案化製程 依序形成該等第一溝渠開口與該等第二溝渠開口,以完成= 鑲嵌開口的溝渠開口。同理,本發明所提供之製作方法,亦 利用雙重圖案化製程依序形成該等第一介層洞開口與該等 第二介層洞開口,以完成雙鑲嵌開口的介層洞開口。更重要 的是,本發明所提供之第一溝渠開口與第二溝渠開口係呈交 錯設置,且第-介層洞開口與第二介層洞開口亦為交錯設 置’故可將第-溝渠開口與第二溝渠開口彼此間之最小圖案 距離放大,同理亦可將第-介層洞開口與第二介層洞開口彼 此間之最小圖#距離放大。因此,即使溝渠開。彼此之間的 最小圖案距離,以及介層洞開口彼此之間的最小圖案距離持 續縮小,仍可以避免相鄰溝渠開口發生彼此相連與相鄰介層 洞開口發生彼此相連等圖案偏差(pattern灿⑽)問題,同時 增進圖案精確度。 14 201250773 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍 所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第1G圖係為本發明所提供之雙鑲嵌結構之製 作方法之一較佳實施例之示意圖。 第2B圖、第4B圖、第6B圖、與第8B圖分別為第2八 圖、第4A圖、第6A圖與第8B圖中沿A_A,剖線之剖面示竟 圖,而第9圖至第10圖亦為第8A圖中沿A_A,剖線之杳^面*' 不意圖。 【主要元件符號說明】 1〇〇基底 104 底層 108覆蓋層 112 第二硬遮罩層 120第一光阻 122 第一溝渠開口 122b第一溝渠開口第二端 130a第二開口 132a第二溝渠開口第一端 140第三光阻 142 第一介層洞開口 102 導電層 106 介電層 110 第一硬遮罩層 114 覆蓋層 120a 第一開口 122a 第一溝渠開口 第一端 130 第二光阻 132 第二溝渠開口 132b 第二溝渠開口 第二端 140a 第三開口 150 第四光阻 15 201250773 150a第四開口 152 154 部分介層洞 160 第二介層洞開口 雙鑲嵌開口 16
Claims (1)
- 201250773 七、申請專利範圍: 1· 一種雙鑲嵌結構之製作方法,包含有: 第一硬 提i、基底,該基底上依序形成有一介電層、 遮罩層與一第二硬遮罩層; 9 進行-第—雙重圖案化製程,於該第二硬 形成複數溝渠開口與複數個第二神^層内依片 硬遮罩層係暴露於該等第—溝渠開口與1且該第. 之底部; f乐一溝渠開口 進仃-第二雙重圖案化製程,於該 與該等第二溝準π π ΛΜ #渠開口底部 寸乐廣渠開口底部之該第一 數個第—介層、、 早日円依序形成複 層/1開口與複數個第二介層洞開口 轉移該等第-溝渠開σ、,乂及 介層洞開口與“ ㈣口、該等第一 數個雙鑲嵌開口。 s中,以形成潜 2.如申請專利範圍第J項所 更包含右播 衣卞万/去其中該基底户 層。一導電層與-底層,且該底層係覆蓋該導電 其中該底層係 其中該基底上 4·如h專利_第〗項所述之製作方法, 17 201250773 且該第—覆蓋層係形成於該介電層 更包含有一第一覆蓋層 與該第一硬遮罩層之間 5.如申請專利範圍第1 更包含有一第二覆蓋層 遮罩層之上。 項所述之製作方法,其巾該基底上 ’且該第二覆蓋層係形成於該第二硬 其中該第一硬 6·如申請專利範圍第1項所述之製作方法 遮罩層與該第二硬遮罩層之㈣率不同。 7.如申請專利範圍第6項所述之 遮罩層包含-絕緣硬遮罩層, 去、中該第一硬 遮罩芦。 早曰°亥第-硬遮罩層包含-金屬硬 8.如申請專利範圍第i 重圖案化製程更包含有 項所述之製作方法 其中該第一雙 於該第二硬遮罩層上形成一第一光阻; 於該第一 於該第 ;其中 依序進行一第一微影步驟’ 光阻與該第二硬遮罩層内形成該:二:= 第二硬遮罩層上形成-第二光阻及 溝渠開口 渠開口係交錯(staggered) 光二步驟與-第二轉驟, ,广第一硬遮罩層内形成該等第二 §亥等第一溝渠開口與該等第二 201250773 設置 9.如申請專利範圍第 重圖案化製程更包含有製作方法,其中該第二雙 於該第-硬遮翠層上形成一第三光阻; 光三微影步驟與一第三韻刻步驟,於該第三 第第一硬遮罩層内形成該等第-介層洞開口; =第-硬遮罩層上形成一第四光阻;以及 係交錯設 置 ΙΓΓ影步驟與-第四㈣步驟,於該第四 等》第第-硬遮罩層内形成該等第二介層洞開口 4第—介層_口與該等第二介層洞開口 :準二申請專利範圍第〗項所述之製作方法 相口與帽:咖口係呈-_㈣專第一 請專利範圍第1G項所述之製作 分別包含一第一溝渠開口第—端與一第中::第- 端與-第二溝渠圖案第二端。 第-溝渠開口第一 =渠=請專·圍第U項所狀製作料,其中 ,、開口第-端係對應於該等第二溝渠 ’- 弟一鸲,且該等 19 201250773 第一溝ig pq 渠開口第 端 一、汗σ第二端係對應於該等第二溝 述,方法,其,第 二溝渠開口第;而=一溝渠開口第-端與該等第 之製作方法,其,該等第 n.:;^T;rlinear,ine),"" i5.如中請專利範圍第 雙鑲嵌開口之步驟更包含:1作方法’其中形成該等 第-進二步驟,彻—第-編虫物_等 I日⑽口與該等第二介層 内形成複數個部分介層洞;以及 W於該介電層 進广第六钮刻步驟,利用一第二 層内形成該等雙鑲嵌開口。 增m 如申料利|_第15項所狀製作方法 碳氟蝕刻劑之碳氟比γ 其中该第一 錢比。氣比(C/F灿〇)係大於該第二碳氣儀刻劑之 201250773 17_如申請專利範圍第16項所述之製作方法,其中該第一 石反氣蚀刻劑係選自六說丁 一稀(hexafluorobutadiene)、八ft環 丁烧(octafluorocyclobutane)、與八 i環戊稀 (perfluorocyclopentene)所組成之群組。 18.如申請專利範圍第16項所述之製作方法,其中該第二 . 石反氣触刻劑係選自四既曱院(perfhioromethane)與六敗乙烧 (hexafluoroethane)戶斤組成之群組。 八、圖式: 21
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100119360A TWI550684B (zh) | 2011-06-02 | 2011-06-02 | 雙鑲嵌結構之製作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100119360A TWI550684B (zh) | 2011-06-02 | 2011-06-02 | 雙鑲嵌結構之製作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201250773A true TW201250773A (en) | 2012-12-16 |
TWI550684B TWI550684B (zh) | 2016-09-21 |
Family
ID=48139356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100119360A TWI550684B (zh) | 2011-06-02 | 2011-06-02 | 雙鑲嵌結構之製作方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI550684B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104124203A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN104253081A (zh) * | 2013-06-26 | 2014-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
TWI562375B (en) * | 2013-08-21 | 2016-12-11 | Intel Corp | Apparatus having connected interconnection layers and method for connecting interconnection layers |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7125792B2 (en) * | 2003-10-14 | 2006-10-24 | Infineon Technologies Ag | Dual damascene structure and method |
US8008206B2 (en) * | 2009-09-24 | 2011-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
-
2011
- 2011-06-02 TW TW100119360A patent/TWI550684B/zh active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104124203A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN104124203B (zh) * | 2013-04-28 | 2017-11-03 | 中芯国际集成电路制造(上海)有限公司 | 互连结构的形成方法 |
CN104253081A (zh) * | 2013-06-26 | 2014-12-31 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN104253081B (zh) * | 2013-06-26 | 2017-09-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
TWI562375B (en) * | 2013-08-21 | 2016-12-11 | Intel Corp | Apparatus having connected interconnection layers and method for connecting interconnection layers |
US9659860B2 (en) | 2013-08-21 | 2017-05-23 | Intel Corporation | Method and structure to contact tight pitch conductive layers with guided vias |
Also Published As
Publication number | Publication date |
---|---|
TWI550684B (zh) | 2016-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7137045B2 (ja) | リソ・フリーズ・リソ・エッチプロセスを用いる伸長コンタクト | |
US9543193B2 (en) | Non-hierarchical metal layers for integrated circuits | |
TWI552270B (zh) | 半導體裝置及其製造方法 | |
JP2007019187A5 (zh) | ||
JP4104426B2 (ja) | 半導体装置の製造方法 | |
JP2009267112A (ja) | エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法 | |
CN109427656B (zh) | 半导体装置及其制造方法 | |
TWI254379B (en) | Method for manufacturing a semiconductor device | |
JP3757213B2 (ja) | 半導体装置の製造方法 | |
JP2008042219A (ja) | 半導体装置の多層金属配線の形成方法 | |
JP2006332503A (ja) | 半導体装置及びその製造方法 | |
TWI288430B (en) | Structure with via hole and trench and the fabrication method thereof | |
TWI227042B (en) | Method for forming thick copper self-aligned dual damascene | |
US11257673B2 (en) | Dual spacer metal patterning | |
KR20130121651A (ko) | 자가정렬된 상호접속 및 블록킹 부분을 갖는 반도체 디바이스 | |
JP2001230317A (ja) | 多層配線構造の形成方法及び半導体装置の多層配線構造 | |
KR101422944B1 (ko) | 자가 정렬된 상호연결부들을 갖춘 반도체 디바이스 | |
CN107464812A (zh) | 一种半导体器件的制造方法 | |
TW200303599A (en) | Manufacturing method of semiconductor device | |
US8633108B1 (en) | Dual damascene process | |
TW201250773A (en) | Manufacturing method for dual damascene structure | |
US6573187B1 (en) | Method of forming dual damascene structure | |
CN104867861B (zh) | 一种半导体器件的制作方法 | |
KR100363696B1 (ko) | 반도체장치의 다층 금속배선 형성방법 | |
TW202022987A (zh) | 半導體裝置之精密互連形成方法 |