TW201244569A - Method of forming copper wiring, method of manufacturing wiring board, and wiring board - Google Patents

Method of forming copper wiring, method of manufacturing wiring board, and wiring board Download PDF

Info

Publication number
TW201244569A
TW201244569A TW101109784A TW101109784A TW201244569A TW 201244569 A TW201244569 A TW 201244569A TW 101109784 A TW101109784 A TW 101109784A TW 101109784 A TW101109784 A TW 101109784A TW 201244569 A TW201244569 A TW 201244569A
Authority
TW
Taiwan
Prior art keywords
suspension
copper
wiring
copper particles
wiring pattern
Prior art date
Application number
TW101109784A
Other languages
English (en)
Inventor
Hiroshi Mataki
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201244569A publication Critical patent/TW201244569A/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/227Drying of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/5328Conductive materials containing conductive organic materials or pastes, e.g. conductive adhesives, inks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0266Size distribution
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Electric Cables (AREA)

Description

201244569 六、發明說明: 【發明所屬之技術領域】 本發明是有關於一種銅配線的形成方法、配線基板的 製造方法以及配線基板,尤其是有關於一種使用不同粒徑 的銅粒子來形成銅配線的銅配線的形成方法、配線基板的 製造方法以及配線基板。 【先前技術】 先前’包括絕緣性基板及形成於該絕緣性基板表面的 包括金屬膜的配線圖案的配線基板被廣泛用於電子零件或 半導體元件。 在使用分散有比較大的銅粒子(例如具有100 nm以 上的粒徑)的懸浮液來形成配線圖案的情況下’由於形成 金屬膜的銅粒子之間的空隙大,故而金屬膜的導電性隨時 間而下降。 在為了提高金屬膜的緻密性而使用銅奈米粒子(例如 具有小於100 nm的粒徑)的情況下,由於在形成配線圖 案的步驟巾,銅奈綠子在大Μ料完全氧化,故 原處理亦無法使粒子相互結合,無法使配線 故而配線餘❹造縣㈣。 岐成本同’ 例如,專利文獻i中記載有如下方法: 不同_的銅粒子的糊料塗佈於基板上;= 銅配線。專利文獻2中記載有如下方法:成 同的懸浮介質中分散有導電性微粒子的“液=^ 201244569 肉財至滅上,從㈣成H專利讀 下方法:利用具有不同結曰4 °己载有如 線。 曰曰心的多個金屬薄膜來形成配 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開平10-308120號公報 [專利文獻2]日本專利特開勘3 31ιι%號公報 【發[明專内利容文】獻3]日本專利特開平_搬號公報 專利文獻1中記載的方法中,將不同粒 種糊射而塗佈於基板上,專利文獻2中== 中,使用縣介質的物性相互不同但導電性微粒子的物= 相同的兩種液體,因此在任―情況下均紐充分填埋粒子 之間的空隙。另外,專利文獻3中記载的方法中雖在第 1金屬薄膜的上部形成有第2金屬薄膜,上述第2金屬薄 膜具有較第1金屬薄膜的結晶粒徑小的結晶粒徑,但對填 埋粒子之間的空隙的方面並無研究。 本發明是鑒於上述情況而形成’目的在於提供一種可 藉由減小銅粒子之間的空隙來提高導電性,並且可抑制隨 時間劣化的銅配線的形成方法、配線基板的製造方法以及 配線基板。 為了達成上述目的’本發明的一態樣的銅配線的形成 方法包括.配線圖案形成步驟’將分散有具有1〇〇 nm以 上的平均粒徑的第1銅粒子的第1懸浮液賦予至基板上, 201244569. ^UJUpif =用^_液在基板上形成配線_;乾燥步驟,在配 線圖案域步雜’舰線圖案巾的f i齡子在小 i5〇°c的溫度下進行乾燥;第2料賴付驟,在乾_ 驟,’將第2懸浮液賦予至配線圖案,上述第2懸浮^ ^刀散有具有㈣1銅粒子的平均祕小的平均粒徑的 銅粒子;緻密化步驟,在第2鮮液解步驟後, 述配線圖案中的第1銅粒子及第2銅粒子之間的空隙;加 熱步驟,在緻密化步驟後,對上述配線圖案中的第i鋼粒 子及第2峰子施加熱;域還城理步驟,在加熱步驟 後’對上述配線圖案中的上述第丨銅粒子及第2鋼粒 *依據該態樣’藉由利用具有1〇〇 nm以上的平均粒經 的第1銅粒子形成配線圖案,然:後將具有較第丨銅粒子ς 平均粒徑小的平均純的第2峰子財至配顧案 在配線圖案中的第1銅粒子之間的空隙中放人第2銅粒 =二因此,可減小形成配線圖案時所產生的銅粒子之間的 空隙H藉由湘贿化處理來減小鋼粒子之間的空 隙,然後加熱銅粒子使其氧化而相互結合,可增大銅粒= 相互的接觸面積而提高銅配線的導電性。進而,由於可減 小形成配線圖㈣峰子之_空隙,故而可提高銅配線 的隨時間的穩定性。 、 較佳為緻密化步驟包括加壓步驟,對配線圖案中的第 1鋼粒子及第2銅粒子施加壓力。 依據該態樣,藉由對配線圖案中的第丨鋼粒子及第2 201244569 銅粒子施加壓力,可進行減小銅粒子之間的空隙的緻密化 處理。 較佳為’配線圖案形成步驟包括第1懸浮液喷出步 驟’利用喷墨方法喷出第1懸浮液的液滴而賦予至基^ 上,並且第2懸浮液賦予步驟包括第2懸浮液噴出步^, 利用喷墨方法喷出第2懸浮液的液滴而賦予至配線圖案。 依據該態樣,藉由在配線圖案形成步驟以及第2雜浮 液賦予步驟中使用喷墨方法,可容易進行各步驟。另外, 由於僅對基板上的對形成配線圖案而言所必需的部分選擇 性地賦予第1懸洋液及第2懸浮液,故而可抑制第1懸浮 液及第2懸浮液的使用量來降低銅配線的製造成本。 較佳為第1懸浮液喷出步驟中的第旧浮液的液滴的 尺寸大於第2懸浮时出步驟中的第2懸浮液的液滴的尺 寸。 依據該態樣,容易在第1銅粒子之間的空隙中放入第 2懸浮液。 較佳為上述第1懸浮液噴出步驟以及上述第2懸浮液 喷出步驟是分別使用不同的噴墨頭來進行。 依據該態樣,可效率良好地嘴出第i懸浮液及第2縣 浮液。 〜 較佳為第2銅粒子的平均粒徑為第i銅粒子 徑的1/10以下。 ;才立 依據η亥態樣,容易在第!銅粒子之間的空隙中放 2銅粒子。 8 201244569 較佳為第2懸浮液的黏度小於第i懸浮液的黏度。 依據該態樣,容易在第1銅粒子之間的空隙中放入第 2懸浮液。 另外,為了達成上述目的,本發明的一態樣的配線基 板的製造方法包括上述銅配線的形成方法。 依據該態樣,由於可形成導電性以及隨時間的穩定性 提向的銅配線,故而適合作為配線基板的製造方法。 另外’為了達成上述目的’本發明的一態樣的配線基 板包括利用上述銅配線的形成方法來形成的銅配線。 依據該態樣,配線基板可包括導電性以及隨時間的穩 定性提高的銅配線。 依據本發明,在具有比較大的粒徑的銅粒子之間的空 隙中放入具有比較小的粒徑的銅粒子,其後藉由緻密化處 理來進一步減小空隙’然後藉由加熱使銅粒子氧化而相互 結合,因此可增大銅粒子相互的接觸面積,可提高銅配線 的導電性,並且可抑制隨時間劣化。 【實施方式】 以下,依據隨附圖式對本發明的較佳實施形態進行說 明。 [配線圖案形成步驟] 本發明的實施形態的銅配線的形成方法中,首先,將 分散有多個第1銅粒子14 (第1銅粉)的第1懸浮液12 賦予至基板10上’利用第1懸浮液12在基板1〇上形成配 線圖案(參照圖1A)。配線圖案的寬度並無特別限定,較 201244569 佳為50 μιη以上100 μιη以下。 〈基板〉 作為基板10,可無特別限定地使用各種材質的基板。 〈第1懸浮液〉 第1懸浮液12包括懸浮介質(連續相)、及分散於懸 浮介質中的多個第1鋼粒子14 (第1銅粉)。另外,第j 懸浮液12可包括具有使第丨銅粒子14在懸浮介質中保持 分散狀態的作用的分散劑。進而,第i懸浮液12亦可包括 在後述加熱步驟中的加熱溫度以下的溫度下蒸發或者分解 的添加劑。圖1A中,僅特別圖示第!懸浮液12的構成要 素中的第1銅粒子14。 第1銅粉較佳為包括當利用掃描式電子顯微鏡 (scanning electron microscope,SEM )觀察來測定時數量 平均粒徑(以下,僅稱為「粒徑」)為1〇〇nm以上3〇〇nm 以下的第1銅粒子14。在銅粒子具有1〇〇 nm以上的粒徑 的情況下,在常溫的大氣中銅粒子不容易完全氧化。另一 方面’在銅粒子的粒徑小於刚nm的情況下,在 大氣中銅粒子容易完全氧化。 派 =為懸浮介質,只要是第丨銅粒子14可分散的液體, 可無特別限定地使用各種液體(例如環己酮等)。 作為分散H是具錢第!输子M在懸浮 =持分散狀態的作用的材料’則可無特別限定地使 種材料。分散劑較佳為使第丨銅粒子14的分 的材料,尤佳祕所完成的舰、㈣導電性無影^的材^ 201244569 胸12較佳為在非氧化氣體環境下製備。本實 中,由於使用包括具有100 nm以上的粒 =二的八第氧故而在常溫的大氣"1銅粒子 第1懸浮液12較佳為具有1 ρ 整第贈液12 _性,在賦倾述第 :時谷易將第2銅粒子18放入至第1銅粒子Μ之;的; 知第1懸浮液12例如可藉由將第1銅粒子5〇 wt%以上 與壤己酮50 wt%以下混合來製備。 〈第1懸浮液的賦予方法〉 作為將第i懸浮液12賦予至基板1G上的方法,並益 =別限定’可使雜轉㈣綠、浸潰塗佈方法等各種塗 佈方法,或喷墨印刷方法、_印刷方法等各種印刷方法。 ^使用該些方法巾时墨印刷方法,射_第i懸浮液 2在基板10上直接描繪所需的配線圖案。另外,若使用 嘴墨印刷方法’則可沿著配線圖案來選擇性地賦予第i縣 =液12 ’故而可抑制第i懸;浮液12的使用量來降低銅配 線的製造成本。 [第1乾燥步驟] 一接著,從在圖案形成步驟中賦予至基板10上的第i 芯孚液12中去除懸浮介質’使第i銅粉乾燥(參照圖1B)。 201244569 ^ 至來第的懸浮液賦予步驟中,容易將第2懸 第1乾燥步料板子14之間的空隙中。 150°C。丨&、’。使第1鋪絲的溫度難為小於 上所述限制第i乾^_^驟巾第1銅粉未經加熱。藉由如 第1乾燥步= 度’可抑制第1銅粉的氧化。 可促進第1銅粉的乾燥#由吹風或者降低氣體環境壓力, [第2懸浮液的賦予步驟] 配二乾燥步财乾燥的第1鋼粉形成的 2懸浮液=;:2第2 一⑷_的第 〈第2懸浮液〉 浮介(連續相)、及分散於懸 懸浮液16可勺紅第 8 (第2銅粉)。另外,第2 分散狀態的^的具2銅粒子18在懸浮介質中保持 在後述力進而,第2懸浮液16亦可包括 的添加以下的溫度下蒸發或者分解 素中的第2銅粒子18圖不第2懸浮液16的構成要 Μ ^成-第2鋼粉的第2鋼粒子18的粒徑小於第1鋼粒子 第2细藉此’可在第1銅粒子14之間的空隙中放入 第2銅粒子18,來減小空隙。 _第2銅粒子18的粒徑較佳為3〇nm以下更佳為第1 銅粒子】4的粒徑的謂以下。藉此,第2銅粒子18可容 12 201244569 wj 叩if 易進入至第1銅粒子14之間的空隙中。另一方面,在第2 銅粒子18的粒控小的情況下,在第2懸浮液賦予步驟中第 2銅粒子18容易氧化。因此,第2銅粒子18車交佳為具^ 在常溫下林易進行氣化的程度的粒徑,例如較佳 10 nm以上的粒徑。 八 第2懸浮液16中所含的懸浮介質、分散劑、其他構成 要素可使用與第1分散液12相同的材料。 非氧化氣體環境下製備第2懸浮液16。 為在 第2懸+液16例如可藉由將第2銅粒? 25 wt%以上 與環己酮75wt。/。以下混合來製備。 較佳為第2懸浮液的黏度為1 cP以上20 cP以下, 小於第^懸浮液丨2的黏度。_,第 進入至第⑼粒子14之間的空隙中。另外ϋ ㈣表面張力較佳為25 mN/m以上4〇 mN/m以下騎液 〈第2懸浮液的賦予方法〉 1 Ϊ ^ ^第2懸浮液16的方法並無特別限定, 可使,與賦予第i懸浮液的方法相同的方法。疋 刷方法來賦衫2懸浮液16的情況下, ==耆配,案來選擇性地賦予第2懸浮液16,故而 ' :^ 2懸斤液16的使用量來降低銅配線的製造成本。 ^日、稭由噴墨而嘴出的第2懸浮液16的㈣的尺寸較佳 為小於配線圖案的寬度。 、在利用喷墨印刷方法來賦予第1懸浮液I2及第2懸浮 液16的情況下,較佳為第i懸浮、液12及第2懸浮液16 13 201244569 Γ第::ΪΓ墨頭中噴出。本實施形態中 ,由於分別使 故而與二相同第1銅粉及第2銅粉, 粉的情況她,可提1丨=^齡斜_銅粒子的銅 選擇性。較,‘ 的1 料此,第2 Γ 的第1懸浮液12的液滴的尺寸小。 =中第2懸賴16可容易進人至第⑽粒子14之間的 [第2乾燥步驟] 9辟視Γ要進订第2乾燥步驟,從被賦予至配線圖案的第 2 ;净液16中去除懸浮介質,使銅粉乾燥。在此情況下, 較佳為經過對於第2銅粒子18進人至第丨銅粒子14之間 的空隙中的步驟完畢而言充分_間後,進行第2乾燥步 驟。 亦可不進行第2乾燥步驟。在此情況下,藉由殘留第 j懸浮液16的懸浮介質來保持第2懸浮液16的流動性, 可保持第2銅粒子18能夠容易進入至第 1銅粒子14之間 的空隙中的狀態。另外,可縮短步驟時間。 [緻密化步驟] 繼而’減小第1銅粒子14以及第2銅粒子18的空隙, 使形成配線圖案的銅粉緻密(參照圖1D)。 例如’藉由如圖1D所示使用加壓裝置20來施加墨 力’可壓縮銅粉使其緻密。本實施形態中,由於藉由賦予 第2懸浮液的步驟,在第1銅粒子14之間的空隙中放入第 201244569 HZLOOpif ^粒子18,故而與未射第2鋼粒子料航相比較, 可^空隙更小的狀態下進行緻密化步驟。因此,可使為了 =密化而施加賴力比較低,可抑辦基板1G的不良影 響。 曰藉由進行緻密化步驟,可抑制第2銅粒子18的賦予 量’因此可降低銅配線的製造成本。 緻密化步驟中的加壓方法的—例為壓延機處理。緻密 化步驟中_粉施加的壓力較佳為⑽Mpa以上3⑻购 以下。 [加熱步驟] 接著,藉由在大氣帽_化步財經_化的銅粉 施加熱’則使第1銅粒子14以及第2銅粒子18在氧化 同時相互結合(參照圖1E)。 較佳為根據構成第i銅粉的第i銅粒子14的粒徑來決 定加熱步射的加熱溫度。為了對配線圖案辭導電性, 較佳為在加熱步驟中,構成銅粉的銅粒子的粒徑越大,則 在越高的溫度下加熱銅粉。例如’在構成第!銅粉的第i 銅粒子14具有l〇〇nm以上2〇〇nnm下的粒徑的情況下, 若加熱步财的加熱溫度為15(rc以上,則可對配線圖案 賦予導電性。例如’在構成第i銅粉的第丨銅粒子14具有 超過· nm的粒㈣情況下,若加齡射的加熱溫度 為200 C以上,則可對配線圖案賦予導電性。 本實施形態中,較佳為在緻密化步驟之後進行加熱步 驟。在減小形成配線圖案的銅粒子之間的空隙後,藉由加 15 201244569 -----jr— 熱使銅粒子氧化而相互結合,藉此可進一步增大銅粒子相 互的接觸©積。在緻密化步驟與加熱步驟的順序相反(即, 在進仃加熱步驟後進行緻密化步驟)的情況下,對藉由加 熱步驟中的加熱使銅粒子已相互結合的狀態的銅粉進行緻 密化步驟,難以減小銅粒子之間的空隙來使銅粉緻密化。 另外,在對銅粉同時進行緻密化步驟與加熱步驟的情況 下,由於在銅粉未經充分緻密化的狀態下,銅粒子相互結 合’故而無法充分確保鋼粒子相互的接觸面積。因此,較 佳為先進行緻密化步驟,然後進行加熱步驟。 [還原處理步驟] 接著,藉由將在加熱步驟中氧化的銅粉還原,來對形 成配線圖案的銅粉賦予導電性(參照圖1F)。藉此,可使 相互結合的第1銅粒子14以及第2銅粒子18作為配線來 發揮功能。 作為還原處理’可無特別限定地使用各種處理。例如, 可藉由將氧化的銅粉在包括3 vol%以上1〇 ν〇ι%以下的氮 的氬氣環境下以350°C以上40CTC以下的溫度進行加熱來 還原。 〈銅配線〉 本實施形態中形成的銅配線的寬度並無特別限定,例 如為50 μιη以上100 μιη以下。本實施形態中形成的銅配 線可作為配線基板的配線來使用。 本實施形態中,在配線圖案形成步驟中,使用具有大 粒徑的第1銅粒子來形成配線圖案’在其後的第2懸浮液 201244569 的賦予步驟中,藉由將具有較第⑽粒子的粒徑小的粒徑 的第2銅粒子賦予至配線圖案’可利用第2銅粒子填埋第 1銅粒子之間的空隙,形成空隙小的銅配線。因此,所完 成的銅配線巾’可提高導,並且可提高隨時間的穩定 性。 “ [比較例] 圖2A中表示第1比較例,先將具有小粒徑的第2銅 粒子118賦予至基板1〇上,接著賦予具有大粒徑的第上 鋼粒子114。在此情況下,第i銅粒子114的層僅能夠形 成,第2銅粒子118的層上,無法獲得第2銅粒子118填 埋第1銅粒子114之間的空隙的效果。 圖2B中表示第2比較例,準備分散有具有大粒徑的 第1銅粒子214以及具有小粒徑的第2銅粒子218此兩者 的懸浮液,將該懸浮液賦予至基板1〇上。在此情況下,第 2銅粒子218的一部分進入至第1銅粒子214之間的空隙 中。但是’第2銅粒子218的一部分殘留於第1銅粒子214 上,未產生填埋第1銅粒子214之間的空隙的效果,造成 浪費。 【圖式簡單說明】 〜圖1A是對本發明的實施形態的銅配線的形成方法進 行說明的圖。 圖1B是對本發明的實施形態的銅配線的形成方法進 行說明的圖。 圖1C是對本發明的實施形態的銅配線的形成方法進 17 201244569 行說明的圖。 圖ID是對本發明的實施形態的銅配線的形成方法進 行說明的圖。 圖1E是對本發明的實施形態的銅配線的形成方法進 行說明的圖。 圖1F是對本發明的實施形態的銅配線的形成方法進 行說明的圖。 圖2A是對比較例的銅配線的形成方法進行說明的圖。 圖2B是對比較例的銅配線的形成方法進行說明的圖。 【主要元件符號說明】 10 基板 12 第1懸浮液 14 第1銅粒子 16 第2懸浮液 18 第2銅粒子 20 加壓裝置 18

Claims (1)

  1. 201244569 七、申請專利範圍: I 一種銅配線的形成方法,包括·· 配線圖案形成步驟,將分散有具有1〇〇 nm以上的平 均粒徑的第1銅粒子的第丨懸浮液賦予至基板上,利用上 述第1懸浮液在上述基板上形成配線圖案; 乾燥步驟’在上述配線圖案形成步驟後,使上述配線 圖案中的上述第1銅粒子在小於15〇。匸的溫度下進行乾燥; 一第2懸浮液賦予步驟,在上述乾燥步驟後,將第2懸 f液賦予至上述配線圖案,上述第2懸浮液中分散有具有 較上述第1銅粒子的平均粒徑小的平均粒徑的第2銅粒子; 、、緻密化步驟’在上述第2懸浮液賦予步驟後,減小上 述配線圖案中的上述第丨銅粒子及上述第2銅粒子之間的 加熱步驟,在上述緻密化步驟後,對上述配線圖案中 的上,第1銅粒子及上述第2銅粒子施加熱;以及 還原處理步驟’在上述加熱步驟後,對上述配線圖案 的上述第1銅粒子及上述第2銅粒子進行還原處理。 2.如申5月專利範圍帛】項所述之銅配線的形成方法, ”中上述緻密化步驟包括加壓步驟,對上述配線圖案中的 上述第1銅粒子及上述第2銅粒子施加壓力。 士士、+如巾#專利範圍第1項或第2項所述之銅配線的形 ㈣上述轉贿形成步熟括第1懸浮液嘴出 、墨方法噴出上述第1懸浮液的液滴而賦予至 上述基板上, 201244569 上述第2懸浮潘# 7 利用上述嗔黑方、、予步驟包括第2懸浮液喷出步驟, 述配線圖案Γ ’出上述第2懸浮液的液滴而賦予至上 其中上述第3項所述之銅喊的形成方法, i尺寸大於上ΐί液噴出步驟中的上述第1懸浮液的液滴 的液滴的尺寸 m浮液噴出步射的上述第2懸浮液 士古、土:Γ專利範固第3項或第4項所述之銅配線的形 液噴出步驟是懸浮液喷出步驟以及上述第2懸浮 液嗔H刀別使用不同的噴墨頭來進行。 6. 如申請專利範圍第1項至第5項中任-項所述之銅 配線的瓜成方法’其中上述第2銅粒子的平均粒徑為上述 第1銅粒子的平均粒徑的1/1〇以下。 7. 如申請專利_第丨項至第6項中任—項所述之銅 配線的形成方法,其中上述第2懸浮液的黏度小於上 1懸浮液的黏度。 $ 8. —種配線基板的製造方法,包括如申請專利範圍第 1項至第7項中任一項所述之銅配線的形成方法。 9. 一種配線基板,包括利用如申請專利範圍第丨項至 第7項中任一項所述之銅配線的形成方法來形成的鋼配 線。 20
TW101109784A 2011-03-24 2012-03-22 Method of forming copper wiring, method of manufacturing wiring board, and wiring board TW201244569A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011065885A JP5544324B2 (ja) 2011-03-24 2011-03-24 銅配線の形成方法および配線基板の製造方法

Publications (1)

Publication Number Publication Date
TW201244569A true TW201244569A (en) 2012-11-01

Family

ID=46879292

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101109784A TW201244569A (en) 2011-03-24 2012-03-22 Method of forming copper wiring, method of manufacturing wiring board, and wiring board

Country Status (6)

Country Link
US (1) US20140020938A1 (zh)
EP (1) EP2690938A4 (zh)
JP (1) JP5544324B2 (zh)
CN (1) CN103460817A (zh)
TW (1) TW201244569A (zh)
WO (1) WO2012128140A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6133149B2 (ja) * 2013-06-28 2017-05-24 古河電気工業株式会社 導電性ペースト、及びその製造方法
JP2016009731A (ja) * 2014-06-24 2016-01-18 コニカミノルタ株式会社 導電パターン形成方法および導電パターン形成装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513412A (ja) 1991-07-02 1993-01-22 Nippon Steel Corp 半導体集積回路の配線
JPH06215617A (ja) * 1993-01-14 1994-08-05 Asahi Chem Ind Co Ltd 焼成用導電性ペースト
JPH10178247A (ja) * 1996-12-18 1998-06-30 Kyocera Corp 配線基板およびその製造方法
JP3599950B2 (ja) * 1997-04-16 2004-12-08 株式会社アルバック 金属ペーストの焼成方法
JP3690552B2 (ja) 1997-05-02 2005-08-31 株式会社アルバック 金属ペーストの焼成方法
JPH11312859A (ja) * 1998-04-28 1999-11-09 Murata Mfg Co Ltd 回路パターン形成方法及びそれにより形成された多層配線基板
JP2003311196A (ja) 2002-04-19 2003-11-05 Seiko Epson Corp 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、圧電体素子、並びにインクジェット式記録ヘッド
EP1626614B1 (en) * 2003-05-16 2013-08-28 Harima Chemicals, Inc. Method for forming fine copper particle sintered product type of electric conductor having fine shape, method for forming fine copper wiring and thin copper film
CN100488339C (zh) * 2003-05-16 2009-05-13 播磨化成株式会社 形成微细铜颗粒烧结产物类的微细形状导电体的方法
KR100819876B1 (ko) * 2006-09-19 2008-04-07 삼성전기주식회사 합금배선기판 및 그 제조방법
JP4858057B2 (ja) * 2006-09-29 2012-01-18 大日本印刷株式会社 導電性基板の製造方法
KR101120743B1 (ko) * 2007-10-22 2012-03-22 히다치 가세고교 가부시끼가이샤 구리배선 패턴 형성방법 및 거기에 이용하는 산화구리 입자 분산액
JP5467855B2 (ja) * 2009-03-09 2014-04-09 富士フイルム株式会社 ラインパターン形成方法

Also Published As

Publication number Publication date
WO2012128140A1 (ja) 2012-09-27
JP2012204467A (ja) 2012-10-22
JP5544324B2 (ja) 2014-07-09
US20140020938A1 (en) 2014-01-23
CN103460817A (zh) 2013-12-18
EP2690938A1 (en) 2014-01-29
EP2690938A4 (en) 2014-08-13

Similar Documents

Publication Publication Date Title
JP3774638B2 (ja) インクジェット印刷法を利用する回路パターンの形成方法
US20150069649A1 (en) Powder Particle Layerwise Three-Dimensional Printing Process
Park et al. Direct writing of copper conductive patterns by ink-jet printing
TWI494471B (zh) 金屬銅膜及其製造方法、金屬銅圖案及使用其之導體配線、金屬銅凸塊、熱傳導路徑、接合材及液狀組成物
KR20230021156A (ko) 인쇄된 물품 제조 시스템 및 방법
Lim et al. All-inkjet-printed metal-insulator-metal (MIM) capacitor
CN105102194B (zh) 印刷电路基板制造用剥离膜
JP2018532613A (ja) 付加製造方法及び装置
CN1849853A (zh) 衬底及其制备方法
JP5637221B2 (ja) 多結晶シリコンインゴット鋳造用鋳型及びその製造方法並びに多結晶シリコンインゴット鋳造用鋳型の離型材用窒化珪素粉末及びそれを含有したスラリー
US11260556B2 (en) Additive manufacturing in an atmosphere including oxygen
Liu et al. Enhanced electrical and mechanical properties of a printed bimodal silver nanoparticle ink for flexible electronics
US20120321810A1 (en) Method for depositing a layer of organized particles on a substrate
CN107529287A (zh) 涂布装置的方法以及经涂布的产品
JP6569269B2 (ja) 立体造形用粉末材料、立体造形材料セット、立体造形物製造装置、及び立体造形物の製造方法
TW201244569A (en) Method of forming copper wiring, method of manufacturing wiring board, and wiring board
US20140083753A1 (en) Method of forming copper wiring, method of manufacturing wiring board, and wiring board
JP5495044B2 (ja) 緻密な金属銅膜の製造方法及びそれに用いる液状組成物、それから得られる緻密な金属銅膜、導体配線、熱伝導路、接合体
Jiang et al. Controlled convective self-assembly of silver nanoparticles in volatile organic solvent and its application in electronics
Jang et al. Fabrication of nonsintered alumina–resin hybrid films by inkjet-printing technology
WO2023100676A1 (ja) 中空シリカ粒子及びその製造方法
TWM500274U (zh) 塗佈裝置
JP2016141822A (ja) 金属多孔質体
US8765224B2 (en) Controlling printed ink line widths using fluoropolymer templates
CN109256325A (zh) 在半导体构造中的开口内形成材料的方法和半导体构造