TW201244060A - Power management circuit and high voltage device therein - Google Patents
Power management circuit and high voltage device therein Download PDFInfo
- Publication number
- TW201244060A TW201244060A TW100114704A TW100114704A TW201244060A TW 201244060 A TW201244060 A TW 201244060A TW 100114704 A TW100114704 A TW 100114704A TW 100114704 A TW100114704 A TW 100114704A TW 201244060 A TW201244060 A TW 201244060A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- high voltage
- layer
- component
- type
- Prior art date
Links
- 230000003071 parasitic effect Effects 0.000 claims abstract description 18
- 230000001681 protective effect Effects 0.000 claims description 28
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 12
- 230000005669 field effect Effects 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 5
- 239000011435 rock Substances 0.000 claims description 2
- 230000009977 dual effect Effects 0.000 claims 1
- 230000001012 protector Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 230000003068 static effect Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- KZNMRPQBBZBTSW-UHFFFAOYSA-N [Au]=O Chemical compound [Au]=O KZNMRPQBBZBTSW-UHFFFAOYSA-N 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 229910001922 gold oxide Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7436—Lateral thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
201244060 六、發明說明: 【發明所屬之技術領域j 本揭内麵有關於—種電子裝置,且特财有_—種靜電放 電防護裝置。 【先前技術】 般而° #種電子袈置中均會設置有靜電放電(Electrostatic
Discharge’ESD)防護的機制,藉以避免#人體帶有過多的靜電而去觸 碰電子裝置夺Ί:子裝置因為靜電所產生的瞬間大電流而導致毀損, 或疋避免電子裝置”環境或運送卫具所帶的靜電影響而產生無法正 常運作的情形。 以问電壓#作叫下的電子裝置而言高電壓元件通常可被應用 於其中,藉此提供高電壓處理的能力,同時錢子«未操作的情形 下,向電壓元件本身亦可承受靜電放電電流㈣會導致元件損 毁0 d而上述回電壓凡件並無法提供有效的靜電放電防護,因此當 靜電放電情形發生而產生瞬間大電流時,上述高電壓元件仍無法用來 確實避免靜電放電對於電子裝置造成的損害,故靜電放電所產生_ 間大電流仍可能透過上述高電壓元件流往其它内部電路,使 路中的元钵姆:}昌。 【發明内容】 藉此進行靜電放電防 本發明實施例提供一種靜電放電防護電路 護。 201244060 本揭示内容之一技術樣態係關於一種高電壓元件,其包含一高電 壓電晶體以及一防護元件。高電壓電晶體具有一第—端以及一第二 端,其中第一端耦接—電壓輸出入端。防護元件耦接於高電壓電晶體 之第二端以及一接地端之間,且其中寄生有一等效電路。當電壓輸出 入端依據靜電放電電荷而帶電時,靜電放電電荷所對應之電流自電壓 輸出入端經過高電壓電晶體和防護元件中之等效電路流往接地端。 本揭不内容之另一技術樣態係關於一種高電壓元件,其包含一高 電壓電晶體以及一防護元件。高電壓電晶體包含—第一電極以及一第 一電極防°蒦元件包含一第三電極以及一第四電極,且高電壓電晶體 之第二電極與防護元件之第三電極至少共用一第—重摻雜層。 本揭示内容之又一技術樣態係關於一種電源管理電路,其包含一 高電壓元件,且高電壓元件包含一高電壓電晶體以及一電晶體。高電 壓電晶體耦接一電壓輸出入端,並包含一 N型緩衝層以及一第一 ^^型 重摻雜層,且第一 N型重摻雜層形成於N型緩衝層中。電晶體耦接一 接地端,且與該高電壓電晶體整合製作,並包含]^型緩衝層S以及第一 N型重換闕。當人端依據靜魏荷而帶電二,高電壓 兀件«電荷進概電,彳放電電 壓輸出入端經過高電壓元件流往接地端。 了馮之冤浞自電
根據本揭示之技術内容,應用前述電源管 件’可有效地增強整體電路的ESD防嗜,p 久,、宁尚電壓7G 能力。 護Μ提升導通咖大電流的 【實施方式】 但所提供之實施例並 下文係舉實施例配合所附圖式作詳細說明, 201244060 尺寸作圖 關於本文中所使用之 值之誤差或範圍於百分之 佳地則是於百分五之以内 作為近似值,即如『约』 ΞΞίΗΞΞΞ 、力』、大約』或『大致』一般通常係指數 十X内,較好地是於百分之十以内,而更 文中若無明確說明,其所提及的數值皆視 第⑽依照本發明實或『,所表示的誤差或範圍。 電源管理電路刚包含-控管理電路的示意圖。此 元件13G,其中高電壓元件 ^電路12G以及—高電壓 護元件m。在㈣, G更包電壓電晶體m以及-防 作,而-雷厭 件134可與高電壓電晶體132整合製 二二,電晶…為一金氧半導體場效電晶體M1。一般: ==體132係指可操作於高於3VW之電壓的元件,更 如十伏Γ實㈣中所指的高電航件或高電壓電晶體可在例 十=:數十伏特、數百伏特或甚至上千伏特的環境下操作。 ,電源f理電路1GG可為—電壓轉換電路,例如低壓降
PGUt ’ LD〇),其可應胁麵供應器、直流轉直 (DC/DC 2官理電路⑽亦可以積體電路(IC)形式製作於單一晶片中,或 興其它電路整合製作。 於操作上,高電壓電晶體132可提供電壓轉換的功能,其中高電 4 m可由控制電路110進行控制,並自_電壓輸出入端1/〇 一外部局電壓’藉以於高電壓電晶體132之—端(即節點q)產生具 201244060 有相對較低電壓位準之-操作電壓,使得内部電路12G可依據操 壓進行操作。 高電壓元件130耦接於電壓輸出入端1/〇以及一接地端gnd之 間’當電源管理電路1()()未進行操作,且電壓輸出人端1/〇依據靜電 放電(Electrostatic Discharge ’ ESD)電荷而帶電時,高電壓元件丨3〇可 對ESD電荷進行放電,使得ESD電荷所對應的電流自電壓輸出入端 I/O經過高電壓元件130流往接地端GND,如第2圖所示。 具體而言’如第1圖所示,高電壓電晶體132的第一端耦接電壓 輸出入端I/O,防護元件134耦接於高電壓電晶體132的第二端(即節 點Q)與接地端GND之間,且防護元件134中寄生有一等效電路。告 電壓輸出入端I/O依據ESD電荷而帶電時,ESD電荷所對應的電流可 自電壓輸出入端I/O經過高電壓電晶體〗32和防護元件134中的等效 電路流往接地端GND。 在一實施例中,防護元件134可為一雙載子接面電晶體(Bip〇lar Junction Transistor,BJT),其中寄生有一等效電路(例如:兩個對接之 二極體所組成之等效電路),且防護元件134亦可以是寄生有一雙載子 接面電晶體等效電路的電晶體。在另一實施例中,防護元件134中是 一矽控整流器(Silicon Controlled Rectifier,SCR),或寄生有一石夕控整 流器(Silicon Controlled Rectifier,SCR)等效電路,其中矽控整流器係 為一種具有P/N/P/N半導體介面的電子元件。 在次一實施例中,防護元件134可為一金氧半導體場效電晶體 M2,例如:橫向擴散金氧半導體場效電晶體(LDM〇s)、高電壓金氧半 導體場效電晶體(HVMOS).··等等,其中電晶體M2的第一端耦接高電 壓電晶體132的第二端(即節點q),電晶體M2的第二端耦接於接地端 201244060 GND。 在又一實施例中,高電壓元件130更可包含一等效電阻器R,等 效電阻器R耦接於金氧半導體場效電晶體M2的控制端以及接地端 GND之間,使得ESD電荷對應的大電流能盡量流向電晶體M2,藉以 透過電晶體M2對ESD電荷對應的大電流進行有效的放電。在實作上, 荨效電阻器R可為多晶石夕電阻(p〇ly resjst〇r)、擴散電阻(diffusi〇n resistor)、井電阻(well resist〇r)…等,或是可由電晶體來實現。 第3圖係依照本發明實施例繪示一種如第1圖所示之高電壓元件 的剖面示意圖。如第3圖所示,防護元件134a可與高電壓電晶體132a 整合製作在一起’且特別可以橫向製作的方式整合於相同平面結構。 具體而言’向電壓電晶體132a與防護元件134a可共用半導體層,使 得兩者得以橫向整合於相同平面結構。舉例而言,當高電壓電晶體132a 與防護7L件134a各自以橫向擴散金氧半導體場效電晶體(LDM〇s)、高 電壓金氧半導體場效電晶體(HVM〇s)、雙載子接面電晶體、·等元件 來實現時’同電墨電晶體132a與防護元件134a可共用一重摻雜層。 以本實施例為例,高電壓電晶體132a包含-沒極(D1)、-閘極(G1) 以及-源極(S1)’而防護元彳134a包含—祕⑽)、—閘極(G2)以及 源極(S2)其中同電麼電晶體132&的源極⑻)與防護元件⑼&的汲 極(〇2)至_^共用-N型重雜層31(),且n型重雜層別的離子摻 雜濃度可介於約1χ1〇Ι4〜Q ini5 ★时 ., 9x10之間。此外,防護元件1343可更包含 一 N型緩衝層320,且φ M 圣 4奋他, ’、 t重t雜層310形成於N型緩衝層320中。 N型緩衝層320的離;械;Λ /rf 子枱雜濃度低於N型重摻雜層;310,N型緩衝層 320 例如可為 NHDD m h u. u , hlgh v〇ltage doped drain ;摻雜濃度約為 8x10 ~8xl013) , \τ .,, .. ^ 1 >示 擴政層(N-drift ;接雜濃度約為 201244060 5.5xl〇n〜5.5χ1013)或 N 型井區(N-well ;摻雜濃度約為 1χ1〇Ι2〜1χ1〇ΐ4)。 在另一實施例,N型重摻雜層310亦可不位於任何緩衝層中,直接位 於一 P型基底(P-sub)、一 P型磊晶層(p_ep〇或其他p型摻雜層中。此 外,防護元件134a更可包含一 N型漂流擴散層33〇,其中N型漂流擴 散層330鄰接於N塑重摻雜層31〇和N型緩衝層32〇。在一實施例中, N型漂流擴散層330的摻雜濃度和長度可影響防護元件13如的崩潰電 壓與導通電阻(U。 以半導體結構配置而言,高電壓電晶體132a的源極(S1)可包含上 述的N型重摻雜層31〇,而防護元件134a的汲極(D2)可同時包含上述 的N型重摻雜層310,使得高電壓電晶體132a的源極(S1)可同時為防 護元件134a的汲極(D2)。 其次’防護元件134a更可包含一場氧化層370以及一閘極層380, 其中%氧化層370形成於N型漂流擴散層330上方,閘極層380與場 氧化層370相隔一閘極介電層375而形成於場氧化層37〇上方,使得 閘極層380可作為防護元件134a的閘極(G2)。實作上,場氧化層可以 局域性石夕氧化(local oxidation of silicon,LOCOS)方式形成。 此外,在本實施例中,高電壓電晶體132a的汲極(D1)耦接電壓輸 出入端I/O,防護元件134a的源極(S2)耦接接地端GND,且防護元件 134a中寄生有一等效電路。當電壓輸出入端1/〇依據ESD電荷而帶電 時,ESD電荷所對應之電流可自電壓輸出入端1/〇,經過高電壓電晶體 132a和防護元件134a中之等效電路,流往接地端GND,進而達到靜 電放電防護的效果。 在一實施例中,第1圖所示的防護元件134可為一雙載子接面電 晶體。在另一實施例中,防護元件134内可寄生有雙載子接面電晶體 201244060 等效電Hx此實施例為例,防護元件134a可包含另—N型重換雜層 350以及一摻雜層36〇 ’其中N型重摻雜層35〇形成於摻雜層36〇中, N型緩衝層32G和N型漂流擴散層33〇、34()亦形成於摻雜層36〇中, 而L雜層360可為一 p型摻雜區,例如可為p型井半導體層、p型基 底(P sub) P型轰晶層(p_epi),防護元件134&與高電壓電晶體132丑之 源極(S1)可共用換雜層36〇。心重摻雜層35〇|與n型漂流擴散層 330分開配置,且N型重擦雜層35_接接地端伽〇,作為防護元件 134a中寄生之雙載子接面冑晶體等效電路的射極,而摻雜|獨則作 為防就件134a中寄生之雙載子接面電晶體等效電路的基極。 依據上述’在防護元件134a㈣生有雙載子接㈣晶體等效電路 的情形下’N型重摻雜層35〇作為雙載子接面電晶體等效電路的射極, 穆雜層36G作為雙載子接面電晶體等效電路的基極,而n型漂流擴散 層330則作為雙載子接面電晶體等效電路的集極的—部份,使得當電 壓輸出入端I/O依據ESD電荷而帶電時,卿電荷騎應之大電流可 自電壓輸出入# I/O’經過高電壓電晶體132a以及防護元件13如中的 雙載子接面電晶财效電路,流往接地端GND,進而達到靜電放電防 護的效果,此靜電放電防護的操作可如第4圖所示。 另-方面,在另-實施例中,第丨_示的防護⑽134可為石夕 控整流器或寄生有独整流器等效電路之電晶體。第5 _依昭本發 明另-實施例繪示-種如第!圖所示之高電壓元件的剖面示意圖。相 較於第3圖而言,本實施例中防護元件⑽的沒極(D2)更包含另一 n 型重摻雜層312。防護細挪可更包含—p型鱗雜層314,其中 P型重摻雜層3M鄰接於N型重摻雜層烟^型重雜層312之間, 並作為防護元件⑽中寄生之發控整流器等效電路的陽極,而前_ 10 201244060 型重掺雜層350可作為防護讀134bt寄生之雜整流器等效電路的 陰極。由於倾整流II主要是—種具有p/N/p/N半導體介面的電子元 中故依本實施例中的半導體結構,於防護元件中的沒極⑽)和 源極(S2)之間可寄生矽控整流器等效電路。 依據上述,在防護元件134b内寄生有碎控整流器等效電路的情形 下P ^•重摻雜層314作為石夕控整流器等效電路的陽極,而N型重捧 雜層35G作切控整流器等效電路的陰極,使得當電壓輸出入端"ο 依據ESD料而帶電時,ESD電荷所對應之大電流可自電壓輸出入端 I/O過问電壓電晶體132b以及防護元件134b中的石夕控整流器等效 電路’流往接軸GND,料翻靜電放冑防制縣,此靜電放電 防護的操作可如第6圖所示。
第7圖係依照本發明次-實施例繪示__種如第i圖所示之高電壓 元件的剖面示意圖。相較於第3圖而言,第7 _示之高電壓元件13加 中’ P型基底(P-sub)或P型蠢晶層(P_epi)上形成一 N型爲晶層(N_epi) 7〇〇’且防護元件134c與高電壓電晶體132c中的各個半導體層均製作 於N型遙晶層7〇〇上,即防護元件n4c與高電壓電晶體咖共用N 型遙晶層7GG。在本實施例中,冑電壓元件_的靜電放電防護操作 方式可類似於第4圖所示之操作方式。 第8圖係、依照本發明又—實施騎示—種如第丨圖所示之高電壓 讀的剖面示意圖。相較於第5圖而言,第8圖所示之高電壓元件_ 中p型基底(P-sub)或P型蟲晶層(p_epi)上形成-N型蠢晶層(N_epi) 710’且防護το件134d與高電壓電晶體132d中的各個半導體層均製作 於N型爲晶層71〇上’即防護元件134d與高電愿電晶體⑽共用N 型蟲晶層710。在本實施例中,冑電壓猶丨的靜電放電防護操作 201244060 方式可類似於第6圖所示之操作方式。 上述高電壓元件可應用於各種電子裝置中,並可依照不同操作情 況而提供靜電放電防護的作用。第9圖至第12圖係依照本發明實施例 • 繪示一種如第1圖所示之高電壓元件在不同操作情況下的靜電放電防 _ 護操作示意圖。 在第9圖中,當人體或物體帶正電觸碰到電壓輸出入端1/〇且接 地端GND觸碰到接地電位時(在此稱PS模式),ESD電荷所對應的電 流可自電壓輸出入端1/〇,經過高電壓電晶體和防護元件(處於逆偏狀 態)’ 在接地端GND,進而達到靜電放電防護的效果。 在第10圖中,當人體或物體帶正電觸碰到電壓輸出入端1/〇且電 壓源端VDD觸碰到接地電位時(在此稱pd模式),Esd電荷所對應的 電流可自電壓輸出入端I/O,經過尚電壓電晶體和防護元件(處於逆偏 狀態)’流往接地端GND,再經電源箝制電路(處於順偏狀態)流向電壓 源端VDD ’進而達到靜電放電防護的效果β 在第11圖中,當人體或物體帶負電觸碰到電壓輸出入端1/〇且接 地端GND觸碰到接地電位時(在此稱NS模式),ESD電荷所對應的電 流可自接地端GND,經過高電壓電晶體(例如經過其中處於順偏狀態的 寄生二極體)’流往電壓輸出入端I/O,進而達到靜電放電防護的效果。 在第12圖中,當人體或物體帶負電觸碰到電壓輸出入端I/O且電 壓源端VDD觸碰到接地電位時(在此稱ND模式),ESD電荷所對應的 電流可自電壓源端VDD,經過電源箝制電路(處於逆偏狀態)流向接地 端GND,再經高電壓電晶體(例如經過其中處於順偏狀態的寄生二極 體)’流往電壓輸出入端I/O ’進而達到靜電放電防護的效果。 -般而言’當靜電放電情形發生而產生瞬間大電流時,一般高電 12 201244060 麵確實社靜電料料電子裝置造糾财, = :=:能透爾壓一内部電路,使得内 靜電述情形’在本發明實施例中,當高電壓電晶體被製作時, 件可利用整合的方式(如:嵌人式)製作於高電壓電晶體 、-構的-側’藉此增強整體電路的靜電放電防護能力。 此外,上述將高電壓電晶體與靜電放電防護元件整合製作的方 t對於積體電路晶片的佈局(lay()ut)而言,在_般的佈局方式(如:多 -構佈局、圓狀結構佈局)下,整合後聽面積可大約與高電壓電晶 身斤鸹的面積相同,而在指狀結構⑴吨沉type)的佈局方式下,整 合=的總面積也僅大於高電壓電晶體本身所需的面積約16%而已,故 在總面積大致上不變的情況下,應用上述高電壓it件可因此增強整體 的靜電放電防護能力。 另一方面’由於靜電放電事件發生時,可能會產生ESD電荷,因 而導致短持續時間的大量電流流至電子裝置中,且上述大量電流可能 由各種來源(例如:人體或機器)所產生,因此下列表(一)更繪示不同元 件在帶靜電情況下人體模式(Human Body Model,HBM)的測試結果。 由表(一)可知,相較於僅利用不具有防護元件的原高電壓元件進行 靜電放電防護的測試結果,本發明實施例中的高電壓元件(包含供電5 V予内部電路的高電壓電晶體),其HBM測試結果可高達5.25 KV,而 本發明另一實施例中的高電壓元件(包含供電5V予内部電路的高電壓 電晶體)’其HBM測試結果亦可高達5.25 KV,應用本發明實施例中 的高電壓元件的靜電放電防護能力明顯提升。 13 201244060 表(一)
篆點 元件 HBM測試 第1取樣點 筮2取樣點 第3取檨點 原高電壓元件 0.75 KV 0.75 KV 0.5 KV 本發明實施例的 高電壓元件 (包含供電5 V予内部電 路的高電壓電晶體) 5.25 KV 4.75 KV 4.75 KV 本發明實施例的 高電壓元件 (包含供電20 V予内部 電路的高電壓電晶體) 4.75 KV 5.25 KV 2.5 KV 第13圖係繪示原高電壓元件與本發明實施例的高電壓元件所具 有之崩潰電壓比較的模擬示意圖。第14圖係繪示原高電壓元件與本發 明實施例的高電壓元件所具有之電氣特性比較的模擬示意圖。由第13 圖和第14圖可知’原高電壓元件與本發明實施例的高電壓元件相較之 下,兩者的崩潰電壓(BVDSS)或沒極電流對閉極電壓(Id_Vg)的電氣特 性均大致相同,故可知上述將高電壓電晶體與靜電放護元件整合 製作的方式,並不至於影響原先的電路操作和功能。 〇 由上述本發明之實關可知,應㈣述高輕元件或將高電 ^體與靜f«防護元㈣合製麵料,不财有舰增 路的娜防護’提升導通咖大電流的能力,而且可使積= Γ局義積大致上不變,更可維持應用後-電路的原有操作= 雖然本發明已以實施方式揭露如上,然其 任何本領域具通常知識者,在不脫離本發 ^用以限定本發明’ ;:月神和範圍内,當可作 201244060 各種之更動與潤#,因此本發明之保護範圍當視後附之中請專利 所界定者為準。 圖式簡單說明】 意圖 第1圖係依照本發明實施例繪示一種電源管理電路的示竟圖 第2圖鱗示第i _示之電源管理電路的靜電放電^操作示 第3圖係依照本發明實施例繪示一種如第1圖所 不 的剖面示意圖 之馬電壓元件 圖 第4圖係繪示第3圖所示之高電壓元件的靜電放電防 護操作示意 第5圖係依照本發明另一實施例繪示一種如第} _ 元件的剖面示意圖。 所不之高電壓 第ό圖係繪示第5圖所示之高電壓元件的靜電 圖 电防護操作示意 第7圖係依照本發明次一實施例繪示一種如第^圖 所示之高電壓 元件的剖面示意圖。 圖所示之高電壓 第8圖係依照本發明又一實施例繪示一種如第^ 元件的剖面示意圖。 第9圖至第12圖係依照本發明實施例繪示—種如 電壓元件衫關作情況Τ的靜電放電防護操料意圖。1 _所示之高 第13圖係!會示原高電壓元件與本發明實施_ 有之崩潰電壓峨賴擬示意圖。 %件所具 第14圖係繪示原高電壓元件與本發明實施例的高電麗元件所具 15 201244060 有之電氣特性比較的模擬示意圖。 【主要元件符號說明】 100 :電源管理電路 314 : P型重摻雜層 110 :控制電路 320 : N型緩衝層 120 :内部電路 330、340 : N型漂流擴散層 130、130a、130b、130c、130d : 350 : N型重摻雜層 高電壓元件 132、132a、132b、132c、132d : 360 :摻雜層 高電壓電晶體 134、134a、134b、134c、134d : 370 :場氧化層 防護元件 310 : N型重摻雜層 375 :閘極介電層 312 : N型重摻雜層 380 :閘極層 700、710 : N型磊晶層 16
Claims (1)
- 201244060 七、申請專利範圍: 1. 一種高電壓元件,包含: 一高電壓電晶體,該高電壓電晶體具有一第一端以及一第二端, . 該第一端耦接一電壓輸出入端;以及 一防護元件,該防護元件耦接於該高電壓電晶體之該第二端以及 一接地端之間,該防護元件中寄生有一等效電路,當該電壓輸出入端 依據靜電放電電荷而帶電時,靜電放電電荷所對應之電流自該電壓輸 出入端經過該高電壓電晶體和該防護元件中之該等效電路流往該接地 端。 2. 如請求項1所述之高電壓元件,其中該防護元件為一雙載子接 面電晶體、一矽控整流器、寄生有雙載子接面電晶體之該等效電路之 防護元件或寄生有矽控整流器之該等效電路之防護元件。 3. 如請求項1所述之高電壓元件,更包含一等效電阻器,其中該 防護元件係為一金氧半導體場效電晶體,該金氧半導體場效電晶體之 一第一端耦接該高電壓電晶體之該第二端,該金氧半導體場效電晶體 之一第二端耦接該接地端,該等效電阻器耦接於該金氧半導體場效電 晶體之一控制端以及該接地端之間。 4. 一種高電壓元件,包含: 一高電壓電晶體,該高電壓電晶體包含一第一電極以及一第二電 極;以及 一防護元件,該防護元件包含一第三電極以及一第四電極,該高 17 201244060 電壓電晶體之該第 重摻雜層。 二電極與該防護 疋件之該第三電極至少共用一第一 如/求項4所述之南電壓疋件,其中該防護元件更包含一漂流 擴散層m擴散層鄰接於該第-重摻雜層。 7. 如蜎求項4所述之高電壓元件,其中該高電壓電晶體之該第一 電極搞接冑屋輸出人端,該防護元件之該第四電極麵接—接地端, z防。蒦元件中寄生有_等效電路,當該電壓輸出入端依據靜電放電電 荷,帶電時’靜電放電電荷所對應之電流自該電壓輸出人端經過該高 電壓電晶n和軸護元射之該等效電路流往該接地端。 8. 如請求項4所述之高電壓元件,其中該防護元件更包含: --第二重摻雜層,該第二重摻雜層输—接地端,並作為該防護 几件中之一雙載子接面電晶體等效電路之一射極;以及 一摻雜層,1亥第二重摻雜層形成於該雜層巾,該雜層作為該 防護元件t該雙載子接面電晶體等效電路之一基極。 9_如請求項8所述之高電壓元件,其中該防護元件更包含: 201244060 一場氧化層,形成於一漂流擴散層上方;以及 一閘極層,形成於該場氧化層上方。 10. 如請求項4所述之高電壓元件,其中該防護元件更包含: 一第二重掺雜層; 一第三重掺雜層,鄰接於該第一重摻雜層和該第二重摻雜層之 間,並作為該防護元件中之一矽控整流器等效電路之一陽極;以及 一第四重摻雜層,該第四重摻雜層耦接一接地端,並作為該防護 元件中寄生之該矽控整流器等效電路之一陰極。 11. 如請求項4所述之高電壓元件,更包含: 一磊晶層,該防護元件以及該高電壓電晶體係共用該磊晶層。 12. —種電源管理電路,包含: 一高電壓元件,包含: 一高電壓電晶體,該高電壓電晶體耦接一電壓輸出入端,該 高電壓電晶體包含一 N型緩衝層以及一第一 N型重摻雜層,該第 一N型重摻雜層形成於該N型緩衝層中;以及 一電晶體,該電晶體耦接一接地端,該電晶體與該高電壓電 晶體整合製作,該電晶體包含該N型緩衝層以及該第一 N型重摻 雜層; §該電壓輸出入端依據靜電放電電荷而帶電時,該高電壓元件對 靜電放電電荷進行放電,使得靜電放電電荷所對應之電流自該電壓輸 19 201244060 出入端經過該高電壓元件流往該接地端。 1 .如凊求項12所述之電源管理電路,其切電晶體更包含: 一 N型漂流擴散層’該電晶體中具有—雙載子接面電⑽等效電 路,该N型漂流擴散層係作為該雙載子接面電晶體等效電路之一集極 之一部份;以及 一第二N型重摻雜層, 為該電晶體中該雙載子接面 該第二N型重掺雜層耦接該接地端 電晶體等效電路之一射極。 ’並作 14.如請求項12所述之電源f理電路,其中該電晶體更包含: 一第二N型重摻雜層; - P型重摻雜層,鄰接於該第__N型重摻雜層和該第二n型重摻 雜層之間,並作為該電晶體中之-⑪控整流器等效電路之-陽極;以 及 -第三N型重摻雜層’該第三N型重摻雜層作為該電晶體中該石夕 控整流器等效電路之一陰極。 15.如凊求項12所述之電源管理電路,其中該高電壓電晶體以及 該電晶體共用-P型雜層’該N型緩衝層形成於該p型換雜層中。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100114704A TWI536538B (zh) | 2011-04-27 | 2011-04-27 | 電源管理電路及其中之高電壓元件 |
CN201110145865.3A CN102761109B (zh) | 2011-04-27 | 2011-06-01 | 电源管理电路及其中的高电压元件 |
US13/410,280 US8611059B2 (en) | 2011-04-27 | 2012-03-01 | Power management circuit and high voltage device therein |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW100114704A TWI536538B (zh) | 2011-04-27 | 2011-04-27 | 電源管理電路及其中之高電壓元件 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201244060A true TW201244060A (en) | 2012-11-01 |
TWI536538B TWI536538B (zh) | 2016-06-01 |
Family
ID=47055467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW100114704A TWI536538B (zh) | 2011-04-27 | 2011-04-27 | 電源管理電路及其中之高電壓元件 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8611059B2 (zh) |
CN (1) | CN102761109B (zh) |
TW (1) | TWI536538B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI557876B (zh) * | 2013-08-06 | 2016-11-11 | Hitachi Ltd | Semiconductor device |
TWI720867B (zh) * | 2020-04-08 | 2021-03-01 | 新唐科技股份有限公司 | 半導體裝置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105097795B (zh) * | 2014-05-04 | 2018-03-16 | 无锡华润上华科技有限公司 | 具esd保护结构的半导体器件 |
CN104882443B (zh) * | 2015-05-15 | 2017-10-31 | 四川广义微电子股份有限公司 | Mos开关电容电路的芯片集成结构 |
US9627528B2 (en) * | 2015-09-11 | 2017-04-18 | Macronix International Co., Ltd. | Semiconductor device having gate structures and manufacturing method thereof |
TWI654733B (zh) * | 2018-06-04 | 2019-03-21 | 茂達電子股份有限公司 | 靜電放電保護電路 |
TWI718611B (zh) | 2019-08-02 | 2021-02-11 | 新唐科技股份有限公司 | 高電壓電路裝置及其環形電路布局 |
US11527528B2 (en) * | 2020-04-21 | 2022-12-13 | Globalfoundries Singapore Pte. Ltd. | Electrostatic discharge protection devices and methods of forming electrostatic discharge protection devices |
EP3944317A1 (en) * | 2020-07-21 | 2022-01-26 | Nexperia B.V. | An electrostatic discharge protection semiconductor structure and a method of manufacture |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW457688B (en) | 1999-12-20 | 2001-10-01 | Winbond Electronics Corp | Input/output port with high voltage tolerance |
TW441073B (en) * | 2000-03-17 | 2001-06-16 | United Microelectronics Corp | Electrostatic discharge protection circuit for integrated circuit |
US6358781B1 (en) | 2000-06-30 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Uniform current distribution SCR device for high voltage ESD protection |
US6724592B1 (en) * | 2002-12-11 | 2004-04-20 | Pericom Semiconductor Corp. | Substrate-triggering of ESD-protection device |
US7518843B2 (en) * | 2005-03-28 | 2009-04-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit with low parasitic capacitance |
EP1879229A1 (en) | 2006-07-13 | 2008-01-16 | STMicroelectronics S.r.l. | Improved ESD protection circuit |
US7462885B2 (en) | 2006-11-30 | 2008-12-09 | Taiwan Semiconductor Manufacturing Co. | ESD structure for high voltage ESD protection |
US7978450B1 (en) * | 2008-03-20 | 2011-07-12 | Altera Corporation | Electrostatic discharge protection circuitry |
US8009399B2 (en) * | 2009-08-27 | 2011-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD improvement with dynamic substrate resistance |
-
2011
- 2011-04-27 TW TW100114704A patent/TWI536538B/zh active
- 2011-06-01 CN CN201110145865.3A patent/CN102761109B/zh active Active
-
2012
- 2012-03-01 US US13/410,280 patent/US8611059B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI557876B (zh) * | 2013-08-06 | 2016-11-11 | Hitachi Ltd | Semiconductor device |
TWI720867B (zh) * | 2020-04-08 | 2021-03-01 | 新唐科技股份有限公司 | 半導體裝置 |
Also Published As
Publication number | Publication date |
---|---|
CN102761109B (zh) | 2015-03-18 |
TWI536538B (zh) | 2016-06-01 |
US20120275072A1 (en) | 2012-11-01 |
US8611059B2 (en) | 2013-12-17 |
CN102761109A (zh) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201244060A (en) | Power management circuit and high voltage device therein | |
US7838924B2 (en) | MOS device with substrate potential elevation | |
US8803280B2 (en) | High-voltage ESD protection device | |
CN108520875B (zh) | 一种高维持电压npnpn型双向可控硅静电防护器件 | |
US20150187749A1 (en) | Silicon-controlled rectifier electrostatic discharge protection device and method for forming the same | |
US9343458B2 (en) | Isolation structure for ESD device | |
US7342281B2 (en) | Electrostatic discharge protection circuit using triple welled silicon controlled rectifier | |
US20060125054A1 (en) | Electrostatic discharge protection circuit using zener triggered silicon controlled rectifier | |
US9443841B2 (en) | Electrostatic discharge protection structure capable of preventing latch-up issue caused by unexpected noise | |
CN101840918A (zh) | 一种二极管触发的可控硅整流式静电释放保护电路结构 | |
US10147716B2 (en) | Electrostatic discharge protection apparatus and applications thereof | |
TWI665805B (zh) | 靜電放電保護裝置及其應用 | |
US8698247B2 (en) | Semiconductor device | |
US6466423B1 (en) | Electrostatic discharge protection device for mixed voltage application | |
CN108766964A (zh) | Ldmos静电保护器件 | |
US9202907B2 (en) | Protection diode | |
CN210926016U (zh) | 一种高压静电防护器件和电路 | |
CN108735732B (zh) | Ldmos静电保护器件 | |
CN110349948B (zh) | 静电放电保护装置及其应用 | |
CN108346652A (zh) | 一种静电放电防护器件 | |
CN108735733B (zh) | 可控硅静电保护器件 | |
CN107591401B (zh) | 一种用于高压esd保护的ldmos-scr器件 | |
CN108807373B (zh) | 静电保护器件 | |
CN217086571U (zh) | 一种防电源反接的芯片 | |
CN106469715B (zh) | 静电保护结构及集成电路系统 |