TW201239621A - Reference frequency setting method, memory controller and flash memory storage apparatus - Google Patents

Reference frequency setting method, memory controller and flash memory storage apparatus Download PDF

Info

Publication number
TW201239621A
TW201239621A TW100111292A TW100111292A TW201239621A TW 201239621 A TW201239621 A TW 201239621A TW 100111292 A TW100111292 A TW 100111292A TW 100111292 A TW100111292 A TW 100111292A TW 201239621 A TW201239621 A TW 201239621A
Authority
TW
Taiwan
Prior art keywords
memory
code
setting
flash memory
frequency
Prior art date
Application number
TW100111292A
Other languages
English (en)
Other versions
TWI444823B (zh
Inventor
Chih-Ming Chen
An-Chung Chen
Wen-Lung Cheng
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Priority to TW100111292A priority Critical patent/TWI444823B/zh
Priority to US13/104,009 priority patent/US9003100B2/en
Publication of TW201239621A publication Critical patent/TW201239621A/zh
Application granted granted Critical
Publication of TWI444823B publication Critical patent/TWI444823B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Description

201239621 * 1-0004 37652twf.doc/I 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種參考頻率設定方法，且特別是有 關於-種以祕型式將參考頻率紀錄於輯體内部的設定 方法及使用此方法的記憶體控制器與快閃記憶體儲存裝 置。 、 【先前技術】 通用串列匯流排(Universal Serial Bus，以下簡稱usb) 裝置在消費市場上已是極為普遍且成熟的產品。其中為了 產生一較為精確之參考頻率以供此電子聢置運作，常用之 方式即利用—外部電路，即—石英振I電路來產生。且在 若需調整晶片内振盪電路之特性時，製造商 广：、:：程序時’使用一硬體元件’如之電子熔斷絲 ()或者微調連接_如_，來紀錄調整的設定。缺 而’-者，石英振盪電路成本昂貴，二者，以此種方^ ==晶片電路之頻率設定勢必會增加裝 故積及成本’且於開卡後，因硬體元件已燒斷， 故不易再修改所設定之解，進而將降低其競爭力。 【發明内容】 夫考種參考頻率設定方法，其_體型式將 i裝置的硬體成ί枝錄於記憶體上，進㈣省記憶體儲 3
201239621 ,1-0004 37652twf.doc/I 頻率憶軸11 ’其崎峨將參考 錄於_上’進而節省記憶體儲存裝 本發明提供-種快閃記憶體儲存 將參考頻率之調整設定紀錄於記憶體以= 儲存裝置的硬體成本。 運而卽,纪憶體 ^發明提供-種快閃記㈣儲存裝置的 疋方法。㈣記憶體儲錢置包括-快閃記 ，單元以及-振盪電路。快閃記憶括一 =器。參考頻率設定方法包括如下步:置 内，其中設定碼包括參考解之設m若 於快閃記憶體模組内，讀取 右从瑪儲存 定碼產生參相率。取5认碼叹振魏路依據設 碼。中’上述之儲存單元儲存-開機 開機後，二體儲存裝置被 模組或儲存單元=。查汉疋碼疋否健存於快閃記憶體 包括在Sit實施例中，上述之參考頻率狀方法更 2機=，_閃記憶體模組内，經由-_接 並將設定碼儲存於快閃記憶體模缸内。 主機所定碼之產生是依據 矾虓封包，調整振盪電路之頻率，以雜 设定碼。設定石馬包括一頻率調整幅度之資訊。獲件 4 201239621 Λ. iJM. J11-0004
37652twf.doc/I 料發明之-貫施例中，上述之調整滅電路之 的步驟包括：接收訊號封包，以將振盪電路所產生參 率設定至訊號封包之基本頻率。 ’ 在本發明之-實施例中，上述之參考頻率設定方法， ^包括：載入設定碼至-燒錄裝置(burner)，以藉由燒錄襄 置將設定碼寫入快閃記憶體模組或儲存單元内。 、、 ㈣發明之一實施例中’上述之調整振盪電路之頻率 1:依據設定碼，將振邊電路所產生之參考頻率 接之主機所提供之—訊號封包之基本頻ΐ 發明提供-種記憶體㈣H，用於設定—快 纪的f考頻率。快閃記憶體儲存裝置包括-快； 路。_控制器包括-記憶體 H吕理電路以及一儲存單元。記 面。儲記憶體管理電路竊魅記憶體介 查管理電路°記憶體管理電路檢 定碼包括參體模組或儲存單元内。設 組或儲存單元内"己伊疋碼儲存於快閃記憶體模 電路依據設定碼產電路讀取設定碼，以使振遽 碼。實施例中’上述之儲存單元錯存一開機 依據開機碼，檢】儲存裴置被開機後， 存單元内。 疋碼疋否鮮於快閃記憶體模組或儲 在本發明之-實施例中’上述之設定碼未館存於快間
201239621 i-0004 37652twf.d〇c/I n模組或儲存單元内’記憶體管理電路經由〜 設定碼，並將設定碼儲存於快閃記憶體模組或儲 狄在本發明之—實施例中，上述之設定碼之產 體&，電路依據主機所提供之—訊號封包’職振^ 訊轉得設定碼，其中設定碼更包括—頻率調整^ 在本發明之-實施例中，上述之記憶體管理電路 率!"將振盪電路職生參考鮮設定至訊號封包 —在本發明之—實施例巾’上述之記憶體管理電路載入 :又疋碼至-燒職置，以藉由燒縣置定碼寫入快 s己憶體模組或儲存單元内。 —在本發明之一實施例中，上述之記憶體管理電路依據 振產生之參考頻率設定至一编接之主機 所^供之一汛唬封包之基本頻率。 本發明提供一種快閃記憶體儲存裝置，包括-振盛電 =、-快閃記紐馳以及—記，隨控㈣。振盈電路適 姑，據δ又疋碼’產生—參考鮮。快閃記憶體模組適於 =設定碼。記紐控㈣墟至讀電職快閃記憶體 Alt難㈣包括—齡單元。記憶體控制器檢查 =碼是存純閃記賴模組_存單元内。設定碼 ^ ^考鮮之貞§fL。若設定碼儲存於快閃記憶體模組或 老存早Μ，記憶體控制H讀取設定碼，以使振盡電路依 6 201239621
rsru-ζθ 11 -〇〇〇4 37652twf.doc/I 據設定竭產生參考頻率。 在本發明之-實施例中，上述 :。記憶體控制器係於快閃記 】開機 單元内。 俯於叫己憶體模組或儲存 或儲存單元體憶 ，並將設定暫糊記憶體模組或儲存 體於ίίΓΓ之一實施例中，上述之設定碼之產生是記怜 所提供之-訊號封包，調整振盪電二 訊。又传。又疋碼。設定石馬更包括一頻率調整幅度之資 號封ί本發明之一實施例中，上述之記憶體控制器接收訊 ^本^率⑽振4電路所產生參考頻率設定至訊號封包之 定踩，本發明之一實施例中，上述之記憶體控制器載入嗖 憶體模元:藉由燒錄裝置將設定碼寫入快閃記 定碼i本發明之一實施例中，上述之記憶體控制器依據設 接仳振盪電路所產生之參考頻率設定至一耦接之主機所 之〜訊號封包之基本頻率。 在本發明之一實施例中，上述之快閃記憶體儲存裝置 匕括—石英振盪器。 7 遍239組_4臟μ· 體月：μ:施例中，上述之快閃記憶體模組的實 下頁位址。設定碼係儲存於快_憶體模組的下頁位 1中 舉實上述特徵和優點能__，下文特 舉貫施例，並配合所關式作詳細說明如下。 【實施方式】 本發明之範例實施例所提出之參考頻率設定方法，夢 ==體儲存裝置在開卡程序執行時，透過域提供準; t考頻率，調整個別記憶體儲存《置之晶片内振盪電路 ，之頻率設定，並將此設定儲存於㈣記㈣模組内。 〜後，於記憶體儲存裝置開機時，透過開卡程序載入之 此頻輕定於晶片内振盪電路，之後，記憶體儲存 :置P可正碟無誤地與主機連結。基此，本發明之範例實 =所提出之參考頻率設定方法能夠將此設定以韌體型式 二存於快閃記憶體模組内’由此節省記憶體儲存裝置的硬 Μ成本。為更清楚地瞭解本發明，以下將配合圖式，以一 範例實施例來作詳細說明。 勺一般而言，記憶體儲存裝置（亦稱，記憶體儲存系統） I括可複寫式快閃記憶體模組與控制器（亦稱，控制電 路）。通常記憶體儲存裝置是與主機系統一起使用，以使主 機系統可將資料寫入至記憶體儲存裝置或從記憶體儲存裴 置中讀取資料。 、 圖1Α是根據本發明範例實施例所繪示的主機系統與 201239621 u 1-0004
37652twf.doc/I 記憶體儲存裝置。 5月參照圖1A’主機系統looo 一般包括電腦丨1⑻與輸 入/输出(input/output，I/O)褒置1106。電腦11〇〇包括微處 理器11〇2、隨機存取記憶體(rand〇m access me_y, ΜΜ) 1104、系統匯流排1108與資料傳輸介面111〇。輸入/輸出 裝置1106包括如圖ιΒ的滑鼠12〇2、鍵盤12〇4、顯示器12〇6 與印表機1208。必須瞭解的是，圖丨B所示的裝置非限制輸 入/輸出裝置1106’輸入/輸出裝置11〇6可更包括其他裝置。 在本發明實施例中，記憶體儲存裝置1〇〇是透過資料 傳輸介面1110與主機系統1〇〇〇的其他元件耦接。藉由微 處理器1102、隨機存取記憶體1104與輸入/輸出裝置11〇6 的運作可將資料寫入至記憶體儲存裝置则或從記憶體儲 存裝置100中讀取資料。例如，記憶體儲存裝置1〇〇可以 是如圖1B所示的隨身碟1212、記憶卡1214或固態硬碟 (Solid State Drive，SSD)1216等的可複寫式快閃記憶體儲 存裝置。 一般而言’主機系統1 〇 0 0為可實質地與記憶體儲存裝 置100配合以儲存資料的任意系統。雖然在本範例實施例 中，主機系統1000是以電腦系統來作說明，然而，在本發 明另一範例實施例中主機系統1〇〇〇可以是數位相機、攝^ 機、通信裝置、音訊播放器或視訊播放器等系統。例如， 在主機系統為數位相機(攝影機)131〇時，可複寫式快閃記 憶體儲存裝置則為其所使用的SD卡1312、MMC卡1314、 記憶棒(memory stick)1316、CF卡1318或嵌入式儲存裝置 201239621 .11-0004
37652twf.doc/I 1320(如圖1C所示）。嵌入式儲存裝置1320包括嵌入式多 媒體卡(Embedded MMC，eMMC)。值得一提的是，嵌入式 多媒體卡是直接耦接於主機系統的基板上。 圖2是繪示圖1A所示的記憶體儲存裝置的概要方塊 圖。 請參照圖2，記憶體儲存裝置1〇〇包括連接器1〇2、 記憶體控制器104與快閃記憶體模組1〇6。 在本範例實施例中’連接器102是相容於序列先進附 件（Serial Advanced Technology Attachment, SATA)標準。然 而’必須瞭解的是’本發明不限於此，連接器l〇2亦可以 疋符合電氣和電子工程師協會(Institute of Electrical and Electronic Engineers，IEEE) 1394標準、高速周邊零件連接 介面（Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(universal Serial Bus，USB) 標準、安全數位（Secure Digital，SD)介面標準、記憶棒 (Memory Stick，MS)介面標準、多媒體儲存卡(Multi Media Card，MMC)介面標準、小型快閃(c〇mpact Flash, CF)介面 標準、整合式驅動電子介面(Integrate(j Device Electronics， IDE)標準或其他適合的標準。 記憶體控制器104用以執行以硬體型式或韌體型式實 作的多個邏輯閘或控制指令，並且根據主機系統1〇〇〇的指 令在快閃記憶體模組106中進行資料的寫入、讀取與抹除 等運作。其中值得說明的是，在本發明之一範例實施例中， 連接器102及記憶體控制器1〇4中所使用之一參考頻率皆
201239621 h 1-0004 37652twf.doc/I 利用源自於主機祕lOOG所傳送之—封包資訊，而調整内 部振盪電路，以產生出此參考頻率，此參考頻率非來自於 一記憶體儲存裝置100内部之石英震盪器。而在本發明之 另一範例實施例中，記憶體儲存裝置100内部不包ς有一 石英振盪器。 快閃記憶體模組106是耦接至記憶體控制器1〇4，並 且用以儲存主機系統画所寫人之㈣。在本範例實施例 中，快閃記憶體模組106為多階記憶胞(Muiti [⑼以匸⑷， mlc)nand快閃記憶體模組。然而，本發明不限於此， 快閃記憶體模組106亦可是單階記憶胞(Single Levd cell， SLC)NAND快閃記憶體模組、其他快閃記憶體模組或其他 具有相同特性的記憶體模組。 圖3是根據本發明範例實施例所繪示之記憶體控制器 的概要方塊圖。 ° 請參照圖3，記憶體控制器1〇4包括記憶體管理電路 202、主機介面204與記憶體介面2〇6。 圯憶體管理電路202用以控制記憶體控制器1〇4的整 =運作。具體來說，記憶體管理電路2〇2具有多個控制指 々，並且在記憶體儲存裝置運作時，此些控制指令會 被執行以進行資料的寫入、讀取與抹除等運作。 θ在本範例實施例中，記憶體管理電路202的控制指令 是以韌體型式來實作。例如，記憶體管理電路2〇2具有微 器單元(未繪示)與唯讀記憶體(未繪示），並且此些控制 才曰7疋被燒錄至此唯碩記憶體中。當記憶體儲存裝置1〇〇
A * 1-0004 37652twf.docA 運作時，此些控制指令會由微處理器單元來、 料的寫入、讀取與抹除等運作》 订以進行資 在本發明另-範例實施例中，記憶體管理電 控制指令亦可以程式碼型式儲存於快閃記憶體模組^的 特定區域(例如’記憶賴組巾專跡存放系崎料 ， 區）中。此外，記憶體管理電路202具有微處理器單= 繪示）、唯凟體(未續·示)及隨機存取記憶體(未纟备示 特別是，此唯讀記憶體具有驅動碼，並且當記憶體 104被致能時，微處理器單元會先執行此驅動碼段ς將= 存於快閃記憶體模、组106中之控制指令載入至記憶體管理 電路202的隨機存取記憶體中。之後，微處理器單元會運 轉此些控制指令以進行資料的寫入、讀取與抹除等運作。 此外，在本發明另一範例實施例中，記憶體管理電路 的控制指令亦可以一硬體型式來實作。 主機介面204是耦接至記憶體管理電路2〇2並且用以 接收與識別主機系統1〇〇〇所傳送的指令與資料。也就是 說’主機系統1000所傳送的指令與資料會透過主機介面 204來傳送至記憶體管理電路202。在本範例實施例中，主 機介面204是相容於SATA標準。然而，必須瞭解的是本 發明不限於此，主機介面204亦可以是相容於PATA標 準、IEEE 1394 標準、PCI Express 標準、USB 標準、SD 標準、MS標準、MMC標準、CF標準、IDE標準或其他 適合的資料傳輸標準。 記憶體介面206是耦接至記憶體管理電路202並且用 12 201239621
----011-0004 37652twf.doc/I ^存取快閃記憶體模組1〇6。也就是說，欲寫入至快閃記 十思體模組106的資料會經由記憶體介面2〇6轉換為快閃記 憶體模組106所能接受的格式。 在本發明一範例實施例中，記憶體控制器1〇4還包括 儲存單元252。儲存單元252是輕接至記憶體管理電路 202可用以儲存系統資料、暫存來自於主機系統1〇〇〇的資 料與指令或來自於快閃記憶體模組1〇6的資料。 在本發明一範例實施例中，記憶體控制器104還包括 電源管理電路254。電源管理電路254是祕至記憶體管 理電路202並且用以控制記憶體儲存裝置1〇〇的電源。 在本發明一範例實施例中，記憶體控制器1〇4還包括 錯誤檢查與校正電路256。錯誤檢查與校正電路256是耦 接至圮憶體管理電路202並且用以執行錯誤檢查與校正程 序以確保資料的正確性。具體來說，當記憶體管理電路2〇2 從主機系統1 〇 〇 〇中接收到寫入指令時，錯誤檢查與校正電 路256會為對應此寫入指令的資料產生對應的錯誤檢查與 校正碼(Error Checking and Correcting c〇de，ECC c〇de)^ 且記憶體管理電路202會將對應此寫入指令的資料與對應 的錯誤檢查與校正碼寫入至快閃記憶體模組1〇6中。之 後，當記憶體管理電路202從快閃記憶體模組1〇6中讀取 資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且 錯誤檢查與校正電路256會依據此錯誤檢查與校正碼對所 讀取的資料執行錯誤檢查與校正程序。 圖4是根據本發明一範例實施例所繪示之振盪電路的 13
——_w 11-0004 37652twf.doc/I 概要方額。請參考圖2闕4，本實關之缝電路4〇2 係在記憶體儲存裝f 100内部設計的—晶片内之 路’其例如是配置在連接器102中，用以產生參考訊號 CLKO。在本實施例中，振M電路4〇2其例如是一阻) ，各（RC)，盪器、環型（Ring)振堡器或是電感/電容 (LC)振盪器，可產生參考訊號CLK〇。 為了使振盪電路402可提供準確的參考頻率CLK〇， 製造商可在暫存H 4输巾預設—參考醉的巾間值以於 卡程序時，藉由調整電路概來調整晶片内振i電路之 特性，使其頻率符合記憶體儲存裝置1〇〇規格。因此，在 調整晶片内振盈電路402時，記憶體控制$ 1〇4係先暫時 關閉多工器404接收暫存器4〇6b之訊號的通道。此時，調 整電路4G8再例如藉由電容調整訊號Sc、電阻調整訊號 Sr、或類比數位之轉換訊號s〇Ac等來調整振盪電路4〇2 = 特性。其中，振盪電路402之調整方式可諸如並聯不同數 目之電阻與_聯不同數目之電容’即可職產生不同的參 考頻率CLK0。在本實施例中，記憶體控制H 1〇4係將振 盪電路4〇2所產生之參考頻率CLKO設定至主機所提供之 汛唬封包SOF之基本頻率。在此，訊號封包s〇F係為 一框架起點（Start-0f-Frame，s〇F)代碼（Token)。 具體而言，輸入處理單元41〇例如接收主機所提供的 輸入資料串DP/DM’來調整振盪電路4〇2所產生之參考頻 率CLKO，其中訊號封包s〇F搭載於輸入資料串Dp/DM 上。調整電路408例如是一邏輯電路，其包括一計數器（未 201239621
υι 1-0004 37652twf.doc/I 緣示）’用來計算相鄰訊號封包s〇F之間隔。於 規格内’高速USB之訊號封包s〇F之間隔為ΐ25微秒 (職胸econd)。每次調整電路姻於接收訊號封包卿 時’比較計數器與m微秒之相對關係、。若計數哭 於預期計數125微秒之數值，貝㈣内缝電路;)2之振 i頻^較慢’應增加電阻並聯數目，或者減少電容串聯數 目，猎以加快晶片内振盈電路402之振堡速度。相反地， 若計數器數值大於預期計數125微秒之數值，則晶片内振 盛電路搬之振盪頻率較快，應減少電阻並聯數目， 增加電容並聯數目，藉以降低晶片内振堡電路術之振蓋 速度。如此，在接H續峨封包SOF後，將可以使得 振盪電路402之頻率控制在一定準確之頻率下。 圖1是根據本發明一範例實施例所綠示之框架起點代 碼的波形圖。其中，圖1綠示輸人資料串流DP/DM中的 框架N與框架N-卜而在這兩個框架之資料封包的前頭， 即會分別加人框架起點代碼51G、52G，以供輸人處理單元 410判讀框架N與框架N_卜其中，林範例實施例+， 可依USB 2.0的規格，框架起點代碼51()、52()之間的間隔 為125微$ *誤差範圍為正負獅卯瓜，但此間隔亦可為 225微^或依不同之規格而設定之，並不以此為限。* 本貫施例即由輪入處理單元接收搭載於輸入資料 串DP/DM上的框架起點訊號s〇F，而調整電路權利用 其計數器來計數框架起點訊號，據以產生電容調整訊號 Sc、電阻碰峨Sr、或類比數位之轉換訊號。 15 1 201239621
-----a-0004 37652twf.doc/I 舉列來說^設標準的參考時脈頻率為百萬赫兹 :個=周期内之框架起點代碼的計數應為_00:Ϊ =實際狀況下’若參考時脈 於 代碼_將 =者減少電容量(如增加電容串聯;目 盪電路4G2提高參考時脈___ ，之’右參考時脈訊號的時脈頻率大於48〇mhz ::===的計數將會大於 加電谷$(如減少電容串聯數目’增加電容並聯數 控制缝電路搬降低參考時脈訊號的時脈頻率。 藉由上述碰方式，最終即可使得振 參考頻率趨近於標準狀態下的· 路G2所產生的 在本實施例中，除了利用上述方式來調整參考頻率 整：。卜，亦可以藉由建立對應表來調整之，以降低調 二是以，一旦趨近於標準狀態的參考頻率設定完成後， ，憶體控制器104即重新開啟透過多工器彻用以存取 ’以㈣參考解之設定、健f訊儲存 於暫存斋406b中。之後，記憶體控制器1〇4再以韌體型 將^考頻率之調整設定紀錄於快閃記憶顏組1()6上，二 而節省記憶體儲存裝置100的硬體成本。
xl-0004 37652twf.doc/I 201239621 換句話說，在本實施例中，記憶體控制器1〇4係將一 設定碼儲存於快閃記憶體模組1〇6内’其中該設定碼包括 參考頻率之資訊（即用以設定振盪電路4〇2之内部元件以 振盪出參考頻率之參數資訊）。接著，在之制機時，記憶 體控制器104可再次讀取遠設定，以控制振盪電路402 依據該設定碼產生趨近於標準狀態的參考頻率。在本實施 例中，設定碼係儲存於快閃記憶體模組1〇6内，但本發明 並不限於此。在其他實施例中，該設定碼亦可選擇儲存於 儲存單元252中。 進一步而言，圖6是根據本發明一範例實施例所繪示 ^考頻率設定方法的錄_。請參考圖6，在本實施例 ^，儲存單it 252包括-記憶單元⑷會示），例如二緩衝 :己憶體(BufferMemory)，唯讀記憶體(Read〇nlyMem〇ry， 咖)、隨機存取記憶體(Random Access Mem〇ry，麵) 器(Register)。記憶體儲存裝置⑽係將其開機碼儲 ^傳送至儲存單元况内建之記憶單元中。在本實施例 ，心隐體儲存裝i 1〇(Η列如是快閃記憶體儲存裝置。 在步驟S600 + ’在記憶體儲存裝置1〇〇# 器104讀取該開機碼，以依據開機碼檢查其用 广又1考頻率之設定碼是否儲存於快閃記憶體模組1〇6 驟S602所示。該設定碼例如是藉由上述參考頻 内。整方式而得’並儲存在快閃記憶體模組106 -實施例中’該設定碼亦可儲存於儲存單元M2 中。此時’記憶體控制器1G4所檢查的對象則為儲存單元 17 5
Jl 1-0004 37652twf.doc/I 201239621 252 二右'儲存於快閃記憶體模組1G6内’纪 k體控制益刚耗接記憶體儲縣置至一主機 定碼儲存於快閃記憶體模組1〇6内。在本實^例中， 體儲存裝置100所連接之主機例如是一 D… 殊製具(通常由記憶體之控制器廠商提供）。二二= =2::設定碼未儲存於快閃記憶體模組‘内 04即執行步驟嶋將記憶體儲純置 1〇〇耦接至主機，以產生設定碼。 什攻置 ^此·過程中，記題控㈣1G4將控制硬體 路408，使其依據主機所提供之一訊號封包，調 正振盛電路402之頻率，以獲得包括頻 ^ 步驟S606。在本實施例中，調整; 敕考。載於輸入貝料串DP/DM上之訊號封包s〇f，來調 電路402之頻率，並將頻率調整幅度儲i 暫存器4〇6a上。也就是說，調整電路4〇8接收 S〇F，以調整振盪電路術之頻率， 之^ 頻率設定至訊號封包SOF之基本頻率。⑽生之參考 因此，在设夂碼儲存成功後，在步驟S6〇8中， 體控制器104將載入設定碼至-燒錄裝置(burner，未； 不）。接著，在步驟S610中，該燒錄裝置將讀取設定碼， ^將設定碼寫人快閃記憶體模組1G6 ^待燒錄裝置之程 f執行完成後’即可重賴機。此時，參考辭設定方法 k程會回到步驟S600，以依據開機碼，再次檢查設瑪3
201239621 x 1-0004 37652twf.doc/I 否儲存於快閃記憶體模組1〇6内。 在其他實施例中，若設定碼未 106内，則記憶體儲存裝置1〇〇亦番快閃記憶體模組 調連接墊，或以本發明之參考頻率子溶斷絲或者微 參考頻率的設定。 °又疋方法，來紀錄調整 另一方面，在步驟S602中，若却捲舰 檢查結果偏奴碼料於㈣雜齡纟_ = g 104之 ^控=HM會讀取儲存於快閃記憶體^組=内= 二‘=2:中：f二，調整幅度之 在步驟S6M中，調整電路·依據該頻率調 = 訊調整減電路4〇2之頻率，以將其所產 ς = 定至訊號封包SOF之基本頻率。之彳#V 考頻率故 只千之後记憶體控制器104 即可將記㈣儲存裝置⑽連接至城，以執行主機之命 〇 值得-提的是，本發明實施_快閃記憶體模組1〇6 例如是MLC NAND快閃記憶體，並且MLC NAND快閃記 憶體之實體區塊的程式化可分為多階段。例如，以4層記 憶胞為例，實體區塊的程式化可分為2階段。第一階^是 下頁位址(lower page)的寫入部分，其物理特性類似於單層 記憶胞SLC NAND快閃記憶體，在完成第一階段之後才會 程式化上頁位址(upperpage)，其中下頁位址的寫入速度會 快於上頁位址。因此，每一實體區塊的頁面位址可區分為 快慢頁面（即’上頁位址)與快速頁面（即，下頁位址）。類似 19
37652twf.doc/I 地，在8層記憶胞或16層記憶胞的案例中，記憶胞會包括 更多個頁面位址並且會以更多階段來寫入。在此，將寫入 速度最快的頁面位址稱為下頁位址，其他寫入速度較慢的 頁面位址統稱為上頁位址。例如，上頁位址包括具有不同 寫入速度的多個頁面。此外，在其他實施例中，上頁位址 也可為寫入速度最慢的頁面，或者寫入速度最慢與部份寫 入速度快於寫入速度最慢頁面的頁面。例如，在4層記憶 胞中，下頁位址為寫入速度最快與寫入速度次快的頁面， 上頁則為寫入速度最慢與寫入速度次慢的頁面。因此，在 本實施例中，記憶體控制器1〇4可利用下頁位址寫入速度 較快的特性，在執行步驟S61〇中，將設定碼儲存於快閃 s己憶體模組106的下頁位址中，以加快寫入速度。 綜上所述，在本發明之範例實施例中’藉由記憶體儲 存裝置在開卡程序執行時，透過主機提供準確之參考頻 率，調整個別記憶體儲存裝置之晶片内振盪電路所需之頻 率設定，並將此設定儲存於快閃記憶體模組内。因此，本 發明之fe例實施例所提出之參考頻率設定方法能夠將參考 頻f之設定參數以韌體型式儲存於快閃記憶體模組内，由 此節省記憶體儲存裝置的硬體成本。 雖然本發明已以實施例揭露如上，然其並非用以限定 本發明，任何所屬技術領域中具有通常知識者，在不^離 本發明之精神和範圍内，當可作些許之更動與潤飾，故本 發明之保護範圍當視後附之申請專利範圍所界定者為準。
37652twf.doc/I 201239621ju.0004 【圖式簡單說明】 圖1A是根據本發明第一範例實施例所繪示的主機系 統與記憶體儲存裝置。 圖1Β是根據本發明範例實施例所繪示的電腦、輸入/ 輸出裝置與記憶體儲存裝置的示意圖。 圖1C是根據本發明另一範例實施例所繪示的主機系 統與記憶體儲存裝置的示意圖。 圖2是繪示圖ία所示的記憶體儲存裝置的概要方塊 圖。 圖3是根據本發明範例實施例所繪示之記憶體控制器 的概要方塊圖。 圖4是根據本發明一範例實施例所繪示之振盪電路的 概要方塊圖。 圖5是根據本發明一範例實施例所繪示之框架起點代 碼的波形圖。 圖ό是根據本發明一範例實施例所繪示之參考頻 & 定方法的流程圖。 > ' ^ β 【主要元件符號說明】 1000 :主機系統 1100 :電腦 1102 :微處理器 1104 :隨機存取記憶體 1106 :輸入/輪出裝置 21 g
201239621 A L?X -L-/-Z.V 11-0004
37652twf.doc/I 1108 :系統匯流排 1110 ··資料傳輸介面 1202 :滑鼠 1204 :鍵盤 1206 :顯示器 1208 :印表機 1212 :隨身碟 1214 :記憶卡 1216 :固態硬碟 1310 :數位相機 1312 : SD 卡 1314 : MMC 卡 1316 :記憶棒 1318 : CF 卡 1320 :嵌入式儲存裝置 100 :記憶體儲存裝置 102 :連接器 104 :記憶體控制器 106 :快閃記憶體模組 202 :記憶體管理電路 204 :主機介面 206 :記憶體介面 252 :儲存單元 254 :電源管理電路 256 :錯誤檢查與校正電路 22 201239621
r〇ri^-z011-0004 37652twf.doc/I 402 :振盪電路 404 :多工器 406a、406b :暫存器 408 :調整電路 410 :輸入處理單元 510、520 :框架起點代碼 CLKO :參考訊號 Sc :電容調整訊號 :電阻調整訊號 SDAC :類比數位之轉換訊號 DP/DM :輸入資料串 SOF :訊號封包 S600、S602、S604、S606、S608、S610、S612、S614 : 參考頻率設定方法的步驟 5 23

Claims (1)

  1. 201239621 .1-0004 37652twf.doc/I 七、申請專利範園： 1.-驗閃減雜減料參考解設定方法，立 ^亥快閃記憶體儲存裝置包括-_記憶體模組、1存 =以及-缝電路，該快閃記憶體儲存裝置不包括一石 央振盈器’該參考頻率設定方法包括· 檢查一設定碼(Setting code)是否储存於該快閃記情體 衩、、且或該儲存單元内，其中該設定螞包括該參考頻率2嘎 定資訊；以及 α 各δ亥设疋碼儲存於該快閃g憶體模組或該館存單元 ^頃取該設定碼，以使該振盪電路依據該設定碼產生詨 參考頻率。 Μ 2·如申請專利範圍第1項所述之參考頻率設定方 来其中該儲存單元儲存一開機碼，在檢查該設定鳴的該 V驟中，係於該快閃記憶體儲存裝置被開機後，依據該^ ，檢查該設定碼是否儲存於該快閃記憶體模组或 存單元内。 喷 3.如申請專利範圍第1項所述之參考頻率嗖定方 法，更包括： 。 若該設定碼未儲存於該快閃記憶體模組内，經由一耦 ，主機產生該設定喝，磐該設定碼儲存於該快閃記愧 體模組内。 ^ 4.如申請專利範圍第3項所述之參考頻率設定方 去，其中該設定碼之產生是依據該主機所提供之一訊號 包，調整該振盪電路之頻率，以獲得該設定碼，其中該"設 24 201239621 -v)l 1-0004 37652twf.doc/I 定碼包括一頻率調整幅度之資訊。 5.如申請專利範圍帛4項所述之參考頻率設定方 其中調整該振盪電路之頻率的該步驟包括 法， 接收魏號封包’以將該振盪電路所產生該參考頻率 設定至該訊號封包之基本頻率。 ^ 士申明專利範圍弟4項所述之參考頻設定方 法，更包括： 載入該β又疋碼至—燒錄裝置㈣㈣，以藉由該燒錄裝 置將該設定碼寫人該，_記憶體模組或雜存單元内。 7.如U利laig第丨項所述之參考頻率設定方 法，其中職鎌盪電路之醉的該步驟包括1羊 依f該奴碼，將該缝電_產生之鱗考頻率設 疋至-搞接之主機所提供之—訊號封包之基本頻率。 法其專利範圍^1項所述之參考頻率設定方 :寫城體模組的實體區塊具有多個上頁位址 /、·，，，速又夫於1亥些上頁位址的多個下頁位址，詨嗖定碼 係儲存於該快閃記憶體模組的該些下頁位址中。…‘ ^ 一種記鐘控制n ’胁 頻率’其中該快閃記憶趙儲存裝置包== 憶體模仙及-缝電路，觀憶體控制器包括·· 一記憶體介面，_至該㈣記憶體模組； 電路，接至該記憶體介面；以及 子單70 ’ _至觀憶鮮理電路， 中4忑&體官理電路檢查一設定碼是否儲存於該 25 1 -J11-0004 37652twf.doc/I 201239621 =體:r該健存單元™碼包括該參考頻 若該設定碼齡於該㈣記㈣模喊 該記顏管理電_⑽奴碼，崎 據該設定碼產生該參考頻率。 盟冤路依 中二ί申：ΐ利範圍第9項所述之記憶體控制器，1 中存早讀存1機碼，該記憶辭理電 ^ 閃記憶體儲存裝置被開機後，依據該開機碼 哕二 碼是否儲存於該快閃記·_模域該儲存單元内了叹疋 11. 如申請專利範圍第9項所述之記憶 4 該設定碼未儲存於該快閃記憶體模組:心-=’右 記憶體管理電路經由—減之域產生該内，該 設定碼儲存於該快閃記憶體模組或該儲存^元二並將該 12. 如申請專利範圍第u項所述之 ° 中該設f之鼓是魏管理電路依 振盪電路之頻率，以獲得該 其中該3又足碼更包括—頻率調整幅度之資訊。 13如申請專利範圍帛12項所述之記憶體控制器，发 中該5己憶體管理電路接收該訊號封包，以 一 產生該參考頻率設定至該滅封包之基本頻^…、路所 14.如申請專利範圍第12項所述之記憶體控制器，复 +該記憶體管理電路载人該設定妓—燒錄裝置，^ 該燒錄農置將該設定韻人該‘_記憶體·或該儲^ 26 201239621 丨 11-0004 37652twf.doc/I 15.如申請專利範圍第9項所述之記憶體控制器，其 中該記憶體管理電路依據該設定碼將該振盪電路所產生之 該參考頻率設定至一麵接之主機所提供之一訊號封包之基 本頻率。 16.如申請專利範圍第9項所述之記憶體控制器，其 中該快閃記憶體儲存裝置不配置一石英振盪器。 17. 如申請專利範圍第9項所述之記憶體控制器，其 中該快閃記憶體模組的實體區塊具有多個上頁位址與寫入 速度快於該些上頁位址的多個下頁位址，該設定碼係儲存 於該快閃記憶體模組的該些下頁位址中。 18. —種快閃記憶體儲存裝置，包括： -振盪電路’適於依據—設定碼’產生—參考頻率； 一快閃記憶體模組，適於儲存該設定碼；以及 -記憶體控制H，雛至該振舰路及該快閃記憶體 模組，該記憶體控制器包括一儲存單元， 其中該記，it體㈣純查該蚊 :=r該儲存單元内，該設定碼包括該:考= 内咖儲存料 該設定碼產钱參考頻率疋1，以使該錄電路依據 19·如申請專利範囹笛 裝置，其中該儲存單元儲存^所述之快閃記憶體儲存 於該快閃記憶體儲钟機碼’該記憶體控制器係 存裝置被開機後，依據該開機碼 § 27 a 1-0004 37652twf.doc/I 201239621 該設定碼是否儲存於軸閃崎猶线 20. 如申請專利範圍第18項所述之内。 ;::==:==逆 並將該設定補存__記憶贿組或_存單I 21. 如申請專利範圍第2〇項所述之快 。 2，其中該設定碼之產生是該記憶體控制器依^該^ 所提供之-訊號封包，調整該振盤電路之頻率， 設定碼，其+該奴碼更包括—鮮調純度之資訊料 获署222:請專利範㈣21項所述之快閃記_諸存 4置，其㈣記憶體控制器接㈣訊號封包，以將該 電路所產生該參相率蚊至職賊包之基本頻率。、’ 23.如巾請專利範圍第21項所述之快閃記憶體 凌置’其中該記憶體控制器載入該設定瑪至一燒錄裝置 錄裝置將該設定碼寫入該快閃記憶體模組或該 努罟24.二？綱範圍第18柄述之快閃記憶體儲存 產己憶體控制器依據該設定碼將該振盪電路: 包頻率設定至-辆接之主機所提供之-訊就封 裂置==。18項所述之快一存 麥置26二申，範圍第18項所述之快閃記憶體錯存 、置Ή快閃記憶體模組的實體區塊具有多個上頁位 28 201239621 “1-0004 37652twf.doc/I 址與寫入速度快於該些上頁位址的多個下頁位址，該設定 碼係儲存於該快閃記憶體模組的該些下頁位址中。 29
TW100111292A 2011-03-31 2011-03-31 參考頻率設定方法、記憶體控制器及快閃記憶體儲存裝置 TWI444823B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100111292A TWI444823B (zh) 2011-03-31 2011-03-31 參考頻率設定方法、記憶體控制器及快閃記憶體儲存裝置
US13/104,009 US9003100B2 (en) 2011-03-31 2011-05-09 Reference frequency setting method, memory controller, and flash memory storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100111292A TWI444823B (zh) 2011-03-31 2011-03-31 參考頻率設定方法、記憶體控制器及快閃記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201239621A true TW201239621A (en) 2012-10-01
TWI444823B TWI444823B (zh) 2014-07-11

Family

ID=46928853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100111292A TWI444823B (zh) 2011-03-31 2011-03-31 參考頻率設定方法、記憶體控制器及快閃記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9003100B2 (zh)
TW (1) TWI444823B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104035480A (zh) * 2013-03-08 2014-09-10 群联电子股份有限公司 参考频率设定方法、存储器控制器及存储器存储装置
US9059789B2 (en) 2013-02-07 2015-06-16 Phison Electronics Corp. Signal processing method, connector, and memory storage device
CN104008071B (zh) * 2013-02-22 2017-03-01 群联电子股份有限公司 信号处理方法、连接器与存储器存储装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI525415B (zh) * 2013-02-25 2016-03-11 群聯電子股份有限公司 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
FR3018970B1 (fr) * 2014-03-20 2016-03-25 Inside Secure Procede et circuit d'ajustement de la frequence d'un signal d'horloge

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH502030A (de) * 1969-01-15 1971-01-15 Patelhold Patentverwertung Verfahren zum Betrieb eines adresscodierten Informationsübermittlungssystems
US6753739B1 (en) 1999-03-24 2004-06-22 Cypress Semiconductor Corp. Programmable oscillator scheme
US6798299B1 (en) * 2000-10-26 2004-09-28 Cypress Semiconductor Corporation Crystal-less oscillator circuit with trimmable analog current control for increased stability
JP4071604B2 (ja) * 2002-11-18 2008-04-02 株式会社ルネサステクノロジ クロック生成回路を備えた情報処理装置およびクロック遅延回路を備えた情報処理装置
JP2005049970A (ja) * 2003-07-30 2005-02-24 Renesas Technology Corp 半導体集積回路
US7287199B2 (en) * 2004-03-31 2007-10-23 Giga-Byte Technology Co., Ltd. Device capable of detecting BIOS status for clock setting and method thereof
US20050263977A1 (en) 2004-05-13 2005-12-01 Tien-Hui Pan Method of preventing firmware piracy
US7583154B1 (en) * 2005-09-30 2009-09-01 Cypress Semiconductor Corporation Voltage controlled oscillator
US7809973B2 (en) * 2005-11-16 2010-10-05 Cypress Semiconductor Corporation Spread spectrum clock for USB
KR100741470B1 (ko) * 2006-09-26 2007-07-20 삼성전자주식회사 유에스비 장치를 위한 클럭 발생기
CN101174221A (zh) 2006-11-03 2008-05-07 兆宏电子股份有限公司 以闪速存储器存储开机码的电子系统及开机方法
TWI358068B (en) * 2007-10-19 2012-02-11 Phison Electronics Corp Writing method for non-volatile memory and control
US8127122B2 (en) * 2008-09-16 2012-02-28 Hewlett-Packard Development Company, L.P. Selection of boot drive in a computer system
GB0818918D0 (en) * 2008-10-15 2008-11-19 Icera Inc Boot algorithm
US8656205B2 (en) * 2010-10-04 2014-02-18 Jmicron Technology Corp. Generating reference clocks in USB device by selecting control signal to oscillator form plural calibration units

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059789B2 (en) 2013-02-07 2015-06-16 Phison Electronics Corp. Signal processing method, connector, and memory storage device
TWI497301B (zh) * 2013-02-07 2015-08-21 Phison Electronics Corp 訊號處理方法、連接器與記憶體儲存裝置
CN104008071B (zh) * 2013-02-22 2017-03-01 群联电子股份有限公司 信号处理方法、连接器与存储器存储装置
CN104035480A (zh) * 2013-03-08 2014-09-10 群联电子股份有限公司 参考频率设定方法、存储器控制器及存储器存储装置
CN104035480B (zh) * 2013-03-08 2018-05-11 群联电子股份有限公司 参考频率设定方法、存储器控制器及存储器存储装置

Also Published As

Publication number Publication date
US20120254510A1 (en) 2012-10-04
US9003100B2 (en) 2015-04-07
TWI444823B (zh) 2014-07-11

Similar Documents

Publication Publication Date Title
US8897090B2 (en) Memory system having a plurality of serially connected devices
TW201239621A (en) Reference frequency setting method, memory controller and flash memory storage apparatus
US9460004B2 (en) Memory erasing method, memory controller, and memory storage apparatus
TW201729099A (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI479505B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
TW201327561A (zh) 橋接晶片組與資料儲存系統
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201810013A (zh) 資料傳輸方法、記憶體儲存裝置及記憶體控制電路單元
TW201506626A (zh) 連接介面單元與記憶體儲存裝置
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
CN113470708B (zh) 写入中间同步码滤波
TW201430854A (zh) 工作時脈切換方法、記憶體控制器與記憶體儲存裝置
TW201734793A (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI514141B (zh) 記憶體位址管理方法、記憶體控制器與記憶體儲存裝置
JP4972212B2 (ja) ブリッジ回路
TWI527058B (zh) 記憶體控制方法、記憶體儲存裝置與記憶體控制電路單元
TWI525415B (zh) 參考頻率設定方法、記憶體控制器及記憶體儲存裝置
EP3926840B1 (en) Transmit crosstalk cancellation system
TWI498907B (zh) 連接器的控制方法、連接器與記憶體儲存裝置
TWI512623B (zh) 休眠模式啓動方法、記憶體控制電路單元及儲存裝置
CN102736666B (zh) 参考频率设定方法、存储器控制器及闪存储存装置
CN104035480B (zh) 参考频率设定方法、存储器控制器及存储器存储装置
TWI553654B (zh) 資料管理方法、記憶體控制器與記憶體儲存裝置
TWI771707B (zh) 組態可靠命令的方法及裝置以及電腦程式產品