TW201734793A - 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 - Google Patents

記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 Download PDF

Info

Publication number
TW201734793A
TW201734793A TW105108029A TW105108029A TW201734793A TW 201734793 A TW201734793 A TW 201734793A TW 105108029 A TW105108029 A TW 105108029A TW 105108029 A TW105108029 A TW 105108029A TW 201734793 A TW201734793 A TW 201734793A
Authority
TW
Taiwan
Prior art keywords
memory
rewritable non
memory module
volatile memory
control circuit
Prior art date
Application number
TW105108029A
Other languages
English (en)
Other versions
TWI607309B (zh
Inventor
陳　國榮
Original Assignee
群聯電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 群聯電子股份有限公司 filed Critical 群聯電子股份有限公司
Priority to TW105108029A priority Critical patent/TWI607309B/zh
Priority to US15/140,500 priority patent/US9965400B2/en
Publication of TW201734793A publication Critical patent/TW201734793A/zh
Application granted granted Critical
Publication of TWI607309B publication Critical patent/TWI607309B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/70—Details relating to dynamic memory management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一種用於可複寫式非揮發性記憶體模組的記憶體管理方法。所述方法包括於供電所述可複寫式非揮發性記憶體模組後使用第一管理模式來管理所述可複寫式非揮發性記憶體模組；以及若從主機系統接收關機指令，使用第二管理模式來管理所述可複寫式非揮發性記憶體模組，其中所述第二管理模式不同於所述第一管理模式，且所述第二管理模式為在背景中執行至少一強制處理程序。

Description

記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
本發明是有關於一種記憶體管理方法，且特別是有關於用於可複寫式非揮發性記憶體的一種記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置。
數位相機、手機與MP3在這幾年來的成長十分迅速，使得消費者對儲存媒體的需求也急速增加。由於可複寫式非揮發性記憶體(rewritable non-volatile memory)具有資料非揮發性、省電、體積小、無機械結構、讀寫速度快等特性，最適於此些電子產品。因此，近年快閃記憶體產業成為電子產業中相當熱門的一環。例如，廣泛用於行動電子裝置上的嵌入式多媒體卡(embedded Multi Media Card, eMMC)就是一種以快閃記憶體作為儲存媒體的儲存裝置。
一般來說，快閃記憶體儲存裝置的快閃記憶體會劃分為多個實體單元並且此些實體單元會分組為資料區(data area)與備用區(spare area)。歸類為資料區的實體單元中會儲存由寫入指令所寫入的有效資料，而備用區中的實體單元是用以在執行寫入指令時替換資料區中的實體單元。具體來說，當快閃記憶體儲存裝置接受到主機的寫入指令而欲對資料區的實體單元進行寫入時，快閃記憶體儲存裝置會從備用區中提取一實體單元並且將在資料區中欲寫入的實體單元中的有效舊資料與欲寫入的新資料寫入至從備用區中提取的實體單元並且將已寫入新資料的實體單元關聯為資料區，並且將原本資料區的實體單元進行抹除並關聯為備用區。為了能夠讓主機能夠順利地存取以輪替方式儲存資料的實體單元，快閃記憶體儲存裝置會提供邏輯單元給主機。也就是說，快閃記憶體儲存裝置會建立邏輯轉實體映射表(logical to physical mapping table)或實體轉邏輯映射表(physical to logical mapping table)，並且在所述映射表中記錄與更新邏輯單元與資料區的實體單元之間的對映關係來反映實體單元的輪替，所以主機僅需要針對所提供邏輯單元進行寫入而快閃記憶體儲存裝置會依據邏輯轉實體映射表或實體轉邏輯映射表對所對映的實體單元進行讀取或寫入資料。
然而，隨著快閃記憶體製程上的進步而使得每一實體單元的設計容量與數量會越來越大的同時，所述映射表的大小以及所需的更新時間也相應地增加。為了克服此問題，目前會在快閃記憶體儲存裝置中設置一動態隨機存取記憶體(Dynamic Random Access Memory, DRAM)或靜態隨機存取記憶體(Static Random Access Memory, SRAM)作為一個快取記憶體。在此架構中，快閃記憶體儲存裝置會先將上述的映射表暫時地儲存在此快取記憶體中以增進整體系統的運作效率。
一般來說，若儲存裝置接收到來自主機系統的關閉(shut down)指令，儲存裝置會將如上所述的映射表或其他用以管理儲存裝置的系統資料/檔案寫入到儲存裝置的可複寫式非揮發性記憶體中。然而，在儲存裝置接收到關機指令後，儲存裝置可能會需再處理一或多個寫入指令後才真正斷電。如此一來，由於之前所儲存的映射表或系統資料/檔案並不能確實反映出關機指令後所進行的寫入操作，因此，之前所儲存的映射表以及系統資料/檔案有可能會不正確，進而使得儲存裝置在下次開電的時候會進入不正常斷電的處理流程，增加了開機所需要的時間。
本發明提供用於可複寫式非揮發性記憶體模組的一種記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置，可加快系統開機的速度，進而增加工作效率。
本發明的一範例實施例提供用於可複寫式非揮發性記憶體模組的一種記憶體管理方法，其包括於供電所述可複寫式非揮發性記憶體模組後使用第一管理模式來管理所述可複寫式非揮發性記憶體模組；以及若從主機系統接收關機指令，使用第二管理模式來管理所述可複寫式非揮發性記憶體模組，其中所述第二管理模式不同於所述第一管理模式，且所述第二管理模式為在背景中執行至少一強制處理程序。
在本發明的一實施例中，其中所述至少一強制處理程序包括若從所述主機系統接收清除指令，強制將儲存於記憶體中的至少一第一系統資料寫入至所述可複寫式非揮發性記憶體模組，其中所述清除指令用以指示將暫存於所述記憶體中的至少一使用者資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一實施例中，其中所述至少一第一系統資料包括映射表。
在本發明的一實施例中，其中上述使用所述第一管理模式來管理所述可複寫式非揮發性記憶體模組的步驟包括若從所述主機系統接收清除指令，不將儲存於記憶體中的至少一第一系統資料寫入至所述可複寫式非揮發性記憶體模組，其中所述清除指令用以指示將暫存於所述記憶體中的至少一使用者資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一實施例中，其中所述至少一強制處理程序包括調整執行至少一系統指令之等待時間，其中所述至少一系統指令用以指示於背景中對所述可複寫式非揮發性記憶體模組進行至少一系統操作，其中所述至少一系統指令是根據所述等待時間被執行的。
在本發明的一實施例中，其中所述至少一系統操作為垃圾回收操作。
在本發明的一實施例中，其中上述調整執行所述至少一系統指令之等待時間的步驟包括根據從主機系統接收到關機指令至主機系統停止供電之時間來調整所述等待時間，以使所述等待時間大於所述時間。
在本發明的一實施例中，上述的記憶體管理方法更包括反應於所述關機指令，寫入至少一第二系統資料至所述可複寫式非揮發性記憶體模組。
本發明的一範例實施例提供用於控制記憶體儲存裝置的一種記憶體控制電路單元。所述記憶體控制電路單元包括主機介面、記憶體介面與記憶體管理電路。主機介面耦接至主機系統。記憶體介面耦接至可複寫式非揮發性記憶體模組。記憶體管理電路耦接至所述主機介面與所述記憶體介面。所述記憶體管理電路用以於供電所述可複寫式非揮發性記憶體模組後使用第一管理模式來管理所述可複寫式非揮發性記憶體模組。若從所述主機系統接收關機指令，所述記憶體管理電路更用以使用第二管理模式來管理所述可複寫式非揮發性記憶體模組，其中所述第二管理模式不同於所述第一管理模式，且所述第二管理模式為在背景中執行至少一強制處理程序。
在本發明的一實施例中，其中所述至少一強制處理程序包括若從所述主機系統接收清除指令，所述記憶體管理電路強制將儲存於記憶體中的至少一第一系統資料寫入至所述可複寫式非揮發性記憶體模組，其中所述清除指令用以指示將暫存於所述記憶體中的至少一使用者資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一實施例中，在上述使用所述第一管理模式來管理所述可複寫式非揮發性記憶體模組的運作中，若從所述主機系統接收清除指令，所述記憶體管理電路不將儲存於記憶體中的至少一第一系統資料寫入至所述可複寫式非揮發性記憶體模組，其中所述清除指令用以指示將暫存於所述記憶體中的至少一使用者資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一實施例中，其中所述至少一強制處理程序包括所述記憶體管理電路調整執行至少一系統指令之等待時間，其中所述至少一系統指令用以指示於背景中對所述可複寫式非揮發性記憶體模組進行至少一系統操作，其中所述至少一系統指令是根據所述等待時間被執行的。
在本發明的一實施例中，在上述所述記憶體管理電路調整執行至少一系統指令之等待時間的運作中，所述記憶體管理電路根據從主機系統接收到關機指令至主機系統停止供電之時間來調整所述等待時間，以使所述等待時間大於所述時間。
在本發明的一實施例中，反應於所述關機指令，所述記憶體管理電路寫入至少一第二系統資料至所述可複寫式非揮發性記憶體模組。
本發明的一範例實施例提供一種記憶體儲存裝置，其包括連接介面單元、可複寫式非揮發性記憶體模組與記憶體控制電路單元。連接介面單元用以耦接至主機系統。記憶體控制電路單元耦接至所述連接介面單元與所述可複寫式非揮發性記憶體模組。所述記憶體控制電路單元用以於供電所述可複寫式非揮發性記憶體模組後使用第一管理模式來管理所述可複寫式非揮發性記憶體模組。若從所述主機系統接收關機指令，所述記憶體控制電路單元更用以使用第二管理模式來管理所述可複寫式非揮發性記憶體模組，其中所述第二管理模式不同於所述第一管理模式，且所述第二管理模式為在背景中執行至少一強制處理程序。
在本發明的一實施例中，所述至少一強制處理程序包括若從所述主機系統接收清除指令，所述記憶體控制電路單元強制將儲存於記憶體中的至少第一系統資料寫入至所述可複寫式非揮發性記憶體模組，其中所述清除指令用以指示將暫存於所述記憶體中的至少一使用者資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一實施例中，在上述使用所述第一管理模式來管理所述可複寫式非揮發性記憶體模組的運作中，若從所述主機系統接收清除指令，所述記憶體控制電路單元不將儲存於記憶體中的至少一第一系統資料寫入至所述可複寫式非揮發性記憶體模組，其中所述清除指令用以指示將暫存於所述記憶體中的至少一使用者資料寫入至所述可複寫式非揮發性記憶體模組。
在本發明的一實施例中，所述至少一強制處理程序包括所述記憶體控制電路單元調整執行至少一系統指令之等待時間，其中所述至少一系統指令用以指示於背景中對所述可複寫式非揮發性記憶體模組進行至少一系統操作，其中所述至少一系統指令是根據所述等待時間被執行的。
在本發明的一實施例中，在上述所述記憶體控制電路單元調整執行至少一系統指令之等待時間的運作中，所述記憶體控制電路單元根據從主機系統接收到關機指令至主機系統停止供電之時間來調整所述等待時間，以使所述等待時間大於所述時間。
在本發明的一實施例中，反應於所述關機指令，所述記憶體控制電路單元寫入至少一第二系統資料至所述可複寫式非揮發性記憶體模組。
基於上述，本發明的範例實施例所提供的用於可複寫式非揮發性記憶體模組的一種記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置，可在接收到關機指令後，使用對應關機指令的特殊管理模式來管理所述可複寫式非揮發性記憶體模組，以反應於清除指令來將儲存於快取記憶體的系統資料寫入至可複寫式非揮發性記憶體模組。如此一來，可避免在下次系統開機時因為系統資料不正確而導致的處理程序，進而加快系統開機的速度，增加工作效率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。
請參照圖1與圖2，主機系統11一般包括處理器111、隨機存取記憶體(random access memory, RAM)112、唯讀記憶體(read only memory, ROM)113及資料傳輸介面114。處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114皆耦接至系統匯流排(system bus)110。
在本範例實施例中，主機系統11是透過資料傳輸介面114與記憶體儲存裝置10耦接。例如，主機系統11可經由資料傳輸介面114將資料寫入至記憶體儲存裝置10或從記憶體儲存裝置10中讀取資料。此外，主機系統11是透過系統匯流排110與I/O裝置12耦接。例如，主機系統11可經由系統匯流排110將輸出訊號傳送至I/O裝置12或從I/O裝置12接收輸入訊號。
在本範例實施例中，處理器111、隨機存取記憶體112、唯讀記憶體113及資料傳輸介面114可設置在主機系統11的主機板20上。資料傳輸介面114的數目可以是一或多個。透過資料傳輸介面114，主機板20可以經由有線或無線方式耦接至記憶體儲存裝置10。記憶體儲存裝置10可例如是隨身碟201、記憶卡202、固態硬碟(Solid State Drive, SSD)203或無線記憶體儲存裝置204。無線記憶體儲存裝置204可例如是近距離無線通訊(Near Field Communication, NFC)記憶體儲存裝置、無線傳真(WiFi)記憶體儲存裝置、藍牙(Bluetooth)記憶體儲存裝置或低功耗藍牙記憶體儲存裝置(例如，iBeacon)等以各式無線通訊技術為基礎的記憶體儲存裝置。此外，主機板20也可以透過系統匯流排110耦接至全球定位系統(Global Positioning System, GPS)模組205、網路介面卡206、無線傳輸裝置207、鍵盤208、螢幕209、喇叭210、滑鼠211等各式I/O裝置。例如，在一範例實施例中，主機板20可透過無線傳輸裝置207存取無線記憶體儲存裝置204。
在一範例實施例中，所提及的主機系統為可實質地與記憶體儲存裝置配合以儲存資料的任意系統。雖然在上述範例實施例中，主機系統是以電腦系統來作說明，然而，圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。請參照圖3，在另一範例實施例中，主機系統31也可以是數位相機、攝影機、通訊裝置、音訊播放器、視訊播放器或平板電腦等系統，而記憶體儲存裝置30可為其所使用的SD卡32、CF卡33或嵌入式儲存裝置34等各式非揮發性記憶體儲存裝置。嵌入式儲存裝置34包括嵌入式多媒體卡(embedded MMC, eMMC)341及/或嵌入式多晶片封裝儲存裝置(embedded Multi Chip Package, eMCP)342等各類型將記憶體模組直接耦接於主機系統的基板上的嵌入式儲存裝置。
圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。
請參照圖4，記憶體儲存裝置10包括連接介面單元402、記憶體控制電路單元404與可複寫式非揮發性記憶體模組406。
在本範例實施例中，連接介面單元402是相容於序列先進附件(Serial Advanced Technology Attachment, SATA)標準。然而，必須瞭解的是，本發明不限於此，連接介面單元402亦可以是符合並列先進附件(Parallel Advanced Technology Attachment, PATA)標準、電氣和電子工程師協會(Institute of Electrical and Electronic Engineers, IEEE)1394標準、高速周邊零件連接介面(Peripheral Component Interconnect Express, PCI Express)標準、通用序列匯流排(Universal Serial Bus, USB)標準、安全數位(Secure Digital, SD)介面標準、超高速一代(Ultra High Speed-I, UHS-I)介面標準、超高速二代(Ultra High Speed-II, UHS-II)介面標準、記憶棒(Memory Stick, MS)介面標準、多晶片封裝(Multi-Chip Package)介面標準、多媒體儲存卡(Multi Media Card, MMC)介面標準、崁入式多媒體儲存卡(Embedded Multimedia Card, eMMC)介面標準、通用快閃記憶體(Universal Flash Storage, UFS)介面標準、嵌入式多晶片封裝（embedded Multi Chip Package, eMCP）介面標準、小型快閃(Compact Flash, CF)介面標準、整合式驅動電子介面(Integrated Device Electronics, IDE)標準或其他適合的標準。連接介面單元402可與記憶體控制電路單元404封裝在一個晶片中，或者連接介面單元402是佈設於一包含記憶體控制電路單元404之晶片外。
記憶體控制電路單元404用以執行以硬體型式或韌體型式實作的多個邏輯閘或控制指令，並且根據主機系統11的指令在可複寫式非揮發性記憶體模組406中進行資料的寫入、讀取與抹除等運作。
可複寫式非揮發性記憶體模組406是耦接至記憶體控制電路單元404，並且用以儲存主機系統11所寫入之資料。可複寫式非揮發性記憶體模組406具有實體抹除單元410(0)~ 410(N)。例如，實體抹除單元410(0)~410(N)可屬於同一個記憶體晶粒(die)或者屬於不同的記憶體晶粒。每一實體抹除單元分別具有複數個實體程式化單元，其中屬於同一個實體抹除單元之實體程式化單元可被獨立地寫入且被同時地抹除。然而，必須瞭解的是，本發明不限於此，每一實體抹除單元是可由64個實體程式化單元、256個實體程式化單元或其他任意個實體程式化單元所組成。
更詳細來說，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。每一實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體存取位址用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，控制資訊與錯誤更正碼)。在本範例實施例中，每一個實體程式化單元的資料位元區中會包含8個實體存取位址，且一個實體存取位址的大小為512位元組(byte)。然而，在其他範例實施例中，資料位元區中也可包含數目更多或更少的實體存取位址，本發明並不限制實體存取位址的大小以及個數。例如，在一範例實施例中，實體抹除單元為實體區塊，並且實體程式化單元為實體頁面或實體扇區，但本發明不以此為限。
在本範例實施例中，可複寫式非揮發性記憶體模組406為多階記憶胞（Multi Level Cell，MLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存2個資料位元的快閃記憶體模組）。然而，本發明不限於此，可複寫式非揮發性記憶體模組406亦可是單階記憶胞（Single Level Cell，SLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存1個資料位元的快閃記憶體模組）、複數階記憶胞（Trinary Level Cell，TLC）NAND型快閃記憶體模組（即，一個記憶胞中可儲存3個資料位元的快閃記憶體模組）、其他快閃記憶體模組或其他具有相同特性的記憶體模組。
圖5是根據一範例實施例所繪示之記憶體控制電路單元的概要方塊圖。
請參照圖5，記憶體控制電路單元404包括記憶體管理電路502、主機介面504與記憶體介面506。
記憶體管理電路502用以控制記憶體控制電路單元404的整體運作。具體來說，記憶體管理電路502具有多個控制指令，並且在記憶體儲存裝置10運作時，此些控制指令會被執行以進行資料的寫入、讀取與抹除等運作。
在本範例實施例中，記憶體管理電路502的控制指令是以韌體型式來實作。例如，記憶體管理電路502具有微處理器單元(未繪示)與唯讀記憶體(未繪示)，並且此些控制指令是被燒錄至此唯讀記憶體中。當記憶體儲存裝置10運作時，此些控制指令會由微處理器單元來執行以進行資料的寫入、讀取與抹除等運作。
在本發明另一範例實施例中，記憶體管理電路502的控制指令亦可以程式碼型式儲存於可複寫式非揮發性記憶體模組406的特定區域(例如，記憶體模組中專用於存放系統資料的系統區)中。此外，記憶體管理電路502具有微處理器單元(未繪示)、唯讀記憶體(未繪示)及隨機存取記憶體(未繪示)。特別是，此唯讀記憶體具有驅動碼，並且當記憶體控制電路單元404被致能時，微處理器單元會先執行此驅動碼段來將儲存於可複寫式非揮發性記憶體模組406中之控制指令載入至記憶體管理電路502的隨機存取記憶體中。之後，微處理器單元會運轉此些控制指令以進行資料的寫入、讀取與抹除等運作。
主機介面504是耦接至記憶體管理電路502並且用以耦接至連接介面單元402，以接收與識別主機系統11所傳送的指令與資料。也就是說，主機系統11所傳送的指令與資料會透過主機介面504來傳送至記憶體管理電路502。在本範例實施例中，主機介面504是相容於eMMC標準。然而，必須瞭解的是本發明不限於此，主機介面504亦可以是相容於PATA標準、IEEE 1394標準、PCI Express標準、UFS標準、UHS-I介面標準 、UHS-II介面標準、SD標準 、MS標準、SATA標準、CF標準、IDE標準或其他適合的資料傳輸標準。
記憶體介面506是耦接至記憶體管理電路502並且用以存取可複寫式非揮發性記憶體模組406。也就是說，欲寫入至可複寫式非揮發性記憶體模組406的資料會經由記憶體介面506轉換為可複寫式非揮發性記憶體模組406所能接受的格式。
在一範例實施例中，記憶體控制電路單元404還包括緩衝記憶體508、電源管理電路510與錯誤檢查與校正電路512。
緩衝記憶體508是耦接至記憶體管理電路502並且用以暫存來自於主機系統11的資料與指令或來自於可複寫式非揮發性記憶體模組406的資料。緩衝記憶體508例如是動態隨機存取記憶體或靜態隨機存取記憶體或其他存取速度較可複寫式非揮發性記憶體模組406快的記憶體模組。
電源管理電路510是耦接至記憶體管理電路502並且用以控制記憶體儲存裝置10的電源。
錯誤檢查與校正電路512是耦接至記憶體管理電路502並且用以執行錯誤檢查與校正程序以確保資料的正確性。具體來說，當記憶體管理電路502從主機系統11中接收到寫入指令時，錯誤檢查與校正電路512會為對應此寫入指令的資料產生對應的錯誤檢查與校正碼(Error Checking and Correcting Code, ECC Code)，並且記憶體管理電路502會將對應此寫入指令的資料與對應的錯誤檢查與校正碼寫入至可複寫式非揮發性記憶體模組406中。之後，當記憶體管理電路502從可複寫式非揮發性記憶體模組406中讀取資料時會同時讀取此資料對應的錯誤檢查與校正碼，並且錯誤檢查與校正電路512會依據此錯誤檢查與校正碼對所讀取的資料執行錯誤檢查與校正程序。
圖6是根據第一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的裝置的示意圖。
必須瞭解的是，在此描述可複寫式非揮發性記憶體模組406之運作時，“選擇”、“分組”、“劃分”、“關聯”等詞是邏輯上的概念。也就是說，可複寫式非揮發性記憶體模組之實體抹除單元的實際位置並未更動，而是邏輯上對可複寫式非揮發性記憶體模組的實體抹除單元進行操作。
請參照圖6，可複寫式非揮發性記憶體模組406具有多個實體抹除單元410(0)~410(N)，每一實體抹除單元具有多個實體程式化單元。在本範例實施例中，實體程式化單元為程式化的最小單元。即，實體程式化單元為寫入資料的最小單元。例如，實體程式化單元為實體頁面或是實體扇(sector)。若實體程式化單元為實體頁面，則每一個實體程式化單元通常包括資料位元區與冗餘位元區。資料位元區包含多個實體扇，用以儲存使用者的資料，而冗餘位元區用以儲存系統的資料(例如，錯誤更正碼或其他系統用於管理的資料)。另一方面，實體抹除單元為抹除之最小單位。亦即，每一實體抹除單元含有最小數目之一併被抹除之記憶胞。例如，實體抹除單元為實體區塊。
記憶體控制電路單元404(或記憶體管理電路502)會將可複寫式非揮發性記憶體模組406的實體抹除單元410(0)~410(N)邏輯地分組為資料區602、閒置區604、系統區606與取代區608。
邏輯上屬於資料區602與閒置區604的實體抹除單元是用以儲存來自於主機系統11的資料，並且在資料區602與閒置區604的實體抹除單元可被映射至主機系統11的多個邏輯單元(如，資料區602與閒置區604的實體區塊被映射至主機系統11的邏輯區塊)。具體來說，資料區602的實體抹除單元是被視為已儲存資料的實體抹除單元，而閒置區604的實體抹除單元是用以替換資料區602的實體抹除單元。也就是說，假設記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收到寫入指令與對應此寫入指令的欲寫入之資料。所述寫入指令指示將欲寫入的資料儲存至至少一第一邏輯單元。反應此寫入指令，記憶體控制電路單元404(或記憶體管理電路502)會將此欲寫入的資料儲存至映射至至少一第一邏輯單元的可複寫式非揮發性記憶體模組406的至少一第一實體抹除單元。或者，若資料區602)沒有任何已映射至至少一第一邏輯單元的實體抹除單元，記憶體控制電路單元404(或記憶體管理電路502)會從閒置區604中選擇至少一實體抹除單元做為至少一第一實體抹除單元，再將資料寫入至所選擇的至少一第一實體抹除單元，以替換資料區602的實體抹除單元。
邏輯上屬於系統區606的實體抹除單元是用以記錄關於可複寫式非揮發性記憶體模組406的系統資料。例如，系統資料包括關於可複寫式非揮發性記憶體模組406的製造商與型號、可複寫式非揮發性記憶體模組406所屬的記憶體晶粒編號、實體抹除單元數、每一實體抹除單元的實體程式化單元數等。
邏輯上屬於取代區608中的實體抹除單元是用於壞實體抹除單元取代程序，以取代損壞的實體抹除單元。具體來說，倘若取代區608中仍存有正常之實體抹除單元並且資料區602的實體抹除單元損壞時，記憶體控制電路單元404(或記憶體管理電路502)會從取代區608中選擇正常的實體抹除單元來更換損壞的實體抹除單元。
特別是，可複寫式非揮發性記憶體模組406的資料區602、閒置區604、系統區606與取代區608之實體抹除單元的數量會依據不同的記憶體規格而有所不同。此外，必須瞭解的是，在記憶體儲存裝置10的運作中，實體抹除單元關聯至資料區602、閒置區604、系統區606與取代區608的分組關係會動態地變動。例如，當閒置區604中的實體抹除單元損壞而被取代區608的實體抹除單元取代時，則原本取代區608的實體抹除單元會被關聯至閒置區604。或是，從閒置區604選擇實體抹除單元來儲存寫入資料之後，記憶體控制電路單元404(或記憶體管理電路502)會將此實體抹除單元關聯至資料區602並且將對應所寫入的資料的邏輯單元映射至此實體抹除單元。
圖7是根據第一範例實施例所繪示之管理可複寫式非揮發性記憶體模組的裝置的示意圖。以下配合圖6、圖7來說明可複寫式非揮發性記憶體模組的裝置的管理架構。
請參照圖7，假設記憶體控制電路單元404(或記憶體管理電路502)已配置邏輯單元LBA(0)~LBA(H)來映射資料區602的實體抹除單元410(0)~410(F-1)，並且主機系統11是透過邏輯單元LBA(0)~LBA(H)來存取資料區602中的資料。在此，每一個邏輯單元LBA(0)~LBA(H)可以是由一或多個邏輯位址組成。例如，邏輯單元可以是邏輯區塊(logical block)、邏輯頁面(logical page)或是邏輯扇區(logical sector)。一個邏輯單元可以是映射至一或多個實體單元，其中實體單元可以是一或多個實體位址、一或多個實體扇、一或多個實體程式化單元或者一或多個實體抹除單元。
在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)會建立用以管理記憶體儲存裝置10的系統資料(如，映射表)，並且將系統資料儲存至緩衝記憶體已進行存取。舉例來說，記憶體控制電路單元404(或記憶體管理電路502)會建立邏輯轉實體位址映射表與實體轉邏輯位址映射表，以記錄邏輯單元(如，邏輯區塊、邏輯頁面或邏輯扇區)與實體單元(如，實體抹除單元、實體程式化單元、實體扇區)之間的映射關係。換言之，記憶體控制電路單元404(或記憶體管理電路502)可藉由邏輯轉實體位址映射表來查找一邏輯單元所映射的實體單元，並且記憶體控制電路單元404(或記憶體管理電路502)可藉由實體轉邏輯位址映射表來查找一實體單元所映射的邏輯單元。當記憶體控制電路單元404(或記憶體管理電路502)欲更新某個邏輯單元的映射時，對應此邏輯單元所屬之邏輯轉實體位址映射表會被載入至緩衝記憶體來被更新。相似地，記憶體控制電路單元404亦會對應地更新實體轉邏輯位址映射表。
在本範例實施例中，記憶體控制電路單元404(或記憶體管理電路502)可直接建立上述的映射表(如，邏輯轉實體位址映射表與實體轉邏輯位址映射表)於緩衝記憶體508中，或是從可複寫式非揮發性記憶體模組406讀取上述的映射表且將之儲存於緩衝記憶體508中。如此一來，由於緩衝記憶體508的存取速度遠高於可複寫式非揮發性記憶體模組406。因此，藉由將所述映射表儲存在緩衝記憶體508可增進維護/更新/存取所述映射表的效率。在另一實施例中，記憶體控制電路單元404(或記憶體管理電路502)亦可將所述映射表儲存在其他合適的記憶體中。此外，在另一實施例中，記憶體控制電路單元404(或記憶體管理電路502)亦可將其他用以管理記憶體儲存裝置10的系統資料暫存於緩衝記憶體508中，以增進維護/更新/存取所述儲存在緩衝記憶體508的系統資料的效率。
然而，一般而言，儲存在緩衝記憶體508的資料會隨著緩衝記憶體508被斷電而消失。因此，在緩衝記憶體508被斷電(如，記憶體儲存裝置10進行關機操作)之前，記憶體控制電路單元404(或記憶體管理電路502)會將儲存於緩衝記憶體508的資料(如，來自主機系統11的使用者資料以及用以管理記憶體儲存裝置10的系統資料)寫入至可複寫式非揮發性記憶體模組406。如此一來，可在下次記憶體儲存裝置10開電時(如，記憶體儲存裝置10被供電時)，載入儲存於可複寫式非揮發性記憶體模組406的系統資料至緩衝記憶體508。以下將配合圖8與圖9來詳細說明本範例實施例所提供的關於記憶體儲存裝置斷電操作的記憶體管理方法。
圖8是根據本發明的一範例實施例所繪示的記憶體儲存裝置的斷電操作的示意圖。圖9是根據本發明的一範例實施例所繪示的記憶體儲存裝置的斷電操作的運作流程圖。
在本範例實施例中，請參照圖8，舉例來說，假設記憶體控制電路單元404(或記憶體管理電路502)依照時間T1、T2.1、T2.2、T2.3、T2.4、T3的順序分別從主機系統接收到關機指令(shut down command)810、指令821、822、823、824(亦合稱，指令820)與清除指令830。應注意的是，本發明並不限於在接收到關機指令810後，從主機系統11所接收的指令820的數量。也就是說，記憶體控制電路單元404(或記憶體管理電路502)可在接收到關機指令810後，從主機系統接收一或多個指令820。時間T4用以表示主機系統11停止供應電源給記憶體儲存裝置10的時間點。
在本範例實施例中，關機指令810用以指示記憶體儲存裝置10可進行斷電。例如，當主機系統11進行關機操作或是主機系統11進入了特定的電源狀態(例如，系統休眠、系統睡眠等等)時，主機系統11會下達關機指令810給記憶體儲存裝置10。爾後，主機系統11會準備切斷提供給記憶體儲存裝置10的電源。
如上所述，儲存在緩衝記憶體508的資料會隨著緩衝記憶體508被斷電而消失。在本範例實施例中，若接收到關機指令810，記憶體控制電路單元404(或記憶體管理電路502)會將儲存於緩衝記憶體508的系統資料(亦稱，第二系統資料)寫入至可複寫式非揮發性記憶體模組406中。值得一提的是，回應於關機指令810而被存入可複寫式非揮發性記憶體模組406中的第二系統資料包括上述的映射表(如，邏輯轉實體位址映射表與實體轉邏輯位址映射表)。然而，廠商更可根據需求，回應於所接收的關機指令810來儲存其他合適的系統資料至可複寫式非揮發性記憶體模組406中。
更詳細地說，在本範例實施例中，若從主機系統11接收關機指令810，記憶體控制電路單元404(或記憶體管理電路502)會使用一個特殊管理模式(亦稱，第二管理模式)來管理該可複寫式非揮發性記憶體模組406。相對地，於主機系統11(或是外部電源)供電至可複寫式非揮發性記憶體模組406(或記憶體儲存裝置10)後，記憶體控制電路單元404(或記憶體管理電路502)會使用不同於特殊管理模式的一般管理模式(亦稱，第一管理模式)來管理該可複寫式非揮發性記憶體模組406。換言之，記憶體控制電路單元404(或記憶體管理電路502)會反應於可複寫式非揮發性記憶體模組406(或記憶體儲存裝置10)的開電(power-on)，使用第一管理模式來管理該可複寫式非揮發性記憶體模組406。以下會說明第一管理模式與第二管理模式的差異之處。
在本範例實施例中，第二管理模式不同於第一管理模式的地方在於，若記憶體控制電路單元404(或記憶體管理電路502)使用一個特殊管理模式(亦稱，第二管理模式)來管理該可複寫式非揮發性記憶體模組406，記憶體控制電路單元404(或記憶體管理電路502)會在背景中執行至少一強制處理程序。換句話說，記憶體控制電路單元404(或記憶體管理電路502)不會在使用第一管理模式來管理可複寫式非揮發性記憶體模組406的期間執行上述的對應第二管理模式的強制處理程序。
舉例來說，假設在接收到關機指令810後，記憶體控制電路單元404(或記憶體管理電路502)已使用第二管理模式來管理該可複寫式非揮發性記憶體模組406。在此情況下，若記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收清除指令830，記憶體控制電路單元404(或記憶體管理電路502)會“強制”將儲存於緩衝記憶體508中的系統資料(以下亦稱，第一系統資料)寫入至可複寫式非揮發性記憶體模組406。值得一提的是，在本範例實施例中，所述清除指令(flush command)830用以指示將緩衝記憶體508中的資料清除。具體來說，當記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收到清除指令830時，記憶體控制電路單元404(或記憶體管理電路502)會將儲存在緩衝記憶體508中的使用者資料寫入至可複寫式非揮發性記憶體模組406中對應的實體單元，並且根據所寫入的實體位址更新儲存在緩衝記憶體508中的系統資料(如，更新邏輯轉實體位址映射表或/及實體轉邏輯位址映射表)。
也就是說，在第二管理模式之下，若記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收到清除指令830，記憶體控制電路單元404(或記憶體管理電路502)除了會寫入使用者資料與更新系統資料(第一系統資料)之外，還會強制地將儲存於緩衝記憶體508中的(已更新的)第一系統資料寫入至可複寫式非揮發性記憶體模組406中。
相對地，在第一管理模式之下，若記憶體控制電路單元404(或記憶體管理電路502)從主機系統11接收到清除指令830，記憶體控制電路單元404(或記憶體管理電路502)會回應於清除指令，而寫入使用者資料至可複寫式非揮發性記憶體模組406中，並且更新儲存在緩衝記憶體中的第一系統資料。但是，記憶體控制電路單元404(或記憶體管理電路502)不會將儲存於緩衝記憶體508中的(已更新的)第一系統資料寫入至可複寫式非揮發性記憶體模組406中。
更詳細來說，在本範例實施例中，若在第二管理模式中，在回應於清除指令以更新完儲存在緩衝記憶體508中的所有系統資料後，記憶體控制電路單元404(或記憶體管理電路502)會將儲存於緩衝記憶體508的系統資料寫入至可複寫式非揮發性記憶體模組406中。例如，記憶體控制電路單元404(或記憶體管理電路502)會將全部的或是特定的(如，第一系統資料)系統資料寫入至可複寫式非揮發性記憶體模組406中劃分至系統區的實體抹除單元中，或將全部的或是特定的(如，第一系統資料)系統資料寫入至可複寫式非揮發性記憶體模組406的一特定實體抹除單元中，其中此特定實體抹除單元為預設的用於儲存系統資料的實體抹除單元。
值得一提的是，第一系統資料與第二系統資料，如上所述，可以是映射表(如，更新邏輯轉實體位址映射表或/及實體轉邏輯位址映射表)。然而，上述第一系統資料與第二系統資料的區別在於第二系統資料是回應於關機指令810而儲存的系統資料，並且第一系統資料是回應於清除指令而儲存的系統資料。
在本範例實施例中，指令820例如是寫入指令，其用以指示將使用者資料寫入至記憶體儲存裝置10。寫入指令可包括欲寫入的使用者資料以及用以指示儲存使用者資料的資訊(例如，用以儲存使用者資料的邏輯位址)。
然而，在另一範例實施例中，指令820還包括用以指示於背景中對可複寫式非揮發性記憶體模組406進行系統操作的系統指令(如，垃圾回收指令)。換句話說，指令820還可以視為分別於時間T2.1~T2.4對可複寫式非揮發性記憶體模組406所執行的系統指令821~824。此外，由於根據垃圾回收指令而對可複寫式非揮發性記憶體模組所進行的垃圾回收操作會使得邏輯單元與實體單元的映射關係發生變化。因此，記憶體控制電路單元404(或記憶體管理電路502)還會根據執行完垃圾回收操作後的邏輯單元與實體單元的映射關係來更新暫存於緩衝記憶體508中的上述的映射表或其他對應的系統資料。換句話說，在此另一實施例中，來自主機系統11的寫入指令或是其他來自記憶體控制電路單元404(或記憶體管理電路502)的系統指令會影響儲存於緩衝記憶體508中的映射表或其他對應所述系統指令的系統資料。應注意的是，上述指令820的數量可以是1個或是多個，並且指令820可同時包括上述系統指令與寫入指令。
此外，在另一範例實施例中，假設指令820為系統指令820。所述的強制處理程序包括在第二管理模式中，記憶體控制電路單元404(或記憶體管理電路502)會調整執行系統指令820之等待時間。在此另一範例實施例中，所述系統指令是根據所述等待時間被執行的。
例如，假設系統指令是用以指示於背景中對可複寫式非揮發性記憶體模組406進行垃圾回收操作的垃圾回收指令。記憶體控制電路單元404(或記憶體管理電路502)會根據對應垃圾回收指令的等待時間來執行垃圾回收指令。更詳細來說，記憶體控制電路單元404(或記憶體管理電路502)會在記憶體儲存裝置10處於閒置狀態(如，不進行任何操作)的時間超過等待時間後，記憶體控制電路單元404(或記憶體管理電路502)會執行垃圾回收指令。
又例如，在另一範例實施例中，若記憶體控制電路單元404(或記憶體管理電路502)判定要執行垃圾回收指令，記憶體控制電路單元404(或記憶體管理電路502)會根據當前的等待時間，在經過等待時間之後，才執行垃圾回收指令。應注意的是，廠商可以預先設定等待時間的長度。
此外，在記憶體控制電路單元404(或記憶體管理電路502)會調整執行系統指令820之等待時間的運作中，所述記憶體控制電路單元404(或記憶體管理電路502)會根據從主機系統11接收到關機指令至主機系統11停止供電之時間來調整所述等待時間，以使所述等待時間大於所述時間。
更詳細來說，從主機系統11接收到關機指令之後，記憶體控制電路單元404(或記憶體管理電路502)會辨識(或記錄)從接收到關機指令的時間點到主機系統11真的停止供電的時間點之間的時間。並且，記憶體控制電路單元404(或記憶體管理電路502)會根據所述時間來調整所述等待時間。具體來說，記憶體控制電路單元404(或記憶體管理電路502)會根據所述時間來調整所述等待時間，以使等待時間大於所述時間(即從接收到關機指令的時間點到主機系統11真的停止供電的時間點之間的時間)。如此一來，由於對應系統指令820的等待時間已經被調整，從主機系統11接收到關機指令到主機系統11真的停止供電的這段期間，記憶體控制電路單元404(或記憶體管理電路502)便不會執行系統指令820。藉此，儲存在緩衝記憶體508的系統資料不會因為系統指令820的執行而被影響(被更新)。換句話說，如此一來，回應於所接收的關機指令810而儲存的系統資料(如，第二系統資料)不會因為在關機指令810之後所執行的系統指令820而成為無效的(或是過期的)系統資料，進而可以在下次記憶體儲存裝置10被供電後，使用已儲存在可複寫式非揮發性記憶體模組406中的有效的系統資料。
請同時參照圖8與圖9，舉例來說，在運作S901中，於時間T1，主機系統11發送關機指令810至記憶體控制電路單元404。在運作S903中，在接收到關機指令810後，記憶體控制電路單元404會將儲存於緩衝記憶體508的至少一系統資料(亦稱，第二系統資料)寫入至可複寫式非揮發性記憶體模組406，以回應關機指令810，並且使用第二管理模式來管理可複寫式非揮發性記憶體模組406。
接著，在運作S905中，記憶體控制電路單元404從主機系統11接收了至少一寫入指令(如，對應時間T2.1~T2.4的指令821~824)。所述寫入指令820用以指示將使用者資料寫入至可複寫式非揮發性記憶體模組406中。在運作S907中，記憶體控制電路單元404將對應所述至少一寫入指令820的使用者資料寫入至可複寫式非揮發性記憶體模組406中，以回應所述至少一寫入指令820。在運作S908中，記憶體控制電路單元404根據至少一系統指令對可複寫式非揮發性記憶體模組406進行對應的至少一系統操作。應注意的是，運作S905、S907、S908是選擇性的，即，可以不會發生的。此外，運作S905、S907、S908的順序可以彼此調換。
例如，記憶體控制電路單元404先從主機系統11接收了寫入指令(S905)。接著，記憶體控制電路單元404執行系統指令(如，垃圾回收指令)(S908)，並且在完成對應系統指令的系統操作(如，垃圾回收操作)後，記憶體控制電路單元404再將對應寫入指令的使用者資料寫入至可複寫式非揮發性記憶體模組406中(S907)。又例如，記憶體控制電路單元404先進行運作S908，然後進行運作S905，接著進行運作S907。
在運作S909中，主機系統11發送清除指令830至記憶體控制電路單元404。在運作S911中，記憶體控制電路單元404會將儲存在緩衝記憶體508的使用者資料以及儲存於緩衝記憶體508的系統資料寫入至可複寫式非揮發性記憶體模組406中。在將使用者資料與系統資料寫入至可複寫式非揮發性記憶體模組406後，在運作S913中，記憶體控制電路單元404可回應主機系統11清除指令830已完成。
圖10是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。
請參考圖10，在步驟S1001中，記憶體控制電路單元404(或記憶體管理電路502)會於供電所述可複寫式非揮發性記憶體模組後使用第一管理模式來管理所述可複寫式非揮發性記憶體模組。在步驟S1003中，若從主機系統接收關機指令，記憶體控制電路單元404(或記憶體管理電路502)會使用第二管理模式來管理所述可複寫式非揮發性記憶體模組。
綜上所述，本發明的範例實施例所提供的用於可複寫式非揮發性記憶體模組的一種記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置，可在接收到關機指令後，使用對應關機指令的特殊管理模式來管理所述可複寫式非揮發性記憶體模組，以反應於清除指令來將儲存於快取記憶體的系統資料寫入至可複寫式非揮發性記憶體模組。如此一來，可避免在下次系統開機時因為系統資料不正確而導致的處理程序，進而加快系統開機的速度，增加工作效率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧記憶體儲存裝置
11‧‧‧主機系統
110‧‧‧系統匯流排
111‧‧‧處理器
112‧‧‧隨機存取記憶體
113‧‧‧唯讀記憶體
114‧‧‧資料傳輸介面
12‧‧‧I/O裝置
20‧‧‧主機板
201‧‧‧隨身碟
202‧‧‧記憶卡
203‧‧‧固態硬碟
204‧‧‧無線記憶體儲存裝置
205‧‧‧全球定位系統模組
206‧‧‧網路介面卡
207‧‧‧無線傳輸裝置
208‧‧‧鍵盤
209‧‧‧螢幕
210‧‧‧喇叭
211‧‧‧滑鼠
30‧‧‧記憶體儲存裝置
31‧‧‧主機系統
32‧‧‧SD卡
33‧‧‧CF卡
34‧‧‧嵌入式儲存裝置
341‧‧‧嵌入式多媒體卡
342‧‧‧嵌入式多晶片封裝儲存裝置
402‧‧‧連接介面單元
404‧‧‧記憶體控制電路單元
406‧‧‧可複寫式非揮發性記憶體模組
410(0)~410(N)‧‧‧實體抹除單元
502‧‧‧記憶體管理電路
504‧‧‧主機介面
506‧‧‧記憶體介面
508‧‧‧緩衝記憶體
510‧‧‧電源管理電路
512‧‧‧錯誤檢查與校正電路
602‧‧‧資料區
604‧‧‧閒置區
606‧‧‧系統區
608‧‧‧取代區
LBA(0)、LBA(H)‧‧‧邏輯單元
T1、T2.1、T2.2、T2.3、T2.4、T3、T4‧‧‧時間
810‧‧‧關機指令
820、821、822、823、824‧‧‧指令
830‧‧‧清除指令
S901‧‧‧主機系統發送關機指令至記憶體控制電路單元
S903‧‧‧在接收到關機指令後，記憶體控制電路單元會將儲存於緩衝記憶體的至少一系統資料寫入至可複寫式非揮發性記憶體模組，以回應關機指令，並且使用第二管理模式來管理可複寫式非揮發性記憶體模組。
S905‧‧‧記憶體控制電路單元從主機系統接收了至少一寫入指令
S907‧‧‧記憶體控制電路單元將使用者資料寫入至可複寫式非揮發性記憶體模組中，以回應所述至少一寫入指令
S908‧‧‧記憶體控制電路單元根據至少一系統指令對可複寫式非揮發性記憶體模組進行對應的至少一系統操作
S909‧‧‧主機系統發送清除指令至記憶體控制電路單元
S911‧‧‧記憶體控制電路單元會將儲存在緩衝記憶體的使用者資料以及儲存於緩衝記憶體的系統資料寫入至可複寫式非揮發性記憶體模組中
S913‧‧‧記憶體控制電路單元可回應主機系統清除指令已完成
S1001‧‧‧於供電所述可複寫式非揮發性記憶體模組後使用第一管理模式來管理所述可複寫式非揮發性記憶體模組
S1003‧‧‧若從主機系統接收關機指令，使用第二管理模式來管理所述可複寫式非揮發性記憶體模組
圖1是根據本發明的一範例實施例所繪示的主機系統、記憶體儲存裝置及輸入/輸出(I/O)裝置的示意圖。 圖2是根據本發明的另一範例實施例所繪示的主機系統、記憶體儲存裝置及I/O裝置的示意圖。 圖3是根據本發明的另一範例實施例所繪示的主機系統與記憶體儲存裝置的示意圖。 圖4是根據本發明的一範例實施例所繪示的記憶體儲存裝置的概要方塊圖。 圖5是根據本發明的一範例實施例所繪示的記憶體控制電路單元的概要方塊圖。 圖6是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的裝置的示意圖。 圖7是根據本發明的一範例實施例所繪示的管理可複寫式非揮發性記憶體模組的裝置的示意圖。 圖8是根據本發明的一範例實施例所繪示的記憶體儲存裝置的斷電操作的示意圖。 圖9是根據本發明的一範例實施例所繪示的記憶體儲存裝置的斷電操作的運作流程圖。 圖10是根據本發明的一範例實施例所繪示的記憶體管理方法的流程圖。
S1001‧‧‧於供電所述可複寫式非揮發性記憶體模組後使用第一管理模式來管理所述可複寫式非揮發性記憶體模組
S1003‧‧‧若從主機系統接收關機指令，使用第二管理模式來管理所述可複寫式非揮發性記憶體模組

Claims (24)

  1. 一種記憶體管理方法，用於一可複寫式非揮發性記憶體模組，該記憶體管理方法包括： 於供電該可複寫式非揮發性記憶體模組後使用一第一管理模式來管理該可複寫式非揮發性記憶體模組；以及 若從一主機系統接收一關機指令，使用一第二管理模式來管理該可複寫式非揮發性記憶體模組， 其中該第二管理模式不同於該第一管理模式，且該第二管理模式為在背景中執行至少一強制處理程序。
  2. 如申請專利範圍第1項所述的記憶體管理方法，其中該至少一強制處理程序包括： 若從該主機系統接收一清除指令，強制將儲存於一記憶體中的至少一第一系統資料寫入至該可複寫式非揮發性記憶體模組，其中該清除指令用以指示將暫存於該記憶體中的至少一使用者資料寫入至該可複寫式非揮發性記憶體模組。
  3. 如申請專利範圍第2項所述的記憶體管理方法，其中該至少一第一系統資料包括一映射表。
  4. 如申請專利範圍第1項所述的記憶體管理方法，其中上述使用該第一管理模式來管理該可複寫式非揮發性記憶體模組的步驟包括： 若從該主機系統接收一清除指令，不將儲存於一記憶體中的至少一第一系統資料寫入至該可複寫式非揮發性記憶體模組，其中該清除指令用以指示將暫存於該記憶體中的至少一使用者資料寫入至該可複寫式非揮發性記憶體模組。
  5. 如申請專利範圍第1項所述的記憶體管理方法，其中該至少一強制處理程序包括： 調整執行至少一系統指令之一等待時間，其中該至少一系統指令用以指示於背景中對該可複寫式非揮發性記憶體模組進行至少一系統操作，其中該至少一系統指令是根據該等待時間被執行的。
  6. 如申請專利範圍第5項所述的記憶體管理方法，其中該至少一系統操作為一垃圾回收操作。
  7. 如申請專利範圍第5項所述的記憶體管理方法，其中上述調整執行至少一系統指令之一等待時間的步驟包括： 根據從主機系統接收到關機指令至主機系統停止供電之一時間來調整該等待時間，以使該等待時間大於該時間。
  8. 如申請專利範圍第1項所述的記憶體管理方法，更包括： 反應於該關機指令，寫入至少一第二系統資料至該可複寫式非揮發性記憶體模組。
  9. 一種記憶體控制電路單元，用於控制一記憶體儲存裝置，該記憶體控制電路單元包括： 一主機介面，耦接至一主機系統； 一記憶體介面，耦接至一可複寫式非揮發性記憶體模組； 一記憶體管理電路，耦接至該主機介面與該記憶體介面，其中該記憶體管理電路用以於供電該可複寫式非揮發性記憶體模組後使用一第一管理模式來管理該可複寫式非揮發性記憶體模組， 其中若從該主機系統接收一關機指令，該記憶體管理電路更用以使用一第二管理模式來管理該可複寫式非揮發性記憶體模組， 其中該第二管理模式不同於該第一管理模式，且該第二管理模式為在背景中執行至少一強制處理程序。
  10. 如申請專利範圍第9項所述的記憶體控制電路單元，其中該至少一強制處理程序包括： 若從該主機系統接收一清除指令，該記憶體管理電路強制將儲存於一記憶體中的至少一第一系統資料寫入至該可複寫式非揮發性記憶體模組，其中該清除指令用以指示將暫存於該記憶體中的至少一使用者資料寫入至該可複寫式非揮發性記憶體模組。
  11. 如申請專利範圍第10項所述的記憶體控制電路單元，其中該至少一第一系統資料包括一映射表。
  12. 如申請專利範圍第9項所述的記憶體控制電路單元，在上述使用該第一管理模式來管理該可複寫式非揮發性記憶體模組的運作中， 若從該主機系統接收一清除指令，該記憶體管理電路不將儲存於一記憶體中的至少一第一系統資料寫入至該可複寫式非揮發性記憶體模組，其中該清除指令用以指示將暫存於該記憶體中的至少一使用者資料寫入至該可複寫式非揮發性記憶體模組。
  13. 如申請專利範圍第9項所述的記憶體控制電路單元，其中該至少一強制處理程序包括： 該記憶體管理電路調整執行至少一系統指令之一等待時間，其中該至少一系統指令用以指示於背景中對該可複寫式非揮發性記憶體模組進行至少一系統操作，其中該至少一系統指令是根據該等待時間被執行的。
  14. 如申請專利範圍第13項所述的記憶體控制電路單元，其中該至少一系統操作為一垃圾回收操作。
  15. 如申請專利範圍第13項所述的記憶體控制電路單元，在上述該記憶體管理電路調整執行至少一系統指令之一等待時間的運作中， 該記憶體管理電路根據從主機系統接收到關機指令至主機系統停止供電之一時間來調整該等待時間，以使該等待時間大於該時間。
  16. 如申請專利範圍第9項所述的記憶體控制電路單元，其中反應於該關機指令，該記憶體管理電路寫入至少一第二系統資料至該可複寫式非揮發性記憶體模組。
  17. 一種記憶體儲存裝置，包括： 一連接介面單元，用以耦接至一主機系統； 一可複寫式非揮發性記憶體模組；以及 一記憶體控制電路單元，耦接至該連接介面單元與該可複寫式非揮發性記憶體模組，其中該記憶體控制電路單元用以於供電該可複寫式非揮發性記憶體模組後使用一第一管理模式來管理該可複寫式非揮發性記憶體模組， 其中若從該主機系統接收一關機指令，該記憶體控制電路單元更用以使用一第二管理模式來管理該可複寫式非揮發性記憶體模組， 其中該第二管理模式不同於該第一管理模式，且該第二管理模式為在背景中執行至少一強制處理程序。
  18. 如申請專利範圍第17項所述的記憶體儲存裝置，其中該至少一強制處理程序包括： 若從該主機系統接收一清除指令，該記憶體控制電路單元強制將儲存於一記憶體中的至少一第一系統資料寫入至該可複寫式非揮發性記憶體模組，其中該清除指令用以指示將暫存於該記憶體中的至少一使用者資料寫入至該可複寫式非揮發性記憶體模組。
  19. 如申請專利範圍第18項所述的記憶體儲存裝置，其中該至少一第一系統資料包括一映射表。
  20. 如申請專利範圍第17項所述的記憶體儲存裝置，在上述使用該第一管理模式來管理該可複寫式非揮發性記憶體模組的運作中， 若從該主機系統接收一清除指令，該記憶體控制電路單元不將儲存於一記憶體中的至少一第一系統資料寫入至該可複寫式非揮發性記憶體模組，其中該清除指令用以指示將暫存於該記憶體中的至少一使用者資料寫入至該可複寫式非揮發性記憶體模組。
  21. 如申請專利範圍第17項所述的記憶體儲存裝置，其中該至少一強制處理程序包括： 該記憶體控制電路單元調整執行至少一系統指令之一等待時間，其中該至少一系統指令用以指示於背景中對該可複寫式非揮發性記憶體模組進行至少一系統操作，其中該至少一系統指令是根據該等待時間被執行的。
  22. 如申請專利範圍第21項所述的記憶體儲存裝置，其中該至少一系統操作為一垃圾回收操作。
  23. 如申請專利範圍第21項所述的記憶體儲存裝置，在上述該記憶體控制電路單元調整執行至少一系統指令之一等待時間的運作中， 該記憶體控制電路單元根據從主機系統接收到關機指令至主機系統停止供電之一時間來調整該等待時間，以使該等待時間大於該時間。
  24. 如申請專利範圍第17項所述的記憶體儲存裝置，其中反應於該關機指令，該記憶體控制電路單元寫入至少一第二系統資料至該可複寫式非揮發性記憶體模組。
TW105108029A 2016-03-16 2016-03-16 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置 TWI607309B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105108029A TWI607309B (zh) 2016-03-16 2016-03-16 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US15/140,500 US9965400B2 (en) 2016-03-16 2016-04-28 Memory management method, memory control circuit unit and memory storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105108029A TWI607309B (zh) 2016-03-16 2016-03-16 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置

Publications (2)

Publication Number Publication Date
TW201734793A true TW201734793A (zh) 2017-10-01
TWI607309B TWI607309B (zh) 2017-12-01

Family

ID=59855634

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108029A TWI607309B (zh) 2016-03-16 2016-03-16 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置

Country Status (2)

Country Link
US (1) US9965400B2 (zh)
TW (1) TWI607309B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804236B (zh) * 2022-03-16 2023-06-01 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10684795B2 (en) * 2016-07-25 2020-06-16 Toshiba Memory Corporation Storage device and storage control method
KR102418856B1 (ko) * 2017-11-02 2022-07-07 삼성전자주식회사 데이터 저장 장치
CN111610937A (zh) * 2020-05-26 2020-09-01 群联电子股份有限公司 数据写入方法、存储器存储装置及存储器控制电路单元
TWI799718B (zh) * 2020-06-22 2023-04-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN117632042B (zh) * 2024-01-25 2024-04-30 合肥兆芯电子有限公司 存储器管理方法、存储器存储装置及存储器控制电路单元

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7181611B2 (en) * 2002-10-28 2007-02-20 Sandisk Corporation Power management block for use in a non-volatile memory system
US9607664B2 (en) * 2007-09-27 2017-03-28 Sandisk Technologies Llc Leveraging portable system power to enhance memory management and enable application level features
KR20110046243A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 사용자 장치 및 그것의 맵핑 데이터 관리 방법
US9104614B2 (en) * 2011-09-16 2015-08-11 Apple Inc. Handling unclean shutdowns for a system having non-volatile memory
CN103207799B (zh) * 2013-04-23 2016-04-06 中国科学院微电子研究所 一种计算机系统的关机方法、开机方法、装置及系统
CN107741913B (zh) * 2013-08-05 2021-09-07 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804236B (zh) * 2022-03-16 2023-06-01 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
US9965400B2 (en) 2018-05-08
TWI607309B (zh) 2017-12-01
US20170269873A1 (en) 2017-09-21

Similar Documents

Publication Publication Date Title
TWI622923B (zh) 整理指令處理方法、記憶體控制電路單元與記憶體儲存裝置
TWI557561B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI592800B (zh) 記憶體管理方法及使用所述方法的儲存控制器
TWI681295B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI607309B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TWI489466B (zh) 記憶體抹除方法、記憶體控制器與記憶體儲存裝置
TWI592799B (zh) 映射表更新方法、記憶體控制電路單元及記憶體儲存裝置
TWI658361B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201732821A (zh) 資料傳輸方法、記憶體控制電路單元與記憶體儲存裝置
TWI611410B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN107179877B (zh) 数据传输方法、存储器控制电路单元与存储器存储装置
TWI498899B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
CN106557432B (zh) 缓冲存储器管理方法、存储器控制电路单元及存储装置
TWI582776B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
TWI656531B (zh) 平均磨損方法、記憶體控制電路單元與記憶體儲存裝置
TWI591640B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
TW201945927A (zh) 資料寫入方法、記憶體控制電路單元以及記憶體儲存裝置
TWI644210B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
CN109273033B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN107102951B (zh) 存储器管理方法、存储器控制电路单元与存储器储存装置
TWI688956B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN111767005A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
CN107229413B (zh) 存储器管理方法、存储器控制电路单元与存储器储存装置
CN109522236B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置
CN106970763B (zh) 存储器管理方法、存储器控制电路单元与存储器存储装置