TW201230246A - Semiconductor device and method of forming conductive TSV with insulating annular ring - Google Patents

Semiconductor device and method of forming conductive TSV with insulating annular ring Download PDF

Info

Publication number
TW201230246A
TW201230246A TW100131669A TW100131669A TW201230246A TW 201230246 A TW201230246 A TW 201230246A TW 100131669 A TW100131669 A TW 100131669A TW 100131669 A TW100131669 A TW 100131669A TW 201230246 A TW201230246 A TW 201230246A
Authority
TW
Taiwan
Prior art keywords
conductive
insulating
semiconductor
tsv
layer
Prior art date
Application number
TW100131669A
Other languages
English (en)
Other versions
TWI579960B (zh
Inventor
Reza A Pagaila
Byung-Tai Do
Nathapong Suthiwongsunthorn
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201230246A publication Critical patent/TW201230246A/zh
Application granted granted Critical
Publication of TWI579960B publication Critical patent/TWI579960B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201230246 六、發明說明： 【發明所屬之技術領域】 本發明大體上關於半導體元件’更特別的係關於形成 具有絕緣環形圈的導電性直通石夕晶穿孔之半導體裝置及方 法0 【先前技術】 在現代電子產品中半導體元件隨處可見。半導體元件 隨電性構件的數目和密度變化。離散的半導體元件一般含 有一種電性構件，諸如，發光二極體（LED)、小信號電晶體、 電阻器、電容器、電感器、以及功率型金屬氧化物半導體 場效電晶體（MOSFET)。積體半導體元件典型上含有數百到 數百萬個電性構件。積體半導體裝置:的範例包括微控制 器、微處理器、電荷耦合元件（CCD)、太陽能電池、以及數 位微鏡元件（DMD)。 半導體元件實行很廣泛的功能，諸如：信號處理、高 速什算、傳輸及接收電磁信號、控制電子元件、將太陽光 轉成電力、以及替電視顯示器建立視覺投影。半導體元件 見於各種娛樂、通信、電力轉換、網路、電腦、以及消費 性產品的領域t。半導體元件也於軍事、航空、汽車 '工 業控制器以及辦公室設備中發現。 牛導體元件利用了半導 %丨工丨土貝。千導體材 料的原子結構藉由電場的或基極電流的施加或透過 過程使得其導電度得以操縱。摻雜將雜質引進半導體材料 201230246 内來操縱並控制半導體元件的導電度。 半導體元件包含主動及被動的電性結構。包括雙極電 曰曰體及場效電晶體的主動結構係控制電流的流動。藉由改 1摻雜的程度以及電場或基極電流的施加，電晶體係促進 或限制電流的流動。包含電阻器、電容器、電感器的被動 系。構係建立實施各種電性的功能所必需的電壓及電流的關 係。被動及主動結構係經電性連接以形成電路，該電路其 使付半導體元件實施高速計算及其它有效的功能。 半導體70件一般係使用二個複雜的製造過程來製造， 也就是前端製造以及後端製造’其每一者可能牽涉數百個 步驟。前端製造牽涉半導體晶圓表面上複數個晶粒的形 成。每一個晶粒典型上係完全相同的且含有由電性連接主 動及被動構件形成的電路。後端製造牽涉從已完成的晶圓 單離化出個別的晶粒，並將晶粒封裝以提供結構上的支撐 和環境的隔絕。 半導體製造的一個目標係生產較小的半導體元件。較 小的元件典型上消耗較少的電力、具有較高的效能、以及 可以更有效率生產出。此外，較小的半導體元件具有較小 的佔位面積（f00tpnnt) ’其對於較小端的產品是所想要的。 軏小的晶粒尺寸可藉由前端製程改善而造成具有較小、 較高密度的主動和被動構件的晶粒來達成。後端製程可藉 由在電性連結以及封裝材料上的改良以造成具有較小佔位 面積的半導體元件封裝。 圖1顯不一具有由鋸切道14隔開而形成於晶圓上的複 201230246 數個半導體晶粒12的習知半導體晶圓1〇。一絕緣層或介電 層16形成於作用表面18之上。一電性導電層2〇形成於絕 緣層16之上。導電層20隨著用於電性連接到外部電路的 接f墊來操作、絕緣層A純化層2 2形成於絕緣層1 6和 導電層20之上。 圖2例不習知的半導體晶粒12的一部份。複數個穿孔 係經過晶粒12的基底半導體材料和絕緣層16而形成。一 邑’彖材料首先形成與穿孔的側壁上當作一絕緣目“。形成 邑緣圈24之後’剩下的穿孔區域接者以絕緣圈24上的導 電性材料充埴以# # 7 , /成Z方向垂直的導電性直通矽晶穿孔 (TSV) 26。 -Μ例示另—個具有 -穴π —、吧琢囿的笞知導電 TSV。在圖3a中’複數個穿孔28.經過晶.粒12的基底半 體材料和緣層16而形成。—絕緣材料首先沉積進入穿 28以形# —絕緣圈3G，如圖3b所示。在圖3et，穿孔 移除絕緣圈3G以及絕緣層16内或裡面的基底 導體材料T至㈣層2G。形錢緣圈 區域32接著以雷枓锚兩 攸N卜的穿 性Tsv 材料充填以形成Z方向垂直的導 導電層2G。如圖Μ所^。導電性^ 34係經電性連接 因此，：续Γ案例令’絕緣圈係在導電性tsv之前沉積 在用導電間在暴露的導電層2°上積聚 TSV接觭/ 、孔之剛，絕緣材料必須從導電層20 接觸區域被移除或清理掉以碟保良好的電性接觸。 6 201230246 導電層20的TSV接觸區域移除絕緣殘餘物的過程非常耗 時，而且增加了製造成本。不能從導電層20的TSV接觸區 域適當地移除絕緣層24會造成半導體晶粒12的 ；; 性及缺陷。 【發明内容】 其需要用一絕緣圈來形成一導電性TSV而不會在底下 的導電層上留下絕緣材料殘餘物。因&，在一實施例中， 本發明種製造半導體元件的方法，該方法包含以下的 步驟.提供—半導體晶圓；在該半導體晶圓的作用表面上 形成絕緣層；在該絕緣層上形成一導電層；從該半導體 圓的者表面’對置於該作用表面形成一第一穿孔，經過 4半導體晶圓及絕緣層’到該導電層；在該第—穿孔中沉 積一導電材料以形成_ TSV :在形成該導電性tsv之後， 從忒半導體晶圓的背表面的導電性TSV附近形成一第二穿 孔’經過該半導體晶圓及絕緣層到該導㈣；以及在該第 穿孔中'儿積一第一絕緣材料以形成一絕緣環形圈。 在另一個實施例中，本發明係一種製造半導體元件的 方法該方法包含以下的步驟：提供一半導體晶圓；形成 、呈過:亥半導體晶圓的第—穿孔；在該第一穿孔中沉積一 導電材料以形成一導電穿孔；在該導電穿孔附近形成一經 過4半導體晶圓的第二穿孔；以及在該第二穿孔中沉積一 第一絕緣材料以形成一絕緣圈。 在另一個實施例中’本發明係一種製造半導體元件的 201230246 方法，該方法包含以下的步驟：提供一半導體晶粒；形成 一經過§玄半導體晶粒的第一穿孔；在該第一穿孔中沉積一 導電材料以形成一導電穿孔；在該導電穿孔外部形成一第 一穿孔經過該半導體晶粒；以及在該第二穿孔中沉積一第 一絕緣材料以形成一絕緣圈。 在另一實施例中，本發明係一種半導體元件，該半導 體7L件包含一半導體晶粒及導電穿孔，該導電穿孔係經過 該半導體晶粒來形成。一絕緣圈經過該半導體晶粒而形成 於導電穿孔的外部》 【實施方式】 本發明徐被敘述在下文關於該等圖式之描述的一或更 多實施例中，.其中相同的元件符號係代表相同或是類似的 元件。儘管本發明係以用於達成本發明目的之最佳模式的 角度來敘述，熟習本項技術人士仍將理解到係，其打算涵 蓋可被包含於本發明之精神與範疇内的替代例、修改例、 以及對等例，其中本發明之精神與範疇係如由該等下述揭 示内容與圖式所支持的該等後附申請專利範圍以及其對等 例來定義。 半導體元件一般係使用二複雜製造過程來製造：前端 製造以及後端製造。前端製造牵涉半導體晶圓表面上複數 個晶粒的形成。晶圓上的每一晶粒包含主動和被動的電性 構件，其係經電性連接以形成功能性的電性電路。主動電 性構件’諸如電晶體及二極體，具有控制電流流動的能力。 201230246 被動電性構件，諸如電容器、電感器、電阻器、及變壓器， 係建立實施電性電路功能所必須的電壓及電流的關係。 被動及主動構件係藉由包含摻雜、沉積、光微影、蝕 刻、和平坦化等一系列製程步驟。藉由諸如離子佈植或熱 擴散的技術，摻雜得以將雜質引進半導體材料。該摻雜掣 程係修改主動元件中的半導體材料的導電度，其係轉換該 半導體材料成為絕緣體、導體、或是響應於一電場或基極 電流來動態地改變該半導體材料的導電度。電晶體係包含 具有不同類型及程度的摻雜的區4，該些區域係視所必： 以使得該電晶體在電場或基極電流的施加時提升或限制電 流的流動來加以配置。 主動及被動構件係藉由具有不同電性性質的層來形 成。该些層可藉由各種沉積技術來形成，該技術部分是由 被沉積的材料類型來決定的。例如，薄膜沉積可能牵涉到 化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解電鑛法、 及無電電鍍法。每個層一般是被圖案化，以形成主動構件、 被動構件或是構件間的電性連接的部分。 該等層可利用光微影而被圖案化，該光微影牵涉在該 層上的光敏材料的沉積而得以被圖案化。-圖案係利用^ 從一光罩轉印至光阻。肖光阻圖案遭受到光的部分係利用 /合劑來移除’露出下面待被圖案化的層的部分。該光阻 的剩餘部分係被料’留下-圖案化的層。或者是，某些 類型的材料係藉由利用諸如是無電電鑛法及電解電鍛法= 技術來直接將該材料沉積到該些區域或是沉積到由一先前 201230246 的 >儿積/#刻製程所形成的空孔中而被圖案化。 >儿積一材料的薄膜於一現存的圖案上可以擴大底下的 圖案並建立-非均勻平坦的表面。一均勻平坦的表面是產 生杈小且更緊岔聚集的主動及被動構件所需的。平垣化可 被利用來從晶圓的表面移除材料並且產生一均勻平垣的表 面。平坦化係牽涉到利用一拋光墊來拋光晶圓的表面。一 研磨劑材料及腐蝕性化學品係在拋光期間被加到晶圓的表 面。該研磨劑的機械性作用以及該化學品的腐蝕性作用的 組合係移除任何不規則的表面構形，以產生一均勻平坦的 表面。 後端製造係指切割或單離化已完成的晶圓成個別的晶 粒，並接著封裝用於結構性支撐和環境隔絕的晶粒。為0了曰 單離化晶粒，.晶.圓係沿著.該晶圓的非功能區域(稱為鋸切道 或劃線）來被劃線且截斷。該晶圓係利用一雷射切割工具或 鋸刀而被單離化。纟單離化之後，該個別的晶粒係被安裝 到一封裝基板 該封裝基板係包含用於和其它系統構件互 連的接腳或接觸墊。形成在半導體晶粒之上的接觸墊係接 著連接至該料内的接㈣。該些電性連接可以利用鲜料 凸塊、柱形凸塊，膏、或是引線接合來做成。一封裝 材料或是其它塑模材料係沉積在該封裝之上，以提供實體 支撐及電性隔絕。，亥完成的封裝係接著被插入一電性系統 中’並且使得該半導體元件的功能為可供其它系統構件利 用的。 圖4例示具有―晶片載體基板或是具有複數個印刷電 201230246 路板（PCB )的雷子元件50，& d 的电于兀忏㈧，而該+導體封裝係安裝到i 表面。電子元件50可具有半導體封裝之一類型、或多類型〃， 取決於應用方式。半導體封裝的不同類型係經顯示於圖4 以作為例示的目的。 電子元件50可是孤立式系、统，該孤立#系統使用半導 體封裝來執行—或多個電性功能。或者，電子元件W可以 是一較大系統之子構件。舉例而言，電子元件5()可以是行 動電話、個人數位助理（PDA)、數位視訊攝影機（dvc)、或 是其它電子通訊元件的一部份。或者是，電子元件％可以 f入電腦中之顯示卡、網路介面卡或其它信號處理 。邊半導體封裝可包括微處理器、記憶體、特殊應用積 體電路⑽C)、邏輯電路、類比電路、rf電路㈣4 =其它半導體晶粒或電性構件。小型化及重量減輕是這此 =夠破市場接受所不可少的。在半導體元件間的距離 必須縮紐以達到更高的密度。 ^ 4中’ PCB 52提供―般的基板其用於結構性支 撐以及女裝於該PCB上的半導 牛導體封裝的電性互連。導電的 k唬線路54係利用蒸鍍、電 印刷、或其它合宜的 二…電電鐘法、網版 的金屬，儿積製程而被形成在PCB 52的一 穿的構件或疋在層内。信號線路54提供在半導體封裝、安 通及其它外部的系統構件的每-個之間的電性 V 4亦提供電源及接地連接給每個半導體封裝。 在—些實施例令，丰導 層級的封裝是一… 件具有二封裳層級。第- 於將半導體晶粒機械地及電性地附接 201230246 至一中間載體的技術。第二層級的封裝係牽涉到將該中間 載體機械地及電性地附接至PCB。在其它實施例中，一半 導體元件可以只有該第一層級的封裝，其中晶粒是直接機 械地及電性地安裝到p C B上。 為了例示的目的，許多第一層級封裝的類型 線接合封裝56及覆晶58，係被顯示於PCB 52上。此外， 包含球狀柵格陣列（BGA)60、凸塊晶片載體（BCC)62、雙排 型封裝（01?)64、平台柵格陣列（1^八）66、多晶片模組（河(^ 68、四邊扁平無引腳封裝（QFN) 7〇、及四邊扁平封裝a之 數種類型的第二層級的封裝係被展示安裝在？(：852上。視 系統需求而定，以第一及第二層級的封裝類型的任意組合 來組態的半導體封裝的任何.組合及其它電子構件可連揍至 PCB 52。在某些#施例中電子元件，包含單，附接的半 導體封裝’而其它實施例需要多個互連的封裝。藉由在單 -基板之上組合-或多個半導體封裝，製造商可將預製的 構件納人電子元件及系統中。由於半導體封裝包括複雜的 功能’因此可使用較便宜構件及流線化製程來製造電子元 件。所產生的元件不太可能發生故障且製造費用較低從 而降低消費者成本。 二5广顯示範例性的半導體封裝。圖h例示安裝於 一人古 IP64的進一步細節。半導體晶粒74係包括 - 3有類比或數位電路的作用 係被實施為形成在曰也内…广類比或數位電路 另… 動元件、被動元件、導電層 1曰’並且根據該晶粒的電性設計而電性互連。例如， 12 201230246 乂電路可包含形成在半導體晶粒74的作用區域内之一咬多 個電晶體、二極體、電感器、電容器、電阻器1及其它 電路70件。接觸墊76 {一或多個層的導電材料，諸如鋁 ⑷）、銅（CU)、錫（Sn)、錄㈤）、金(Au)或銀（Ag)，並且電性 連接至形成在半導體晶粒74内之f路元件。在的組 裝期間’半導體晶粒74係㈣—金_石夕共晶層或諸如是熱環 氧樹脂的黏著劑材料而被安裝至-中間载冑78。封裝主體 係包含-諸如是聚合物或陶瓷的絕緣封 引線接…在半導體晶粒74及PCB52之間提 連:囊封劑84係為了環境保護而沉積在該封裝之上以防止 濕氣及微粒進人該封裝且污染晶粒74或引線接合Μ。 圖5b例示安裝於PCB52上的BC(：62㈣一步細節。 +導體❹88 _用—底膠填充（unde,或是環氧樹脂 黏者劑材料92而被安裝在載體9〇之上。引線接合94係在 接觸墊96及98之間提供第—層級的封裝互連。塑模化a 物或囊封们Go係沉積在半導體晶粒88及引線接合94^ 上以提供實體支撐及電性隔絕給該元件。接㈣1〇2係利 用-諸如電解電鐘法或無電電鍍法之合宜的金屬沉積製矛。 而被形成在PCB 52的一表面之上以避免氧化。接觸塾‘ 經電性連接到-或多個在PCB52中的導電信號線路54。凸 塊_係形成在BCC62的接觸塾98以及咖52 102之間。 雙 在圖5c中’半導體晶粒58肖—覆晶型的第一層級封裝 被面向下地安裝到中間載體106。半導體晶粒58的作用區 13 201230246 域108係包含類比或數位電路，該些類比或數位電路係被 實施為根據該晶粒的電設計所形成的主動元件、被動元 件、導電層及介電層。例如，該電路可包含一或多個電2 體、二極體、電感器、電落器、電阻器以及作用區域10= 内之其它電路儿件。半導體晶粒58係經過凸塊i 1〇電性地 及機械地連接至載體106。 BGA 60係使用凸塊112電性地及機械地連接到具有 BGA型的第二層級封裝的PCB 52。半導體晶粒58係經過 凸塊110、信號線114及凸塊112電性連接至PCB 52中的 導電信號線路54。一塑模化合物或囊封劑丨16係沉積在半 導體晶粒58及載體106之上以提供實體支撐及電性隔絕給 該元件。該覆晶半導體元件係提供從半導體晶粒58上的主 動元件到PCB 52上的導電跡線之短的導電路徑，以便縮短 信號傳遞距離、降低電容以及改善整體電路效能。在另一 實施例中’半導體晶粒58可在無中間載體1〇6的情況下， 利用覆晶型第一層級的封裝直接機械地及電性地連 PCB 52。 圖6a顯示’相關於圖…a_5c，一具有—基底基板 ，料122 (諸如：矽、錯、坤化鎵、璘化銦、或碳化石夕）的 半導體晶1 12〇以作為結構性支撐。複數個半導體晶粒或 構件124係形成在晶圓m上且藉由如上所述的鑛切道I% 隔開。 圖6b顯示半導體晶圓120 半導體晶粒124包括一背表面 之一部分的剖面圖。每一個 128及一作用表面130,該作 14 201230246 .肖表面包含實施作為主動元件、被動元件、導電層、及在 該晶粒内形成的介電層之類比或數位電路，並且根據該晶 粒的電性設計被電性互連著。例如，該電路可包含一或多 個電晶體、二極體以及其它形成在作用表自ΐ3〇 θ之電路 元件以實施類比電路或數位電路，諸如數位信號處理器 (DSP )、ASIC、記憶體或是其它信號處理電路。半導體 晶粒124也可包含IPD，諸如電感器、電容器及電阻器，以 - 供RF信號處理使用。 一絕緣或介電層132係利用PVD、CVD、網版印刷、 旋轉塗佈、喷霧塗佈 '燒結 '或是熱氧化而形成於作用表 面130之上。該絕緣層132包含一或多個層的二氧化矽 (Si02)、矽氮化物（Si3N4)、氮氧化矽（Si〇N)、五氧 化一钽（Ta205 )、氧化鋁（A12〇3)、聚亞醯胺、苯環丁 烯（benzocyclobutene，BCB )、聚苯噁唑（p〇lybenz〇xaz〇1， PBO)、或其他合宜的介電材料。 一電性導電層134利用PVD、CVD、電解電鍍法、無 電電鍍法、或其他合宜的金屬沉積製程形成於絕緣層132 上。導電層134可為一或多個層的a卜Cu、Sn、Ni、Au、
Ag、或其他合宜的導電材料。導電層丨34係操作成接觸墊 以便電性連接到外部電路。 一絕緣層或鈍化層136係利用PVD、CVD、網版印刷、 旋轉塗佈、喷霧塗佈、燒結、或熱氧化而形成在絕緣層132、 及導電層134之上。該絕緣層136包含一或多個層的Si〇2、 Si3N4、Si0N、Ta205、A1203、或是其它具有類似的絕緣 15 201230246 及結構性質的材料。 圖6c顯示另—個實施例，其具有利用PVD、CVD、電 解電鍍法、無電電鍍法、或其他合宜的金屬沉積製程而形 成的電性導電層138。導電層138可為一或多個層的A1、 Cu ' Sn、Ni、Au、Ag '或其他合宜的導電材料。導電層ι38 係操作成電性連接到作用表面丨3〇上的電路的接觸墊。 一增長式的互連結構丨4〇係形成於半導體晶粒124的 作用表面130之上。該增長式的互連結構14〇包括利用諸 如濺鍍、電解電鍍法、及無電電鍍法的圖案和金屬沉積製 程而形成的一電性導電層或重分佈層（RDL) 142。導電層 142可以是一或多個層的八卜Cu、Sn、Ni、Au、Ag、或是 其它合宜的導電材料。導電層‘ 142 .的一部分係.電性連接到 接觸墊138。·.取決於半導體晶粒124的設計及功能，導電層 142的其他部分可被電.性共接或v電性隔絕。 一絕緣或純化層144係利用pVd、CVD、網版印刷、 旋轉塗佈、喷霧塗佈、燒結、或是熱氧化而形成在用於電 性隔絕的導電層142附近。該絕緣層丨44包含一或多個層 的 Si02、Si3N4、SiON、Ta205、A1203、或是其它具有類 似的絕緣及結構性質的材料。 圖7a-7f例示具有經過半導體晶粒而形成的一導電性 tsv及絕緣環型圈的半導體晶粒124的一部份。在圖7a中， 複數個穿孔146係經過半導體晶粒〖24及絕緣層丨32從作 用表面130對面的背表面128而形成，同時利用雷射鑽孔、 機械鑽孔、或具有光罩的深反應式離子蝕刻（DRIE )形成 16 201230246 為晶圓的形式。該專穿孔146 層1 3 4。在一實施例中，穿孔 直徑或是寬度W1。 經過絕緣層132延伸到導電 146具有一50-80微米（μιη)的
無電電錢法、或其他合宜的金屬沉積製程來充填，以形成ζ 方向垂直的導電性TSV丨48。導電性Tsv 148係經電性連接 到導電層1 3 4。 在圖7c中，在用導電材料充填穿孔146以形成導電性 TSV 148之後，穿孔150係利用雷射鑽孔、機械鑽孔、或具 有光罩的DRIE通過半導體晶粒124及絕緣層ι32從背表面 128而形成。特別係，穿孔丨5〇會形成於導電性τ^ν Mg 的周圍或外部附近’以作為延伸下至導電層134的多個環 型孔洞，如圖9d所示。在一實施例中，穿孔15〇在導電性 TSV 148及基底半導體材料122之間具有一 1〇_25 μηι的寬 度W2。 在圖7e中，一絕緣或介電材料係利用pvD、CVD、網 版印刷、燒結、或熱氧化，經沉積進入穿孔15〇以形成一 絕緣環形圈152 ^該絕緣材料可為一或多個層的si〇2、
其他合宜的介電材料《圖7f顯示在導電性TSV 148的周圍 或外部附近形成的絕緣環形圈152的一平面視圖。該絕緣 環形圈1 52具有一低的介電常數（k )以電性隔絕具有低接 觸電阻值及低電容值的導電性TSV 148。該低k的絕緣環形 17 201230246 圈152減低導電性TSV 148的熱應力及機械應力。此外， 在形成絕緣環形圈1 52之後，沒有絕緣材料殘餘物或不需 要清理導電層134的TSV接觸區域，因為導電性TSV 148 已經在導電層134之上形成了。在形成絕緣環形圈152之 前形成導電性TSV 148省下了製造成本。該絕緣環形圈152 可形成而實質上不具有孔洞。 圖8a-8g例示具有一絕緣環型圈的導電性Tsv的另一 個實施例。如圖8a所示’複數個穿孔丨54經過半導體晶粒 124及絕緣層132從作用表面130對面的背表面128而形 成’同時利用雷射鑽孔、機械鑽孔、或具有光罩的DRIE形 成為晶圓的形式《該等穿孔154經過絕緣層132延伸到導 電層134。在一實施例中，穿孔154具有一 50-8〇 μιη的直 徑或是寬度W1。. 在圖8b中，一電性導電材料156，諸如八卜Cu、Sn、 Ni、Αιι、Ag、Ti、或W，係利用電解電鍍法、無電電鍍法' 或其他合宜的金屬沉積製程來保形地沉積於穿孔丨5 4的側 壁之上以形成z方向垂直的導電性TSV 156。導電性TSV 1 5 6係經電性連接到導電層1 3 4。 在圖8c中，該等穿孔154的剩餘部分係利用PVD、 CVD、網版印刷、燒結、或熱氧化用一絕緣或介電材料來 充填以形成一絕緣核心1 5 8。該絕緣核心1 5 8可為一或多個 層的 Si02、Si3N4、SiON、Ta205、A1203、聚亞醯胺、BCB ' PBO、或其他合宜的介電材料。該絕緣核心1 58係提供熱應 力及機械應力的釋放給導電性TSV 156。 18 201230246 在圖8d中，在形成導電性TSV 1 56及絕緣核心158於 穿孔1 54之後，穿孔160係利用雷射鑽孔、機械鑽孔、或 具有光罩的DRIE通過半導體晶粒124及絕緣層132從背表 面128而形成。特別係，穿孔ι6〇會形成於導電性TSV 156 及絕緣核心15 8的周圍或外部附近以作為延伸下至導電層 134的多個環型孔洞。在一實施例中，穿孔160在絕緣核心 158及基底半導體材料122之間具有一 1〇_25 μιη的寬度 W2。圖8e顯示穿孔1 6〇、導電性TSV 156、及絕緣核心1 58 的一平面視圖。 在圖8f中’ 一絕緣或介電材料係利用ρν〇、CVD、網 版印刷、燒結、或熱氧化，經沉積進入穿孔丨6〇以形成一 絕緣環形圈162。該絕緣材料可為一或多個層的si〇2、
Si3N4、SiON、Ta205、A1203、聚亞醯胺、BCB、PBO、或 其他合宜的介電材料。 圖8g顯示在導電性TSV 1 56及絕緣核心158的周圍或 外部附近形成的絕緣環形圈162的一平面視圖。該絕緣環 形圈162具有一低k以電性隔絕具有低接觸電阻值及低電 容值的導電性TSV 156。該低k的絕緣環形圈162及絕緣核 心1 5 8係減低導電性TSV 156上的熱應力及機械應力。此 外，在形成絕緣環形圈162之後’沒有絕緣材料殘餘物或 不需要清理導電層134的TSV接觸區域，因為導電性TSV 156已經在導電層134之上形成了。在形成絕緣環形圈ι62 之前形成導電性TSV 1 5 6省下了製造成本❺該絕緣環形圈 162可形成而實質上不具有孔洞。 ί) 19 201230246 圖9a-9f例示具有一絕緣環型圈的導電性Ts v的另一 .個實施例。如圖9a所示，複數個穿孔〖64經過半導體晶粒 124及絕緣層132從作用表面13〇對面的背表面128而形 成，同時利用雷射鑽孔、機械鑽孔、或具有光罩的drie形 成為晶圓的形式。該等穿孔丨64經過絕緣層丨32延伸到導 電層134。在一實施例中，穿孔164具有一 2〇_4〇 μιη的直 徑或是寬度W1。 在圖9b中，穿孔164係用a卜Cu、Sn、Ni、Au、Ag、
Ti、W、或是其他合宜的電性導電材料以利用電解電鍍法、
無電電鍍法、或其他合宜的金屬沉積製程來充填，以形成Z 方向垂直的導電性TSV 166。該等較小的穿孔164允許該導 電材料的更快沉積。導電性TSV ! 66係經電性連接到導電 層 13 4。 在圖9c中，在用導電材料充填穿孔j 64以形成導電性 TSV 166之後，穿孔168係利用雷射鑽孔、機械鑽孔、或具 有光罩的DRIE通過半導體晶粒124及絕緣層132從背表2 128而形成。特別係，穿孔168會形成於導電性Tsv 166 的周圍或外部附近以作為一延伸下至導電層134的環型孔 洞，如圖9d所示。在一實施例中，穿孔168在導電性tsv 166及基底半導體材料 122之間具有一 30-50 μιη的寬度 W2 ’其比導電性TSV 166的寬度wi還大。 在圖9e中，一絕緣或介電材料利用pvD、CVD、網版 印刷、燒結、或熱氧化，經沉積進入穿孔168以形成一絕 緣環形圈丨70。該絕緣材料可為一或多個層的Si〇2、Si3N4、 20 201230246 讀广2〇5、A1203、聚亞醯胺、则、PB〇、或其他合 且的"電材料。穿孔168的較大寬度允許旋轉塗佈作 積聚合物型的絕緣材料的一選項。 / 絕緣：：：不在導電性TSV 166的周圍或外部附近形成的 絕㈣圈17〇的一平面視圖。該絕緣環形目17〇具有一 電性隔絕具有低接觸電阻值及低電容值的導電性 卜㈣/該低^絕緣環形圈17G減低在導電性TSV166 / 力及機械應力。此外’在形成絕緣環形圈170之 後’沒有絕緣材料殘餘物或不需要清理導電層的谓 接觸區域’因為導電性TSV 166已經在導電層134之上形 成了。在形成絕緣環形圏170之前形成導電性丁sv⑹省 下了製造成本。該絕緣環形_ 17G可形成而實質上不 孔洞。 八 圖Hl〇f例示具有一絕緣環型圈的導電性谓的另 一個貫施例。如圖1〇a所示’複數個穿孔174經過半導體晶 粒⑵及絕緣層132從作用表面13〇對面的背表面128而 形成’ 時利用雷射鑽孔、機械鑽孔、或具有光罩的抓巧 形成為晶圓的形式。該等穿孔174經過絕緣層i32延伸到 導電層134。在一實施例中，穿孔174具有—50-80 μηι的 直控或是寬度W1。 ,ri在圖⑽中，穿孔174係用Α卜Cu、Sn、Ni、Au、Ag、 或疋其他合且的電性導電材料以利用電解電鍵法、 無電電鍍法、或其他合宜的金屬沉積製程來充填以形成z 方向垂直的導電性TSV17“在此㈣中，導電性渭176 21 201230246 延伸至背表面128之上。該突出的導電性TSV 176致使半 導體晶粒124直接地安裝在一堆疊元件或基板的接觸墊 上。導電性TSV 1 76係經電性連接到導電層134。 在圖1 0c中，在用導電材料充填穿孔.丨74以形成導電性 TSV 1 76之後’穿孔1 78係利用雷射鑽孔、機械鑽孔、或具 有光罩的DRIE通過半導體晶粒124及絕緣層132從背表面 128而形成。特別係’穿孔178會形成於導電性TSV 176 的周圍或外部以作為一延伸下至導電層1 34的環型孔洞， 如圖10d所示。在一實施例中，穿孔178在導電性TSV 176 及基底半導體材料122之間具有一 10-25 μιη的直徑或是寬 度W2。 在圖10e中，一絕緣或介電材料利用Pvd、CVD <網 版印刷、燒結、熱氧化、或結合光罩及CVD經沉積進入穿 孔178來形成一絕緣環形圈180。該絕緣材料可為一或多個 層的 Si02、Si3N4、SiON、Ta205、A1203、聚亞醯胺、BCB、 PBO、或其他合宜的介電材料。 圖顯示在導電性TSV 170的周圍或外部附近形成 的絕緣環形圈180的一平面視圖。該絕緣環形圈18〇具有 一低k以電性隔絕具有低接觸電阻值及低電容值的導電性 TSV 176。該低k的絕緣環形圈180減低在導電性TSV 176 上的熱應力及機械應力。此外，在形成絕緣環形圈“Ο之 後，沒有絕緣材料殘餘物或不需要清理導電層1的tsv 接觸區域，因為導電性TSV176已經在導電層"I形成了。 在形成絕緣環形圈丨8〇之前形成導電性TSV丨76省下了製 22 201230246 造成本。該絕緣環形圈180可形成而實質上不具有孔洞。 圖1 la-1 lg例示具有一絕緣環型圈的導電性tsv的另 一個實施例。如圖i丨a所示，複數個穿孔i 84經過半導體晶 粒124及絕緣層132從作用表面13〇對面的背表面128 = 形成，同時利用雷射鑽孔、機械鑽孔、或具有光罩的drie 形成為晶圓的形式。該等穿孔184經過絕緣層132延伸到 '導電層134。在-實施例中，穿孔184具有—50_8〇叫的 直徑或是寬度W1。 在圖lib中’穿孔184係用A卜cu、Sn、Ni、Au、Ag、
Ti、W、或是其他合宜的電性導電材料以利用電解電鍍法、 無電電鍍法、或其他合宜的金屬沉積製程來充填，以形成z 方向垂直的導電性TSV 186。導電性TSV 186係經電性連接 到導電層134。 在圖11c中，導電性TSV 186的一部分藉由蝕刻製程 而移除’使得導電層TSV 186的頂表面低於背表面ι28。凹 陷的導電性TSV 186允許一接觸插塞（諸如，一凸塊）的安裝 來減少半導體晶粒124的高度。 在圖lid中，在用導電材料充填穿孔184來形成導電 性T S V 1 8 6以及回钮刻背表面12 8下的導電性τ S V之後， 穿孔1 88會利用雷射鑽孔、機械鑽孔、或具有光罩的DRIE 從經過半導體晶粒124及絕緣層134的背表面來形成。特 別係’穿孔1 88會形成於導電性TSV 1 86的周圍或外部附 近’以作為一延伸下至導電層13 4的環型孔洞，如圖1丄e 所示。在一實施例中’穿孔1 88在導電性TSV 1 86及基底 23 201230246 半導體材料122之間具有一 ι〇_25 μηι的直徑或是寬度W2。 在圖11 f中’一絕緣或介電材料利用PVD、CVD、網 版印刷、燒結、熱氧化、或結合光罩及CVD形成一絕緣環 形圈190。該絕緣材料可為一或多個層的si〇2、Si3N4、
SiON、Ta205、A1203、聚亞醯胺、Bcb、PBO、或其他合 宜的介電材料。 在圖11 g中顯示一在導電性TSV丨86周圍或外部附近 形成之絕緣環形圈的平面視圖。該絕緣環形圈丨9〇具有一 低k以電性隔絕具有低接觸電阻值及低電容值的導電性 TSV。該低k的絕緣環形圈1 90減低導電性TSV 1 86的熱應 力及機械應力。此外’在形成絕緣環形圈丨9〇之後，沒有 絕緣材料殘餘物或不需要清理導電層134的TSV接觸區 域’因為導電性TSV 186已經在導電層134形成了.。在形 成絕緣環形圈190之前形成導電性TSV丨86省下了製造成 本。該絕緣環形圈190可形成而實質上不具有孔洞。 圖12a-1 2f例示具有一絕緣環形圈的導電性tsv的另 一個實施例。如圖12a所示，複數個穿孔194經過半導體晶 粒124及絕緣層132從作用表面13〇對面的背表面128而 形成，同時利用雷射鑽孔、機械鑽孔、或具有光罩的DRIE 形成為晶圓的形式。該等穿孔丨94經過絕緣層〗32延伸到 導電層134。在一實施例中，穿孔194具有一 5〇8〇 μηι的 直徑或是寬度W1。 在圖12b中’穿孔194係用Α卜Cu、Sn、Ni、Au、Ag、 T"' * "¥ 1、、或是其他合宜的電性導電材料以利用電解電鍍法、 24 201230246 - 無電電鍍法、或其他合宜的金屬沉積製程來充填，以形成z 方向垂直的導電性TSV 196。導電性TSV 196係經電性連接 到導電層134。 在圖12c中，在用導電材料充填穿孔194以形成導電性 TSV 196之後，穿孔198係利用雷射鑽孔、機械鑽孔、或具 有光罩的DRIE通過半導體晶粒124及絕緣層132從背表面 128而形成。特別係，穿孔198會形成於導電性TSV 196 - 的周圍或外部附近以做為一延伸下至絕緣層132下面的環 型孔洞並終止在作用表面130處，如圖12d所示。在一實 施例中，穿孔198在導電性TSV196及基底半導體材料122 之間具有一 1 0-25 μηι的寬度W2。 在圖12e中，一絕緣或介電材料利用pvD、CVD、網 版印刷、燒結、或熱氧化，經沉積進入穿孔198以形成一 絕緣環形圈200。該絕緣材料可為一或多個層的Si〇2、
Si3N4、SiON、Ta205、A1203、聚亞醯胺、BCB、pB〇、或 其他合宜的介電材料。 圖12f顯示一在導電性TSV 196周圍或外部附近形成5 之絕緣環形圈200的平面視圖。該絕緣環形圈2〇〇具有一 低的k以電性隔絕具有低接觸電阻值及低電容值的導電性 TSV 196。該低k的絕緣環形圈200減低導電性Tsv 196的 熱應力及機械應力。此外，在形成絕緣環形圈2〇〇之後， 沒有絕緣材料殘餘物或不需要清理導電層i34 # tsv接觸 區域，因為導電性TSV 196已經在導電層134形成了。在 形成絕緣環形圈200之前形成導電性Tsv 196省下了製造 25 201230246 成本。該絕緣環形圈200可形成而實質上不具有孔洞。 圖13a-13f例示具有一絕緣環形圈的導電性TSV的另 一個實施例。複數個穿孔204經過半導體晶粒124從作用 表面130對置的背表面128而形成，同時利用雷射鑽孔、 機械鑽孔、或具有光罩的DRIE形成為晶圓的形式。在—實 施例中’穿孔204具有一 50-80 μιη的直徑或是寬度。 在圖13b中，穿孔204係由Α卜Cu、Sn、Ni、Au、Ag、
Tl、W、或是其他合宜的電性導電材料，利用電解電鑛法、 無電電鍍法、或其他合宜的金屬沉積製程來充填以形成z 方向垂直的導電性TSV 206。導電性TSV 206係經電性連接 到導電層1 3 8。 在圖1 3 c中’在用導電材料充填穿孔2〇4以形成導電性 TSV 206之後，穿孔，208利用雷射鑽孔、機械鑽孔、或具有 光罩的DRIE通過半導體晶粒丨24.從背表面128而形成。特 別係，穿孔208會形成於導電性TSV 2〇6的周圍或外部附 近以做為一延伸下至導電層138下面的環型孔洞並終止在 作用表面130處，如圖13d所示。在一實施例中，穿孔2〇8 在導電性TSV 206及基底半導體材料122之間具有一 1〇_25 的寬度W2。 在圖13e中，一絕緣或介電材料利用pvD、cVD、 版印刷、燒結、或熱氧化，經沉積進入穿孔2〇8以形成 絕緣環形圈210〇該絕緣材料可為一或多個層的以〇2
Si3N4、SiON、Ta205、A1203、聚亞醯胺、BCB、pB〇、 其他合宜的介電材料。 26 201230246 圖13f顯示在導電性TSV 2〇6的周圍或外部附近形成 的絕緣環形圈170的一平面視圖。該絕緣環形圈21〇具有 一低k以電性隔絕具有低接觸電阻值及低電容值的導電性 TSV 206。該低k的絕緣環形圈210減低在導電性TSV 2〇6 上的熱應力及機械應力。此外，在形成絕緣環形圈21〇之 後，〉又有絕緣材料殘餘物或不需要清理導電層134的 接觸區域，因為導電性TSV2〇6已經在導電層i34形成了。 在形成絕緣環形圈21〇之前形成導電性Tsv 2〇6省下了製 迻成本π亥絕緣環形圈2 1 0可形成而實質上不具有孔洞。 儘管本發明之一或多個實施例係已被詳細說明，熟習 本項技術人士仍將理解到，對於該些實施例的更改與修改 係可被作出而没有悖離如在下述該等申請專利範圍中所提 及之本發明的精神。 【圖式簡單說明】 圖1例示一具有由一鋸切道隔開的複數個半導體晶粒 之習知半導體晶圓； 圖2例示一具有經過半導體晶粒而形成的一絕緣圈之 習知導電性Tsv ; 圖a 3 d例示另~個具有經過半導體晶粒而形成的一 絕緣圈之習知導電性TSV; 圖例示一具有安裝到PCB表面的不同類型半導體封 裝之PCB ; 圖5a-5c例示安裝到該pcB的代表半導體封裝之進一 27 201230246 步細節； 圖6a-6c例示具有由 ^ w逼隔開的複數個半蓉 粒之一半導體晶圓； 導體日日 圖7a-7f例示形成具有一 製程。 雜切道 絕緣環型圈的導電性Tsv 之 型圈的 圖8a-8g例示該具有保形的 ^ 〜的導電内層及絕緣環 導電性TSV。 圖9a-9f例示具有較大的紹
TSV 另权人的絕緣環型圏的小型導電性
TSV 圖10a_10g㈣示一具有絕緣環㈣的凸出導 電性 圖1 la-1 lg例示一具有絕
TSV 緣環型圈的凹陷導電 十生 圖12a_12fW—具有終止在半導體晶粒的作用表面卢 的絕緣環型圈之導電性TSV。 爽 圖1 3 a-13 f例示一具有在辦|守方、由s 在曰&式互連層1的絕緣環型圈 之導電性TSV。 【主要元件符號說明】 10 半導體晶圓 12 半導體晶粒 14 鋸切道 16 絕緣層或介電層 18 作用表面 28 導電層 絕緣層或鈍化層 絕緣圈 導電性直通矽晶穿孔（TSV) 穿孔 絕緣圈
穿孔/穿孔區域 導電性TSV PCB 信號線路 引線接合封裝 覆晶 球狀栅格陣列（BGA) 凸塊晶片載體（BCC) 雙排型封裝（DIP) 平台栅格陣列（LGA) 多晶片模組（MCM) 四邊扁平無引腳封裝（QFN) 四邊扁平封裝 半導體晶粒 接觸墊 中間載體 導線 引線接合 29 201230246 84 囊封劑 88 半導體晶粒 90 載體 92 環氧樹脂黏著劑材料 94 引線接合 96 接觸墊 98 接觸墊 100 塑模化合物或囊封劑 102 接觸墊 104 凸塊 106 中間載體 108 作用區域 110 凸塊… 112 凸塊 114 信號線 116 塑模化合物或囊封劑 120 半導體晶圓 122 基底基板材料 124 半導體晶粒 126 鋸切道 128 背表面 130 作用表面 132 絕緣或介電層 134 電性導電層 30 201230246 136 138 140 142 144 146 148 150 152 154 156 158 160 162 164 166 168 170 174 176 178 180 184 絕緣層或鈍化層 導電層 增長式的互連結構 電性導電層或重分佈層（RDL) 絕緣或鈍化層 穿孔 導電性TSV 穿孔 絕緣環形圈 穿孔 導電性TSV 絕緣核心 穿孔 絕緣環形圈 穿孔 導電性TSV 穿孔 絕緣環形圈 穿孔 導電性TSV 穿孔 絕緣環形圈 穿孔
導電性TSV 31 186 201230246 190 絕緣環形圈 194 穿孔 196 導電性TSV 198 穿孔 200 絕緣環形圈 204 穿孔 206 導電性TSV 208 穿孔 210 絕緣環形圈 W1 寬度 W2 寬度 32

Claims (1)

  1. 201230246 七、申請專利範圍： 1. 一種製造半導體元件之方法，其包含： 提供一半導體晶圓； 在該半導體晶圓的作用表面上形成一絕緣層； 在該絕緣層上形成一導電層； 從對置於該作用表面之半導體晶圓的背表面形成一第 -穿i其經過該半導體晶圓及絕緣層到該導電廣； 在。玄第f孔中 >儿積一導電材料以形成一導電性直通 矽晶穿孔（TSV); 在形成該導電性TSV之後 半導體晶圓的背表面形成一第 圓及絕緣層到該導電層；以及 在該第二穿孔中沉積一第 形圈。 在該導電性TSV附近從該 穿孔，其經過該卒導體晶 絕緣材料以形成一絕緣環 '其進一步包含在該第 導電性TSV内形成一 其進一步包含將該導 晶圓的背表面下的位 2.如申請專利範圍第i項之方法 —穿孔m帛二絕緣材料以在該 絕緣核心。 夂如曱滑專利範圍第丨項之方 電性TSV的一部分移除到該半〗 準。 4·如申請專利範圍第1項之方法 在該半導體晶圓的背表面之上延伸 5·如申請專利範圍第1項之方、去 的寬度小於該絕緣環形圈的宽度。/ 其中該導電性 其中該導線性 TSV TSV 33 201230246 6.如申請專利範圍第1項之方法，其中該導線性TSV 的寬度大於該絕緣環形圈的寬度。 7·—種製造半導體元件之方法，其包含： 提供一半導體晶圓； 形成一經過該半導體晶圓的第一穿孔； 在該第一穿孔中沉積一導電材料以形成一導電穿孔； 在形成該導電穿孔之後，在該導電穿孔附近形成一第 二穿孔經過該半導體晶圓；以及 在該第二穿孔中沉積一第一絕緣材料以形成一絕緣 圈。 8·如申請專利範圍第7項之方法，其進一步包含： 在忒半導體晶圓的作用表面上形成一絕緣層;.以及. 在絕緣層上形成一導電層。： .. 9·如申請專利範圍第8項之方法，其中該導電穿孔及該 絕緣圈延伸到該導電層。 10.如申請專利範圍第7項之方法，其中該絕緣圈終止 於該半導體晶圓的表面處。 11.如申請專利範圍第 7項之方法，其進一步包含在該 第穿孔中"L·積一第二絕緣材料以在該導電穿孔内形成一 絕緣核心。 12.如申請專利範圍第7 項之方法，其進一步包含將該
    該半導體晶圓的表面之上延伸 34 201230246 14· 一種製造半導體元件之方法，其包含： 提供一半導體晶粒； 形成一經過該半導體晶粒的第〜穿孔； 在該第冑孔中沉積一導電材料以形成一導電穿孔； 在該導電穿孔外部形成_楚 粒 卜丨升y风第二穿孔經過該半導體晶 以及 孔 圈 絕緣材料以形成一絕緣 15.如申請專利範圍第14項之方法，其進一步包含： ^亥半導體晶粒的作用表面上形成一絕緣層；以及 在絕緣層上形成一導電層。 16 ·如申請專利範圍第15 , 員之方法，其中該導電穿孔及 §亥絕緣圈延伸到該導電層。 17 ·如申凊專利範圍第14項 + M <方法，其中該絕緣圈終止 於該半導體晶粒的表面處。 18. 如申請專利範圍第14 <方法，其進一步包含在第 一穿孔中沉積一第二絕緣材料 针U在該導電穿孔内形成一絕 緣核心。 19. 如申請專利範圍第μ 員之方法，其進一步包含將兮 導電穿孔的一部分移除到該 几各將°亥 卞等體晶粒的表面下的位準。. 20. 如申請專利範圍第14 .Λ 員之方法，其中該導電穿孔扃 該半導體晶粒的表面之上延伸。 21_ 一種半導體元件，其包含： 一半導體晶粒； 35 201230246 一經過該半導體晶粒而形成的導電穿孔；以及 經過该半導體晶粒而在該導電穿孔外部形成的絕緣 圈。 22. 如申請專利範圍第21項之半導體元件，其中該絕緣 圈終止於該半導體晶粒的表面處。 23. 如申請專利範圍第21項之半導體元件，其進一步包 含在該導電穿孔内的絕緣核心。 24. 如申請專利範圍第2丨項之半導體元件，其中該導電 穿孔係凹陷到該半導體晶粒的表面下。 25. 如申請專利範圍第2 1項之半導體元件，其中該導電 穿孔延伸到該半導體晶粒的表面之上。 八、圖式： (如次頁） 36
TW100131669A 2010-09-22 2011-09-02 形成具有絕緣環形圈的導電性直通矽晶穿孔（ｔｓｖ）之半導體裝置及方法 TWI579960B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/887,811 US8349735B2 (en) 2010-09-22 2010-09-22 Semiconductor device and method of forming conductive TSV with insulating annular ring

Publications (2)

Publication Number Publication Date
TW201230246A true TW201230246A (en) 2012-07-16
TWI579960B TWI579960B (zh) 2017-04-21

Family

ID=45817001

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131669A TWI579960B (zh) 2010-09-22 2011-09-02 形成具有絕緣環形圈的導電性直通矽晶穿孔（ｔｓｖ）之半導體裝置及方法

Country Status (4)

Country Link
US (2) US8349735B2 (zh)
CN (1) CN102412197B (zh)
SG (1) SG179351A1 (zh)
TW (1) TWI579960B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497661B (zh) * 2012-08-15 2015-08-21 Ind Tech Res Inst 半導體基板
TWI711150B (zh) * 2013-12-31 2020-11-21 美商西凱渥資訊處理科技公司 使用衝穿效應以限制放大器電壓

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5115618B2 (ja) * 2009-12-17 2013-01-09 株式会社デンソー 半導体装置
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
JP2012195514A (ja) * 2011-03-17 2012-10-11 Seiko Epson Corp 素子付き基板、赤外線センサー、および貫通電極形成方法
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8883634B2 (en) * 2011-06-29 2014-11-11 Globalfoundries Singapore Pte. Ltd. Package interconnects
US8404520B1 (en) 2011-10-17 2013-03-26 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
CN103378028B (zh) * 2012-04-13 2016-01-13 南亚科技股份有限公司 具有应力保护结构的半导体结构与其形成方法
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
TW201417225A (zh) * 2012-10-25 2014-05-01 Ind Tech Res Inst 封裝基板及其製法
KR20140065282A (ko) * 2012-11-21 2014-05-29 삼성전자주식회사 Ｔｓｖ를 포함한 반도체 소자, 및 그 반도체 소자를 포함한 반도체 패키지
CN107068647B (zh) * 2012-12-24 2021-02-09 日月光半导体制造股份有限公司 电子模块以及其制造方法
US9236301B2 (en) 2013-07-11 2016-01-12 Globalfoundries Inc. Customized alleviation of stresses generated by through-substrate via(S)
US20150028482A1 (en) * 2013-07-23 2015-01-29 Globalfoundries Inc. Device layout for reducing through-silicon-via stress
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9236326B2 (en) * 2014-04-25 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9818645B2 (en) * 2016-01-08 2017-11-14 National Institute Of Advanced Industrial Science And Technology Through electrode, manufacturing method thereof, and semiconductor device and manufacturing method thereof
US9875934B2 (en) * 2016-02-26 2018-01-23 Infineon Technologies Ag Semiconductor device and a method for forming a semiconductor device
US10236208B2 (en) * 2016-06-16 2019-03-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method of manufacturing the same
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
CN110402616B (zh) 2016-11-18 2023-04-04 申泰公司 填充材料以及基板通孔的填充方法
CN106783801B (zh) * 2016-11-18 2020-02-14 浙江大学 高密度soi封装基板及其制备方法
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US11101176B2 (en) * 2018-06-29 2021-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating redistribution circuit structure
US11037908B2 (en) * 2019-07-25 2021-06-15 Sandisk Technologies Llc Bonded die assembly containing partially filled through-substrate via structures and methods for making the same
CN111081632A (zh) * 2019-12-12 2020-04-28 联合微电子中心有限责任公司 一种减小热应力的硅通孔结构及其制造方法
CN114361131A (zh) * 2020-10-13 2022-04-15 长鑫存储技术有限公司 导电结构、半导体结构及其制作方法
US11751386B2 (en) * 2021-08-11 2023-09-05 Micron Technology, Inc. Field-effect transistors, devices containing such field-effect transistors and methods of their formation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037822A (en) * 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US6908856B2 (en) 2003-04-03 2005-06-21 Interuniversitair Microelektronica Centrum (Imec) Method for producing electrical through hole interconnects and devices made thereof
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7946331B2 (en) 2005-06-14 2011-05-24 Cufer Asset Ltd. L.L.C. Pin-type chip tooling
US7402515B2 (en) * 2005-06-28 2008-07-22 Intel Corporation Method of forming through-silicon vias with stress buffer collars and resulting devices
US20070281460A1 (en) 2006-06-06 2007-12-06 Cubic Wafer, Inc. Front-end processed wafer having through-chip connections
EP2201600B1 (en) * 2007-10-15 2019-01-02 IMEC vzw Method for producing through-substrate vias
US20090127667A1 (en) * 2007-11-21 2009-05-21 Powertech Technology Inc. Semiconductor chip device having through-silicon-via (TSV) and its fabrication method
TWI365483B (en) 2007-12-04 2012-06-01 Advanced Semiconductor Eng Method for forming a via in a substrate
US20100224965A1 (en) * 2009-03-09 2010-09-09 Chien-Li Kuo Through-silicon via structure and method for making the same
US8294240B2 (en) * 2009-06-08 2012-10-23 Qualcomm Incorporated Through silicon via with embedded decoupling capacitor
TWI406380B (zh) * 2009-09-23 2013-08-21 Advanced Semiconductor Eng 具有穿導孔之半導體元件及其製造方法及具有穿導孔之半導體元件之封裝結構
CN101699622B (zh) * 2009-11-18 2011-09-14 苏州晶方半导体科技股份有限公司 半导体器件封装结构及其封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497661B (zh) * 2012-08-15 2015-08-21 Ind Tech Res Inst 半導體基板
TWI711150B (zh) * 2013-12-31 2020-11-21 美商西凱渥資訊處理科技公司 使用衝穿效應以限制放大器電壓

Also Published As

Publication number Publication date
CN102412197B (zh) 2016-05-18
US20120068313A1 (en) 2012-03-22
US8703610B2 (en) 2014-04-22
US20130087928A1 (en) 2013-04-11
TWI579960B (zh) 2017-04-21
SG179351A1 (en) 2012-04-27
CN102412197A (zh) 2012-04-11
US8349735B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
TW201230246A (en) Semiconductor device and method of forming conductive TSV with insulating annular ring
US10204866B2 (en) Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US9847324B2 (en) Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US8993377B2 (en) Semiconductor device and method of bonding different size semiconductor die at the wafer level
US9460951B2 (en) Semiconductor device and method of wafer level package integration
TWI488264B (zh) 半導體元件以及形成無載體的薄晶圓的方法
US9431331B2 (en) Semiconductor device and method of forming penetrable film encapsulant around semiconductor die and interconnect structure
US8836114B2 (en) Semiconductor device and method of forming Fo-WLCSP having conductive layers and conductive vias separated by polymer layers
US8896109B2 (en) Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US8518746B2 (en) Semiconductor device and method of forming TSV semiconductor wafer with embedded semiconductor die
TWI557862B (zh) 形成具有半導體晶粒的ｔｓｖ插入物並在插入物的對置表面上形成增長式的互連結構之半導體元件及方法
US8445990B2 (en) Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US8288203B2 (en) Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump
US20180019195A1 (en) Semiconductor Device and Method of Using Partial Wafer Singulation for Improved Wafer Level Embedded System In Package
TW201347053A (zh) 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝
TW201145416A (en) Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier
SG190591A1 (en) Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect