TW201226943A - IDDQ testing of CMOS device - Google Patents

IDDQ testing of CMOS device Download PDF

Info

Publication number
TW201226943A
TW201226943A TW100144724A TW100144724A TW201226943A TW 201226943 A TW201226943 A TW 201226943A TW 100144724 A TW100144724 A TW 100144724A TW 100144724 A TW100144724 A TW 100144724A TW 201226943 A TW201226943 A TW 201226943A
Authority
TW
Taiwan
Prior art keywords
current
defect
applying
component
test
Prior art date
Application number
TW100144724A
Other languages
English (en)
Inventor
Chinsong Sul
Original Assignee
Silicon Image Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Image Inc filed Critical Silicon Image Inc
Publication of TW201226943A publication Critical patent/TW201226943A/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • G01R31/3008Quiescent current [IDDQ] test or leakage current test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Thin Film Transistor (AREA)

Description

201226943 六、發明說明: 【發明所屬之技術領域】 本發明之實施例係關於半導體元件之測試,特別係有 關於一種互補式金氧半導體元件之IDDQ測試之方法、裝 置與系統。 【先前技術】 在半導體元件之製造中,相當數量的元件可能被證明 是有缺陷。因為半導體元件世代的本質,有缺陷的元件一 般會迅速地顯現出來。由於此原因,這類元件之測試重要 的是要確定有缺陷的元件。 然而,測試具有實際上的限制。如果製造商或實驗室 無法迅速地、準確地並以合理的成本測試半導體元件,則 會使測試成為不可能。 互補式金氧半導體(CMOS)之製造缺陷的測試可能包 括IDDQ測試。IDDQ測試是一種基於電流的測試方法, 被稱為是有效地檢測錯誤,其可以藉由常用的結構測試例 如永駐與延遲測試以避免。此類測試透過不同的程序而量 測靜態中的供電電流(Idd)。IDDQ測試對於較大尺寸元件 可能是有效的,例如0.18微米或更大的互補式金氧半導 體,其中漏電流是顯著的比模擬的缺陷電流小。 然而,IDDQ測試在先進的製程中是具有挑戰性的, 例如0.13微米或更小的元件,由於漏電流的增加與整個晶 圓中發生的巨大變異。於如此的先進製程(此處稱為“奈米 製程”)所製作的積體電路元件之測試研發成本往往因為 201226943 需要測試的複雜性而增加。奈米製程提供了效能提升以及 更多數量的電晶體實現於每個晶粒上,且引人了測試所需 的新的失效機制。為了應付增加的測試成本,減少昂責的 測試替代从非常有用的。奈米元件之_Q測試的有效 性是很難藉由增加的漏電流與其橫跨晶圓的變異而完成 的。 【發明内容】 -種方法與裝置係提供以用於互補式金氧半導體元 件之IDDQ測試。 在本發明之第-觀點中,一方法之―實施例包括應用 複數個輸入之一測試圖樣至一元件,該元件包括一或多個 互補式金氧半導體電晶體;取得一複數個電流量測用於該 兀件’複數個電流量測之每-個料應用測制樣之一輸 入至該^件之後的-電流之—量測。—濾波函數應用至複 數個電流量測’應用該缝函數包括從電流量測而分離缺 陷電流值;以及基於該缺陷電流值與—門檻值之一比較, 測定是否有一缺陷在於該元件中。 在本發明之第二觀點中,一測試裝置之一實施例包括 一介面,用於一待測元件,連接以應用一組輸入至一元件, 該兀件包括-或多個互補式金氧半導體元件;一第一邏 輯’以應用複數個輸人之__賴圖樣至待測元件。此裝置 更〇括電训里測單元,以量測該元件之一電流用於該組 輸入之每一輸入,並產生一複數個電流量測;一第二邏輯, 以從該電流量測分離缺陷電流,包括—雜訊滤波函數之應 201226943 用至該電流量測;以及一第三邏輯,基於至少部分該缺陷 電流以決定待測元件中之—缺陷的存在。 【實施方式】 本u將配合其較佳實施例與隨附之圖示詳述於 下。應可理解者為本發明中所有之較佳實施例僅為例示之 用,並非用以限制。因此除文中之較佳實施例外,本發明 亦可廣泛地應用在其他實施例中。且本發明並不受限於任 何實施例,應以隨附之申請專利範圍及其同等領域而定。 本發明之實_係有關於互補式金氧半導體元件之 IDDQ測試。 此處所應用的“IDDq”意、謂半導體元件之測試,包含 靜態中的漏電流(IDD)之量測。 …在:些實施例中,-種裝置、系統與方法提供以用於 半導體元件之IDDQ測試,其中此測試包括從預期的
IDDQ 電流而分離漏電流。在一些實施例中,一種新穎的_q 測試提供以用於奈米積體電路設計。在-些實施例中,一 種IDDQ測試可以祕減輕存在較大的漏電流與橫跨晶圓 的顯著變異之測試的難度。 在一些實施财,-種IDDQ測試方法係提供於先進 製程中所製造積體電路元件,其中可能增加漏電流斑製程 變異。在-些實施例中,—種mDQ測試系統係實施以減 輕IDDQ測試中存在的高漏f流與元件之間的顯著變異。 在一些實施财,-種測試方法包括從測試值移除共 同的漏電流,當檢測的缺陷電流被放大。在一些實施例中, 201226943 放大的缺陷電流可能進-步藉由電流加總而放大以協助分 離有缺陷的電路與良好電路。在一些實施例中,一種 測試方法係提供以增加缺陷電流之觀測,其係於一小部分 的IDDQ電流量射捕獲,而無需彻電流測試或自動測 試設備以作額外電流的量測。 在一些實施例中,一種測試方法與系統應用訊號與系 統理論至一 IDDQ測試。一種測試方法之實施例係考慮測 里電作為輸入§礼號以及漏電流減少函數作為一個系統。 當輸入汛號係應用於此系統,系統之輸出可以藉由輸入訊 號與漏電流減少函數之摺積來敘述。在一些實施例中,一 種方法降低漏電流效應,以及藉由減少函數經由摺積程序 以放大埋藏於測試電流中之缺陷電流,其中缺陷電流可以 進一步藉由摺積導致之放大缺陷電流的加總而被放大,此 摺積包含訊號部分乘積的和,其構成輸入訊號與減少函數。 在一些實施例中,一電流可以藉由自動測試設備或其 他裝置或系統來量測,其係藉由應用測試圖樣之後感測一 穩態之IDDQ電流。在正常操作之下,仍叫測試所花費 的測試時間係由測試機或自動測試設備的電流量測所需的 時間所控制。在一些實施例之下,IDDq電流被決定,計 算摺積與加總(convolution and aggregation)所需的時間與 IDDQ電流量測時間比較係微不足道的,因此測定值可以 與電流測量同時進行。 在一些實施例之下,量測IDDQ電流可以視為合成的 電量,其分量可以解釋為“訊號分量,,與“雜訊分量”。 7 201226943 在此觀點之下’訊號分量表示電流之所需分量(wanted component) ’雜訊分量則表示不要的分量(unwanted component)。在一 IDDQ測試方法之實施例之中,其係意 欲降低漏電流效應與増加IDDQ缺陷所造成的電流(缺陷 電流)之觀測’漏電流構成雜訊分量,而缺陷電流構成訊號 分量。一組非零訊號與雜訊分量可以被定義為假設到處為 零之一函數,其可以表示為f(k)標誌。類似地,量測電流 與雜訊電流可以分別表示為Im(k)與Ic(k)。 在一些實施例之中,一種IDDQ 方法提供以標定於先 進的製程兀件中之製造缺陷,例如電晶體上的短路與開 路’所導致的缺陷電流。在這些元件中發生激變的失效, 例如功率與接地短路缺陷,能夠從任意電流量測中馬上檢 測出來,但是其他缺陷電流更加微細且可能失去在此類元 件的電流變化中。 在一個例子中’漏(雜訊)電流圖示於第一圖與第二圖 中。第一圖顯示無缺陷的互補式金氧半導體反向器電路 102°第二圖顯示一缺陷的互補式金氧半導體反向器電路 202 ’其係藉由一錯誤檢測方法、裝置或系統來檢測。在第 一圖與第二圖中’若輪入電壓(第一圖中的1〇4與第二圖中 的204)係偏壓至邏輯‘丨,,則連接至接地之N—型場效電 晶體(106,206)係開啟且p_型場效電晶體(1〇8,2〇8)係關 閉,產生邏輯‘0’之輸出電壓(116, 216)。然而,若輸入 電壓(104, 204)係偏壓至邏輯‘〇,,則P-型場效電晶體 (108, 208)與N-型場效電晶體(1〇6, 206)係分別地開啟與關 8 201226943 閉,而於輸出電壓(116, 216)產生邏輯‘丨,。互補式金氧 半導體電路之-理想的電流特性於理論上係允許電=流= 期間輸出轉變,例如從邏輯‘丨,至邏輯‘〇,,每广 ^ 虽輸出達 至穩L沒有電流流動。然而,在真實的操作中,—小電漭 於穩態時流經一互補式金氧半導體電晶體。此小電流係為 “漏電流”,而漏電流之量端視電晶體開啟與關閉之電阻 而定。 由於電晶體關閉之電阻R„ 118遠大於電晶體開啟之 電阻R開敬114’漏電流I漏電流可能近似於利用歐姆定律所求 出的I漏電流=VDD/(R 關閉+R開啟)与VDD/(R關閉)〇 一待測元件 之總漏電流112可以從待測元件中之所有的漏電流路 徑的電流相加而得到。在一個大的設計中,例如包含非常 大1電晶體元件之系統整合晶片元件,存在潛在的許多漏 電流路徑。每一邏輯閘極例如可以視為一獨立的漏電流路 徑。基於此理由,一具有潛在的數百萬閘極的電路之總漏 電流可以非常地大。 在一些實施例中,一 IDDQ測試之實施可以標定一待 測兀件之關閉電晶體中的錯誤。一組輸入刺激,簡稱為測 試圖樣,可以用於開啟與關閉電路中的電晶體之不同的子 集。電阻R Μ閉將用以降低一穩態期間的電流流動。 缺陷能夠改變穩態時的電阻,且允許一個比預期還大非常 多的電流從電源VDD(11〇, 210)流至接地。 舉例而言’若一短路缺陷220存在於pFET 206中, 如第二圖所示,PFET2〇6係永久地開啟,且電阻係永久地 9 201226943 改變至R開啟。然而,其他缺陷,例如閘極保持開啟,能夠 導致電晶體被部分地開啟。部分開啟電晶體之電阻能夠比 R開啟還大而仍比R _小非常多。舉例而言,若藉由施加輸 入刺激(V輸人=T)而開啟NFET 208,一大的電流能夠於穩 悲中從VDD 210流至接地。類似地’此缺陷電流(I缺陷電 流)222可以估算為例如I缺陷電流=VDD/2R開啟。第二圖亦顯示 圖形化的電流。舉例而言,若V輸入230係為邏輯'1'值,而 V輸* 232因而為邏輯’0·值,則在一初始尖波之後,無缺陷 元件之穩態IDDQ電流將降至例如一穩態電流位準《236。 然而,對於一缺陷的元件,穩態電流將保持高的,例如圖 示中的電流位準234。 第三圖顯示先進元件之IDDQ測試方法之一實施例之 流程圖。在此圖示中,於步驟302中,一半導體元件係連 接至一測試裝置或系統,以成為一待測元件。在一些實施 例中,一電流測試應用於此待測元件,而其他測試可以與 此電流測試一起提供。於步驟304中,決定關於一雜訊濾 波函數以應用至電流量測,此處該決定可以於此測試裝置 或系統之設計中被完成。於步驟306中,一用於此待測元 件之電流測試的測試圖樣被產生,並且應用至此待測元 件。於步驟308中,由於此測試圖樣之結果,量測此待測 元件於穩態的電流。於步驟310中,選定濾波(器)而應用 於電流量測;而於步驟312中,此處其應用結果為電流量 測之摺積;且於步驟314中,將缺陷電流量測加總(加總); 於步驟316中,從漏電流量測而分離缺陷電流量測。於步 10 201226943 2 318中,比較缺陷電流與一門檻值。於步驟32〇中,確 定缺陷電流是否大於此門檻值;若是,則於步驟M2中, 測定待測元件為缺陷的與被拒絕的待測元件;若不是,則 於步驟324中,沒有測到待測元件為缺陷,且待測元件之 測試繼續與任一額外的測試計晝而用於該元件。 底下方程式定義一量測電流與一雜訊電流: I-n(A:)=Ic(A:)+a(A:)lsa, [1] I。(众)=Σ【丨灿咽(k,path) path [2] 在此圖示中,用於測試圖樣灸於穩態的量測電流表示 為^^其可能包括—缺陷電流以及電路中所有的漏電流 斤貝獻之-總漏電流㈣幻七⑻可以於應用第灸個測 4圖樣之後’藉由量測IDDQ電流而得到。由於缺陷而增 々的IDDQ電流可以定義為 ⑼此處a(k)eR表示由於缺 之電流貢獻g子。此缺陷電流健擬為—pFET(或臓τ) 、匕=電"IL以及畺測係以相同的飽和電流為單位。可 二藉由待測元件t所有的漏電流路徑之漏電流的加總而估 异、。I漏u(k,路徑)表示為對於一個給定的測試圖樣々,流經 :测7L件中的路徑之一的漏電流。甚至雜訊電流也可以理 TO上估算出來’雜訊電流可以考慮為隨機的,假定為一具 有μ=ι〇之高斯分佈。 、在-些實施例中,利用方程式i與2所提供的電流之 =義’而實施-方法以降低吻之效應以使得缺陷電流更 易觀察I &實施例中’提供一共同的雜訊遽波函數 201226943 以降低i以幻之效應,並放大缺陷電流以提供進一步觀察。 一方法之實施例藉由集成放大的缺陷電流而進一步提升觀 察。 第四圖顯示-電流之測定之—實施例之滤波函數之 應用。在此圖示中,一常數函數c(k)=I〇,標示41〇表示一 理想的1响,其對於所有的(具有大小1〇。若函數c(k)應 用至濾波函數f(k) 420之輸人,所求的遽波函數之輸出應 該為零。濾、波函數之回應可以藉由摺積伽來敘述,如第 四圖所不。難方程式提供決定共同雜喊波函數之準則 (cnteria)。其可以數學地顯示摺積方程式之任一解也滿足 Sf(kH)的特性。g為其移除共同雜訊與感興趣訊號(缺陷 電流),所有々的f(k)=〇之顯然解被排除。 在-些實施例中’ -權重總和可以選擇性地被利用而 非擅積。權重總和可以被視為沒有分割的一移動平均。在 一權重總和之例子中,總和訊窗大小可以藉由渡波函數之 非零部分而決定。缝函數之非零部分的大小可以視為權 重值’指定至電流量測總和。擅積也可以被視為一具有權 重函數f(n-k)於c(k)之權重總和。 第五A圖與第五B圖顯示用於一缺陷電流檢測方法、 裝置或系統之-實施例之雜訊濾波函數。如圖所示,其僅 顯示非零訊㈣分,而零的部分被蚊在麟。可以看出 據波函數510與520係圖示於第四圖中之指積方程式43〇 的可月匕的冑’因jt匕這些遽、波函數滿足渡波函數準則 (criteria) 〇 12 201226943 實際上,1<幻是非理想的,並隨著IDDQ電流量測而 改變。基於Ic(^)之統計的假定’當包含一摺積的電流量測 數目增加或當f(k)中的非零部分增加,雜訊電流效應可以 被降低° f(k)部分之增加數目可以運算以抵消摺積運算期 間更多的雜訊部分。 第六圖與第七圖顯示一缺陷電流之提取方法之一實 施例。為了簡化討論’單一 缺陷電流引入,且理想的 共同雜訊電流假定在別處。第六A圖與第六B圖顯示一缺 P曰電流之提取方法之一實施例中之一量測電流函數^(k) 61〇與濾波函數f(k) 620。在此圖示中,F〇表示在濾波函數 中非零部分的數目。濾波函數f(k) 620之F〇例如為3。在 此例子中,從原始的電流量測(表示為M〇)之數目,第六圖 中的量測電流訊號Im(k)可以建構如下:
Im(^)= [3] Ιη,(Ο), if k < 〇 > Im(Ar), if 0 < k < Mo Im(A:(modM0)), if M〇 <k 其中k(modM0)表示為“k以M〇為模”。 在此例子中,從原始的電流量測組,對於k小於零, UO)係分派至Im(k)。為了允許於原始量測之内完成摺積, i體昼測電流係於電流量測結束而重複。摺積可以無限定 地執行於任一 k或於一週期(意即k = Mo + Fo __ 2)之後停 止,如第六圖所示。 第七圖顯示一方法中之指積之一實施例以恢復或提 取缺陷電流。在-些實施例中,—提取的缺陷電流可以與 一測試極限或門檻值比較以決定待測元件是否被認定是有 13 201226943 缺陷的ϋ實施例中…方法包括執行U⑻與f⑻之 :摺積運异以觀察缺陷電流。在此例子中,摺積係於 。—WMo + Fq-2的範圍中來執行。 在一些實施例中,共同雜訊係藉由f(k)來消除,而缺 =電:Isat係被放大。―摺積被取—個絕對值以恢復一缺 電之大】在一些實施例中,係利用與濾波函數之摺 積以放大缺陷電流叫去共_訊電流。 然而,實際上,共同雜訊電流係非零的。在一些實施 例中,一濾、波函數可 __ 数』以用以指不一缺陷電流提取(extracti〇n) 土有放!·生條件。舉例而言,若左與右鄰近點之雜訊電流係 近中間的2倍,則更多的缺陷電流可以被觀察。若有效 '條件保持,則雜訊效應例如丨Ic(4)_2Ic(5)+ic⑹丨,可以遠 小於2*Isat。若有雜條件沒有騎,則f⑻可以包括一較 大數目的非零部分以維持雜訊效應被降低。 第八圖說明了在—系列應用多個過滤函數之-方法 之一實施例以降低雜訊電流。舉例而言,在系統中的濾波 函數f(k)與g(k) 810可以包括圖示五中的函數,其可以利 用一假定qgl與rgl —般而言,遽波函數f(k)與g(k) 可能是相同或不相同的函數,或可能是其他的濾波函數之 任一。在一些實施例中,中間電流函數可以從^幻與 f(k)之摺積而求得’如第七圖之71 〇的例子可以應用。如 第八圖所示,濾波函數g(j)可以應用以進一步放大此放大 電流I(n) 820。在此例子中,總數6 Isat電流呈現於I⑴中 以及12 Isat電流呈現於|(g*I)(n)丨中。因為與濾波函數g⑴ 201226943 =積可以進—步降低與f(k)比較而漏出之未遽波雜訊電 流,未濾波雜訊電流f(x)也可以進一步被降低。電流量測 的增加數量亦包含於l(g*I)(n)|的計算,此處I(j)=丨(f*Im)⑴丨。 在一些實施例中,缺陷電流可以進一步藉由加總放大 的電流而被放大,其大小係大於某一門檻值,標示為如, 此處δ為一實數。加總電流可以標示為ιΑ,且可以依Isat 單位來量測,亦即單位。此iA/isat量測多少的飽和電 流存在於1A中。在一些實施中,加總電流IA可以用於決 定待測元件是否被認定是有缺陷的或無缺陷的。舉例而 言,若δ等於L0,|(g*I)(n)丨訊號之加總電流,圖示於第八 圖中.Ια等於12*Isat。在一些實施例中,若Ia的測試極限 或門檻值小於l2*Isat’則待測元件可能被狀為是有缺陷 的。 在一些實施例中,求得IA之一方法係說明於方程式4 中。
Input: |(f*y)(n)| for all η [4] Ια = 〇;
for I if ^ = ^+1(/
Output: IA 在一些實施例中,IA之計算包含所有n的丨幻丨之 條件求和。大於門檻值5Isat之放大電流係加至Ia。否則, 電流被忽、略。# δ等於零,任何大小的缺陷電流將被加總 (加總)。在一例子中,呈現於第六圖令之Im(k)61〇中的單 15 201226943 一缺陷電流,係藉由摺積與加總而放大12倍。雜訊電流可 能被降低至|(In*g)(n)|,此處In(j)=|(Ic*f)(j)|。在一些實施例 中,未濾波雜訊電流包括於具有振幅低於或高於門檻量之 放大電流中而被去除,或者是剩餘的雜訊電流於加總期間 分別被平均掉。 第九圖顯示標誌於缺陷電流檢測之一實施例中的缺 陷與雜訊電流。若一雜訊電流可以降低,缺陷電流與雜訊 電流之間的差會隨著摺積處理所捕獲的缺陷之電流量測之 數目的增加而增加,加總結果圖示於第九圖之曲線圖910 中。 在一些實施例中,實施增加η而無需量測額外電流之 一方法。量測電流就測試時間而言可能是昂貴的運算,其 可能大大地增加總測試成本。在一些實施例中,η的增加 可以藉由底下一或多個方法達到:量測電流函數之置換, 以及多個濾波函數之使用。這些方法係基於此觀察,摺積 運算之結果係級次敏感的(order sensitive)。若原始的測量 電流函數之部分被重排序(reordered),在重排序量測電流 上的摺積運算可以產生一不同的結果。在一些實施例中, 因此函數Im(k)可以藉由串接原始的電流量測與重排序或 置換者而被擴充。若一缺陷電流在原始的電流量測中被捕 獲,則其可以在擴充量測電流函數Im(k)中更被放大。 舉例而言,若採取十個電流量測且三個不同的置換被 串接至原始的,則摺積|(Im*f)(n)|可以被運算於四十個電流 量測而非十個。在一些實施例中,若缺陷電流在原始的電 16 201226943 流量測組中被捕獲,置換之串接可以用以大大地增加Ia, 且有助於區分無缺陷部分(parts)與有缺陷部分,如第九圖 所示。 在一些實施例中,藉由摺積利用相同的濾波函數之重 排序電流量測而放大’類似地可以藉由摺積利用多個的滤 波函數之原始的電流量測而達到。因此’平行地運算的^ 個濾波函數可以用以模擬不同的置換之角色。 在一些實施例中,類似地一組不同的濾波函數可以從 原始的濾波函數之置換中得到。第十圖顯示對電流量測濾 波的應用之-方法之實施例。在-些實施例中,—組渡波 函數可以平行地摺積原始的量測電流函數,例如第十圖所 示之要素(element) 1 〇丨〇。與濾波函數以”加總方法如第八 圖所示,表示為。每一個加總電流1〇2〇可以增加以產 生總加總電流Α 1030。在一些實施例中,加總電流也可以 利用其他運算而非加總來結合。 在一些實施例中,利用多個濾波函數之一優點在於摺 積與加總二者可以同時並存於自動測試設備中來電流量 /貝J在一些實施例中,一但電流從自動測試設備中進行量 測1積與加總二者可以同時執行。在一些實施例中,例 如藉由不同的濾、波函數之放大缺陷電流可以於摺積之每一 步驟進行缺陷量測。再者,擅積結束時,u值可以買上得 到在一些實施例中,若電流Ia係遠大於預期,待測元件 可能被測定為有缺陷的。 在缺陷電流檢測之運算中,雜訊電流減少係相關於所 17 201226943 使用的遽波函數。然而,這些實施例並不限制於某一濾波 函數或方法以產生這些濾波函數。許多合格的濾波函數滿 足第四圖所示之準則(C r i t e r i a),且多個不同的方法以產 生濾波函數以滿足此準則。 在一些實施例中’濾波函數產生可以基於亂數產生與 一第-η級(order)vp遞迴式方程式。當放大缺陷電流時,從 亂數產生之一濾波函數,稱為一隨機濾波函數,可以用以 降低或消除雜訊電流。基於第—n級遞迴式方程式所產生之 濾波函數,經由更高階差分運算可以降低雜訊電流與放大 缺陷電流。對於-單-缺陷電流,包含於第六圖所示之^⑻ 錢’週期性的(recurrent)渡波函數可以用以放大缺陷電流 超過2k倍。 在-些實施例中,從二個不同方法所得到之遽波函數 可以於另-個之後應用其中—個,如第人圖所示,以放大 缺電飢舉例而5 ’隨機滤波函數可以應用於電流量測 以放大缺陷電流収、;肖_訊電流。職性的驗函數可 以應用以放大電流訊號,其係量測電流與隨機·函數之 摺積之結果。舉例而言:
Infiut: array H(N〇)(H(n)>〇f〇r〇Sn<N〇) [5] for 0 ^ η ^ N〇 -1, 18 201226943 A - rand(min, max, -0); for 0 ^ h S H(n) -1, f(2N〇n + h) = A; f(2N〇n + (h + H(n)) ) = -A;
Output: f(k), 0 ^ k ^ 2(IH(k)) -1 第十一 A圖與第十一 B圖顯示缺陷電流檢測之一實施 例中之隨機濾波函數產生。在一些實施例中,一隨機濾波 函數之產生接收大小NG之一維陣列H(N〇)之一輸入,並產 生函數f(k)。在濾波函數之此產生中,一陣列H(n)之每一 要素可以提供2H(n)數目的非零f(k)部分。在一些實施例 中,一放大因子,表示為A,可以提供以作為一輸入或利 用一亂數產生函數以内部地產生,表示為raW。亂數產生 函數r⑽max, -0)產生極小值“min”與極大值“max”之 間的一亂數,除了零值之外。 對於〇Sh$H(n)-l,放大因子可以指定至f(h),以及 指定至f(h+H(n))具有相反符號的放大因子。如第十一圖所 述之f(k)的例子,假定rand(A〇,A〇, -0),以及輸入 H(3)=[l,l,l]於第十一 A圖,濾波函數1110,以及H(2)=[l,2] 於第十一 B圖,濾波函數1120。可以顯示出產生的濾波函 數f(k)滿足濾波函數準則。所得到的濾波函數可以滿足摺 積期間缺陷電流,而降低埋藏於量測電流中的雜訊電流。 在一些實施例中,濾波函數之選擇可以提升IA中之放 大倍率以及缺陷電流之觀察。再者,包含H(N〇)中的奇數 與偶數二者,若放大是一致的(uniform),可以增加缺陷電 19 201226943 流之觀察。若相同大小的放大因子用於㈣中則 致^。放大因子之大小可以定義為放大因子a之絕對 值,表不為|A卜若偶數與奇數二者包 =以被:電察’不管是否個別量测的數目“數或偶:電 因此,这些電流可以經常被觀察與加總而放大。舉例而古,
當缺陷電流被捕獲於量測電流Im⑴與Μ,中,D 為奇數,例如若利用圖示於第十—A圖之㈣函數⑽,
則那些缺陷電流可以不被觀察。然而,若顯示於第十一 A 圖之滤波函數111()中的放大是不—致的(議㈣㈣)或者 若利用顯示於第十—B圖之缝函數⑽,相同的缺陷電 流可能不會被遮蔽(masked) 0 在一些實施例中,-方法可以產生具有一致與不一致 放大二者之·函數,其係藉由提供極小無大於函數 rand(min, max, -〇) 〇 、在一些實施例中,;慮波函數f(k)也可以利用—第續 遞方私式來產生。利用第卜級ψ遞迴式方程式所產生 之一f(k)係顯示於第十二圖、第十三圖與第十四圖中。在一 些實施例中,透過更高階的遞迴關係,第n-delta遞迴方程 式放大缺陷㈣,當從滿足的缝函數準則而降低雜訊電 流效應時。 第十二圖顯示-方法、裝置或系統之一實施例之一遞 迴方程式’其提供缺陷電流檢測。從給定的遞迴方程式, W⑻)係遞迴地表示為ψη-1(ε⑻)^,咖⑶。因為c⑻ c(n-l)-IG且因此e(n)_e(n l) = (),^⑻)可以滿足遽 20 201226943 波函數準則。因此,其可以顯示如下: nc(n)) = ^^^0(11))^^(0(0-1))=0 [6] 方程式表示Ψη〇(η))隱含從其展開之有限差分方程之 係數總和結果也為零。這意謂若ψ>⑻)可以被視為與c⑷ 訊號摺積之係數’則其係數被視為—毅函數。在一些實 施例中,一產生方法因而產生任意η之ψη(触之展開的 係數。若Ψη(〇(η))之展開被視為一摺積,則例如F〇 = 3之 濾波函數可以從r(c(n)),n = F〇] = 2,所得到, 述: Ψ2(ο(2)) =Ψ(ο(2))-Ψ〇(1) [?] =(c(2) - c(l)) - (C(l) -c(〇)) = c(〇)-2c(l) + c(2) =f(2-0)c(0) + f(2-l)c(l) + f(2_2)c(2), note that f(n-k). 從上述方程式7之計算,產生的濾波函數可以為一具 有係數1,-2, 1之有限差分方程。因此,對於k=2, 1〇,所 要的f⑻分別等於1,_2,卜第六B圖顯示產生的.渡波函 數。在此例子中,當缺陷電流藉由因子2而放大時,所有 共同的雜訊電流部分係消除。此放大係基於此事實,提出 的遞迴方程式可以提取有關於左與右邊鄰近訊號部分之缺 陷電流。若放大因子更大,放大的缺陷電流也將更大。在 此計算中,一限制在於雜訊電流需要同時地被降低。 第十三圖顯示-方法、裝置或系統之一實施例而利用 21 201226943 摺積所定義更咼階k之一濾波函數,提供缺陷電流檢測。 濾波函數fn可以從濾波函數與fj之摺積而得到,此處 n=i+j。對於n=3的例子,fn之決定係顯示於第十三圖中。 以1310)與f2(1320)之摺積產生f3(133〇),此處對於卜〇,12,3 的例子,f3分別等於1,3,-3,-卜然而,因為放大是不一致 的,缺陷電流之遮蔽(masking)可能不會發生。 圖示於第十三圖中的定義係運算上的,且其反應更高 階濾波函數可以如何真實地被計算。在—特別的例:中, 此處i=卜藉纟[與U之摺積,濾波函數^可以用以產 生第_ η階遽波函數。在此例子中,&結合摺積可以被視為 增1運异子’表示為⑻。再者,缝函數[可以被視為 -運算子函數。當運算子應用於任―遽波函數,運算子㈣ 量濾'波函數階數。因此’渡波函數fn可以藉由應用運算^ η次而得到。 第十四圖顯示缺陷電流檢測之—方法之—實施例之 係數的計算。從—運算子函數觀點,如第十四圖所示,第 _η階Ψ遞迴方程式(如圖示Deha遞迴方程式剛之係數 的計算14U)’等同於帕斯卡三角形⑽於卜巧广二項式 展開中所求得的係數。因此,帕斯卡三角形也可以如第十 :圖f供的摺積而產生’或藉由如第十三圖提供的具有運 之-運算子而產生。帕斯卡三角形是三角形中二 項式係數之-幾何安排4其通常從利賴合,其包含一 =藉Γ項式展開而產生。在—些實施例中,係數產生 之摺積方法,相更㈣率且從計算觀點提供—更直覺的 22 201226943 / 運算。 一 IDDQ測試程序之一實施例提出於方程式8中,一 個假設為決定的濾波函數f(k)包含F〇數目的非零部分。 1. IA= 〇; f(k)] = noise filter function; [8] 2. For n = 0 to M〇+F〇-l do { 2.1. if ( n < M〇 ) { Apply test pattern n;
Im(n) = measure current from ATE; if ( Im(n) > power short current limit ) {fail test;}} 2.2. if ( F〇 -l<n<M〇+F〇-l) { I(n) = |(Im*f)(n)|; if ( I(n) > convolution test limit ) {fail test;} else { if ( I(n) > 5Isat ) { IA = IA + I(n); } } } 3. if ( IA > aggregation test limit ) {fail test;} 在一些實施例中,IDDQ測試程序允許摺積及加總, 與於自動測試設備之電流量測同時進行。每一電流量測係 測試於功率短路激變的缺陷。在一些實施例中,由功率短 路所造成的缺陷電流可以非常地大與立即顯著。若待測元 件係免於激變的功率缺陷,則於測試器中之每一量測電流. 可以用以建構量測電流函數Im(n)。 在一些實施例中’若第一電流量測Im(0)於測試器是可 得的,對於所有的η < 0或-F〇< η < 0,Im(n)可以藉由指定 ImCn) = Im(0)而建構。在一些實施例中,IDDQ測試程序假 23 201226943 =電流I測之數目M〇 ’且M〇 > F0。若第-(F〇-2)電流量測 疋可得的’從第_〇到第·(ρ〇_2)之電流量測(標示為Im[〇:F〇_2]) 或其置換可以複製至Im[M0:M0+F0-2]。在另一選擇中,若 需要’對於所有的n< M〇+F〇-2,Im(M〇+F〇-2)可以指定為 Un)=當第-(F(rl)電流量測係可得的,摺積與加總可以開 始運算如第七圖所示。然而,在一些實施例中,早在當 第零電机量測(Im(0))係可得的,並假定對於η < 0而言Im(n) =W〇) ’摺積與加總可以開始。在一些實施例中,每一級 (stage)摺積結果或放大電&比對此摺積測試極限以決定是 否待測το件係有缺陷的。當最終電流‘(Μ。」)係量測於測 試器,電流訊號Im⑻之建構彳以完成。在一些實施例中, 一 ^試也W藉由實施摺積與加_餘的UMA+FM] 而疋成右所有的指積完成,則U比較測試極限以檢測缺 陷。 第十五圖顯不用於缺陷電流之檢測之—實施例之一 濾波函數。在一些實施例中,在附加電流量測 I:[M0:M0+F0-2]上的摺積與加總可以預先實施,以使得當 取後的電流1測Im(M(rl)是可得的,摺積與加總二者可以 完成。因為遽波函數是已知的,例如第十五圖所示的例子, 當所需的電流量測是可媒沾γ Γ 付的,Ιτη[Μ〇:Μ〇+Ρ〇·2]部分的摺積 與加總可以預先實施與完成。在第十五圖中,η=5的例子, f(0)與Im(5)(其係Im(〇))可以箱| 士口赤 以預先相乘,等至Im(4) χ f
Im(3) X f(2)完成指積與加總。依照此方法,一但量产' 可以從測試器中得到,所兩从子4 t T J所而的乘法與加法可以實施。類似 24 201226943 地,對於n=6,當Ιιη(〇)以及Im⑴是可得的,且當最終電流 Im(M〇-l)量測後摺積可以完成,可以計算二個乘積㈣X f( 1)以及Im(6) X f(〇)的總和。 在-實施例中,励Q程序可以擴充以容納多個遽波 函數,例如第八圖與第十-圖所示。應用於第八圖中的滤 波函數序列’當I(n)可以得到’相同的IDDq測試程序可 以遞迴地應用至I(n),就好像Im⑻直到所有的遽波函數都 被應用。舉例而言,在第八圖中,IDDQ程序可以應用至 f(k)以及以得到I(n),其可以被視為 Im[〇:M〇’-l]。然後,IDDQ程序可以再被應用至工⑻以及 g(j),以得到一個測試結果。 在一些實施例如第十一圖所示,類似地處理滤波 函數平行運算,方程式8之步驟2.2可以複製於多個滤波 函數。在一些實施例中,進行至方程式6之步驟3之前, 每一加總電流可以加起來。在另一例子中,在電流加起來 以產生總聚集電流IA之前,步驟3可以複製以分別地檢測 每一個別的加總電流ΙΑ χ之測試極限。 第十六圖顯示利用IDDQ量測以檢測有缺陷的部分之 4置或糸統之一實施例。在此圖示中,一測試裝置或系 統1600耦接一待測裝置165〇。待測裝置165〇可以包括利 用先進製程產生之一半導體元件,例如〇 13微米或更小的 元件’而這些實施例並不限定於任一特定元件之測試。在 一些實施例中,此測試裝置或系統16〇〇包括一邏輯以產生 測試圖樣1610 ’以提供待測裝置165〇之測試。產生的測 25 201226943 試圖樣可以包括應用靜態電狀圖樣H狀經待測裝 置1650中電晶體树之各路徑中的電流。在一些實施例 中’測試裝置或系'统16〇〇更包括一輸入介自162〇以提供 產生的測試圖樣至待測裝置1650。 在一一貫施例中,測試裝 … .........、·〜上又巴秸一模 組或單it 163(UX提供待測裝置165G之電流的量測。在一 些實施例中’電流量測係利用一邏輯以提供電流缺 164〇。在-㈣施财,當放大檢測缺陷電流,包 此:?且操作以從量測值去除共同漏電流,在- 定待測元件_是否是有缺陷的。^之檢測以決 為說明本發明上述敘述提出了若 =解本發明。然而,應得以領會者二二以利於 呑知識之㈣者而言,本發明可在不需要 料具通 細節之下實施。於其他實例中,已知的結構^某些特定 塊^的形式顯示。圖中所示之元件之間可能有:置係以方 此處所述或所顯示之元件可能具有額外=中間結構。 加以顯不或敘述。 J入或輪出並未 本發明之不同的實施例可包含不同 方法可藉由硬體元件 …本發明之 令中,其可用以使一㈣施於電腦可讀指 ^之_電路實施本方法。 程有 軟體的結合加以實施。 方法可藉由硬體與 縣之本_可提供為電腦程式產品 上述電腦裎式 26 201226943 產口口可包δ電腦可讀儲存媒體(c〇mpute卜readable medium),其具有電腦程式指令儲存於其上,其可用以編 程-電腦(或其他電子裝置)以實施根據本發明之方法。電 腦可讀儲存媒體可包含但不限於軟碟、光碟、唯讀光碟 (CD-ROMs)及磁性光碟(magnet〇〇pticai 士咖)、唯讀記憶 體(R〇M)、隨機存取記«、可抹除可編程唯讀記憶體 (EPROMs)可電!·生式抹除可編程唯讀記憶體⑺EpR〇Ms)、 磁性或光學性·^記㈣或其㈣型之適於儲存電 =_電:可讀媒體。此外’本發明亦可下載為電 ^ ’其中程式可從遠端電腦傳送至進行要求之電 本發明之方法中的若干者細其最 敘述,但在不脫離本發明 、^工口1 s^ 基礎範圍下仍可加入若干方法 ”任-者或從其任—者刪除若干方法,且可增加若干資 ==述訊息之任—者中或從其刪減若干資訊。此領 知識之技藝者應得以領會,可對本發明進 改變。此處所提供之特定實施例並非 本發明,而係用以說明本發明。 制 ^敘述了「A」轉耦合至「B」科或與其 合。當說明書敎述了 A元件:=c元件非直接耦 成」B元件、特徵、結構牛方特=、方法或特性「造 因’但亦可能有至少-其他元件 特徵、、,,。構、方法或特性協助造成「B」。若說明書指出一 27 201226943 元件、特徵、結構、方法或特性「得」、「可能」或「可 被包含,則該特定元件、特徵、結構、方法或特性並不要 定要被包含。若說明書指「一」元件,則其並不意指 僅有一個所述元件。 一實施例係為本發明之—實例或範例。敘述於說明查 中之「-實施例」、「一些實施例」或「其他實施例」係: 二警吉於此實施例中之-特殊特徵、結構或特性被包 :最少:些實施例中,但並非對所有實施例而言皆為: 須徒及廷一些實施例。值得注音 硌昍夕蛀——— 值仟庄思的疋,於前文敘述關於本 發月之特疋貫施例中,不同特徵有時可集合於一單 例、圖式或敘述中係用以簡化說明並助於 理解H此揭露方法不應被用以反= =之發明因而將所述範例中之特徵加人每-請求 項中。反之,於下述之申靖專刹 會少於上^p _反映本發明之觀點 !=述所揭露之單一實施例中的所有特徵。因此,申 圍係涵蓋所述之實施例,轉-請求項本身皆可 視為本發明之一獨立實施例。 了 【圖式簡單說明】 上述元件,以及本發明其他特 施方式之内容及其圖式後,將更為明哼優點’错由閱讀貫 之示㈣缺㈣互料輕半導敍向器電路 第二圖顯示藉由一錯誤檢測方法、裝置或系統來檢测 28 201226943 之一缺陷的互補式金氧半導體反向器電路之示意圖。 、。第三圖顯示先進元件之hddq測試方法之一實施例之 流程圖。 第四圖顯示一電流之測定之一實施例之濾波函數之 應用之不意圖。 第五A圖與第五B圖顯示用於一缺陷電流檢測方法、 裝置或系統之一實施例之雜訊濾波函數之示意圖。 第六A圖與第六b圖顯示一缺陷電流之提取方法之一 實施例中之一量測電流函數與濾波函數之示意圖。 第七圖顯示一方法中之摺積之一實施例以恢復或提 取缺陷電流之示意圖。 第八圖顯示在一系列應用多個過濾函數之一方法之 一實施例以降低雜訊電流之示意圖。 第九圖顯示標誌於缺陷電流檢測之一實施例中的缺 陷與雜訊電流之示意圖。 第十圖顯示對電流量測濾波的應用之一方法之實施 例之示意圖。 第十一 A圖與第十一 B圖顯示缺陷電流檢測之一實施 例中之隨機濾波函數產生之示意圖。 第十二圖顯示提供缺陷電流檢測之一方法、裝置或系 統之一實施例之一遞迴方程式之示意圖。 第十三圖顯示提供缺陷電流檢測之一方法、裝置或系 統之一實施例而利用摺積所定義更高階k之一濾波函數之 示意圖。 29 201226943 第十四圖顯示缺陷電流檢測之一方法之一實施例之 係數的計算之示意圖。 第十五圖顯示用於缺陷電流之檢測之一實施例之一 濾、波函數之示意圖。 以檢測有㈣的部分之 第十六圖顯示利用IDDQ量測 一裝置或系統之一實施例之示意圖 【主要元件符號說明】 無缺陷的互補式金氧半導體反向器電路 輸入電壓104、204 N-型場效電晶體1〇6、206 P-型場效電晶體108、208 電源 VDD 11〇、210 總漏電流I漏電流112 開啟電阻114 輸出電壓116、216 關閉電阻118 缺陷的互補式金氧半導體反向器電路 短路缺陷220 缺陷電流(I缺陷電流)222 V輪人230 V輸出232 電流位準234 穩態電流位準236 置放待測半導體元件302 201226943 測定雜訊濾波以應用於電流量測3 0 4 產生與應用測試圖樣至待測元件306 量測穩態的電流IDD 308 應用濾波至電流量測310 量測之摺積312 聚集缺陷電流314 從漏電流分離之缺陷電流316 比較缺陷電流與一門檻值318 電流大於門檻值否320 測定待測元件為缺陷的--被拒絕待測元件322 沒有測到缺陷--繼續待測元件之測試324 理想的Ic(^) 410 濾波函數f(k) 420 摺積 430、710、1010、1330 濾波函數 510、520、620、810、1110、1120、1310、1320 量測電流函數Im(k) 610 放大電流I(n) 820 曲線圖 910 加總電流1020 總加總電流h 1030 第-η階Ψ遞迴方程式之係數的計算1410 Delta遞迴方程式 1420 帕斯卡三角形 1430 測試裝置或系統1600 31 201226943 邏輯以產生測試圖樣 1610 輸入介面 1620 模組或單元以電流的量測1630 邏輯以提供電流缺陷檢測1640 待測裝置1650 32

Claims (1)

  1. 201226943 七、申請專利範圍: 1. 一種方法,包括: 應用複數個輸入之一測試圖樣至一元件,該元件包括一 或多個互補式金氧半導體電晶體; 取得一複數個電流量測用於該元件,該複數個電流量測 之每一個係為應用該測試圖樣之一輸入至該元件之後 的一電流之一量測; 應用一濾波函數至該複數個電流量測,應用該濾波函數 包括從該電流量測而分離缺陷電流值;以及 基於該缺陷電流值與一門檻值之一比較,測定是否有一 缺陷在於該元件中。 2. 如請求項1所述之方法,其中該每一電流量測包括一訊 號部分與一雜訊部分,該訊號部分為該缺陷電流,而該 雜訊部分包括該一或多個互補式金氧半導體電晶體之 漏電流。 3. 如請求項2所述之方法,其中應用該濾波函數包括: 放大該電流量測中的該缺陷電流,並降低該量測中的漏 電流值;以及加總放大缺陷電流。 4. 如請求項3所述之方法,其中放大該缺陷電流包括執行 該複數個電流量測之一摺積。 33 201226943 5.==::==該缺陷電_行 加^員3所述之方法,其中加總該放大缺陷電流包括 加^某一門檻值以上之放大電流值。 7.=請,!所述之方法,其中應用㈣波函數包括應用 一複數個濾波函數。 8.如請求項1所述之方法,其中應用波函數至用於該 疋件之複數個電流量測包括該電流量測之置換 置換電流結果。 9·如叫求項8所述之方法,其中應用該濾波函數包括串接 該電流量测與該置換電流結果。 1〇.如請求項1所述之方法,更包括產生該濾波函數。 11.如吨求項1〇所述之方法,更包括基於亂數產生而產生 該濾波函數。 12.如請求項1〇所述之方法,其中產生該濾波函數包括利 用一 η階遞迴方程式。 34 201226943 13. —種測試裝置,包括: 一介面,用於一待測元件,連接以應用一組輸入至一元 件’該元件包括一或多個互補式金氧半導體元件; 一第一邏輯,以應用複數個輸入之一測試圖樣至該待測 元件; 一電流量測單元,以量測該元件之一電流用於該組輸入 之每一輸入,並產生一複數個電流量測; 一第一邏輯’以從該電流量測分離缺陷電流’包括一雜 訊濾波函數之應用至該電流量測;以及 一第三邏輯’基於至少部分該缺陷電流以決定該待測元 件中之一缺陷的存在。 14. 如請求項13所述之測試裝置’其中該第二邏輯以分離 該缺陷電流包括一邏輯以放大缺陷電流值並降低雜訊 電流值。 如請求項14所述之測試裝置,其中該缺陷電流值之放 大包括該電流量測之一權重總合。 16. 如請求項14所述之測試裝置,其中該第二邏輯以分離 該缺陷電流包括一邏輯以褶積運算該電流量測與該雜 訊濾波函數以分離缺陷電流,並加總該缺陷電流以用於 該待測元件。 17. 如請求項16所述之測試裝置,其中該缺陷電流之該加 35 201226943 總包括某一鬥檻值之上的放大缺陷電流值之加總。 18. 如請求項13所述之測試裝置’其中該雜訊濾波函數之 應用包括應用一複數個濾波函數。 19. 如請求項13所述之賴裝置,其中該雜訊舰函數之 應用包括該電流量測之置換以產生置換電流結果。 20. 如請求項19所述之測試裝置,其中該雜訊濾波函數之 應用包括串接該電流量測與該置換電流結果。 21. —種非暫時電腦可讀儲存媒體,儲存有資料表示的指令 序列於其上,當藉由一處理器執行時,該處理器所執^ 的運算包括: 應用複數個輸入之一測試圖樣至一元件,該元件包括一 或多個互補式金氧半導體電晶體; 取知-複數個電流量測用於該元件,該複數個電流量測 之每一個係為應用該測試圖樣之一輸入至該元件之後 的一電流之一量測; 應用-遽波函數至該複數個電流量測,應用該遽波函數 包括從該電流量測而分離缺陷電流值;以及 基於該缺陷電流值與—Η檻值之-比較,測定是否有一 缺陷在於該元件中。 36 201226943 22·如睛求項21所述之非暫時電腦可讀儲存媒體,其中每 、電〃IL量測匕括—汛號部分與一雜訊部分,該訊號部分 為該缺陷電流’而物訊部分包括該—或多個互補式金 氧半導體電晶體之漏電流。 m青求項22所述之非暫時電腦可讀儲存媒體,其中應 用§玄遽波函數包括: 放大β電流量測巾的該缺陷電流,並降低該量測中的漏 電流值;以及加總放大缺陷電流。 24·如4求項23所述之非暫時電腦可讀儲存媒體,其中放 大該缺陷電流包括執行該複數個電流量測之一摺積。 25·如μ求項23戶斤述之非暫時電腦可讀儲存媒體,其中放 大邊缺陷電流包括執行該複數個電流量測之一權重總 合〇 26.=明求項23所述之非暫時電腦可讀儲存媒體,其中加 ^ °亥放大缺陷電流包括加總某一門檻值以上之放大電 流值。 27.如明求項21所述之非暫時電腦可讀儲存媒體,其中應 用n皮函數包括應用-複數個滤波函數。 37 201226943 28. 如請求項21所述之非暫時電腦可讀儲存媒體,其中應 用該濾波函數至用於該元件之複數個電流量測包括該 電流量測之置換以產生置換電流結果。 29. 如請求項28所述之非暫時電腦可讀儲存媒體,其中應 用該濾波函數包括串接該電流量測與該置換電流結果。 30. 如請求項21所述之非暫時電腦可讀儲存媒體,更包括 基於亂數產生而產生該濾波函數。 38
TW100144724A 2010-12-17 2011-12-05 IDDQ testing of CMOS device TW201226943A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201061424572P 2010-12-17 2010-12-17
US13/298,001 US20120158346A1 (en) 2010-12-17 2011-11-16 Iddq testing of cmos devices

Publications (1)

Publication Number Publication Date
TW201226943A true TW201226943A (en) 2012-07-01

Family

ID=46235504

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100144724A TW201226943A (en) 2010-12-17 2011-12-05 IDDQ testing of CMOS device

Country Status (7)

Country Link
US (1) US20120158346A1 (zh)
EP (1) EP2652515A4 (zh)
JP (1) JP2014502721A (zh)
KR (1) KR20140018217A (zh)
CN (1) CN103261902B (zh)
TW (1) TW201226943A (zh)
WO (1) WO2012082360A2 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336343B2 (en) * 2014-02-28 2016-05-10 International Business Machines Corporation Calculating circuit-level leakage using three dimensional technology computer aided design and a reduced number of transistors
CN103954901A (zh) * 2014-04-12 2014-07-30 徐云鹏 一种手持设备的coms集成电路故障检测设备
US10120000B2 (en) * 2015-07-15 2018-11-06 Oracle International Corporation On-chip current sensing employing power distribution network voltage de-convolution
KR102504912B1 (ko) * 2018-04-30 2023-02-28 에스케이하이닉스 주식회사 반도체 장치의 리키지 분포 예측 시스템 및 그 방법
CN108776296A (zh) * 2018-06-26 2018-11-09 北京中电华大电子设计有限责任公司 一种用电流差值来判断iddq测试的方法
CN113625146B (zh) * 2021-08-16 2022-09-30 长春理工大学 一种半导体器件1/f噪声SαS模型参数估计方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113575A (ja) * 1995-10-16 1997-05-02 Hitachi Ltd Iddq診断方式
JP2783243B2 (ja) * 1996-02-06 1998-08-06 日本電気株式会社 Cmos集積回路の故障検出方法及び装置
US5742177A (en) * 1996-09-27 1998-04-21 Intel Corporation Method for testing a semiconductor device by measuring quiescent currents (IDDQ) at two different temperatures
JP3092590B2 (ja) * 1997-09-03 2000-09-25 日本電気株式会社 集積回路の故障検出装置及びその検出方法並びにその検出制御プログラムを記録した記録媒体
US20010055282A1 (en) * 1997-12-15 2001-12-27 Douglas Knisely Reducing peak to average ratio of transmit signal by intentional phase rotating among composed signals
US6239609B1 (en) * 1998-02-11 2001-05-29 Lsi Logic Corporation Reduced voltage quiescent current test methodology for integrated circuits
US6239605B1 (en) * 1998-09-29 2001-05-29 Intel Corporation Method to perform IDDQ testing in the presence of high background leakage current
US6389404B1 (en) * 1998-12-30 2002-05-14 Irvine Sensors Corporation Neural processing module with input architectures that make maximal use of a weighted synapse array
JP4507379B2 (ja) * 2000-10-02 2010-07-21 ソニー株式会社 Cmos集積回路の良品判定方法
CN1242273C (zh) * 2001-05-30 2006-02-15 株式会社萌利克 半导体电路的检测方法和检测装置
AU2003217688A1 (en) * 2002-02-22 2003-09-09 Rutgers, The State University Of New Jersey Method and system for graphical evaluation of iddq measurements
US20050270054A1 (en) * 2002-09-16 2005-12-08 Koninklijke Philips Electronices N.V. Method and apparatus for iddq measuring
US6897665B2 (en) * 2003-09-06 2005-05-24 Taiwan Semiconductor Manufacturing Co., Ltd In-situ electron beam induced current detection
KR100583960B1 (ko) * 2004-01-20 2006-05-26 삼성전자주식회사 반도체 소자의 테스트 패턴 및 이를 이용한 테스트 방법.
JP4824319B2 (ja) * 2005-01-21 2011-11-30 ルネサスエレクトロニクス株式会社 故障検出装置及び方法、並びに信号抽出回路
US8159255B2 (en) * 2008-02-15 2012-04-17 Qualcomm, Incorporated Methodologies and tool set for IDDQ verification, debugging and failure diagnosis
US20100079163A1 (en) * 2008-09-26 2010-04-01 Advantest Corporation Measurement equipment, test system, and measurement method
US8185336B2 (en) * 2008-10-30 2012-05-22 Advantest Corporation Test apparatus, test method, program, and recording medium reducing the influence of variations

Also Published As

Publication number Publication date
WO2012082360A3 (en) 2012-09-27
EP2652515A4 (en) 2016-10-19
WO2012082360A2 (en) 2012-06-21
KR20140018217A (ko) 2014-02-12
JP2014502721A (ja) 2014-02-03
US20120158346A1 (en) 2012-06-21
EP2652515A2 (en) 2013-10-23
CN103261902B (zh) 2015-11-25
CN103261902A (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
TW201226943A (en) IDDQ testing of CMOS device
US9852245B2 (en) Dynamic fault model generation for diagnostics simulation and pattern generation
TW201643450A (zh) 電路測試之方法、裝置及電腦程式產品
Abdallah et al. RF front-end test using built-in sensors
Coyette et al. Optimization of analog fault coverage by exploiting defect-specific masking
Hong A static linear behavior analog fault model for switched-capacitor circuits
Ahmed et al. A novel faster-than-at-speed transition-delay test method considering IR-drop effects
Yang et al. Silicon evaluation of cell-aware ATPG tests and small delay tests
Wannaboon et al. Phase difference analysis technique for parametric faults BIST in CMOS analog circuits
Qian et al. Detection of gate-oxide defects with timing tests at reduced power supply
JP2007120991A (ja) テストパターンの検出率算出方法、コンピュータプログラム及びテストパターンの検出率算出装置
Zhong et al. Analysis of resistive bridge defect delay behavior in the presence of process variation
Ferré et al. IDDQ testing: state of the art and future trends
Petrashin et al. Influence of passive oscillator component variation on OBT sensitivity in OTAs
Jun et al. A BIST scheme for operational amplifier by checking the stable output of transient response
Acharya et al. Targeting zero dppm through adoption of advanced fault models and unique silicon fall-out analysis
Zjajo et al. Analog automatic test pattern generation for quasi-static structural test
Turakhia et al. Changing test and data modeling requirements for screening latent defects as statistical outliers
Hsu et al. Testable design of multiple-stage OTA-C filters
Maidon et al. Using IDD to analyze analog faults and development of a sensor
Mohammadat et al. Detectability analysis for resistive open faults with dynamic supply voltage scaling awareness
Renovell et al. Analyzing the memory effect of resistive open in CMOS random logic
Bishop et al. Fault simulation and testing of an OTA biquadratic filter
Garapati et al. Fault vulnerability ranking of transistors in analog integrated circuits using ac analysis
Pomeranz et al. Forward-Looking Reverse Order Fault Simulation for $ n $-Detection Test Sets