TW201225222A - Carrier substrate for an optoelectronic component, method for its production and optoelectronic component - Google Patents

Carrier substrate for an optoelectronic component, method for its production and optoelectronic component Download PDF

Info

Publication number
TW201225222A
TW201225222A TW100133120A TW100133120A TW201225222A TW 201225222 A TW201225222 A TW 201225222A TW 100133120 A TW100133120 A TW 100133120A TW 100133120 A TW100133120 A TW 100133120A TW 201225222 A TW201225222 A TW 201225222A
Authority
TW
Taiwan
Prior art keywords
carrier substrate
substrate
layer
region
connection
Prior art date
Application number
TW100133120A
Other languages
English (en)
Inventor
Johann Ramchen
Stefan Gruber
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Publication of TW201225222A publication Critical patent/TW201225222A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Photovoltaic Devices (AREA)

Description

201225222 六、發明說明： 【發明所屬之技術領域】 本發明涉及一種用於光電組件之載體基板，其製造 方法以及具有該載體基板之光電組件。 【先前技術】 本專利申請案主張德國專利申請案10 2〇1〇 〇45 783.3之優先權’.其已揭示的整個内容在此一併作為來 考。 ’ 【發明内容】 本發明的目的是提供一種用於光電組件之載體基 板，其特徵特別是一種良好的導熱性、高的抗斷裂性以 及可成本有利地製成。又，本發明亦提供該載.體基板之 有利的製造方法，以及一種具有此載體基板之光電組件。 上述目的藉由申請專利範圍獨立項所述之_種用於 光電組件之載體基板，其製造方法以及一種光電組件來 達成。本發明有利的佈置和其它形式描述在申請專利範 圍各附屬項中。 已 > 一怖置 ^、執媸基板έ 括一由鋁構成的基體。即，該基體基本上是由鋁構成， 這不排除：該鋁可含有少量的雜質， β^ 貝具不會大大地改雙 金屬铭之特性（特別是導電性和導熱性）。 該基體之至少一部份區域設有電性絕緣之氧化金 層。在此電性絕緣之氧化紹層之一部 力 加一導電層。 飞上有利地加 該載體基板具有第-和第二主面。例如，第一主面 -4- 201225222 可以是載體基板之上側，其 第二主面例如是該載體基板 體基板安裝在電路板上。 該載體基板具有至少一 主面延伸至第二主面。 •該導電層有利地形成至 而延伸，其中該導電層在至 氧化紹層而與基體形成電性 設有電性絕緣之氧化鋁層。 由於該載體基板之基體 體基板之特徵特別是一種良 氧化紹層可以較簡易的方 生，特別是藉由一種陽極化 在與藉由PVD-或CVD-方法 可使製造時的費用下降。 經由基體而延伸之缺口 基板之第一主面延伸至相對 來安裝光電組件’該載體基 電路板上。該載體基板特別 其可用於一種可表面安裝之 s亥導電層在缺口中藉由 基體形成電性絕緣，該缺口 之氧化鋁層。由於該導電層 *生絕緣，則特別是可在該載 -、是由該導電層之互相隔開 作為光電組件用之安裝面。 之下側，其例如用來將該載 缺口’其由載體基板之第一 少—接觸孔，其經由該缺口 夕—缺D中藉由電性絕緣之 絕緣。特別是該缺口之内面 基本上是由鋁構成，則該载 好的導熱性。該電性絕緣之 式藉由銘-基體之氧化而產 過程而產生。於是，特別是 來達成之層沈積過程比較下 可有利地使該導電層由載體 的第二主面，該第一主面用 板可在第二主面上安裝在一 疋可用於表面安裝中，即， 組件（SMD)中。 電性絕緣之氧化鋁層而與該 之内面特別是具有電性絕緣 在該缺口中與該基體形成電 體基板中形成二個接觸孔， 的部份區域所形成。 201225222 或是’該載體基板亦可只具有一個接觸孔，其中由 紹構成之可導電的基體在該載體基板之第一和第二主面 之間形成另一可導電的連接。 在一較佳的佈置中，該載體基板具有一種介於50微 米（含）和4〇〇微米之之間的厚度。載體基板可有利地具 有此種小的厚度，此乃因斷裂敏感性由於由鋁構成之基 體而小於例如由陶瓷或半導體材料所構成的載體基板中 者。 在該載體基板之一種佈置中，整個基體都設有氧化 鋁層。.在此種情況下’載體基板之整個第一和第二主面， 側緣以及缺口之内面都設有氧化鋁層。在此種情況下， s又有氡化鋁層之基體形成一種向外的電性絕緣體，其可 設有一導電層之不同的部份區域以形成多個連接區。 在另佈置中，基體之表面之一部份區域未由氡 鋁層所覆蓋’肖別是第一主面和第二主面上之基體之表 面未由氧化鋁層所覆蓋。在此種情況下，該基體在該 體基板之第—和第：主面之間形成—種可導電的連接， 使該基體例如可將安裝在該載體基板之卜主面 電半導體曰曰片來與該載體基板之第二主面上的背面接 區形成可導電的連接。 在用於光電組件之载體基板之製造方法之一種 中，首先製備由鋁構成之基體。 工 然後，在該基體中產生至少一缺口。在下一步驟 在該基體之至少—部份區域(其包括該缺口 生電性絕緣之氧化鋁層。 ）上^ 201225222 在下一步j 一種導電層，； 載體基板 以此種方式， 板中產生一個 氧化銘層 式’則該基體 傳統之塗層方 置（例如，特另, 化鋁層。 在本方法 陽極化過程之 況下’氧化鋁 域上。在電性 的區域中的基 在基體之 可未具備該氧 一和第二主面 接。 該導電層 述方式來達成 胚（seed)層，轉 銅層或欽/銅-, 二主面之各別 該些區域上以 隊中，至少在氧化鋁層之部份區域上施加 或導電層經由至少一缺口而延伸。 中的缺口較佳是藉由雷射束鑽孔而產生。 則能較快速地以較高的準確性在該載體基 或多個缺口。 較佳是藉由陽極化過程而產生。以此種方 能較簡易地設有一種電性絕緣層，相較於 法’藉由陽極化過程亦可使不易接近的位 J是缺口之内面）可靠地設有電性絕緣之氧 之一種佈置方式令，基體之部份區域在該 前以電性絕緣的遮罩層來遮蔽。在此種情 層可有利地只形成在基體之未被遮蔽的區 絕緣的遮罩層被去除之後，先前已被遮蔽 體已不具備電性絕緣之氧化鋁層。 第一和第一主面上特別是二個相對的區域 化鋁層，以便以此方式而在載體基板之第 之間產生電性連接及/或導熱性良好的連 較佳是以電鍍方式來製成。這例如能以下 ’即’首先’在該氧化鋁層之整面上施加 l例如藉由濺鍍來達成。該胚層例如可以是 1序列。然後，該載體基板之第一及/或第 區域可設有電性絕緣之遮罩層，以防止在 電鍍方式生長該導電層，以便產生該導電 201225222 層之互相分離的多 電層，例如，銅層 各缺口完全以該導 中，電性絕緣之遮 此處所述的光 置在邊載體基板上 光電半導體晶 電半導體晶片。光， 雷射二極體晶片。 由於光電組件 體，則在操作時所 排出。 在光電組件之 基板之面向半導體 接區’其中半導體 區形成電性連接， 第二連接區形成電 又’該導電層 成第一和第二背面 少一經由缺口而延 接。 在一有利的佈 載體基板中之另一 觸區相連接。在此 基板之第一主面上 置中’第二電性連 缺口而延伸的接觸 種佈置中，二個電 分別藉由一接觸孔 個區试。& , _ 然後，以電鍍方式生長該導 直至達到所期望的層厚度為止及/或 電層之材料來填充為止。在下一步驟 ^層和肢層又由該載體基板去除。 电’’且件包括先前所述之載體基板和配 的光電半導體晶片。 “ ^疋發出輕射-或接收幸昌射之光 1半導體晶片特別是可為LED-晶片或 斤匕3的載體基板具有由鋁構成之基 產生的熱可良好地由光電半導體晶片 :種有利的佈置中，導電層在該載體 =片之第一主面上形成第一和第二連 晶片之第一電性接觸區是與第—連接 半導體日日片之第三電性接觸區是與 性連接。 〃 有利地在該載體基板之第二主面上形 接觸區，其中篦—± 弟電性連接區藉由至 伸之接觸孔來與第1面接觸區相連 接區藉由另一經由 孔來與第二背面接 性連接區在該載體 而與該載體基板之 201225222 第二主面上相關的背面接觸區相連接。因此 件可有利地安裝在該載體基板(例如，電路板)：：、敏 面上’使該光電组件特別是成為可表面安裝的組件：主 在光電組件之另—種佈置中’第二電性 二背面接觸區都直接鄰接於該基體，使此二種區；：第 可導電之基體而在電性上互相連接。因此，此種佈置中由 第-電性連接區藉由-接觸孔而與第一背面接觸’ 接’第一電性連接區則藉由可導電之基體而盥第 接觸區相連接。就像在具有二個接觸孔之佈置中=面 s亥光電組件在此種佈置中亦可.-徊择品&☆ ， 表面安裝。 …在-個旁面接觸區上進行 :-較佳的佈置令，半導體晶片之第一接 -接合線而與第一連接區相連接。第一接觸：由 配置在半導體晶片之遠離該载體基板之表面上疋可 觸區配置在半導體晶片之面向該載體基板之基面， 由該基面使半導體晶片可安裝在第二連接區上。，藉 本發明以下將依據與圖丨至 1 1 述。 。Q之實施例來詳 【實施方式】 各圖式和實施例中相同-或作用相同的 設有相同的參考符號。所示的各元件和各-別 例未必依比例繪出。 b的比 圖1所示的光電組件10具有光電半導 其安裝在一載體基板丨上。 13 ’ 載體基板1具有由鋁構成的基體2»基體2 土 之表面 -9- 201225222 設有電性絕緣之氧化鋁層3。氧化鋁層3特別是可藉由 基體2之陽極化來製成。 基體2中形成第一缺口 5和第二缺口 6。各缺口 5、 6可有利地藉由雷射束鑽孔而在該載體基板1中製成。 在电丨生絕緣之氧化紹層3之部份區域上施加導電層4。 ^電層4在該載體基板1之第一主面11上形成第—連接 區7和第二連接區8。 導電層4經由各缺口 5、6而由載體基板第一主 面11延伸至第二主面12。 仕該載體基板 一 一子电增—艰成第 二面接觸區u和第二背面接㈣18。第一背面接觸 二缺…延伸之㈣ 弟4接Q 7形成可導電的連接。相對應地 面接觸區18藉由可導電之連接層4之經由缺口： 令之部份來與第二連接區8形成 在各缺口 5、6中，可導電之遠技恩'的連接特別是 化鋁層3而與基體2相隔離。 之乳 第-I:體“ 13具有第一電性接觸區15，其配置在 連接區8上。特別是第一電性 置在 連接來製成。 區15可藉由焊接 半導體晶片1 3之第-雷，地4立λτ» —你此 電性接觸區14例如可阶m /、載體基板1相對之側面上， -己置 14特別是-種接合塾。第第二電性接觸 砼〇 包性接觸區14蕤i ，、’而與第一連接區7相連接。 S —接 在背面接觸區17、18 , 201225222 在-電路板上。因此’光電組件 面安裝的組件。 引疋』馬種可表 光電半導體晶片1 3星右夺w a 鲈斛弋扁、，土 ，、有/舌性層1 6 ’其可以是發出 幸田射-或偵測輻射之層。光電半 疋發出
曰t； + 士.兹 等體日日片1 3較佳是l E D 日日片或+導體雷射二極體晶片。 ED· 具有由鋁構成的基體2 ή的邋劫M·, 載*體基板1之特徵特別是 问的導熱性。光電半導體晶 竹刎疋 此可經由載體| i & 在知作時所產生的熱因 田戰體基板1而良好地排出。 載體基板1之另一優點 構成的載體基板具有小的斷=由陶究或半導體材料 能以較大的橫向尺寸以感性。因此载體… 美柘1夕®由 有利的較小厚度來製成。載體 基板1之厚度較佳是介於50 戰肢 門。I触* > 微未（含）和400微米（含）之 間。載體基板之橫向尺寸特 丁 1 3 )之 ^ 9 . 符別疋可為10厘米（cm)或更大。 圖2所不之光電組件 — L人 示之光電組件Π)之處是.广 貫施例不同於圖1所 口 s六卢 之處疋.光電組件20中只有唯一的缺 5存在於載體基板丨中。 、 層4之唑由缺σ < 就像第一實施例一樣，導電 一主 申的邛份區域使載體基板1之第 上之第一連接區7與 12上之第一昔simp 、戰體基板1之第二主面 罘違面接觸區17相連接。 載體基板1之第—主；， 導電之由面11上之第二連接區8經由可 之由鋁構成的基體2而鱼 接。此種佈置中，其體2 乂、第二旁面接㈣18相連 4之用來护成帛t 份區域(其上配置著導電層 用來形成第-連接區8和 區域、去机古带l 弟一月面接觸£ 1 8之部份 -)未》又有電性絕緣之氧 1時，在美俨ο ^ 站層3。在製造该載體基板 了在暴體2之其餘區域蕤 飞错由陽極化過程而氧化之前， -11- 201225222 基體2之上述區域例如可設有電性絕緣之遮罩 由於鋁之良好的導熱性，則該光電組件、' 層: 體晶片1 3在操作時所產生的熱可特別良中°玄半導 基板1之第二主面12而排Α。第二主面12上朝向載體 組件20例如可安裝在電路板上或散熱件上。上，該光電 載體基板1例如可用在圖2之光電組件 載體基板1之製造將依據各中間步驟 _ 匕種 3Α至圖。 .，、、員不在以下的圖 在本方法中，首先製備一種由紹 圖3Α所示。 毒成的基體2,如 如圖3Β所示，在基體2中製造一 啊u 3 0基體2中 的至少一缺口 5較佳是藉由雷射束鑽孔來製成。 在圖3C所示的中間步驟中’基體2之表面： 域設有電性絕緣之遮罩層1 9。 在圖3D所示的中間步驟中，基體之之表面的 性絕緣之遮罩層19所覆蓋之區域藉由陽極化過 氧化。、在該“ 2之表面之這些部份區域上，以此方式 而形成電性化緣之氧化紹層3。特別是該缺口 5之内面 設有氧化銘層3。藉由該陽極化過程，在與傳統之塗層 方法比較下，該氧化!呂層3能以簡易的方式而產生於‘ 體2上。 土 在圖3E所示的中間步驟中，用於陽極化過程之遮罩 層又由該基體2去除。 在圖3F所示的中間步驟中，在部份地設有氧化紹層 3之基體2上施加胚層21。此胚層21是一種導電層，其 -12- 201225222 用來預製稍後以電鍍方式生 特別是可為銅-層或鈦-銅層。此肢層21 鍍施加而成。 層序列。胚層21例如可藉由濺 在圖3G所示的中間步驟中 上施加電性絕緣之遮罩㉟2 在S 1之部份區域 習知的方弋^ 遮罩層22之結構化 万式（例如，微影術）來進行。 在圖3H所不的中間步驟，^ ^ ^ ^ ^ ^ 製作在肱層21夕去士分 Y導電層4以電鍍方式而 佳是進行罩層22所覆蓋的區域上。較 基體2中的： 長時間，直至該導電層4將該 ^ Τ的缺口 5穿令土$、、史从 電層4較佳是-種銅層止。以電鍍方式製成的導 蓋的中’如圖31所示’在未由導電層4所覆 以去除i 1性絕緣的遮罩層22和該胚層21又都予 形成：電層4之部份區域在載體基板1之第-主面11上 开/成第一連接區7,直μ 士 觸孔而與載體基板由缺V而延伸之接 …可導電的連：，-主面12上之第-背面接觸區 導$層4之另"部份區域在載體基板1之第-主面 ^形成第_連接區8。第二連接區8 設有電性絕緣之氧化的區域直接相接觸Μ之未 在該載體基板i之第二主面12上 部份區域形成第1而心 f電層4之另一 -樣鄰接於可Ϊ;= ΐ;’其就像第二連接區8 …成可導電的連:體上且以此方式而與第二連接 -13- 201225222 以此方：製成圖2所示之光電組件2〇之載體基板 卜其上隨後*裝該半導體晶片且該半導體晶片可電性連 接至各連接區7、卜载體基板！可有利地只具有大約5〇 微米（μη〇至400微米（μηι)的厚度。載體基板ι可在橫向 中具有1 〇厘米（c m)或更大的大小。斗寺別是可在一種複人 物中製成該载體基板卜其可在橫向令具冑iq厘米或^ 大的大小，該複合物然後劃分成多個载體基板】。 圖4顯示光電組件24之另一實施例，其中半導體晶 片13之第一電性接觸區14和第二電性接觸區。分別位 於該半導體晶片之遠離該載體基板！之此側上。在基面 上’該半導體晶片以電性絕緣層23(例如，電性絕緣之基 板）而與載體基板i形成電性絕緣。第一電性接觸區Μ ΓΓ:電性接觸區15分別以—接合線9來與第-連接區 :_連接區8相連接。載體基板^之基體2可有利 乂 t光電半導體晶片13用之熱終端。半導體晶片13 :2; 2生的熱特別是可經由電路板(未顯示)上的基 出。〜導電層4之與半導體晶片η相面對的區域而排 第-細節和有利的佈置而言，第三實施例對應於 本發明當然不限於依據各實施例中所作的描述。反 ,:明包含每一新的特徵和各特徵的每一種組合， 合相：二含各申請專利範圍之各別特徵之每-種組合， :利範圍關的組合本身未明顯地顯示在各申請. 或各貫施例中時亦屬本發明。 -14- 201225222 【圖式簡單說明】 圖1顯示本發明第一實施例之具有載體基板之光電 組件的橫剖面視圖。 圖2顯示本發明第二實施例之具有載體基板之光電 組件的橫剖面視圖。 圖3A至圖31是光電組件用之載體基板的製造方法 之一實施例之圖解。 圖4顯示本發明第三實施例之具有載體基板之光電 組件的橫剖面視圖。 【主要元件符號說明】 1 載體基板 2 基體 3 氧化鋁層 4 導電層 5、6 缺口 7 第~連接區 8 第二連接區 9 接令線 10 光電組件 11 第〜主面 12 第二主面 13 半導體晶片 14 第〜電性接觸區 15 第〜電性接觸區 16 活性層 201225222 17 第 一 背 面 接 觸 區 18 第 二 背 面 接 觸 區 19 遮 罩 層 20 光 電 組 件 21 胚 層 22 遮 罩 層 23 電 性 絕 緣 層 24 光 電 組 件 -16-

Claims (1)

  1. 201225222 七、申請專利範圍： 1. -種用於光電組件（1〇)之載體基板⑴，其特徵為： -該載體基板（1)包含由鋁構成的基體（2)， _ «玄基體（2)之至少-部份區域設有電性絕緣之氧化 鋁層（3)， .該電性絕緣之氧化銘層（3)之部份區域上施加導電 層（4)， •該載體基板具有至少一缺口（5)，其由該載體基板 (1)之第一主面（11)延伸至第二主面（12)， -該導電層（4)形成至少一接觸孔，其經由該缺口（5) 而延伸且在該缺口（5)中藉由該電性絕緣之氧化鋁 層（3)而與該基體（2)形成電性絕緣。 2. 如申請專利範圍第丨項之載體基板，其中該載體基板 (1) 具有一種介於50微米（含）和4〇〇微米之間的厚度。 3. 如申請專利範圍第1或2項之載體基板，其中整個基 體（2)都設有該氧化鋁層β Α 4. 如申請專利範圍第1或2項之載體基板，其中該基體 (2) 之表面之至少一部份區域未由該氧化鋁層（3)= 蓋。 $ 5. /種用於光電組件（10)之載體基板（1)之製造方法， 栝以下各步驟： 包 -製備一種由鋁構成的基體（2)， -在該基體中產生至少一種缺口（5、6) -在該基體之至少一部份區域上產生電性絕緣之& 化紹層（3) ’其包含該至少一種缺口（5、6)之内面氣 201225222 •至少在該氧化鋁層（3 — ⑷，其中該導電層（4)“t份區域上施加導電層 6.如申請專利範圍第5項之二至少-缺口 (5)而延伸。 口（5)精由雷射束鑽孔而產生。 缺 7·如申請專利範圍第5或6箱 BL \ ^ 、之‘造方法，其中該氧化 鋁層（3)糟由陽極化過程而產生。 化 8. 如申請專利範圍第7項 A 之部份區域在該陽極化過；…，其中該基體⑺ 層(19)來遮蔽。 -之前以電性絕緣之遮罩 9. 如申請專利範圍第5至8堪士， ._ ^ 項中任一項之製造方法，直 中该導電層（4)以電鍍方式製成。 - 10.—種光電組件（10、2〇 第…項中任一項所述九其具有如申請專利範圍 該載體基板⑴上配置光電半導體晶片⑽。 在 "•如申請專利範圍第10項之光電組件(10、20、24)JL 中S玄導電層（4)在該載體其 ’、 ⑼之第-主面向該半導體晶片 ，，其中該半導體晶片陳第一電性接觸 U第-連接區⑺形成可導電的連接’且該半導體 晶片（13)之第：電性接觸區（15)是與 形成可導電的連接。 12·如申請專利範圍第11項之光電組件（10、20、24)，其 中該導電層（4)在該載體基板⑴之第二主面叫上形 成第：(17)和第二背面接觸區(18)，其中該第—連接 區（7)藉由至少一經由該缺口（5)而延伸之接觸孔來與 -18- 201225222 §玄第一背面接觸區（丨7)相連接。 1 3 ·如申請專利範圍第丨2項之光電組件（丨〇、24)，其中該 第二連接區（8)藉由另一經由另一缺口（6)而延伸之接 觸孔來與該第二背面接觸區（18)相連接。 14·如申請專利範圍第12項之光電組件（20)，其中該第_ 連接區(8)和該第二背面接觸區（18)直接與該 相郇接，使此二種區藉由該基體（2)而在電性上 接。 工立相連 如申請專利範圍第U至14項中任一 (1 〇、9 m ^之光電組件 )’，、中該半導體晶片（丨3)之該第一 ♦ 區(14)藉由接合線(9)而與該第一連接區(7电’妾觸 '^第二電性接觸區（i 5)配置在該半導體連接’且 面上，藉此使該半導體晶片（13)安裝在（13)之基 (8)上。 Λ第二連接區 -19-
TW100133120A 2010-09-17 2011-09-15 Carrier substrate for an optoelectronic component, method for its production and optoelectronic component TW201225222A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010045783A DE102010045783A1 (de) 2010-09-17 2010-09-17 Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement

Publications (1)

Publication Number Publication Date
TW201225222A true TW201225222A (en) 2012-06-16

Family

ID=44534325

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100133120A TW201225222A (en) 2010-09-17 2011-09-15 Carrier substrate for an optoelectronic component, method for its production and optoelectronic component

Country Status (3)

Country Link
DE (1) DE102010045783A1 (zh)
TW (1) TW201225222A (zh)
WO (1) WO2012034752A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045783A1 (de) 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
DE102013105631A1 (de) 2013-05-31 2014-12-04 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Bauteil
DE102014204116A1 (de) * 2014-03-06 2015-09-10 Osram Gmbh LED-Modul mit Substratkörper
DE102014116529A1 (de) * 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015108345A1 (de) * 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015108420A1 (de) * 2015-05-28 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Trägerelements, Trägerelement und elektronisches Bauelement mit einem Trägerelement
DE102015112280A1 (de) * 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
JP7287900B2 (ja) 2017-04-13 2023-06-06 ナイトライド ソリューションズ インコーポレイテッド 熱伝導及び電気絶縁のための装置
DE102017113924A1 (de) * 2017-06-23 2018-12-27 Osram Oled Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102017117165B4 (de) 2017-07-28 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
US20210083160A1 (en) * 2017-12-14 2021-03-18 Osram Opto Semiconductors Gmbh Semiconductor Device and Method for Producing a Carrier Element Suitable for a Semiconductor Device
DE102021130369A1 (de) 2021-11-19 2023-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement und verfahren zur herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3165779B2 (ja) * 1995-07-18 2001-05-14 株式会社トクヤマ サブマウント
US20060097385A1 (en) * 2004-10-25 2006-05-11 Negley Gerald H Solid metal block semiconductor light emitting device mounting substrates and packages including cavities and heat sinks, and methods of packaging same
US20070080360A1 (en) * 2005-10-06 2007-04-12 Url Mirsky Microelectronic interconnect substrate and packaging techniques
JP4989614B2 (ja) * 2007-12-28 2012-08-01 サムソン エルイーディー カンパニーリミテッド． 高出力ｌｅｄパッケージの製造方法
KR100958024B1 (ko) * 2008-08-05 2010-05-17 삼성엘이디 주식회사 발광 다이오드 패키지 및 그 제조방법
DE102010045783A1 (de) 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement

Also Published As

Publication number Publication date
WO2012034752A1 (de) 2012-03-22
DE102010045783A1 (de) 2012-03-22

Similar Documents

Publication Publication Date Title
TW201225222A (en) Carrier substrate for an optoelectronic component, method for its production and optoelectronic component
US7838878B2 (en) Semiconductor-based sub-mounts for optoelectronic devices with conductive paths to facilitate testing and binning
CN103140948B (zh) 电镀覆层的光电子半导体组件和用于制造光电子半导体组件的方法
US8248803B2 (en) Semiconductor package and method of manufacturing the same
US20110121326A1 (en) Submount Having Reflective Cu-Ni-Ag Pads Formed Using Electroless Deposition
KR101642867B1 (ko) 광전자 반도체 컴포넌트
US9913378B2 (en) Electronic sub-assembly, a method for manufacturing the same, and a printed circuit board with electronic sub-assembly
KR20100074100A (ko) 광전 반도체칩，광전 소자，및 광전 소자의 제조 방법
TW201143140A (en) Semiconductor light emitting device and method for manufacturing same
CN102263192A (zh) 发光二极管次基板、发光二极管封装及其制造方法
US20150108531A1 (en) Method of producing a component carrier, an electronic arrangement and a radiation arrangement, and component carrier, electronic arrangement and radiation arrangement
US9017539B2 (en) Method for fabricating a heat sink, and a heat sink
CN107534040A (zh) 光电子器件装置和用于制造大量光电子器件装置的方法
US20150245481A1 (en) Electric Component Assembly
JP2018117149A (ja) 表面実装可能な半導体デバイス
FI122622B (fi) Valoa emittoiva puolijohdelaite ja valmistusmenetelmä
KR20130119643A (ko) 전기적으로 절연 고립된 방열 브리지를 가진 방열기판의 구조 및 그 제조 방법
US9276138B2 (en) Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
CN107735871B (zh) 具有金属载体的器件和用于制造器件的方法
US11881548B2 (en) Electronic device, semiconductor device, packaging structure, bracket and method of manufacturing the bracket
US8516693B2 (en) Printed circuit board with embedded electronic components and methods for the same
WO2017206331A1 (zh) 一种led封装基板及其制备方法
CN105990390B (zh) 一种倒装led芯片及其制备方法
TWI362122B (en) Light-emitting diode package structure and method for manufacturing the same
US8729591B2 (en) Opto-electronic device package with a semiconductor-based sub-mount having SMD metal contacts