TW201216387A - Flip-chip package structure having a one-piece heat spreading plate made of different materials and method of making the same - Google Patents

Flip-chip package structure having a one-piece heat spreading plate made of different materials and method of making the same Download PDF

Info

Publication number
TW201216387A
TW201216387A TW99133505A TW99133505A TW201216387A TW 201216387 A TW201216387 A TW 201216387A TW 99133505 A TW99133505 A TW 99133505A TW 99133505 A TW99133505 A TW 99133505A TW 201216387 A TW201216387 A TW 201216387A
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
chip package
heat sink
flip chip
Prior art date
Application number
TW99133505A
Other languages
English (en)
Inventor
Chen-Sheng Huang
Chi-Shou Tseng
Original Assignee
Chen-Sheng Huang
Chi-Shou Tseng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chen-Sheng Huang, Chi-Shou Tseng filed Critical Chen-Sheng Huang
Priority to TW99133505A priority Critical patent/TW201216387A/zh
Publication of TW201216387A publication Critical patent/TW201216387A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

201216387 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種覆晶封裝構造及其製造方法,且更特 別關於-種具有-片式多種相異材料之散熱板的覆晶封裝 構造及其製造方法。
【先前技術】 由於晶片技術不斷朝高頻、高PIN腳數發展,傳統·
Bonding躲纽毅雜上料求,相胁傳統㈣
Bonding職術’覆晶封裝是制雜凸塊作為^與_ 連接的封裝技術’彻將晶_下藉由触凸塊與基板接 合,來達到封裝的方式,除了大幅度提高晶片顺腳的密度 之外’更可U降低雜簡干擾、強化概的效能、提高散熱 能力、及縮減封裝體積等。 日日曰裝的封裝可靠度一直是必須考量的重點 。在過 _ 1片封裝的方式是由多層陶瓷基板(c—tmte) .J 現在’塑膠基板(organic substrate)封裝已在這 低,帶動的成本效益疋覆晶封裝,因為塑膠基板的成本 阿但結合覆晶的塑膠構裝則會有升高 201216387 的可靠度考量,特別是在晶片與封裝的接點上。常見的覆晶 封裝可罪度問題有接點問題(s〇lder bump failure)、晶片破裂 (die crack)、晶片接面填充層剝離㈣加皿delamination)、覆 日曰曰基板破裂(substrate Crack)、覆晶基板與晶片撓曲(warpage) 等等。 【發明内容】 本發明一實施例之目的在於提供一種具有一片式多種 相異材料之散熱板的覆晶封裝構造及其製造方法,其能夠改 善覆晶封裝的撓曲控制與散熱能力。 依據本發明一實施例,提供一種覆晶封裝構造的製造方 法,其包含以下步驟。利用一第一材料形成一散熱片。利用 一相異於第一材料的第二材料形成一強化邊框。將散熱片及 強化邊框加以組合,使得散熱片與強化邊框定義出一容置空 間,以形成一個一片式多種相異材料之散熱板。將該一片式 多種相異材料之散熱板設於一具有一晶片的基板上,並使晶 片设於容置空間内,使該一片式多種相異材料之散熱板的散 熱片位於晶片上,使該一片式多種相異材料之散熱板的強化 邊框固定於基板。 依據本發明一實施例,提供一種覆晶封裝構造,其包含 一基板、一晶片及一散熱板。晶片設於基板上。散熱板包含
201216387 一散熱月及一強化邊框。散 政“,、片由一第一材料所形成。強化 邊框由相異於第一材料的— 第一材料所形成,且散埶片及強 化邊框被組合成一片式处Μ 、 定義出—容置空間。散熱板 基板上’晶片位於容置空勸,且散敎板的 散熱片位於晶片上。 瑕…補 於貝施例中,第二材料的熱膨脹係數大於第一材料的 熱膨脹係數’且第-材料的熱傳導率大於第二材料的熱傳導 率。 於一貫施例中’第—材料包含-碳結構纖維以及-選自 ι銅及銀所組成群組至少其—的金屬基材。較佳的情況是 碳結顯維為-石墨麟,特祕材為—紹基材。 於一實施例中,第二材料與基板間的熱膨脹係數的差 值,可以小於銅金屬與基板間的熱膨脹係數的差值。於一實 施例中’第-材料與晶片間的熱膨脹紐的差值,小於銅金 屬與晶片間的熱膨脹係數的差值。 本發明的其他目的和優點可以從本發明所揭露的技術 特徵中得到進一步的了解。為讓本發明之上述和其他目的、 特徵和優點能更明顯易懂’下文特舉實施例並配合所附圖 式’作詳細說明如下。 【實施方式】 201216387 為解決習知技術中覆晶基板與晶片撓曲的問題,發明人 分析各種習知技術所會產生的優缺點,並詳細說明於如下。 針對高功率晶片高發熱的問題,覆晶封裝可採用安裝上 蓋式的體積體電路晶片散熱片(jutegrated. Heat Spreader, IHS) ’此散熱片设s十將晶片工作所產生的熱點(h〇t sp〇t)擴散 成較大面積’此較大面積有助於與相連接的散熱板(heatsink) 迅速將熱導出,使晶片不會因溫度過高而可保持高效率的工 作狀態。圖1顯示習知覆晶封裝構造的示意剖面圖。其剖面 線的位置可參考圖2之剖面線ib-ib的位置。習知覆晶封裝 構造200包括一晶片30、一基板40、一積體電路晶片散熱 片210。晶片30及積體電路晶片散熱片21〇設於基板4〇上, 積體電路晶片散熱片210形成一空間以容置晶片3〇,且其— 部分與晶片30的外表面接觸。積體電路晶片散熱片21〇 _ 般用純銅或純鋁來製造,因為純銅的熱導能力強 ㈠90W/mK) ’而純鋁的熱導能力(〜237W/mK)雖不及銅,但 具有質輕且成本低的優點。 依據習知覆晶封裝技術,大多是利用有機基板配合錫鉛 凸塊作為封裝的材料,兩者之間的密合多以用點膠方式,來 達到填滿晶片30與基板40間的間隙’因為毛細現象的原 因,使得液態膠材可以完全填滿載板中的空隙,除此之外, 還可以達到固定與提高可靠度的功能。高功率晶片30的覆 201216387 晶封裝程序則填入導熱膠與積體電路晶片散熱片21〇的上蓋 部分密合,降低熱阻值,並藉由散熱片210將晶片3〇的熱 源導出。 膨脹係數的差異愈大,覆晶封裝的剪應力效應愈大,封 裝出現變形的現象也就愈大。在整個覆晶封裝的過程中,晶 片30、有機基板40、錫鉛連接、充填材料' 導熱膠和散熱 片都是不同材質,因此這幾項材料的熱膨脹係數也都有相當 大的差異性,一般來說,晶片30的熱膨脹係數大約為3ppm/ °C,而FR-4基板40則為18ppm/°C、銲錫凸塊為24ppm/t ' 環氧樹脂的膨脹係數為70ppmTC、純銅積體電路晶片散熱片 210為17PPm/°C。尤其是晶片30與有機基板4〇的熱膨脹係 數差異的影響最大,當溫度出現變化時,會產生不一致的熱 膨脹效應使得整個封裝出現變形的現象。並且會在晶片3〇 與基板40的銲錫連接上出現剪應力,一般銲錫熔點約在18〇 〜4〇〇°C間’ 其降腿而㈣體魏的結構產生破 壞性。 為達成共平面(coplanarity)控制,抑制覆晶基板4〇撓 曲、改善可靠度’可以在覆晶封裝結構巾安裝高剛性模數 (high modulus)的強固邊框(Stiffener)來改善。於習知技術中係 使用銅材料製作強m邊框。圖2顯示另—習知覆晶封裝構造 的示意爆_。請參相2,習知覆晶封裝構造包括- 201216387 晶片30、一基板40、一散熱片10、及一強化環20。晶片3〇 具有正面和背面,且具有複數個凸塊(未圖示)配置於晶片 30之正面。基板40用以承載晶片30,並具有導電線路(未 圖示)電性連接晶片30之凸塊90。於製造時,預先使強化 環20藉由一第一黏膠50安裝於基板4〇之上。再使散熱片 10藉由一第二黏膠60固定於強化環20上。或者,使強化環 20及散熱片10在不同的步驟中設於基板4〇上。一導熱膠 70係配置於晶片30與散熱片1〇之間。強化環2〇具有平整 的上、下表面22、24,分別與散熱片1〇及基板40相鄰。由 於散熱片10具有散熱的目地,因此材料的選擇條件與強化 環20的考量不同。為達散熱目地,銀、銅和銘都是高導熱 材,但銀的價格太高,鋁的熱膨脹係數大約為23ppm/t:,而 FR-4基板40則為i8pPmTC,兩者差異過大而不予考慮;而 銅散熱片10為17ppm/t與基板40接近而成為覆晶封裝的散 熱片材料。但純銅的熱導能力好,但其剛性模數(m〇dulus)卻 普通,不是強化環20的最佳選擇材料。因此,於本發明一 實%例中’強化雜(將於後述)的材㈣擇餅是熱膨服 係數要與絲⑼接近,_概愈高魏賴__办 控制,因此除了職傳統的銅材外,也可加強覆晶封裝結構 而採用青銅财鏽轉其它材料,來_純銅材料的剛性或 與基板的熱膨脹係數的匹配性。 201216387 覆晶封裝構成的材料膨脹係數的差異愈小,愈能降低板 魅的發生’因此基板40朝向低膨脹係數發展。此外,必需 利用覆晶封裝的充填材料來協調,降低晶片30、基板40和 錫勤連接之間的熱膨脹係數所造成的剪應力效應。例如強化 銲錫連接的強度,降低連接點的疲勞應力,以增加產品壽 命。積體電路晶片30與基板40熱膨脹係數差異引致的應 力’及系統操作溫度反覆變化所致的疲勞效應’為覆晶接合 的焊錫凸塊接點破壞最主要的原因。 覆晶封裝中積體電路晶片30的破壞應力則來自於下方 基板40與上方均熱片10的熱膨脹所造成剪應力效應的拉扯 而造成的破壞。因此若下方基板4〇與上方均熱片10的材料 膨脹係數與晶片30的差異愈小,愈能降低晶片3〇的破壞。 因此备基板40朝向低膨脹係數發展,如使用氮化銘、碳化 矽、矽晶片、玻璃陶瓷等做為構裝基板;或均熱片1〇朝向 低膨脹係數發展都有助改善降低晶片3〇的破壞,提高覆晶 封裝的可罪度。即使上方的均熱片1〇朝向低膨脹係數發展, 在與晶片30貼合後可強化晶片結構強度,有助於達成晶片 區域的coplanarity控制,可抑制基板4〇中央晶片區域的撓 曲,也降低覆晶接合的焊錫凸塊的接點的撓曲破壞,改善可 靠度。 在半導體晶片線寬(pitch size)不斷縮小與積體電路密度 201216387 不斷增加的趨勢下,晶片30的接腳數增加,覆晶封裝的各 種材料的匹配性更加敏感。更先進的覆晶載板4〇包括細線 化(Fine Pitch)與增層’也是封裝產業中積極開發的方向之 一。由於晶片30邏輯閘數量不斷倍增,趨向高密度電路發 展,使得晶片30的接腳數也隨之增加,為了因應此一發展 的現象’在載板40上的線距也不斷的細微化。另外,系統 封裝(system-on-package,SOP)技術已推行有年;以直通矽晶 穿孔(Through-Silicon Via)封裝技術將晶片30堆疊封裝也是 發展趨勢,這種將晶片30堆疊封裝方式其内部的晶片3〇所 產生的熱將被累積起來,若要應用於高功率的晶片封裝設計 上,散熱能力必需進一步提升。因此未來覆晶封裝的撓曲控 制與散熱能力的要求亦趨嚴格。 依本發明一實施例,提供一種具有一片式多種相異材料 之散熱板的覆晶封裝構,其能夠改善覆晶封裝的撓曲控制與 散熱能力,本發明一實施例覆晶封裝構的最大突破是跨越單 一材料均熱片的限制,並同時兼具強固邊框(Stiffener)與高散 熱均熱片的雙_點。以下將更詳細說明本發明—實施例之 覆晶封裝構。 圖3顯示依本發明一實施例覆晶封裝構造的示意圖。如 圖3所示,覆晶封裝構造3〇1包括一晶片33〇、一基板34〇、 -散熱板310。基板34〇用以承載晶片33〇,晶片33〇具有 201216387 一第一面331和一第二面332。覆晶封裝構造301可以更具 有複數個凸塊390,配置於晶片30之第一面331與基板340 之間,並與晶片330及基板340的一導電線路(未圖示)電 性連接。覆晶封裝構造301可以更包含一膠層391。於製造 時,係透過毛細現象的原理,使液態膠材填滿晶片330及基 板340間隔著複數個凸塊390所形成的空隙,而形成膠層 39卜 圖4顯示依本發明一實施例覆晶封裝構造之一片式多種 相異材料之散熱板的立體圖。如圖4及圖3所示,散熱板310 包含一散熱片311及一強化邊框(Stiffener) 312。於一實施 例中’強化邊框312之一部分的剛性模數相異於強化邊框312 之另一部分的剛性模數’藉以分區控制晶片330及基板341 至少其中之一的撓曲現象。於一實施例中,散熱片311由第 一材料所形成,強化邊框312由相異於第一材料的第二材料 所形成。較佳的情況是第一材料的散熱效果大於第二材料的 散熱效果,而第二材料的熱膨脹係數可以採用比銅更接近基 板341的熱膨脹係數的材料;且可以採用剛性模數大於銅的 剛性模數的材料。於製造時,預先將散熱片311及強化邊框 312加以組合,使得散熱片311與強化邊框312定義出一容 置空間,以形成一片式多種相異材料之散熱板31〇。隨後再 將該一片式多種相異材料之散熱板31〇,設於該基板340上, [S> 12 201216387 並使得晶片330容置於該容置空間内。該一片式多種相異材 料之散熱板310的散熱片311位於晶片330上,更具體而言 散熱片311能夠熱傳導地接觸於晶片330,該一片式多種相 異材料之散熱板310的強化邊框312固定於基板340,以避 免基板340與晶片330之撓曲現象發生。於一實施例中,散 熱片311及透過一導熱膠層392被黏貼於晶片330上。 於一實施例中’散熱片311使用碳結構纖維強化之金屬 基材的複合材料’亦即包含有碳結構纖維及金屬的複合材 料。碳結構纖維可以為例如碳纖維、石墨纖維、鑽石纖維等 材料。金屬基材可以選擇銘、銅、銀等。於一實施例中,金 屬基材可以使用鋁,且散熱片311為一碳結構纖維強化鋁基 複合材料,其係由將石墨纖維材料加入於融熔的液狀鋁金屬 中再以尚壓/參透混合及冷卻後而形成。由於石墨纖維具有 良好的導紐,因絲碳結顧維強他基複合材料能夠更 快速地傳導晶片330的熱。於一實施例中,強化邊框312的 第二材料可以採用例如青銅與不鏽鋼等其剛性模數大於銅 金屬之剛性模數的材料,且第二材料亦可以由多種材質來形 成’使得強化邊框312之一部分的剛性模數相異於強化邊框 312之另一部分的剛性模數。 碳結構纖«化轉複合材㈣料軸能力伸咖^ 她比純鋼高二倍以上,能夠大幅改進散熱板3i〇的 201216387 散熱能力。碳結構纖維強化鋁基複合材料的低熱膨脹係數與 晶片330接近,且能夠使第一材料與晶片330間的熱膨脹係 數的差值,小於銅金屬與晶片330間的熱膨脹係數的差值, 更具體而言,碳結構纖維強化紹基複合材料的熱膨脹係數介 於3~8ppm°C,而晶片310的熱膨脹係數約為3 ppm°C,因此 較佳的情況是第一材料與晶片330間的熱膨脹係數的差值小 於約5 ppm°C。因此散熱板310與晶片310貼合後,可強化 晶片結構強度’有助於達成晶片區域的coplanarity控制,可 抑制基板40中央晶片區域的撓曲,也降低覆晶接合的焊錫 凸塊的接點的撓曲破壞,改善可靠度。此發明對高功率晶片 (例如CPU、GPU、及FPGA )不僅可提升覆晶封裝可靠度, 並且因散熱性能的提升,可進一步增加其超頻效能與穩定 性。 圖5顯示依本發明另一實施例覆晶封裝構造的示意圖。 圖5所示實施例之覆晶封裝構造,相似於圖3所示實施例之 覆晶封裝構造,因此相同的元件使用相同的符號並省略其相 關說明。如圖3及5所示’散熱板310的形狀、組合方式等 不加以限定,其可以為如圖3所示之包覆式結構,或如圖5 所示之覆蓋式結構。更具體而言,於包覆式結構中,強化邊 忙312圍繞散熱片311 ’使散熱片311位於強化邊框312内 側。而於覆蓋式結構中,散熱片311設於強化邊框312上, 201216387 使強化邊框312從散熱片311的一側面突出。 圖6顯示本發明一實施例之覆晶封裝構造的製造方法。 如圖6所示,依本發明一實施例之覆晶封裝構造的製造方 法,包含以下步驟。 步驟S02 :利用一第一材料形成一散熱片311。 步驟S04 :利用一相異於第一材料的第二材料形成一與 基板熱膨脹係數更接近的強化邊框312。 步驟S06 .將散熱片311及強化邊框312加以組合,使 得散熱片311與強化邊框312定義出一容置空間,以形成一 片式多種相異材料之散熱板310。 步驟S08 :將一片式多種相異材料之散熱板31〇設於一 具有一晶片330的基板340上’使得晶片330設於該容置空 間内,並使該一片式多種相異材料之散熱板31〇的散熱片311 位於晶片330上’使該一片式多種相異材料之散熱板31〇的 強化邊框312固定於基板340。 於習知技術中,預先將強化環20安裝於基板40上以預 防基板40的撓曲現象,此時晶片30上尚未設置散熱片1〇, 因此於晶片30及基板40間之膠材的固化(Curing )過程時, 晶片30容易發生撓曲現象,導致晶片30的部分凸塊90無 法與基板40電連接,產生不良品。此種問題,在半導體晶 片線寬不斷縮小,晶片30接腳數增加的趨勢下,愈容易發 15 201216387 生,產品的良率愈小。 相較於此,於本實施例中,強化邊框312不預先安裝於 基板340上’而是預先將強化邊框312及散熱片311加以组 合後形成一片式多種相異材料之散熱板310,再將其設於一 具有一晶片330的基板340上。隨後,使晶片330與基板340 間的膠材進行固化’由於晶片330上方設有散熱板310,而 散熱板310被固定於強化邊框耵2,強化邊框312又被固定 於基板340 ’因此於穆材的固化過程中,晶片330會受散熱 板310的貼合力,而不易發生撓曲現象。 再者於一實施例中,更使第二材料的熱膨脹係數大於第 一材料的熱膨脹係數,並第一材料的熱傳導率大於第二材料 的熱傳導率。,此能夠達到分區域控制撓曲現象的功能,使 基板340的熱膨脹係數接近強化邊框312,而晶片33〇的熱 膨脹係數接近散熱片311,而減少撓曲現象的發生。 雖然本發明已以較佳實施例揭露如上,然其並非用以限 定本發明,任何熟習此技藝者,在不脫離本發明之精神和範 圍内’當可作些許之更動與潤飾’因此本發明之保護範圍當 視後附之申請專利範圍所界定者為準。另外,本發明的任: 實施例或申請專利範圍不須達成本發明所揭露之全部目的 或優點或特點。此外,摘要部分和標題僅是用來輔助專利文 件搜尋之用,並非用來限制本發明之權利範圍。 16 201216387 【圖式簡單說明】 圖1顯示習知覆晶封裝構造的示意剖面圖。 圖2顯示另一習知覆晶封裝構造的示意爆炸圖。 圖3顯示依本發明—實施例覆晶封裝構造的杀意圖。 圖4顯示依本發明一實施例覆晶封裝構造之/片式多種 相異材料之散熱板的立體圖。 # 圖5顯示依本發明另一實施例覆晶封裝構造的示意圖。 圖6顯示依本發明—實施例覆晶封裴構造之製造方法的 流程圖。 【主要元件符號說明】 10 散熱片 1〇〇 覆晶封裝構造 20 強化環 200 覆晶封裝構造 210 散熱片 22 上表面 24 下表面 30 晶片 17 201216387 301 覆晶封裝構造 310 散熱板 311 散熱片 312 強化邊框 330 晶片 331 第一面 332 第二面 340 基板 390 複數個凸塊 391 膠層 392 導熱膠層 40 基板 50 第一黏膠 60 第二黏膠 70 導熱膠 90 凸塊

Claims (1)

  1. 201216387 七、申請專利範圍: 1、一種覆晶封裝構造的製造方法,包含: 利用一第一材料形成一散熱片; 利用一相異於第一材料的第二材料形成一強化邊樞,_ 將該散熱片及該強化邊框加以組合,使得該散熱片與, 化邊框定義出一容置空間,以形成一個—片式多'種 異材料之散熱板;以及
    將該一片式多種相異材料之散熱板設於一具有一晶片的 基板上,並使該晶片設於該容置空間内,使該—片式 多軸異材料之散熱板的該散熱片位於該晶片上,^ 該一片式錄相異㈣之散熱板職強化邊框固定 於該基板。 2、 如申請專利範圍第!項所述之覆晶封裝構造的製造方法, 其中該第二材料的熱膨脹係數大於該第-材料的熱膨脹 係數,且該第-材料的熱傳導率大於該第二材__導 率q 3、 如申睛專概gj第i項所述之覆晶封裝構造的製造方法, 其中該第-材料包含一碳結構纖維、以及一選自由紹、鋼 及銀所組成群組至少其一的金屬基材。 4如申。月專利範圍第3項所述之覆晶封裝構造的製造方法, 八中該兔結構纖維為—石墨纖維,而該金屬基材為一紹基 19 201216387 材。 5、 一種覆晶封裝構造,包含: 一基板; 一晶片,設於該基板上; 一散熱板,包含: 一散熱片,由一第一材料所形成;及 一強化邊框,由相異於該第一材料的一第二材料所形 成’且該散熱片及該強化邊框被組合成一片式纤 構’並定義出一容置空間, 其中該散熱板的該強化邊框設於該基板上,該晶片位於該 容置空間内’且該散熱板的該散熱片位於該晶片上。 6、 如申請專利範圍第5項所述之覆晶封裝構造,其中該第 二材料的熱膨脹係數大於該第一材料的熱膨脹係數且該 第一材料的熱傳導率大於該第二材料的熱傳導率。 7、 如申請專利範圍第5項所述之覆晶封裝構造,其中該第 一材料包含一碳結構纖維、以及一選自鋁' 鋼及銀所組成 群組至少其一的金屬基材。 8、 如申料利範㈣7項所述之覆晶封裝構造,其中該碳 、’。構纖維為一石墨纖維,而該金屬基材為一銘基材。 9、 如申請專利範圍第5項所述之覆晶封裝構造,其中該第 材料與該基板間的熱膨脹係數的差值,小於銅金屬與該 [S1 20 201216387 基板間的熱膨脹係數的差值。 10、如申請專利範圍第5項所述之覆晶封裝構造,其中該第 一材料與該晶片間的熱膨脹係數的差值,小於銅金屬與該晶 片間的熱膨脹係數的差值。 21
TW99133505A 2010-10-01 2010-10-01 Flip-chip package structure having a one-piece heat spreading plate made of different materials and method of making the same TW201216387A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW99133505A TW201216387A (en) 2010-10-01 2010-10-01 Flip-chip package structure having a one-piece heat spreading plate made of different materials and method of making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW99133505A TW201216387A (en) 2010-10-01 2010-10-01 Flip-chip package structure having a one-piece heat spreading plate made of different materials and method of making the same

Publications (1)

Publication Number Publication Date
TW201216387A true TW201216387A (en) 2012-04-16

Family

ID=46787193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW99133505A TW201216387A (en) 2010-10-01 2010-10-01 Flip-chip package structure having a one-piece heat spreading plate made of different materials and method of making the same

Country Status (1)

Country Link
TW (1) TW201216387A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761060B (zh) * 2021-02-03 2022-04-11 南茂科技股份有限公司 薄膜覆晶封裝結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI761060B (zh) * 2021-02-03 2022-04-11 南茂科技股份有限公司 薄膜覆晶封裝結構

Similar Documents

Publication Publication Date Title
US7843058B2 (en) Flip chip packages with spacers separating heat sinks and substrates
US9379036B2 (en) 3DIC packages with heat dissipation structures
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI434379B (zh) 微電子封裝體及其製作方法
US6617682B1 (en) Structure for reducing die corner and edge stresses in microelectronic packages
TWI311804B (en) Microelectronic package having direct contact heat spreader and method of manufacturing same
TWI415228B (zh) 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法
TWI255532B (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
US20100025810A1 (en) Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features
US9607923B2 (en) Electronic device having a thermal conductor made of silver between a heat sink and an electronic element, and fabrication method thereof
CN104882422A (zh) 堆叠封装结构
US20090027857A1 (en) Heat spreader constructions, intergrated circuitry, methods of forming heat spreader constructions, and methods of forming integrated circuitry
EP3327769B1 (en) Apparatus and manufacturing method
US20090230544A1 (en) Heat sink structure and semiconductor package as well as method for configuring heat sinks on a semiconductor package
CN113454774A (zh) 封装芯片及封装芯片的制作方法
EP3792969B1 (en) Semiconductor package having liquid-cooling lid
CN102194759A (zh) 半导体元件封装体、环结构、及制造半导体封装体的方法
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
CN213026105U (zh) 半导体封装结构
TWI536515B (zh) 具有散熱結構之半導體封裝元件及其封裝方法
JP4860695B2 (ja) 半導体パッケージ
TW201216387A (en) Flip-chip package structure having a one-piece heat spreading plate made of different materials and method of making the same
KR20210134804A (ko) 반도체 다이와 수동 열 교환기 사이에 열 계면 결합을 생성하기 위한 장치 및 방법
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader