TW201214448A - Method and apparatus for programming an anti-fuse element in a high-voltage integrated circuit - Google Patents

Description

201214448 六、發明說明： 【發明所屬之技術領域】 本揭示内容一般地係有關於用於在高壓積體電路中編程 反熔絲元件的一電路。 【先前技術】 一通用型式之積體電路(ic)裝置係為一金屬氧化半導 體場效電晶體(MOSFET)，其包含一源極區域、一汲極區 域、一通道區域。於高電壓的應用中，可使用如為所熟知 的高電壓場效電晶體(HVFET)的一高電壓MOSFET。複數 HVFETs使用一裝置構造其包含一延伸的汲極區域，當該裝 置係處於“關閉”或是實質上非傳導狀態時，其維持或“阻斷，， 該咼電壓（例如，150伏特或更高）。傳統的HVFET通常係 構成為橫向或是垂直裝置構造。於一橫向HVFET中，電流 流動，當HVFET係處於—開啟，，狀態下時，係為水平的 實質上與該半導體基板的—表面平行。於—垂直辦打 中，電流垂直地流經該半導體材料，例如，由在該 該源極區域㈣基板之表面，向下 = 該汲極區域的該基板之底部。 你/綾配置 傳統的高電壓1C通常於—構形 向ΉVFET，其中該輸出電曰孓垂直或橫 外部引腳其可位在-高電^體之^及^糸直接地輕接至一 含在低電歷（0V_12\〇作動二[IC裝置典型地包 動的一控制器電路，i 含在該相同的高電壓 4 201214448 為提供起動電流供該高電壓10之該控制器電路 “ 外部電壓可施用至該外部引腳。該裝置之内部^业= 場效應電晶體(騰分接頭、 保瘦不欠该咼外部施加的電壓影響。例如，杏 ^ 出電晶體之該没極採用到，例如550V時，該八電左輸 (tap transist()r)限制與—内節點輕接的最1電壓== 50V ’並亦提供一小(2_3mA)電流供該控 '、 方式作動的一種三端JFET電晶體。

高電壓IC之操作特性典型地係由所熟知的修整 rmumng)的—方法加以設定。更特定言之，高電壓I ^整，型地在-有用的電路中應用之前進行，用以調整某 更特定言之，該修整之製程可包含選擇性地閉合 ，開或更多電元件，其指示該控制器用以調整高電壓 \之某些操作特性。於—實例中，用於修整的該等電元件 可:'、、片納一極體。於該修整之製程期間，一或更多齊納二 =體可，關閉的(料電的電元件)。為改變—齊納元件的該 電狀態，典型地施以一電壓（>1〇ν)用以擊穿該齊納元 在擊穿5亥齊納元件後，一電流（150_200mA)係在陽極終 端:、陰極終端之間通過，永久地使該齊納元件縮短 。流動 ^ ° μ或更多齊納元件的該累計電流可用以將一或更多 類比參數編程。例如，—齊納二極體可用以修整或將-類 =參數編程，諸如在一切換模式電源供應中所使用的—高 :£ 1C中的切換頻率。例如，於該功率IC之該控制器部 201214448 分中，藉由將一或更多齊納二極體短路，諸如切換頻率的 一類比參數可經設定位在一具體的容限内。 【發明内容】 本發明揭示一種用以編程功率積體電路(I c)之一可編 程區塊的方法，該方法包含選擇該可編程區塊的一反熔絲 元件加以編程。該反熔絲元件包含藉由一介電層隔開的第 一及第二電容板。接著施以一電壓脈衝至該功率1C裝置之 一引腳。該引腳係連接至一高電壓輸出場效電晶體(HVFET) 的一汲極，在該功率1C裝置之一正常作業模式期間經由該 引腳驅動一外部負載。該電壓脈衝，其係耦接至該反熔絲 元件之該第一電容板，具有一電位足夠高用以致使一電流 流經該反熔絲元件，破壞該介電層之至少一部分，從而在 電氣上將該第一及第二電容板短路。 本發明揭示一種用以編程功率積體電路(IC)裝置之一 反溶絲記憶體區塊的方法，該方法包含：施以一外部施加 電壓至該功率1C之一第一引腳，該第一引腳係連接至一高 電壓輸出場效電晶體(HVFET)的一汲極，並亦連接至一分 接頭電晶體裝置的一第一終端，當施加至該第一引腳的一 外部電壓超過該分接頭電晶體裝置的一夾止電壓時，在第 二終端處提供一實質上不變的分接頭電壓，該第一電壓實 質上小於該夾止電壓；導通一隔離電晶體元件以將該外部 施加高電壓耦接至該反熔絲記憶體區塊的一選擇反熔絲元 件，該選擇反熔絲包含藉由一介電層隔開的第一及第二電 6 201214448 =接1::==熔，_塊之-共同節 連接該選擇反熔絲元件接的-取/寫入X 分接碩電曰雜#f— <第一板至接地；將該 實質上巧：兮〗f 一終端^雉至該共同接點；施加 一編程電壓係被施加至該選擇錄-引腳，使得 編程電it* A Μ Μ 糸之该第一電容板，該 电I係夠冋而致使一電流流經談 壞該介電層之至少-部分，從而在電#擇反熔絲而足以破 電容板短路。 隹電軋上將該第一及第二 :發明揭示一種用以編程功率積體電一 反熔、4记憶體區塊的方法，該方法 、 記憶體區塊之-選擇反m件f動與該反炼絲 :反熔、“件包3藉由一介電層隔開的第一及第二電容 板，该第一電容板係與該功率IC|晉 ^ pa - ., .. . 置的一内部節點耦接， 該開關7G件係耦接至該選擇反熔絲元夕 · 卞I 第'—板，由施 加至該功率IC的-引腳的-外部電壓在該内 生 -編程電壓，該引腳係連接至-高電—㈣㈣日曰日體 (HVFET)之-祕，誠程電壓_高而致使—電流流經 該選擇反熔絲元件而足以破壞該介畲思^ 电嘈之至少一部分’從 而在電氣上將該第一及第二電容板短路。 本發明揭示一種用以編程功率積體電路一 可編程區塊的方法，該方法包含：選擇該可編程區塊的一 反熔絲元件，該反熔絲元件包含藉由一 及第二電容板；施以一電壓脈衝至哕功 θ汗、 °茨功率1C裝置之一引 201214448 腳，該引腳係連接至一高電壓輸出場效電晶體(HVFET)的 一汲極，在該功率1C裝置之一正常作業模式期間經由該引 腳驅動一外部負載，該電壓脈衝係耦接至該反熔絲元件之 該第一電容板，其具有一高電位足以致使一電流流經該反 熔絲元件而破壞該介電層之至少一部分，從而在電氣上將 該第一及第二電容板短路。 【實施方式】 本發明揭示用於編程功率IC之反熔絲元件的方法及裝 置。於以下的說明中提出具體的細節，電壓、構造特性、 製造步驟等，為了於此提供對該揭示内容之完整的瞭解。 然而，於相關業界中熟知此技藝之人士將察知的是，該等 具體細節並非為實踐所說明之具體實施例所必需。在此整 個說明中參考“一（one)具體實施例”、“一（an)具體實施例”、 ‘‘一（one)實例”或“一（an)實例”意指相關於該具體實施例或 實例說明的特別特徵、構造或是特性係包含在至少一具體 實施例中。在此整個說明中於不同的位置處，該等措辭“於 一 (one)具體實施例中”、“於一 (an)具體實施例中”、‘‘一（one) 實例”或“一（an)實例”並不必然地皆係參考相同的具體實施 例或實例。再者，於一或更多具體實施例或實例中該特別 特徵、構造或是特性可以任何適合的結合及/或次結合方式 結合。 應瞭解的是該等圖式中的元件係為代表性的，並且為 了清晰性而未按比例繪製。亦應察知的是儘管揭示大部分 8 201214448 使用N-通道電晶體震置（高電壓及低電屋）的一 ，但亦可 =所有合適的摻㈣域藉岐用相 成？_通 道電晶體。 體電f :二!。:案t ’：向電壓或功率電晶體係為任何半導 i閉，，狀態或是狀況下支承150 芦乂雷：二一具體實施例中，-功率開關係為-高電 FET)其圖示為―N·通道金屬氧化物半導 ===於_及極區域之間支承高電 ，、體只也例中，—功率開關可包含一雙極接而 曰=ρΙΤ)、—絕緣閘極場效電晶體(IGFET)或是提供電 曰曰體功庇•的其他裂置構造。 ’、電 =揭示内容’“接地，，或是“接地 =壓或電位’界定妓測量—電路或是ic與之對^ /、他電堡或電位。一“接卿，，提供外部電連接至- 1C筆詈 =Γ:點:從而容許外部組件、電路、信號、功ί 負載專’與-面電壓IC之内部組件及電路耦接。 進一步察知的是在此揭示内容之内文中，一“高 係ί義為—電壓其實質上為150 V或更大，―“中間^ 係定義為介於15〇 V盘50 V ·» ρ弓 竹 & 為小於12V。與。V之間，以及-低，，電壓係定義 ，圖所示，圖i係為-方塊圖圖示—示範的高電愿 100其包卜高電壓(HV)開關1〇2，其可為 刀接頭疋件108、一低電藶(LV)控制器112、一隔 201214448 離塊114、-修整電路塊116、—供電終端118以及一回饋 終端120的代表。如圖所示，高電壓開關1〇2係於汲 極終端104與源極終端106之間耦接。於一實例中，高電 壓開關1G2可於-電源中使用用以控制通過—能源傳輸元 件之該一次繞組的電流’諸如一耦接的感應體。於作業中， HV沒極終端1〇4典型地係經柄接用以自一外部電路(未顯 不)接收輸人。如進-步顯#，—源極終端係經耗接至 高電壓開關102之另一端部。一分接頭元件刚係耗接至 HV沒極終端刚。於作業中，純頭元件⑽触高電壓 1C議中電路與HV沒極終端1〇4之間的緩衝。於一實例 中’分接頭元件108包含一三終端（亦即，電極)電晶體褒置 構造，其巾當祕加的電壓係小於該電晶财置之一失止 電壓時’位在—第—或分接頭終端的-電壓實質上係盡橫 越該第二及第三終端的—施加電壓成關。#橫越該第: 及第三終端的施加電壓超過該夾止電壓時，在該分接頭線 端提供的電壓實質上係為不變的歧無法隨著施加電壓增 加而改變。於-具體實施例中，分接頭it件1G8包含-^ 面场效電晶體(JFET)。於作業中，分接頭元件1〇8提供Hv 沒極終端1G4與高電壓IC中内部電路之_緩衝，其係列 為針對更低f壓^例如，於正f作業㈣，Hv汲極終端 =4可暴路至超過55() v的電壓，而該夾止電壓(暴露至高 、壓1C 1〇〇之内部電路的最大電壓）係不超過％ v。如此， 刀接頭το件1〇8提供—緩衝並防止高電壓1(：中其他内部元 件在顯著的高電壓下達到額定，其轉化成—較小的高電壓 201214448 IC 100 〇 如圖所示，修整電路塊116係經由隔離塊114耦接至 終端HM。於作業中，修整電路塊116考量到高電 _的—修整製程。更特定言之，修整可包含選擇性 啟卜或更多電氣元件，指示_㈣用以調整 之某些操作特性。於—實例中，在高電壓ici〇〇 ^兀成修整製程用以確保性能符合規格。根據本發明，修 正，為在感應設定高電壓IC 100之某些操作特性後，寫入 或是編程一反熔絲的製程。如圖所示，修整電路塊116包 含一可編程的反熔絲塊122，以及反熔絲編程塊124。於一 實例中，可編程的反熔絲塊122係由一系列之反熔絲構造 元件或疋反溶絲元件之陣列所組成。為了更為具體，根據 本揭示内容，一反熔絲係為一電路元件其在一裝置構造 中，如同一電容器’提供一正常開啟的電連接，具有二或 更多層之金屬、多晶矽或摻雜半導體材料藉由一介電層（例 如，氧化物，氮化物等）隔開。介於該二層之間的電連接可 藉由施以一大電壓橫越二導體，其作用用以擊穿或破壞該 介電層，而永久地閉合，從而讓該二金屬層電氣短路。·於 作業中，可編程的反熔絲塊122可經由該HV汲極終端1〇4 而加以編程。 如圖所示，反熔絲編程塊124係耦接至LV控制器U2 及可編程的反溶絲塊122。於一實例中，反熔絲編程塊124 包含一系列之選擇器開關，其係與包含在可編程的反溶絲 塊122中一個別地相對應的反熔絲串聯電耦接。一選擇器 201214448 開關可為任一型式之電晶體或開關，其容許電流通過其之 對應的反熔絲。於一修整作業期間，反熔絲編程塊124之 某些選擇器開關可經啟動（一次一個）用以容許一中電壓（大 約v)經施加橫越一反熔絲，該反熔絲之介電質擊穿並容許 電抓通過如此’ g等選擇器開關麵接至其之對應的反溶 絲，當啟動（導通）時，容許反溶絲短路。易言之，當該反溶 rt穿二容二電流通過時，該反罐經編程的或是寫 控制二之寫出易言之，該等反熔絲、低電酬 可經編程。如圖所_、擇開關’因此其之對應的反熔絲係 絲塊，用以確定可、至可編程反熔 編程或是短路。 、、糸鬼122中哪個反熔絲已經 之操作特性。 V控制器112可調整高電壓1C 100 施力作業期間’隔離塊114伟“導通，，用监kit 施加中電凝與反料塊12 =導通用以將-外部 的目標反熔絲耦接 同夺，導通與一待短路 開關。 反熔絲編程塊124的其令之一選擇器 反熔絲此:C加的該外部 施加中電歷 ^ iM 4^ 之正常作業期間，應察知的是在高㈣ 處修整電元件⑽之—節點129 如圖所示，圖Γ進作業。 y示—示範的高電壓1C 200。 12 201214448 浐2〇4不向電壓IC 2〇0包含一 HV開關202、一 HV終 而> —、源極終端206、分接頭元件2〇8、一 LV控制器212、 一計鼻器/解碼器266、-隔離塊214 給終端加、-回饋終端220、-可編程反熔絲塊(222)、：： 開關塊224、以及-讀取塊226。於—實射，HV開關2〇2、 分接頭元件208、LV控制器212、隔離塊214、修整塊216、 開關塊224以及讀取塊226可分別為HV開關102、分接頭 元件l〇8、LV控制器112、隔離塊114、修整塊116、反熔 絲編程塊124以及讀取塊226的實例。 如圖所示，於該實例中，HV 1C 200、分接頭元件208 可包含一分接頭電晶體構造，保護在高電壓1C中的電路不 受大於約80 V的電壓影響。例如’當在高電壓(HV)終端 204處該電壓係取，比如說550 V時，該分接頭電晶體限定 在節點236處的最大電壓至大約80V，並亦提供一小(2-3 mA)電流。在正常作業狀況下，隔離塊214將修整電路塊 216與在一節點236出現的電壓隔離。修整電路塊216之一 節點238係顯示經由隔離塊214耦接至節點236。如進一步 所示，節點236亦包含分接頭元件208的一第一或“分接頭” 終端。分接頭元件208的一第二終端係耦接至HV汲極終 端204，其亦可與高電壓開關202之汲極耦接。一第三終 端，其係耦接至該JFET分接頭電晶體構造之該閘極，正常 地係接地至接地電位232。 熟知半導體技藝之人士將察知的是分接頭元件208及 高電壓開關202可經一體成型成一單一裝置構造。應進一 13 201214448 步察知的是節點236可由高電壓IC 200中一外部或是内部 電壓源接收—足夠大的電壓，用以修整可編程反熔絲塊2 2 2 中反熔絲，或是節點236可直接地由一外部電壓源接收電 塵。同時察知的是修整塊216及L V控制器212通常係構成 在相同的石夕材料件上。 一如圖所示，隔離塊214包含一 PMOS電晶體230以及 NMOS位準移動電晶體232，以及一位準移動電阻器 234。如進—步所示，節點236係耦接至電晶體23〇之該源 極以及耦接至隔離塊214之電阻器234的一端部。於一實 例中，PMOS電晶體230可額定上至5〇 v。電阻器234的 ^ 一端部係顯示轉接至電晶體230之閘極，並亦執接至位 f移動電晶體232之沒極。電晶體232之源極係接地。實 知的是隔離塊214之電阻器23〇其之功能在於在 頭==情況下，於節點236處將修整塊216與由分接 牛〇8所產生的中電壓隔離。 動控位準移動電晶體232及電阻器234位準移 士^％ , C〇N至電阻器230之該閘極控制信號。更特定 u，田位^移動電晶體232之閘極處接收-連接信號 從也日日體232 ’因此，“導通，，電晶體230， -修整作3 ΐ 238。於作業中，連接信號Uc〇N可在 期間將節^23曰6自t點236連接至節‘點238，並在正常作業 移動電=:=3:開。於-應^ 該電晶體2 3 2時，電晶體2的電机可經汉5十以致當導通 粒230之閘極-源極電壓係限制在約 201214448 10 V。於某些具體貫施例中，位準移動電晶體232之間極 可經箝制。 如圖所示，修整電路塊216進一步包含可編程反熔絲 塊222及開關塊224。如圖所示，可編程反熔絲塊222包含 複數AFi、AF2.”AFn ,其中n係為一整數。每一可編程反 熔絲元件AF係於節點238與包含在開關塊224中的—對應 選擇器開關（SW)之間耦接。在編程之前（亦即，修整），^ 反熔絲AF並未有任何電流通過；亦即，其顯現為一開路為 一正常的直流操作電壓(例如，VDD = 5_6 v)。 於塊216中的一選定反熔絲(例如，AFi)可藉由導通塊 224中該對應的選擇器開關（亦即，Sw〇而加以編程，並接 著在節點238處施加一電壓脈衝(例如，3〇_35 v, 〇 5_1〇 _ 持續2-5 ms)。對該反熔絲吹氣所需的電壓係視閘極氧化物 厚度(例如，針對25奈米氧化物為〜3〇 v)而定。施加該—高 電壓脈衝可致使該反炫絲之閘極氧化物構造破裂，導致該 反溶絲AF〗之頂板與底板之間的一永久性短路，典型地具 有一電阻大小為數千歐姆。反熔絲AFi之狀態之後可由讀 取塊226藉感應其之電阻而讀取。如此整個揭示内容所說 明’可經由該HV汲極終端204外部地提供用以修整該反 熔絲編程元件所使用的修整脈衝。 業界中的實踐者應察知的是與現存齊納二極體比較， 修整反溶絲構造AF所需的電流總量係顯著地較小，通常需 要>150 mA。此外，熟知此技藝之人士將瞭解的是與先前技 蟄設計相較，於此所揭示的該可編程反熔絲塊可減小高電 15 201214448 壓IC 200之該修整電路塊216的整體尺寸約5或更多倍。 於一具體實施例中，可編程反熔絲塊222之每一反熔絲AF 包含一極小的閘極氧化物面積，〜10 μιη2。 於作業中’可對高電壓1C 200之HV汲極終端204施 加一編程或修整HV脈衝，並經由分接頭元件208及隔離 塊214轉移至修整塊216。如圖所示，修整電路塊210亦包 含開關塊224，其包含複數選擇器開關SWi、SW2...SWn， 每一者分別地與一對應的AF!、AF2...AFn耦接。於一具體 實施例中，選擇器開關SW係為MOSFETS其可禁得起上 至50 V的電壓。為編程一選擇性反熔絲AF，該對應的選 擇器開關SW之閘極係藉由將該閘極升高至一高電位而“導 通”’同時源極係經由一低阻抗開關而耦接接地。關閉所有 其他的選擇器開關SW(與未選擇的反炫絲有關）(例如，利用 其之源極經由一高阻抗而耦接接地的閘極接地）。更特定言 之，一位址信號uADD經輸送至開關塊224中的一相對應選 擇器開關’其與已經選擇而為短路或修整的該反熔絲AF 相一致。如此，LV控制器212及解碼器266可輸出位址信 號UADD用以隔離並修整針對修整作業所挑選的該反熔絲。 根據一具體實施例中，每次修整一反熔絲AF。複數反 熔絲AF可經修整(短路），並連續地執行每—反溶、絲AF之 修整作業。於修整作業期間，導通隔離塊214中電晶體 230，將可編程反溶絲塊連接至節點攻。接著將—脈二電 壓施加至HV沒極終端204，致使在節點236處產生一較低 的内部電壓。應注意的是施加至Hv終端綱的脈衝電壓 201214448 可為數百伏特(例如，600-700 V)，但分接頭元件208將在 節點236處出現的電壓限制在一更低的電壓電位(例如，約 50 V)。 熱知此技藝之人士應察知的是高電屢開關202，其於一 具體實施例中，可為一 MOSFET，係經設計並構成用以在 正帛作業期間禁得起一高脈衝電壓上至約7〇〇 v。於另一實 例中，選擇益開關之閘極可經脈衝化，同時在汲極終端2〇4 處保持一固定的高電壓。當施加約3〇v或更大的一電壓脈 衝橫越該選擇的反熔絲A F時，將二終端或電容板隔開的該 閘極氧化物破裂，從而將該反熔絲構造編程(短路）。就該等 未選擇反祕AF亦即’料未翻加时氣或短路 者-該對應選擇器開關S W之閘極係經接地以致關閉選擇器 開關SW。因此，在底部電路板處出現的電邀（搞接至選^ =關SW之汲極财地上升，實f上追縱該頂部她接 即點238)之電愿。因此’該等未選擇的反溶絲af之該 3極氧化物並未破發且料裝置構造轉斷路。°" 於作業中’供給引腳218提供電力至高電壓忙2 給電：Ϊ路並：:貫例中’供給引腳218可經耦接至-供 ^错Hv汲極終端2()4經由分接頭元件扣8 電。於作業中’回饋終端22G提供資訊至 以致其可驅動高雷懕1Λ0认一 112, 係在-開關模切f關 貫例中，高電壓IC 200 制-電流通過IfΓ吏用’以及高電壓開關102藉由限 整能賤應11歧―變心之初級繞組而調 17 201214448 圖3係為用於編程圖2之該具體實施例中所顯示的一 連續步驟的―示範流㈣。酬㈣在流程塊 —H始，施加5 V電壓至該Hv沒極終端2〇2。此係為一 ::3曰二：以確認電Λ並未流出該HV汲極終端202。於流 摆#莫、畜,卜人木可使用计算器/解石馬器266(例如，計時)用以選 之，門=虽的選擇器開關SW。亦即，對選擇器開關SW ΓΡΓ—電壓，與經選擇用以編程的該反溶絲aF =i未係足夠高俾以導通該選擇器開叫 極為；的反溶絲有關的其他選擇器開關請其之閉 極耦接接地，確保其維持關閉。 閘 接著，如於流程塊330中所示，“導通”位 體232，致使電晶體23〇⑹導通 ，晶 238與節點攻減’並係為在相同的電位;;午:點 =著，-高電壓脈衝化;亦即，節點终端 V並接者往回向下降低至^。於— 门至〜50 一 2 ms脈衝持續時間，盆 、八 & '，可施加 拄μ ，、具有〜100叩的一上升時間/下隊 則二成1 =區塊3 5 G，假若已針對所有反炼絲完成修整， 需:Γ步的修整作業，則該‘ q延仃机私塊320，其中該計算 闽 選擇並導通與用於修整作單 ”、、σ/、、、&汁時用以 選擇器開關。 業的°亥目標反溶絲相對應的下- 儘管已結合特定具體實施例說 知的是複數的修改及變化係完全地 發月之㈣内。因此’本說明書及圖式係視為-說= 201214448 非一限制的意義。 【圖式簡單說明】 本揭示内容將由接續的詳細說明並由該等伴隨圖式而 更為詳細地瞭解，然而，不應用以限定本發明在所顯示的 該等特定具體實施例，而係僅用於解釋與理解。 圖1圖示一示範的高電壓1C裝置方塊圖。 圖2圖示圖1之修整區塊的一示範電路示意圖。 圖3係為用於修整一高電壓1C之一連續步驟的一示範 流程圖。 【主要元件符號說明】 AF^.AFn 可編程反熔絲元件 SW 選擇器開關 Uadd 位址信號 Uc〇N 連接信號 UsENSE 感應信號 UreaD 讀取信號 100 高電壓1C 102 高電壓開關 104 高電壓汲極終端 106 源極終端 19 201214448 108 分接頭元件 112 低電壓控制器 114 隔離塊 116 修整電路塊 118 供電終端 120 回饋終端 122 可編程的反炼絲塊 124 反熔絲編程塊 126 讀取塊 129 節點 200 高電壓1C 202 HV開關 204 HV終端 206 源極終端 208 分接頭元件 212 LV控制器 214 隔離塊 216 修整塊 218 供給終端/供給引腳 220 回饋終端 20 201214448 222 可編程反溶絲塊 224 開關塊 226 讀取塊 230 PMOS電晶體 232 接地電位/NMOS位準移動電晶體 234 位準移動電阻器 236 節點 238 節點 266 計算器/解碼器 310 流程塊 320 流程塊 330 流程塊 340 流程塊 350 流程塊 21

Claims (1)

1. 201214448 七 申請專利範圍： L二種用以編程功率積體電路(IQ裝置之—反溶絲記憶 體區塊的方法，該方法包含： 一施加一第一電壓至該功率1C之一第一引腳，該 第引腳係連接至一高電壓輸出場效電晶體(hvfET) 的二汲極，並亦連接至一分接頭電晶體裝置的一第一 終端，當施加至該第一引腳的一外部電壓超過該分接 ，電晶體裝置的—夾止電壓時，在第二終端處提供- 實質上不變的分接頭電壓，該第一電壓實質上小於該 夹止電壓； 導通與該反熔絲記憶體區塊之一選擇反熔絲相關 聯的一修整MOSFET，該選擇反熔絲包含藉由一介電 層隔開的第一及第二電容板，該第一電容板係與該反 熔絲記憶體區塊之一共同節點耦接，該第二電容板係 與該修整MOSFET之一汲極耦接； 施加一寫入信號’其致使即將短路的修整 MOSFET之一源極經由一低阻抗而接地； 將該分接頭電晶體裝置之該第二終端耗接至該共 同節點； 施加實質上ifj於§玄第一電麼的一第二電壓至該第 一引腳’使得一編程電壓係被施加至該選擇反溶絲之 該第一電容板’該編程電壓係夠高而致使一電流流經 該選擇反熔絲而足以破壞該介電層之至少一部分，從 而在電氣上將該第一及第二電容板短路。 22 201214448 2. 如申請專利範圍第1項之方法，其中該第二電壓係大 於該夾止電壓以及該編程電壓實質上係等於該分接頭 電壓。 3. 如申請專利範圍第1項之方法，其中該寫入信號係施 加至一低電壓場效電晶體(LVFET)之一閘極，該電晶 體具有一汲極耦接至該修整MOSFET之該源極，該 LVFET之一源極係接地。 4. 如申請專利範圍第1項之方法，其中該修整MOSFET 具有一擊穿電壓，其係超過該分接頭電壓。 5. 如申請專利範圍第1項之方法，其進一步包含關閉該 記憶體區塊之所有其他的反熔絲，除了該選擇反熔絲 之外。 6. 如申請專利範圍第1項之方法，其進一步包含將跨越 該選擇反熔絲的編程電壓箝制。 7. —種用以編程功率積體電路(IC)裝置之一反熔絲記憶 體區塊的方法，該方法包含： 施以一外部施加電壓至該功率1C之一第一引 腳，該第一引腳係連接至一高電壓輸出場效電晶體 (HVFET)的一汲極，並亦連接至一分接頭電晶體裝置 的一第一終端，當施加至該第一引腳的一外部電壓超 過該分接頭電晶體裝置的一夾止電壓時，在第二終端 處提供一實質上不變的分接頭電壓，該第一電壓實質 上小於該爽止電壓； 導通一隔離電晶體元件以將該外部施加高電壓耦 23 201214448 擇反:絲t憶體區塊的一選擇反熔絲元件，該選 ……匕含藉由一介電層隔開的第一及第二電容 :點=7電容板係與該反輸憶體區塊之:共同 選擇反炫絲元綱的一讀取/寫入元 接該選擇反炫絲元件之該第二板至接地； 同接:頭電晶體裳置之該第二終端輕接至該共 -弓it加2上高於該第—電壓的—脈衝電壓至該第 Μ 一^得—編程電壓係被施加至該選擇反溶絲之 8. ;、ϋ:ϊ容板，該編程電壓係夠高而致使-電流流經 擇反熔絲而足以破壞該介電層之至少一部分，從 而在電氣上將該第一及第二電容板短路。 如申請專利範㈣7項之方法，其中該脈衝電壓係大 於该夾止電壓，以及該編程電壓實質上係等於該分接 頭電壓。 、" 9. 如申請專利範圍第7項之方法，其中該讀取/寫入元件 包含一低電壓場效電晶體(LVFET)，其具有一汲極， 係輕接至該修整MOSFET之該源極以及該LVFET之 一源極係經耦接接地。 10. 如申睛專利範圍第7項之方法，其進一步包含關閉與 該反溶絲記憶體區塊之所有其他的反熔絲有關的讀 取/寫入元件，除了該選擇反熔絲之外。 如申請專利範圍第7項之方法，其進一步包含將跨越 24 11. 201214448 該選擇反熔絲的編程電壓箝制。 12. —種用以編程功率積體電路(1C)裝置之一反熔絲記憶 體區塊的方法，該方法包含： 啟動與該反熔絲記憶體區塊之一選擇反熔絲元 件耦接的一開關元件，該選擇反熔絲元件包含藉由一 介電層隔開的第一及第二電容板，該第一電容板係與 該功率1C裝置的一内部節點耦接，該開關元件係耦接 至該選擇反熔絲元件之該第二板； 由施加至該功率1C的一引腳的一外部電壓在該内 部節點處產生一編程電壓，該引腳係連接至一高電壓 輸出場效電晶體(HVFET)之一汲極，該編程電壓係夠 高而致使一電流流經該選擇反熔絲元件而足以破壞該 介電層之至少一部分，從而在電氣上將該第一及第二 電容板短路。 13. 如申請專利範圍第12項之方法，其中該編程電壓包 含一脈衝電壓。 14. 如申請專利範圍第12項之方法，其進一步包含將跨 越該選擇反熔絲的編程電壓箝制。 15. 如申請專利範圍第7項之方法，其中產生該編程電壓 包含： 將該外部電壓限制在於一分接頭電晶體裝置之一 第二終端處提供的一實質上不變的分接頭電壓，該分 接頭電晶體裝置具有一第一終端連接至該引腳以及該 HVFET之該汲極；以及 25 201214448 導通一隔離電晶體元件以將該實質上不變的分接 頭電壓耦接至該内部節點，該實質上不變的分接頭電 壓包含該編程電壓。 16. 如申請專利範圍第12項之方法，其中該開關元件包 含一場效電晶體，其具有一閘極；一汲極，其耦接至 該選擇反熔絲元件之該第二板；以及一源極，其耦接 接地。 17. —種用以編程功率積體電路(1C)裝置之一可編程區塊 的方法，該方法包含： 選擇該可編程區塊的一反熔絲元件，該反熔絲元 件包含藉由一介電層隔開的第一及第二電容板； 施以一電壓脈衝至該功率1C裝置之一引腳，該 引腳係連接至一高電壓輸出場效電晶體(HVFET)的一 汲極，在該功率1C裝置之一正常作業模式期間經由 該引腳驅動一外部負載，該電壓脈衝係耦接至該反熔 絲元件之該第一電容板，其具有一高電位足以致使一 電流流經該反熔絲元件而破壞該介電層之至少一部 分，從而在電氣上將該第一及第二電容板短路。 18. 如申請專利範圍第17項之方法，其進一步包含將該 第二電容板經由一低阻抗開關而耦接接地。 19. 如申請專利範圍第18項之方法，其中該耦接步驟包 含導通一選擇器開關，其耦接至該第二電容板。 20. 如申請專利範圍第17項之方法，其進一步包含重複 針對該可編程區塊之一不同反熔絲元件的選擇及施用 26 201214448 步驟。 21·如申請專利範圍第19項之方法，其中該選擇器開關 包含一場效電晶體(FET)，該FET具有一汲極，其係耦 接至該第二電容板。 27