JP2005039833A - 少なくとも1つの電気モジュールの電気的な特性を永続的に変化させるエネルギパルスを該電気モジュールに印加するための装置および少なくとも1つの電力スイッチング素子の使用 - Google Patents
少なくとも1つの電気モジュールの電気的な特性を永続的に変化させるエネルギパルスを該電気モジュールに印加するための装置および少なくとも1つの電力スイッチング素子の使用 Download PDFInfo
- Publication number
- JP2005039833A JP2005039833A JP2004207863A JP2004207863A JP2005039833A JP 2005039833 A JP2005039833 A JP 2005039833A JP 2004207863 A JP2004207863 A JP 2004207863A JP 2004207863 A JP2004207863 A JP 2004207863A JP 2005039833 A JP2005039833 A JP 2005039833A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power switching
- energy pulse
- electric module
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
【課題】高い耐圧性および低抵抗の抵抗を有する、制御が簡略されたコストの掛からないチップ面を使用できる装置を提供する。
【解決手段】電力スイッチング素子は高電圧MOSトランジスタである。
【選択図】図1
【解決手段】電力スイッチング素子は高電圧MOSトランジスタである。
【選択図】図1
Description
本発明は、エネルギパルスを伝導させる少なくとも1つの電力スイッチング素子を有する、少なくとも1つの電気モジュールの電気的な特性を永続的に変化させるエネルギパルスを電気モジュールに印加するための装置に関する。さらに本発明は、エネルギパルスが電力スイッチング素子を介して伝導され、少なくとも1つの電気モジュールの電気的な特性を永続的に変化させる少なくとも1つのエネルギパルスを電気モジュールに印加する際の、少なくとも1つの電力スイッチング素子の使用に関する。
電気モジュールの電気的な特性の永続的な変化を生じさせるために電気モジュールに印加するための装置が公知である。これらの装置は今日では例えばいわゆる製造終了時プログラミングの際に使用される。製造終了時プログラミングは同様に製造された製品に個別の特徴を付与するために製品の生産プロセスの最終段階において使用される。ここで、個別の特徴を後の時点でももはや変わるべきでない形式で残すことがしばしば望まれる。このために製品内には少なくとも1つのモジュールが設けられており、このモジュールは製造プロセスの間は差し当たり全ての製品において同様に構成されているが、最後の製造ステップ、いわゆる製造終了時には、このモジュールに個別の特徴を残すための特別な処理が施される。つまり、例えば製品内にダイオードを設けることが公知であり、このダイオードにエネルギパルスを印加することにより、ダイオードの電気的な特性を変化させることができる。このような場合には、通常製品に組み込まれている検出装置が後の時点において、所定のダイオードは本来の電気的な特性を有するか、またはエネルギパルスによりもたらされる変化を有するかを確認することができる。検出装置によって求められたデータに基づき所定の特徴または機能を起動ないし停止することができるか、そうでなければ例えばシリアル番号を出力することができる。
従来技術から、個別の特徴を残すために使用されるモジュールは、バイポーラトランジスタを介して電流パルスを供給することができるツェナーダイオードであることが公知である。ツェナーダイオードの特性の永続的な変化にとって十分なエネルギ(例えば30Vにおいて500mAの電流パルスで良い)を流せるようにするために、バイポーラトランジスタは大部分がダーリントントランジスタとして実施されている。チップ製造のためのCMOS搭載プロセスにおいては、バイポーラトランジスタは付加的な繁雑性を伴ってのみ実現することができる。例えば、異なる種類の半導体の組合せを可能にする製造プロセス(例えばBCDプロセス)では、バイポーラトランジスタの耐圧性は大幅に低減されており、またカスケード接続する必要がある。このことは単独のバイポーラトランジスタに比べ複数のバイポーラトランジスタの装置全体の抵抗を高めることになる。したがって抵抗はトランジスタ面の拡大によって再び低減されなければならず、これによりバイポーラトランジスタのための非常に繁雑な制御回路と関連して、コストの掛かるチップ面がますます使用されることになる。
本発明の課題は、上述の問題点を考慮して、高耐圧性および低抵抗の抵抗を有する、制御が簡略されたコストの掛からないチップ面を使用できる装置を提供し、またこの装置における電力スイッチング素子の使用を提供することである。
この課題は装置に関しては、電力スイッチング素子は高電圧MOSトランジスタであることによって解決される。電力スイッチング素子の使用に関しては、電力スイッチング素子として高電圧MOSトランジスタが使用されることによって解決される。
本発明によれば、エネルギパルスを伝導させる少なくとも1つの電力スイッチング素子を有する、少なくとも1つの電気モジュールにモジュールの電気的な特性を永続的に変化させる少なくとも1つのエネルギパルスを印加する装置において、電力スイッチング素子は高電圧MOSトランジスタである。高電圧MOSトランジスタはバイポーラトランジスタに比べ著しく高められた40Vまでの耐圧性を有し、それと同時に非常に低い抵抗を有する。したがって、カスケード接続された複数のバイポーラトランジスタを省略することができる。トランジスタの個数の低減またこれに付随する制御の簡略化によって、高価なチップ面を省略することができる。
電気モジュールが電気回路内に配置されている場合には有利である。これにより、電気モジュールが電気回路内の事前に設けられているスペースを既に占有し、そこにおいてエネルギパルスが印加されるので、製品製造プロセスの簡略化が達成される。
装置が電気回路内に統合されている場合には更なる利点が明らかになる。このような場合には、別個に実施される接触点および外部供給線を要することなく、電気モジュールには装置によってもたらされるエネルギパルスを供給することができる。
電気回路が集積された回路ないし集積回路(IC)として実施されていることは有利である。これにより(離散的な実施形態に比べ)殊に廉価且つスペースが節約されたものに変えることができ、その結果殊に廉価に製造すべき、または全体として僅かな体積しか有せない製品においても装置を使用することができる。
有利な実施形態においては高電圧MOSトランジスタはラテラルDMOSトランジスタとして実施されている。ここでDMOSという分類は二重拡散型金属酸化物半導体(double-diffused metal oxide semiconductor)を表し、またこのような構造様式の半導体は殊に高い耐圧性および電流負荷容量を有する。
ラテラルな構造様式のトランジスタでは、このトランジスタが形成されているウェハ表面にパラレルにトランジスタのベースに電流が流れる。
本発明に有利な構成は、電気モジュールがダイオード、例えばツェナーダイオードであるときに生じる。ダイオードにおいては電気的な特性の変化をダイオードの特性曲線に合わせられたエネルギパルスを用いて生じさせることができる。典型的にはエネルギパルスは、パルスの電圧の値が降伏電圧の値を上回るように選定される。エネルギパルスの十分な持続時間、例えば30msにおいては、降伏電圧を上回る動作によりダイオードの電気的な特性が変化することになる。
ダイオードの永続的な変化が低抵抗の抵抗への変換である場合には有利である。これに関しては、簡単な電流測定および/または電圧測定により、ダイオードが本来の特性を有するか、すなわち順方向電圧では阻止状態であり、順方向電圧を上回ると導通状態になるか、変化した特性、すなわち抵抗の変化した特性を有するかを確認できる。このために従来技術から公知のダイオード、例えばツェナーダイオードが使用され、このダイオードは降伏電圧限界を超えた印加の際に、例えば100オームよりも著しく小さい抵抗を有する導電的な接続状態が生じる。
本発明を以下では実施例に基づき詳細に説明する。
図面はザップセル2として実施されている本発明による装置1およびザップセル2と接続されている電気モジュール3を示す。電気モジュール3との破線で示されている接続は、このモジュール3がザップセル2の機能領域に属するのではなく、ザップセル2に対応付けられていることを表す。ここに示した実施例では電気モジュール3はツェナーダイオードZDの構造様式を有するダイオード4として構成されている。ツェナーダイオードZDは10〜15Vの特徴的な降伏電圧を有し、降伏電圧を上回る電圧でもって所定のようにエネルギ供給が行われる場合には、合金化プロセスに類似する変換でもって低抵抗の抵抗を形成する。ここでは以下では、ツェナーダイオードZDの電気的な特性を変化させるために必要とされるエネルギパルスがザップセル2からどのように供給されるかを記述する。
ザップセル2は、電気信号の論理結合が行われる論理領域5と、ツェナーダイオードZDにエネルギパルスを印加する際に必要なスイッチング行程を実行する電力領域6とから構成されている。
論理領域5は供給電圧VPSWおよびアース端子AGNDを有する。さらには、論理領域5は入力側においてザップモード信号ZAPM、起動信号INおよびテストモード信号TESTMを受け取り、これらの信号はインバータ7および8、NORゲート9ならびにNANDゲート10、11、12および13を用いて論理的に結合される。NANDゲート12の出力側およびNANDゲート13の出力側は、回路図に示されているように、ザップセル2の電力領域6と接続されている。ザップモード信号ZAPMおよび起動信号INは、ツェナーダイオードZDにエネルギパルスを印加するため、いわゆるザッピング(付勢、Zapping)のためのザップセルが準備されるべきことを表す。テストモード信号TESTMによりザップセル2はテストモードに移行される。このテストモードの機能は後にさらに記述する。
ザップセル2の電力領域6は電力スイッチング素子14、トランジスタT2、T3、T4およびT5並びにツェナーダイオードZ1およびZ2を有する、本発明によれば電力スイッチング素子14は高電圧MOSトランジスタT1として実施されている。電力領域6には入力側において信号IZ、UZAPおよびIBITが供給され、またこの電力領域6は出力信号OUTを出力し、破線で示されているようにツェナーダイオードZDとの電気的な接続を有する。ツェナーダイオードZ1およびZ2は、これらのツェナーダイオードZ1およびZ2にザッピング行程の際にはそれぞれ5Vの電圧降下が生じるよう寸法設計されている。トランジスタT4は、回路図からも明らかであるように、ダイオードの機能を実行するために接続されている。ここでツェナーダイオードZDの特性を永続的に変化させるエネルギパルスが印加される場合には、ザップセル2においては以下の行程が行われる。
先ずここに示した回路の動作電圧が35Vに高められる。これにより例えば信号IZおよびUZAPが35Vの電圧にある。続いて、トランジスタT2がNANDゲート12から伸びるゲート制御線でもって阻止状態ないし高抵抗状態に切り換えられる。信号IZの電流はここではもはやアースAGNDへは流れず、ダイオードZ1およびZ2を介する電圧降下によってノード15において約25Vの電圧が生じるよう作用する。このことは、トランジスタT1のゲート・ソース区間に沿って10Vの電圧降下はトランジスタT1外で生じることを意味する。トランジスタT3はNANDゲート13のゲート制御線を用いて同様に阻止状態に切り換えられる。ここでトランジスタT3は前述のテストモードの間のみ導通接続され、この場合にツェナーダイオードZDと並列な回路において、変化したツェナーダイオードの低抵抗の抵抗をシミュレートできることを言及しておく。
入力信号IZの電流がおよそ100μAである間に、信号UZAPにより約500mAの電流が数ミリ秒にわたって印加される。トランジスタT1はゲートに電圧が加えられていることにより開かれ、ゲート・ソース区間には前述の10Vの電圧が印加されているので、トランジスタT1はエネルギパルスをノード15に伝導し、したがって最終的にはツェナーダイオードZDに伝導する。この際トランジスタT5により、このエネルギパルスが後段に設けられている回路(図示せず)に損傷を与えることは阻止される。全体として数ミリ秒にわたり約25Vの電圧において約500mAの電流がツェナーダイオードZDを流れ、前述したツェナーダイオードZDの永続的な変化がトリガされる。後の時点において信号IBITを用いてツェナーダイオードZDの状態を出力側OUTにおいて問い合わせることができる。
ここで示した実施形態の複数のザップセル2を殊に簡単なやり方で、例えばツェナーダイオードのグループ内で特定のビットパターンを生成するために、複数のツェナーダイオードZDの装置において所期のように特定のツェナーダイオードZDを変化させることができる装置と組み合わせることができる。このために各ツェナーダイオードは固有のザップセル2と結合される。この際ザップセル2は論理領域5において相互に独立して制御され、他方ではこれらのザップセル2には電力領域6において例えば信号IZおよびUZAPに関して同様に印加することができる。この際トランジスタT2が論理領域5の入力信号に基づき阻止状態に切り換えられる場合には、前述したように、ツェナーダイオードZDのザッピングが行われる。これに対しトランジスタT2が導通接続される場合には、信号IZは直接アースAGENDへと流れ、これによりトランジスタT1が阻止されることになる。ここで信号UZAPを用いて共通のザッピングパルスが供給される場合には、パルスはこのようなコンスタレーションにおいてトランジスタT1を流れることはできず、ツェナーダイオードZDは変更されていない状態にとどまる。
1 装置、 2 ザップセル、 3 電気モジュール、 4 ダイオード、 5 論理領域、 6 電力領域、 7,8 インバータ、 9 NORゲート、 10,11,12,13 NANDゲート、 14 電力スイッチング素子、 15 ノード
Claims (8)
- エネルギパルスを伝導させる少なくとも1つの電力スイッチング素子(14)を有する、少なくとも1つの電気モジュール(3)の電気的な特性を永続的に変化させるエネルギパルスを該電気モジュール(3)に印加するための装置(1)において、
前記電力スイッチング素子(14)は高電圧MOSトランジスタ(T1)であることを特徴とする、装置。 - 前記モジュール(3)は電気回路内に配置されている、請求項1記載の装置。
- 装置(1)が前記電気回路に統合されている、請求項2記載の装置。
- 前記電気回路は集積回路として実施されている、請求項2または3記載の装置。
- 前記高電圧MOSトランジスタ(T1)はラテラルDMOSトランジスタとして実施されている、請求項1から4までのいずれか1項記載の装置。
- 前記電気モジュール(3)はダイオード(4)である、請求項1から5までのいずれか1項記載の装置。
- 前記ダイオード(4)の永続的な変化は低抵抗の抵抗への変換である、請求項6記載の装置。
- エネルギパルスが電力スイッチング素子(14)を介して伝導され、少なくとも1つの電気モジュール(3)の電気的な特性を永続的に変化させる少なくとも1つのエネルギパルスを該電気モジュール(3)に印加する際の、少なくとも1つの前記電力スイッチング素子(14)の使用において、
該電力スイッチング素子(14)として高電圧MOSトランジスタ(T1)が使用されることを特徴とする、少なくとも1つの前記電力スイッチング素子の使用。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2003132512 DE10332512A1 (de) | 2003-07-17 | 2003-07-17 | Vorrichtung zum Beaufschlagen eines elektrischen Bauteils und Verwendung eines Leistungsschaltelements in genannter Vorrichtung |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005039833A true JP2005039833A (ja) | 2005-02-10 |
Family
ID=33560184
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004207863A Pending JP2005039833A (ja) | 2003-07-17 | 2004-07-14 | 少なくとも1つの電気モジュールの電気的な特性を永続的に変化させるエネルギパルスを該電気モジュールに印加するための装置および少なくとも1つの電力スイッチング素子の使用 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2005039833A (ja) |
DE (1) | DE10332512A1 (ja) |
IT (1) | ITMI20041411A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011084283A1 (de) | 2011-10-11 | 2013-04-11 | Robert Bosch Gmbh | Sensoreinheit und Verfahren zur Bandendeprogrammierung einer Sensoreinheit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022146A (ja) * | 1988-06-13 | 1990-01-08 | Nec Corp | 半導体装置 |
JPH09172177A (ja) * | 1995-11-30 | 1997-06-30 | Robert Bosch Gmbh | ツェナーダイオードを有する半導体装置 |
-
2003
- 2003-07-17 DE DE2003132512 patent/DE10332512A1/de not_active Withdrawn
-
2004
- 2004-07-14 IT ITMI20041411 patent/ITMI20041411A1/it unknown
- 2004-07-14 JP JP2004207863A patent/JP2005039833A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH022146A (ja) * | 1988-06-13 | 1990-01-08 | Nec Corp | 半導体装置 |
JPH09172177A (ja) * | 1995-11-30 | 1997-06-30 | Robert Bosch Gmbh | ツェナーダイオードを有する半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
DE10332512A1 (de) | 2005-02-03 |
ITMI20041411A1 (it) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190165572A1 (en) | Electrostatic discharge protection circuit with a high turn-on speed | |
US10177137B1 (en) | Electrostatic discharge protection apparatus | |
US20110074485A1 (en) | Semiconductor circuit | |
US10355685B2 (en) | Output circuit | |
JP2006261679A (ja) | 低電圧用esd保護回路 | |
JP2005056892A (ja) | Esd保護回路 | |
WO2017068626A1 (ja) | 半導体デバイス駆動回路およびインバータ装置 | |
TWI836388B (zh) | 靜電放電鉗位器 | |
US9059172B2 (en) | Fuse circuit | |
TWI521824B (zh) | 靜電放電防護電路及具有此電路的電壓調節器晶片 | |
US10505364B2 (en) | Electrostatic discharge protection apparatus | |
US8669806B2 (en) | Low voltage antifuse programming circuit and method | |
JP3814589B2 (ja) | スイッチ回路及びバススイッチ回路 | |
US7330053B2 (en) | Prestage for an off-chip driver (OCD) | |
CN109493909B (zh) | 电可编程熔丝电路以及电可编程熔丝编程方法、检测方法 | |
JP2005039833A (ja) | 少なくとも1つの電気モジュールの電気的な特性を永続的に変化させるエネルギパルスを該電気モジュールに印加するための装置および少なくとも1つの電力スイッチング素子の使用 | |
US11114849B2 (en) | Semiconductor device and semiconductor device system | |
US9698778B2 (en) | On-die termination/driving circuit and method of using the same | |
KR20120011789A (ko) | Mim 기반 디커플링 커패시터들을 구현하는 결함 면역 기술 | |
US6781436B2 (en) | Programming transistor in breakdown mode with current compliance | |
US9473142B2 (en) | Method for performing signal driving control in an electronic device with aid of driving control signals, and associated apparatus | |
US11521695B1 (en) | Digital bit generators for trim circuits | |
US20100327915A1 (en) | Semiconductor device and method for resetting the same | |
CN109921780B (zh) | 复用引脚电路 | |
US20120119815A1 (en) | Switching circuit of semiconductor apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070713 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100902 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100910 |
|
A02 | Decision of refusal |
Effective date: 20110218 Free format text: JAPANESE INTERMEDIATE CODE: A02 |