201204104 六、發明說明： 【發明所屬之技術領域】 本案係關於無線通訊系統。更特定言之，本案係關於用 於提供對信號的改進解碼的系統和方法。 【先前技術】 無線通訊系統被廣泛部署以提供諸如語音、資料等等各 種類型的通訊内容。該等系統可以是能夠藉由共享可用系 統資源（例如，頻寬和發射功率）來支援與多使用者通訊 的多工存取系統。此種多工存取系統的實例包括分碼多工 存取（CDMA)系統、分時多工存取（TDMA)系統分 頻多工存取（FDMA )系統、3GPP LTE系統、以及正交分 頻多工存取（OFDMA)系統。 一般而言，無線多工存取通訊系統能同時支援多個無線 終端的通訊。每個終端經由前向和反向鏈路上的傳輸與一 或多個基地台通訊。前向鏈路（或下行鏈路）代表從基地 台至終端的通訊鏈路，而反向鏈路（或上行鏈路）代表從 終端至基地台的通訊鏈路。此通訊鏈路可經由單輸入單輸 出、多輸入單輸出或多輸入多輸出（MIM〇 )系統來建立。 ΜΙΜΟ系統採用多個（％個）發射天線和多個（％個） 接收天線來進行資料傳輸。由該^個發射天線及^^個接 收天線構成的ΜΙΜΟ通道可被分解成^個亦被稱為空間 通道的獨立通道’其中乂}。該心個獨立通道中 的每一個對應於一維度。若由該多個發射和接收天線建立 201204104 的附加維度得到利用，則ΜΙΜΟ系統就能提供改善的效能 (例如，更高的傳輸量及/或更大的可靠性）。 ΜΙΜΟ系統支援分時雙工（TDD)和分頻雙工（fdd) 系統。在TDD系統中，前向和反向鏈路傳輸是在相同的頻 率區域上，從而相互性原理允許從反向鏈路通道來估計前 向鍵路通道。此舉使得在存取點處有多個天線可用時該存 取點能夠在前向鏈路上提取發射波束成形增益。 【發明内容】 本案包含與解碼通訊資料有關的描述。 在本案的各態樣中的一態樣中，提供了一種用於在行動 通訊系統中解碼經迴旋編碼的截尾資料的方法該方法包 括··將接收到的經編碼信號複製N次，其中N等於迭代次 數，向複製的信號應用Viterbi解碼演算法；從Vkerbi解 碼選擇最可能的存活路徑；在該最可能的存活路徑的中段 應用固定解碼訊窗；及獲得具有相同的開始和結束狀態= 有效編碼字元。 “ 在本案的另一態樣中，提供了一種用於在行動通訊系統 中解碼經迴旋編碼的截尾資料的裝置，該裝置包括：用於 將接收到的經編碼信號複製的構件，其中N等於迭代 次數；用於向複製的信號應用Viterbi解喝演算法的構件 用於從Wi解碼選擇最可能的存活路彳_構件；用於在 該最可能的存活轉的巾段應賴定解⑽窗的 用於獲得具有相同的開始和結束狀態的有效編碼字元的 201204104 構件。 在本案的另—態樣中，提供了一種用於在行動通訊系統 中解碼，I迴旋編碼的截尾資料的解碼器，該解碼器包括： 複製模組，用於將接收到的經編碼信號複製Ν次，其中Ν 等於迭代次數；Viterbi解碼器模組，用於向複製的信號應 用Viterbi解碼演算法；最可能的存活路徑的選擇器模組； 及固疋解碼訊窗模組’使解碼訊窗位於該最可能的存活路 的中段其中從解碼器獲得具有相同的開始和結束狀態 的有效編碼字元。 在本案的另一態樣中’提供了一種電腦程式產品，包 括·電腦可讀取媒體，包括：用於將接收到的經編碼信號 複製N次的代碼，其中n等於迭代次數；用於向複製的信 號應用Viterbi解碼演算法的代碼；用於從Viterbi解碼選 擇最可能的存活路徑的代碼；用於在該最可能的存活路徑 的中段應用固定解碼訊窗的代碼；及用於獲得具有相同的 開始和結束狀態的有效編碼字元的代碼。 在本案的又一態樣中，提供了一種用於在行動通訊系統 中解碼經迴旋編碼的截尾資料的裝置，該裝置包括：處理 器，其被配置成控制用於以下的操作：將接收到的經編碼 信號複製N次，其中N等於迭代次數；向複製的信號應用 Viterbi解碼演算法；從viterbi解碼選擇最可能的存活路 徑；在該最可能的存活路徑的中段應用固定解碼訊窗；及 獲得具有相同的開始和結束狀態的有效編碼字元；及輕合 至該處理器的用於儲存資料的記憶體。 201204104 【實施方式】 出於本文件的目的，除非另有註明，否則使用以下縮寫 AM 已確收模式 AMD 已確收模式資料 ARQ 自動重複請求 BCCH 廣播控制通道 . BCH 廣播通道 C- 控制- CCCH 共用控制通道 CCH 控制通道 CCTrCH 編碼複合傳輸通道 CP 循環字首 CRC 循環冗餘檢查 CTCH 共用訊務通道 DCCH 專用控制通道 DCH 專用通道 DL 下行鏈路 DSCH 下行鏈路共享通道 DTCH 專用訊務通道 ECI 擴展通道資訊 FACH 前向鏈路存取通道 FDD 分頻雙工 LI 層1 (實體層） 7 201204104 L2 層2 (資料連結層） L3 層3 (網路層） LI 長度指示符 LSB 最低有效位元 MAC 媒體存取控制 MBMS 多媒體廣播多播服務 MCCH MBMS點對多點控制通道 MRW 移動接收訊窗 MSB 最高有效位元 MSCH MBMS點對多點排程通道 MTCH MBMS點對多點訊務通道 PBCCH 主要廣播控制通道 PBCH 實體廣播通道 PCCH 傳呼控制通道 PCH 傳呼通道 PDU 協定資料單元 PHY 實體層 PhyCH 實體通道 QPCH 快速傳呼通道 RACH 隨機存取通道 RLC 無線電鏈路控制 RRC 無線電資源控制 SAP 服務存取點 SBCCH 次要廣播控制通道 201204104
SDU SHCCH SN SSCH SUFI TCH TDD TFI TM TMD TTI U- UE UL UM UMD UMTS UTRA UTRAN MBSFN MCE MCH DL-SCH
MSCH 服務資料單元 共享通道控制通道 序號 共享訊號傳遞通道 超級欄位 訊務通道 分時雙工 傳輸格式指不符 透通模式 透通模式資料 傳輸時間區間 使用者-使用者裝備 上行鏈路 未確收模式 未確收模式資料 通用行動電信系統 UMTS地面無線電存取 UMTS地面無線電存取網路 多播廣播單頻網路 MBMS協調實體 多播通道 下行鏈路共享通道 MBMS控制通道 201204104 PDCCH 實體下行鏈路控制通道 PDSCH 實體下行鏈路共享通道 ' 本文中描述的技術取決於實現細節可用於各種無線通 訊網路，諸如分碼多工存取（CDMA )網路、分時多工存 取（TDMA)網路、分頻多工存取（FDMA)網路、正交 FDMA ( OFDMA )網路、單載波 FDMA ( SC-FDMA )網路 等。術語「網路」和「系統」常被可互換地使用。CDMA 網路可實現諸如通用地面無線電存取（UTRA )、cdma2000 等無線電技術。UTRA包括寬頻CDMA ( W-CDMA )和低 碼片率（LCR)。cdma2000 涵蓋 IS-2000、IS-95 和 IS-856 標準。TDMA網路可實現諸如行動通訊全球系統（GSM ) 之類的無線電技術。OFDMA網路可實現諸如進化UTRA (E-UTRA)、IEEE 802.11、IEEE 802.16、IEEE 802.20、 Flash-OFDM®等無線電技術。UTRA、E-UTRA 和 GSM 是 通用行動電信系統（UMTS )的部分。長期進化（LTE )是 即將發佈的使用E-UTRA的UMTS版本。UTRA、E-UTRA、 GSM、UMTS和LTE在來自名為「第3代合作夥伴專案」 (3GPP)的組織的文件中描述。cdma2000在來自名為「第 三代合作夥伴專案2」（3GPP2)的組織的文件中描述。該 等各種無線電技術和標準是本領域已知的。 介紹 c. 利用單載波調制和頻域均衡的單載波分頻多工存取 • ( SC-FDMA )是一種無線通訊技術。SC-FDMA具有與 OFDMA系統相近的效能以及本質上相同的整體複雜度。 10 201204104 SC-FDMA信號因其固有的單載波結構而具有較低的峰均 功率比（PAPR)。SC-FDMA已引起極大的注意，尤其是在 較低PAPR在發射功率效率的意義上將極大地裨益行動終 端的上行鏈路通訊中。3GPP長期進化（LTe)或進化Utra 中的上行鏈路多工存取方案是當前的工作假設。 參照圖1，圖示了根據一個實施例的多工存取無線通訊 系統。存取點100 ( AP )包括多個天線群組，一個群組包 括104和106，另一個群組包括108和n〇 ,而再一個群組 包括112和114»在圖1中，每個天線群組僅圖示兩個天 線，然而，每個天線群組可利用更多或更少的天線。存取 終端116 (AT)與天線112和114正處於通訊，其中天線 112和114在前向鏈路120上向存取終端116傳送資訊， 並在反向鏈路118上接收來自存取終端116的資訊。存取 終端122與天線1〇6和108正處於通訊，其中天線1〇6和 108在前向鏈路126上向存取終端122傳送資訊，並在反 向鏈路124上接收來自存取終端122的資訊。在fdd系統 中，通訊鏈路118、120、124和126可使用不同頻率進行 通訊。例如，前向鏈路120可使用與反向鏈路118所使用 的不同的頻率。 每群組天線及/或其被設計成在其中通訊的區域常常被 稱作存取點的扇區。在該實施例中，天線群組各自被設計 成與落在存取點100所覆蓋的區域的一扇區中的存取終端 通訊。 在前向鍵路120和】26 邳上的通訊中，存取點1〇〇的發射 201204104 天線利用波束成形來提高不同存取終端116和122的前向 鏈路的訊雜比。另外，與存取點經由單個天線向其所有存 取終端發射相比，存取點使用波束成形向隨機散佈在其覆 蓋中各處的諸存取終端發射對鄰細胞服務區中的存取終 端造成的干擾較少。 存取點可以疋用於與各終端通訊的固定站，並且亦可以 被稱為B節點’或其他某個術語。存取終端亦可被稱為使 者裝備（UE )、無線通訊設備、終端、存取終端或某個 其他術語。 圖2疋ΜΙΜΟ系統200中發射機系统21〇 (亦稱為存取 點）和接收機系統250 (亦稱為存取終端）的實施例的方 塊圖。在發射機系統210處，從資料來源212向發射（τχ) 貝料處理器214提供數個資料串流的訊務資料。 在-實施例中，每個資料串流在各自的發射天線或天線 群組上被發射。τχ資料處理器214基於為每個資料串流 選擇的特定編碼方案來格式化、編碼和交錯該資料串流的 訊務資料以提供經編碼資料。 可使用OFDM技術將每個資料串流的經編碼資料與引導 頻資料進行多卫處理。引導頻資料通常是以已知方式處理 的已知資料模型’並且可在接收機系統處被用來估計通道 回應u料串流的經h的引導頻和經編碼資料隨後 基於為該資料串流選擇的特定調制方帛（例如，bpsk、 QPSK、M_PSK、M-QAM等）被調制（亦即，符號映射） 以提供調制符號。每個資料宰流的f料率、編碼和調制可 12 201204104 由處理器230執行的指令來決定，處理器230可附連有記 憶體232。 所有資料串流的調制符號隨後被提供給ΤΧ ΜΙΜΟ處理 器22〇 ’後者可進一步處理該等調制符號（例如，針對 OFDM)。ΤΧ ΜΙΜΟ處理器220隨後將％個調制符號串流 提供給iVr個發射機（TMTR) 222a到222t。在某些實施例 中’ ΤΧ ΜΙΜΟ處理器220向該等資料串流的符號以及發射 該符號的天線應用波束成形權重。 每個發射機222接枚並處理各自相應的符號串流以提供 一或多個類比信號，並進一步調節（例如，放大、濾波、 以及升頻轉換）該等類比信號以提供適合在ΜΙΜΟ通道上 傳輸的已調制信號。來自發射機222a到222t的Λ/>個已調 制信號隨後分別從個天線224a到224t被發射。 在接收機系統25 0處，所發射的已調制信號被個天線 252a到252r所接收，並且從每個天線252接收到的信號 被提供給各自相應的接收機（rCVR) 254a到254r。每個 接收機254調節（例如，濾波、放大、以及降頻轉換）各 自相應的收到信號，將經調節的信號數位化以提供取樣， 並進一步處理該等取樣以提供相應的「收到」符號串流。 RX資料處理器260隨後接收並基於特定的接收機處理 技術處理來自心個接收機254的該馬個收到符號串流以 提供％個「偵測出」符號串流。RX資料處理器260隨後 解調、解交錯、以及解碼每個偵測出符號串流以恢復該資 料串流的訊務資料。rX資料處理器26〇所作的處理與發 13 201204104 射機系統210處由ΤΧ ΜΙΜΟ處理器220和TX資料處理器 214所執行的處理相反。 處理器270週期性地決定使用哪一預編碼矩陣。處理器 270編制包括矩陣索引部分和秩值部分的反向鏈路訊息。 處理器270可耦合到支援記憶體272。 反向鏈路訊息可包括涉及通訊鏈路及/或收到資料串流 的各種類型的資訊。該反向鏈路訊息隨後由亦從資料來源 236接故數個資料串流的訊務資料的τχ資料處理器238 處理’由調制器280調制，由發射機254a到254r調節， 並被傳送回發射機系統210。 在發射機系統21 0處’來自接收機系統250的已調制信 號被天線224所接收，由接收機222調節，由解調器240 解調，並由RX資料處理器242處理以提取接收機系統25〇 所發射的反向鏈路訊息。處理器23〇隨後決定要使用哪個 預編碼矩陣來決定波束成形權重，隨後處理所提取的訊 息。 圖3圖示了行動通訊發射架構300的簡單方塊圖。發射 架構300包含處理器310、記憶體320、編碼器區塊330、 調制器區塊340和IFFT引擎35〇。待發射的資料/資訊由 處理器310轉發給編碼器區塊330，編碼器區塊330對該 資料/資訊執行編碼操作。作為板載/處理器記憶體32〇或 板外/處理器記憶體來提供記憶體320以用於支援處理器 在些情形中’若有必要，亦支援相關的編碼器 ^塊33G '調制器區塊340和IFFT引$ 350。編碼器區塊 201204104 33 0隨後將經編碼資料/資訊轉發給調制器區塊34〇進行調 制。若有必要，處理器31〇亦可提供協調及/或來自調制器 區塊340的回饋。在對經編碼資料/資訊的合適調制之後， IFFT引擎350對經編碼的已調制資料/資訊進行操作。 圖4是圖3的發射架構中的一般資料/資訊流程圖。特定 而δ，資料及/或資訊的封包可被拆分成數個子封包{〇，i 2,…t-l}，其中每個子封包接收CRC校驗和4〇2，隨後經 歷數個t準處理，諸如編碼4〇4、交錯、序列重複408 和攪頻410。結果所得的經處理子封包隨後可被組合成較 大的架構，隨後根據OFDM方案、以及根據訊框和超訊框 的時間架構被調制41 2和發射。 圖5圖示示例性硬體接收機架構5〇〇。接收到的信號5〇1 被轉發給類比前端5 1 0，類比前端5丨〇可對接收到的信號 501執行諸如緩衝、濾波、混頻以及類比數位轉換（aDc ) 等各種處理，從而向接收機硬體55〇的數位前端522提供 數位化資料串流。數位前端522將經數位化處理的資料作 為資料串流提供給FTT取樣伺服器/引擎524。 FTT取樣伺服器524可被設計成緩衝從數位前端522接 收到的資料，隨後對該等資料争流執行FFT運算，注意： (對於多個資料串流），每個串流可彼此獨立地被處理的 程度為FFT大小可以獨立且後FFT處理亦可獨立地處置， 從而可獨立地處置時間偏移和濾波畸變。FFT取樣伺服器 524與接收機硬體55〇中的其餘各個模組一樣可在處理器 WO的控制下動態地配£ ’處理胃54〇可以是任何形式的 15 201204104 順序指令處理機執行軟體/韌體，其具有用於儲存資料/指 令的板載或板外記憶體545等。在處理器540控制下的一 些可能操作在各方塊十圖示（解跳躍、通道估計等）並被 列出以示範根據設計偏好可實現的各種特徵（必需的或可 任選的）。在一些處理器中，記憶體545可包含在處理器 540上而非在處理器540外。 繼續，後FFT資料被提供給解調引擎526,解調引擎526 "T執行任何數目的解調操作，其非限定性實例諸如Mmse 或MRC操作，從而產生經解調輸出。經解調資料進一步 由解映射引擎528和解碼引擎530處理並在此後被轉發。 迴旋編碼/解碼 已知通訊通道會經歷源於環境中的雜訊的誤差。資料擾 動不能被消除，但其影響可藉由在所發射資料串流以及接 收系統中的解碼器中使用偵測並校正出錯位元的前向糾 錯（FEC)技術來最小化。可從編碼獲得誤位元速率（BER) 效能的顯者改進’而取決於所利用的編碼/解碼方案，可實 現最高達5 dB或更大的編碼增益。 編碼可使用眾多技術來完成。行動系統中普遍使用的是 Turbo編碼、迴旋編碼等。資料的迴旋編碼結合接收節點 處的Viterbi解碼是被接受的數位通道行業標準。迴旋碼 (CC)在3GPP中廣泛用於控制通道。具體而言，已採用 256態（約束長度尺=9 )。作為背景’迴旋編碼器可被視為 序列產生器，其使用輸入位元基於輸入歷史來構成一系列 輸出位元。 201204104 圖不了帶有Mux (多工器）605的簡™ 刃間早非遞迴模2、 早输入雙輸出編 輪出610是單個 3 的「序列」而被理解為不解自明的。# f & β % 辦丨、《t 叼重要的是認 識到被運載經由編碼器600的單個輸入位元將產生一系列 輸出位元。亦#，迴旋編碼產生比輸入的資料多的資料， :在某種意義上表示輸入資料中的資訊在輪出資料中的 方干時間段上的「擴展」。因此’作為迴旋編碼的結果， 接收到的輸入資訊具有固有的穩健性。 迴旋編碼器的輸出將被約束為不同的值。亦即具有” 個二進制單元的編碼器將具有個狀態，且因此可被表徵 為具有與不同路徑相對應的有限輸出值集合的有限狀態 機。圖7是具有2個二進制單元的編碼器的狀態圖的圖 示，展示各種狀態（〇〇, 01，1〇, 1〇之間的路徑。 圖8是圖7的狀態圖的另一種表示，但安排成圖示狀態 之間的所有可能路徑的格架圖，其中實線8〇2指示「〇」 為輸入時的轉換而虚線804指示「1」為輸入時的轉換。「粗」 實線810簡單地圖示從〇〇的初始狀態812至的最終狀 態814的有限數目條路徑中的一條有效路徑。應當明顯的 是’最終狀態（最右列）只能從有限的路徑集合到達。換 吕之’該格架圖圖示接收到的輸出的可允許路徑「歷史」。 由於在格架中後退的能力’在解碼接收到的值時經常使用 該等圖（或其表示）。應注意，儘管未圖示，但該格架將 經常自身重複或「迭代」，以下將使其更明顯。 因此，在解碼接收到的經編碼資料的上下文中，若路徑 17 5 201204104 歷史不是可能的或可准許的路徑之_，則經編碼資料被理 解為包含錯誤。解碼演算法是例如藉由尋找最可能的或 「最靠近」的最接近路徑來校正該錯誤的嘗試。㈣，初 始已知狀態是必需的，該藉由使編碼器以已知狀態開始並 以已知狀態結束來完成’以使得解碼器能夠恰當地重構輸 入身料序列。A 了保護經編碼位元的開始和結束段，編碼 器通常在零狀態被初始化，且藉由發送尾位元迫使其結束 狀態為零狀態終止。 通常，該操作是藉由在每個循環開始時藉由向編碼器的 輸入添加一系列已知的0或卜由此將任何先前資料逐出 並迫使開始和結束為已知的0或而清除編碼器的移 位暫存器來完成的。此將增加處理量。例如，對於處理大 小為N的封包的4態編碼器，所發射位元的數目變為2N + 4_位元。在有效負荷大^、（資訊區塊長度）較短時，尾位 凡與資訊區塊長度的百分比相，導致顯著的速率損 失0 TBCC編碼 已有一定興趣藉由使用替換的截尾迴旋碼（TBCC)來避 免發送尾位元。在TBCC中，編碼器以相同狀態開始和結 束’該相同狀態是輸入資訊的函數。此舉消除了對為了格 架終止而發送額外尾位元的需要。設置TBCC編碼器的開 始和結束狀態可按以下方式來完成。對於前饋（非遞迴） TBCC，編碼器的移位暫存器由末（足個資訊位元初始 化’其中（ΑΓ-1)是編碼器的記憶體單元的數目。一曰 18 201204104 完成，編碼就與一般的迴旋碼類似地開始。 對於回饋（遞迴）TBCC，編碼被執行兩次。第一次編碼 是為了發現輸入序列的結束狀態。在該階段，開始狀態為 全零，且編碼與一般CC的編碼相同。在第二階段，用從 第一編碼階段獲得的結束狀態來初始化編碼器。隨後，藉 由使用與第一次編碼相同的資訊位元序列來執行編碼以 輸出經TBCC編碼的位元序列。 可見’非遞迴TBCC的編碼複雜度與CC的編瑪複雜度 相當。然而，與相同約束長度的CC相比，遞迴TBCC的 複雜度加倍。應當提到的是，非遞迴和遞迴迴旋碼在效能 上是相當的。在本案中，利用非遞迴碼及其變形。 TBCC解碼 TBCC有不同的解碼辦法。以下是用於解碼tbcC的一 些典型演算法。 MLSE解碼 此被視為TBCC的最優解碼。在概念上，該演算法枚舉 所有的有效編碼字元並選擇最佳編碼字元（最可能的）。 以下可描述基於Viterbi演算法（VA)的用於TBCC的最 大概度序列估計器（MLSE )。解碼器評價所有可能的開始 狀態（具有相同的開始和結束狀態對）^對於每種開始狀 態，應用VA解碼器且迫使結束狀態與開始狀態相同。因 此，VA被使用次。隨後，解碼器選取該2(/：-υ條路徑 中具有最高路徑度量的存活路徑^ MLSE解碼隨著約束長 度增加是高度複雜的。 19 201204104 一般的迭代VA ( IVA) 為了降低用於TBCC的MLSE的解碼複雜度，可使用基 於迭代VA的次優解碼演算法。在迭代VA ( IVA )中，執 行VA解碼多次（迭代）^在第一次迭代時，解瑪器以某個 隨機狀態開始，並正常地執行VA。在第一次迭代結束時， 聲明存活的結束狀態’其屬於最可能的路徑。該存活狀態 被用於為下一次迭代初始化VA解碼器。該程序被重複多 次（迭代）’直至達到最大迭代次數或通過了 CRC校驗。 H. Ma 和 J. Wolf (「On tail biting convolutional codes，」 IEEE Trans action on Communications, pp. 104-111， February 1986(「截尾迴旋碼」，le五£遜訊學禊，第104] u 頁，1986年2月））已表明，與MLSE解碼相比，一般的 迭代VA提供較差的效能，即使有大量迭代亦如此。
迭代MAP IVA的另一種替換是迭代MAP ( IMAP )解碼器。此亦 是用於TBCC的次優解碼。在IMAP中，執行前向和後向 遞迴。對於前向遞迴，第一次迭代的初始狀態可被設置均 等的可能性。遞迴被重複，其中初始狀態度量與來自前一 迭代的結束狀態度量相同"後向遞迴按相同方式進行。在 前向和後向遞迴的最後迭代步驟獲得的度量被用在—般 的MAP解碼器中，在MAP解碼器中計算後驗概率。j.
Anderson 和 S. Hladik( (「Tailbiting MAP decoders,」JEEJE
Journal on Selected Areas in Communicationst pp. 297-302 February 1998 (「截尾MAP解碼器」，#於遺說尹的考選 20 201204104 昼域的凡E翁办，第297-302頁，1998年2月））已表明， IMAP只需要2次迭代就能獲得與MLSE相近的解碼效能。 示例性的固定訊窗迭代VA ( FW-IVA ) 如從一般的迭代VA可見，若在格架的結束段出現錯 誤，即使有大量迭代，經TBCC編碼的序列的解碼仍可能 失敗。此種假影可藉由使用迭代VA ( IVA )的修改版本來 改進，本文中揭示其示例性實施例。 圖9是圖示用於截尾的示例性固定訊窗迭代viterbi演算 法解碼器（FW-IVA)的流程圖。一般而言，經修改iva 解碼器從開始910藉由將收到信號複製n次（等於迭代次 數）920而前進^接下來，對該擴展收到信號應用VA解 碼930 ’利用均等可能性的初始狀態度量。在VA解碼93〇 結束時’選擇最可能的路徑（存活路徑）940。接下來， 該不例性程序對在最可能的路徑的中段中聲明的經解碼 編碼子元使用固定解碼訊窗950 (而非降低解碼複雜度的 滑動訊窗）。此舉保證了資訊區塊的開始和結束邊緣被等 同地保護，且該訊窗搜尋包含相同的開始和結束狀態的有 效編碼字元。在決定了有效編碼字元之後，該示例性程序 終止960。 以上不例性辦法對終止邊界的迴避在圖！ 〇中圖示，圖 10圖示零終止CC的-般解瑪和TBCC的示例性固定訊窗 IVA ( FW-IVA )解碼的開始和結束狀態。在該圖中，假定 ㈣（迭代），如底部圖示中的三（3)段所表明的。 一般的非截尾CC中的大多數實現概念可重用於示例性 21 201204104 的FW_IVA解碼。以下論述突出了實現示例性fw-iva解 碼相比於一般VA解碼（VDEC)的主要差異。 關於初始化’可按等概率對待所有狀態。因此，對於每 種狀態’初始狀態度量被設為0。解碼可藉由使用Viterbi 操作來執行，諸如相加比較·選擇（ACS)—其類似於一 般的非截尾CCVherbi解瑪器的操作。在完成Viterbi解碼 之後，藉由從最可能的路徑（具有最低路徑度量）的末尾 追溯來獲得存活路徑。隨後藉由使用存活路徑的「中」段 來作出TBCC解碼判決，其中「中」段可以是該存活路徑 中其長度等於所發射資訊位元的數目的任一段。在圖1〇 的實例中，假定使用N=3次迭代。在此類實例中，「中」 段可以是N=3段中的第二段。因此，追溯距離可以是資訊 輸入的長度的兩倍。在其他實例中，「中」段可以充分偏 離末尾 種可能的度量是獲取範圍 〜中的位元，其中N是迭代次數，K 是位元數目，且KmcN。因此，固定訊窗在追溯中在其位 置上具有一定靈活性。
模擬設置--浮點VDEC 已基於表1到表3中提供的資訊執行了模擬。如該等表 中可見’數字學肖PDCCH通道的上下文密切相關，其中 36或72個音調被用於傳輸。使用4〇和6〇位元的資訊有 效負荷。此表示用於PDCCH通道的有效負荷大小的上下 範圍。 表1 一評價數字學 22 201204104 時槽歷時 0.5 ms 子訊框歷時 1 ms 符號/子訊框 14 FFT大小 5 12 音調間距 15 KHz 每符號保護音調 212 通道模型 AWGN 引導頻分配 理想通道 資料分配 {36, 72}音調 表2 —、編碼選項 約束 長度 編碼器多 項式 資訊區 塊長度 尾長 度 所使用 音調數 S 調制 總經 編碼 位元 K=7 (133, 171, 165) m 40, 60 {0, 6} {36, 72} QPSK {72， 144} Κ=8 (225, 33 1, 367) [51 {〇,7} Κ=9 (557, 663, 711)『3gppl {〇, 8} 表3—解碼選項 [與CC相比] 解碼演算法 迭代次數 增加的複雜度 23 201204104 MLSE 1 倍 ------- 滑 ％JTL 窗 IVA >(2, 3, 4}倍 固窗IVA --------—-- 3倍 IMAP ———---1 .^ ____ · 1---^ 8倍 -------— 疋genie輔助」資訊位元被用 於將結果與經解碼判決作比較。 模擬結果—浮點 圖11是將不同解碼辦法的 ^ L ^ 幻區塊錯誤率（BLER)解碼效 月匕作比較的模擬結果的圖。 谷個曲線用編號1-10參考，如 在圖例中以及亦在曲線上沪 。 褊不的。顯然，固定訊窗IVA(標 S己為區塊」―1、5、6)與滑動訊窗!VA(標記為「滑動」—2、 3'7'8'9)的效能相當’且非常接近最優MLSE (4)。 “’固定訊窗IVA (具有3次迭代）的解碼複雜度 返小於。 日圖圖不使用72個資料音調的不同解碼辦法的結果。 '、τ 生的固定訊窗j VA 2、5以與不同的解碼辦法作 可以看出，不例性辦法2、5接近相應的MLSE標 平 3、6 > 如以上提到的’該示例性辦法的更簡單且迭代減 要求使其成為一般解碼方案的非常期望的解碼替代。 ^ 16疋圖不使用各種資訊位元和資料音調的示例性 疋訊囪辦法（在該等圓的圖例中記為「讣“」）的效能結 圖^纷圖：’其中提供了非截尾CC作比較。總結上文該等 的資訊，明顯的是，對於示例性浮點TBCC VDEC， 在使用6G個資訊位元、36個資料音調時，由於刪餘造成 24 201204104
效能不可接受。在比較具有約束長度（κ=7, 8, 9 )的示例 性TBCC VDEC與CC的效能時，表明示例性TBCC VDEC 提供比CC高平均〇·5 dB的增益。在比較k=7 TBCC VDEC 與K=9 CC的效能時，結果對於72個資料音調是相當的。 對於Κ=7 ’ 40個資訊位元、36個資料音調，TBCC VDEC 比 K=9 CC 好 0.5 dB。對於 K=8 TBCC VDEC 和 K=9 CC， Κ-8 TBCC 比 Κ>9 CC 好大約 0.3-0.5 dB。Κ=8 TBCC VDEC 和K=9 CC的解碼複雜度被認為是相當的。 基於以上模擬結果，應理解，用於TBCC的經修改的固 定訊® IVA解碼提供良好的效能和複雜度折衷。在基於 OFDM的行動系統的上下文中，pDCCH的總有效負荷預期 下限為[40-60]位元。如上文表明的，對於尺=8，該示例性 TBCC VDEC辦法提供比K=9 CC高某個增益（no.5 dB )。相應地’在PDCCH相關或p_BCH相關操作中㈠列 如在LTE和LTE RAN 1中）可獲得優勢。 圖17圖示了用於使用（作為一個實例）編碼在媒體上 的軟體指令來指示上述硬體執行所描述的示例性程序的 一種可能配置。圖17圖示存取點1〇〇上的天線1〇5，其經 由無線下行鏈路12〇、126和無線上行鏈路118、124向存 取終端116、122發射和接收。可使用通訊鏈路1715中的 任何一條通訊鏈路將包含用於上述程序的指令的軟體 171〇邛为或整體上載或結合到存取點1〇〇、存取終端丨16、 122電腦1720、及/或網路173〇(其經由通訊通道1725 連接到存取點1〇〇)，以抵達存取終端116、122。該等軟體 25 201204104 指令亦可被編碼到常駐在存取狄婭 你仔取終4 116、122上的記憶體 中’如可能的RAM、R〇m、可鋥沬外4格地> J权式化§己憶體或可用於編碼 指令以供處理器使用的任何可用機制。 應理解，所揭示的程序中各步驟的具體次序或步驟階層 是示例性辦法的實例。基於設計偏好，應理解該等程序中 各步驟的具體次序或步驟階層可被重新安排而仍在本案 的範圍之内。所附方法請求項以示例性次序呈現各種步驟 的要素，且並不意謂被限定於所呈現的具體次序或階層。 本領域技藝人士將可理解，資訊和信號可使用各種不同 技術和技藝中的任何技術和技藝來表示。例如，以上描述 通篇引述的資料、指令、命令、資訊、信號'位元、符號 和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或 光學粒子’或其任何組合來表示。 本領域技藝人士將進一步領會，結合本文中所揭示的實 施例來描述的各種說明性邏輯區塊、模組、電路和演算法 步驟可實現為電子硬體、電腦軟體，或此兩者的組合。為 清楚地說明硬體與軟體的該可互換性，各種說明性元件、 方塊、模組、電路和步驟在上文是以其功能性的形式作— 般化描述的。此類功能性是被實現為硬體還是軟體取決於 具體應用和施加於整體系統的設計約束。技藝人士可針對 每種特定應用以不同方式來實現所描述的功能性，但此類 設計決策不應被解讀為導致脫離本案的範圍。 結合本文所揭示的實施例描述的各種說明性邏輯區 塊、模組和電路可用通用處理器、數位訊號處理器（Dsp)、 26 201204104 特殊應用積體電路（ASIC)、現場可程式化閘陣列（fpga) 或其他可程式化邏輯設備、個別閘門或電晶體邏輯、個別 的硬體元件’或其設計成執行本文所描述功能的任何組合 來實現或執行。通用處理器可以是微處理器’但或者，該 處理器可以是任何一般的處理器、控制器、微控制器，或 狀態機。處理器亦可以被實現為計算設備的組合，例如DSp 與微處理器的組合、複數個微處理器、與DSp核心結合的 一或多個微處理器，或任何其他此類配置。 結合本文中揭示的實施例描述的方法或演算法的步驟 可直接在硬體中、在由處理器執行的軟體模組中，或在該 兩者的組合中體現。軟體模組可常駐在RAM記憶體、快 閃记憶體、ROM記憶體、EPROM記憶體、EEPROM記憶 體、暫存器、硬碟、可移除磁碟、CD_R〇M，或本領域中 所知的任何其他形式的儲存媒體中。示例性儲存媒體耦合 到處理器以使得該處理器能從儲存媒體讀取資訊/向該儲 存媒體寫入資訊。或者，儲存媒體可以被整合到處理器。 處理器和儲存媒體可常駐在ASIC中。ASIC可常駐在存取 終端中。或者，處理器和儲存媒體可作為個別元件常駐在 存取終端中。 提供前文對所揭示的實施例的描述是為了使本領域任 何技藝人士皆能製作或使用本案。對該等實施例的各種改 動對於本領域技藝人士將是顯而易見的，並且本文中定義 的普適原理可被應用於其他實施例而不會脫離本案的精 神或範圍。由此，本案並非意欲被限定於本文中所示的實 27 201204104 • 施例，而是應被授予與本文中揭示的原理和新穎性特徵— 致的最廣的範圍。 【圖式簡單說明】 在結合附圖理解上文闡述的詳細描述時，本案的特徵' 本質及優點將變得更加明顯，在附圖中，相同的元件符號 始終作相應標識，並且其中： ^ 圖1圖示根據一個實施例的多工存取無線通訊系統。 圖2是通訊系統的方塊圖。 圖3是發射框架的方塊圖。 圖4是圖3的發射框架中的一般資料/資訊流程圖。 圖5是示例性硬體接收機架構的圖示。 圖ό是編碼器輸入和輸出的圖示。 圖7是具有2個二進制單元的編碼器的狀態圖的圖示。 圖8是圖7的狀態圖以格架形式的另一表示。 圖9是圖示用於截尾的示例性固定訊窗迭代Viterbi演算 法解碼器（FW-IVA)的流程圖。 圖1〇是零終止迴旋碼（cc)的—般解碼和截尾迴旋碼 (TBCC)的不例性固定訊窗IVA (fw iva)解碼的開始 和結束狀態的圖示。 圖U疋比較1同解瑪辦法的區塊錯誤率（BLER)解碼 . 效能的模擬結果的圖。 28 1 ® 12 Μ使用72個資料音調料同解碼辦法的結果。 圖13-圖16是圖示使用各種資訊位元和資料音調的示例 201204104 性固定訊窗解碼辦法的效能結果的圖，其中提供了非截尾 c c進行比較。 圖17圖示了將軟體實現在硬體中的可能配置。 【主要元件符號說明】 100 存取點 104 天線 105 天線 106 天線 108 天線 110 天線 112 天線 114 天線 116 存取終端 118 反向鏈路 120 前向鏈路 122 存取終端 124 反向鏈路 126 前向鏈路 200 ΜΙΜΟ 系統 210 發射機系統 212 資料來源 214 發射（ΤΧ)資料處理器 220 ΤΧ ΜΙΜΟ處理器 29 201204104 222a 222t 224a 224t 230 232 236 238 240 242 250 252a 252r 254a 254r 260 270 272 280 300 310 320 330 發射機 發射機 天線 天線 處理器 記憶體 資料來源 TX資料處理器 解調器 RX資料處理器 收機系統 天線 天線 接收機（RCVR) 接收機（RCVR) RX資料處理器 處理器 支援記憶體 調制器 行動通訊發射架構 處理器 記憶體 編碼器區塊 調制1§區塊 30 340 201204104 350 404 406 408 410 412 500 501 510 522 524 526 528 530 540 545 550 605 610 620 802 804 810 812 IFFT引擎 編碼 交錯 序列重複 攪頻 調制 示例性硬體接收機架構 信號 類比前端 數位前端 FTT取樣伺服器/引擎 解調引擎 解映射引擎 解碼引擎 處理器 板載或板外記憶體 接收機硬體 Mux (多工器） 輸出 輸入 實線 虛線 「粗」實線 初始狀態 31 201204104 814 最終狀態 910 開始 920 方塊 930 方塊 940 方塊 950 方塊 960 方塊 1710 軟體 1715 通訊鏈路 1720 電腦 1725 通訊通道 1730 網路 32