CN109565359B - 用于编码以改善传输和接收处理时间的方法和装置 - Google Patents
用于编码以改善传输和接收处理时间的方法和装置 Download PDFInfo
- Publication number
- CN109565359B CN109565359B CN201780049994.8A CN201780049994A CN109565359B CN 109565359 B CN109565359 B CN 109565359B CN 201780049994 A CN201780049994 A CN 201780049994A CN 109565359 B CN109565359 B CN 109565359B
- Authority
- CN
- China
- Prior art keywords
- bits
- input
- sets
- encoder
- input bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/3972—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using sliding window techniques or parallel windows
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6502—Reduction of hardware complexity or efficient processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/0003—Code application, i.e. aspects relating to how codes are applied to form multiplexed channels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0059—Convolutional codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
- H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
- H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding
Abstract
描述了用于无线通信的方法、系统和设备。该方法、系统和设备可包括在传送方设备的编码器处接收与各个传输码元周期相关联的多个输入比特集合,该多个输入比特集合与要被编码为单码字的单个输入向量相关联。编码器可处理该多个输入比特集合以生成与各个传输码元周期相关联的多个输出比特集合,并且在接收多个输入比特集合中的第二输入比特集合之前,输出多个输出比特集合中与多个输入比特集合中的第一输入比特集合相关联的第一输出比特集合,该多个输入比特集合中的第二输入比特集合是在多个输入比特集合中的第一输入比特集合之后在编码器处被接收的。
Description
交叉引用
本专利申请要求由杨等人于2017年7月14日提交的题为“Coding to ImproveTransmission and Reception Processing Time(编码以改善传输和接收处理时间)”的美国专利申请No.15/650,603、以及由杨等人于2016年8月15日提交的题为“Coding toImprove Transmission and Reception Processing Time(编码以改善传输和接收处理时间)”的美国临时专利申请No.62/375,326的优先权,其中每一件申请均被转让给本申请受让人。
引言
以下一般涉及无线通信,并且尤其涉及编码以改善传输和接收处理时间。
无线通信系统被广泛部署以提供各种类型的通信内容,诸如语音、视频、分组数据、消息接发、广播等等。这些系统可以能够通过共享可用的系统资源(例如,时间、频率和功率)来支持与多个用户的通信。此类多址系统的示例包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、以及正交频分多址(OFDMA)系统(例如,长期演进(LTE)系统)。无线多址通信系统可包括数个基站,每个基站同时支持多个通信设备的通信,这些通信设备可另外被称为用户装备(UE)。
纠错码(ECC)可用于改善具有变化的信噪比(SNR)的信道中的吞吐量和可靠性。通常,ECC添加允许接收机在存在可破坏传输部分的噪声的情况下正确地重建所传送信号的冗余信息。ECC的类型包括卷积码(CC)、turbo码、低密度奇偶校验(LDPC)码等。CC是可被应用于任意长度的比特或码元流的码族。终接CC以已知状态开始和结束。虽然终接CC具有以相同的已知状态(例如,状态0)开始和结束的益处,但它们还需要添加额外的比特,从而降低有效数据率。咬尾CC(TBCC)是通过将CC中的最后几个信息比特(尾部比特)循环移位到开头而创建的CC类型。因此,TBCC以(由这些尾部比特确定的)相同状态开始和结束,而不受终接CC的数据率的影响。解码器采用至少部分地基于收到码元信息和编码方案固有的码字的属性来尝试选择具有为已发送码字的最大可能性的码字(其可以是例如与单个相同物理信道消息相关联的经编码比特)的解码技术。找到最可能的码字(路径)的Viterbi算法(VA)可用于对用终接CC或TBCC编码的码字进行解码。列表Viterbi算法(LVA)通过生成最可能路径的列表来进一步降低码字错误率,随后针对错误校验功能依次测试这些路径以选择满足错误校验功能的最可能候选者。
可采用ECC来编码已知长度的输入向量以生成经编码码字。例如,ECC可与校验功能结合使用,该校验功能获取已知长度的信息比特集合并添加可与信息比特一起被传送的校验码。接收方设备可基于针对收到校验码对收到信息比特进行校验来检测收到数据中的错误。一种常用的校验功能是循环冗余校验(CRC)。在一些情形中,可在传输之前对经编码码字执行附加处理(诸如,进行交织、速率匹配和码元映射)。较大的经编码码字的使用可减少开销并提供较高的编码增益。然而,较大的经编码码字导致较大的解码延迟和整体系统等待时间。相反,较小的经编码码字减少等待时间或解码延迟,但导致开销增加和编码增益降低。
概述
描述了一种无线通信方法。该方法可包括在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合,由编码器处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联,以及在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,从编码器输出多个输出比特集合中与多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器处被接收的。
描述了一种用于无线通信的装备。该装备可包括用于在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合的装置,用于由编码器处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合的装置,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联,以及用于在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,从编码器输出多个输出比特集合中与多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合的装置,第二输入比特集合是在第一输入比特集合之后在编码器处被接收的。
描述了用于无线通信的另一种装置。该装置可包括处理器、与该处理器处于电子通信的存储器、以及存储在该存储器中的指令。该处理器和存储器可被配置成:在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合,由编码器处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联,以及在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,从编码器输出多个输出比特集合中与多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器处被接收的。
描述了一种用于无线通信的非瞬态计算机可读介质。该非瞬态计算机可读介质可包括可操作用于使处理器执行以下操作的指令:在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合,由编码器处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联,以及在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,从编码器输出多个输出比特集合中与多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器处被接收的。
上述方法、装置(装备)和非瞬态计算机可读介质的一些示例可进一步包括用于独立于多个输出比特集合中每一个其他输出比特集合执行该多个输出比特集合中每一个输出比特集合的交织的过程、特征、装置或指令。
上述方法、装置(装备)和非瞬态计算机可读介质的一些示例可进一步包括用于在编码器处接收与单个输入向量相关联的所有输入比特之前,独立于多个输出比特集合中每一个其他输出比特集合执行该多个输出比特集合中每一个输出比特集合的交织的过程、特征、装置或指令。
上述方法、装置(装备)和非瞬态计算机可读介质的一些示例可进一步包括用于对第一输出比特集合执行速率匹配以将第一输出比特集合的比特数目与第一传输码元周期中的资源集合相匹配的过程、特征、装置或指令。
上述方法、装置(装备)和非瞬态计算机可读介质的一些示例可进一步包括用于在编码器处接收与单个输入向量相关联的所有输入比特之前,对第一输出比特集合执行速率匹配以将第一输出比特集合的比特数目与第一传输码元周期中的资源集合相匹配的过程、特征、装置或指令。
上述方法、装置(装备)和非瞬态计算机可读介质的一些示例可进一步包括用于在传送方设备的编码器处接收多个输入比特集合的最后输入比特之前,在第一传输码元周期中从传送方设备传送第一输出比特集合的过程、特征、装置或指令。
在上述方法、装置(装备)和非瞬态计算机可读介质的一些示例中,可在传送方设备的编码器处接收第二输入比特集合的最后输入比特之前,在第一传输码元周期中传送第一输出比特集合。
在上述方法、装置(装备)和非瞬态计算机可读介质的一些示例中,可在由编码器完成所有多个输入比特集合的处理之前,在第一传输码元周期中传送第一输出比特集合。
在上述方法、装置(装备)和非瞬态计算机可读介质的一些示例中,可至少部分地基于来自多个输入比特集合中的一个输入比特集合的一个或多个输入比特或初始编码器状态来确定多个输出比特集合中的每一个输出比特集合的初始状态。
在上述方法、装置(装备)和非瞬态计算机可读介质的一些示例中,多个传输码元周期包括毗连的传输码元周期。
在上述方法、装置(装备)和非瞬态计算机可读介质的一些示例中,多个输入比特集合中的至少一个输入比特集合包括与多个输入比特集合中的至少一个其他输入比特集合不同数目的比特。
上述方法、装置(装备)和非瞬态计算机可读介质的一些示例还可包括用于在输出第一输出比特集合之后暂停处理以等待要在编码器处接收的第二输入比特集合的过程、特征、装置或指令。
在上述方法、装置(装备)和非瞬态计算机可读介质的一些示例中,多个输入比特集合的处理包括:应用卷积码、咬尾卷积码、LDPC码、或者turbo码,以生成多个输出比特集合。
附图简述
图1解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的无线通信系统的示例。
图2解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的配置的示例。
图3解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的编码处理器的示例。
图4解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的传输组件的示例。
图5解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的单个输入向量的示例。
图6解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的编码处理的示例。
图7解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的资源的示例。
图8解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的基于滑动窗口的Viterbi解码处理的示例。
图9到11示出了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的设备的框图。
图12解说了根据本公开的一个或多个方面的包括支持增强型编码以改善传输和接收处理时间的UE的系统的框图。
图13解说了根据本公开的一个或多个方面的包括支持增强型编码以改善传输和接收处理时间的基站的系统的框图。
图14到16解说了根据本公开的一个或多个方面的用于增强型编码以改善传输和接收处理时间的方法。
详细描述
所描述的各方面涉及编码以改善传输和接收处理时间。可在输入向量的所有比特在编码器处变得可用之前开始输入向量的编码。编码器可输出多个输出比特集合,其中每个输出比特集合对应于输入向量的输入比特集合。在一些情形中,编码器可在输入向量的所有比特在编码器处变得可用之前输出输出比特集合。对于第一输出比特集合,可将编码器初始化为已知状态(例如,其中编码器是基于CC的编码器),而对于后续的输出比特集合,可基于先前的输入向量的一个或多个比特来初始化编码器。可个体地处理每个输出比特集合以供在传输时间区间或传输码元周期中的传输。例如,可单独地对输出比特集合进行交织和/或与传输时间区间或传输码元周期的资源进行速率匹配。
根据一些方面,可通过将滑动窗口用于Viterbi解码来减少解码延迟。Viterbi解码器可标识滑动窗口上的路径度量,并且在每个阶段采用反向跟踪来针对滑动窗口的追踪阶段生成硬决策比特。随着附加分支度量可用,滑动窗口向前移动。由于在接收到最后输入阶段之后不需要对完整的网格进行反向跟踪,因此整体解码延迟减少。
本公开的各方面可提高期望或要求高可靠性和/或低等待时间话务(例如,超可靠低等待时间通信(URLLC)系统中的话务)的系统中的性能。在一些示例中,通过甚至可在编码器处接收到要被编码的完整数据集合之前就开始对数据集合的编码处理来减少用于数据话务传输的等待时间。在其他示例中,控制消息的某些部分可用于编码,并且在控制消息的其他部分之前在编码器处被接收。可期望在单码字中包括完整的控制消息,并减少等待时间。根据一个或多个方面,要被编码成单码字的控制消息的各部分可在整个控制消息在编码器处可用于编码之前开始编码,但是编码器仍然能够针对整个控制消息生成单个经编码码字。
本公开的各方面最初在无线通信系统的上下文中进行描述。随后参照编码配置和过程来描述本公开的各方面。本公开的各方面通过并且参照与编码以改善传输和接收处理时间有关的装置示图、系统示图、以及流程图来进一步解说和描述。
图1解说了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的无线通信系统100的示例。无线通信系统100包括基站105、UE 115和核心网130。在一些示例中,无线通信系统100可以是LTE、高级LTE、新无线电(NR)或5G网络。NR或5G网络,基站105可包括接入节点(AN)、中央单元(CU)和/或分布式单元(DU)。AN可以是新无线电基站(NR BS)、新无线电B节点(NR NB)、网络节点(NN)等的示例。CU可以是中央节点(CN)、接入节点控制器105-a(ANC)等的示例。每个DU可以是边缘节点(EN)、边缘单元(EU)、无线电头端105-b(RH)、智能无线电头端(SRH)、传送和接收点(TRP)等的示例。UE 115、基站105和无线通信系统100的其他设备可具有在加载所有输入比特之前输出码字比特以供传输的低等待时间编码器。基站105可包括基站传输处理器101,而UE 115可包括UE传输处理器102。这些可以是如参照图9到11所描述的传输处理器915、1015或1115的示例。
基站105(例如,使用ANC105-a)可经由一个或多个RH 105-b与UE 115进行无线通信,其中每个RH 105-c具有一个或多个基站天线。每个基站105可为各自相应的地理覆盖区域110提供通信覆盖。无线通信系统100中示出的通信链路125可包括从UE 115到基站105的上行链路传输、或者从基站105到UE 115的下行链路传输。各UE 115可分散遍及无线通信系统100,并且每个UE 115可以是驻定的或移动的。UE 115也可被称为移动站、订户站、移动单元、订户单元、无线单元、远程单元、移动设备、无线设备、无线通信设备、远程设备、移动订户站、接入终端、移动终端、无线终端、远程终端、手持机、用户代理、移动客户端、客户端或者某个其他合适的术语。UE 115还可以是蜂窝电话、个人数字助理(PDA)、无线调制解调器、无线通信设备、手持式设备、平板计算机、膝上型计算机、无绳电话、个人电子设备、手持式设备、个人计算机、无线本地环路(WLL)站、物联网(IoT)设备、万物联网(IoE)设备、机器类型通信(MTC)设备、电器、汽车等等。
各基站105可与核心网130通信并且彼此通信。例如,基站105可通过回程链路132(例如,S1等)与核心网130对接。基站105可直接或间接地(例如,通过核心网130)在回程链路134(例如,X2等)上彼此通信。基站105可执行无线电配置和调度以用于与UE 115的通信,或者可在基站控制器(未示出)的控制下进行操作。在一些示例中,基站105可以是宏蜂窝小区、小型蜂窝小区、热点等。基站105也可被称为演进型B节点(eNB)105。
在一些情形中,基站105和UE 115可使用也被称为毫米波通信的6GHz或较低(亚6)或较高(诸如,28GHz、60GHz等)的载波频率进行通信。每个分量可具有例如1.4、3、5、10、15、20MHz等的带宽。在一些情形中,在载波聚集(CA)配置中,基站105和UE 115可使用不止一个载波来进行通信。每个所聚集载波被称为分量载波。在一些情形中,在给出100MHz的最大聚集带宽情况下,分量载波的数目可被限制为例如最大五个20MHz载波。在频分双工(FDD)中,聚集载波的数目在下行链路和上行链路中可以不同。上行链路分量载波的数目可以等于或小于下行链路分量载波的数目。个体分量载波还可具有不同的带宽。对于时分双工(TDD),分量载波的数目以及每个CC的带宽对于下行链路和上行链路而言将通常是相同的。分量载波可以按多种方式来安排。例如,载波聚集(CA)配置可至少部分地基于相同工作频带内的毗连分量载波,即,所谓的带内毗连CA。也可使用非毗连分配,其中分量载波可以是带内或带间的。
在CA配置内,某些分量载波可以与CA配置的其他分量载波被不同地配置。例如,CA配置可包括主分量载波(PCC或PCell)和一个或若干个副分量载波(SCC或SCell)。PCell可被配置为分别在物理上行链路控制信道(PUCCH)和物理下行链路控制信道(PDCCH)或增强型PDCCH(ePDCCH)上携带上行链路和下行链路控制信息。PCell上的PDCCH可包括用于PCell的资源或者用于一个或多个SCell的资源或两者的调度信息。SCell可包括PDCCH,PDCCH可包括用于该SCell的资源或用于一个或多个其他SCell的调度信息。一些SCell可被配置用于下行链路通信,并且可不被配置用于上行链路通信,而PCell可被配置用于上行链路和下行链路通信两者。CA的各个载波可以是TDD或FDD配置的。CA配置可包括TDD和FDD配置的载波两者。
在一些情形中,无线通信系统100可利用增强型分量载波(eCC)。在一些示例中,NR或5G网络可使用eCC,并且在共享频谱上eCC的使用可被称为用于共享频谱的新无线电(NR-SS)。SCell可以例如是eCC。eCC可由一个或多个特征来表征,这些特征包括:较宽的带宽、较短的码元历时、较短的传输时间区间(TTI)、以及经修改的控制信道配置。在一些情形中,eCC可以与载波聚集配置或双连通性配置(例如,在多个服务蜂窝小区具有次优或非理想回程链路时)相关联。eCC还可被配置成在无执照频谱或共享频谱(其中一个以上运营商被允许使用该频谱)中使用。由宽带宽表征的eCC可包括可由不能够监视整个带宽或者优选使用有限带宽(例如,以节省功率)的UE 115利用的一个或多个区段。在一些情形中,eCC可利用不同于其他分量载波的码元历时,这可包括使用与其他分量载波的码元历时相比减小的码元历时。较短码元历时与增加的副载波间隔相关联。利用eCC的设备(诸如UE 115或基站105)可以减小的码元历时(例如,16.67微秒)来传送宽带信号(例如,20、40、60、80MHz等)。eCC中的TTI可包括一个或多个码元。在一些情形中,TTI历时(即,TTI中的码元数目)可以是可变的。
在一些环境中,减少或最小化系统等待时间可以是重要的系统性能因子。但是,单个输入向量的输入比特可在不同时间变得可用。例如,输入向量可包括信息比特和校验比特,其中一些或所有信息比特可由不同的源生成或从不同的源被接收。此外,校验比特可能直到所有信息比特都可用之后的某个时间才可用。输入向量可以是例如物理信道消息(例如,控制信道消息)。附加地或替换地,可以不在单个码元周期中传送对应于单个输入向量的码字。例如,物理信道消息可跨越传输的多个码元周期。
可通过各因子(诸如,开销、编码增益、传输流水线化和解码延迟)来确定低等待时间环境中的信息比特传输的系统性能。一些处理技术可强调改善传输流水线化和解码延迟,代价是较高的开销和较低的编码增益。通常,使用较大的经编码码字可减少开销并提供较高的编码增益。然而,较大的经编码码字可导致较大的解码延迟和整体系统等待时间。相反,较小的经编码码字的使用可减少等待时间或解码延迟,但导致开销增加和编码增益降低。
包括基站105或UE 115的无线通信系统100的各组件可实现增强型编码技术以改善传输和接收处理时间。可在输入向量的所有比特在编码器处变得可用之前开始输入向量的编码。编码器可输出多个输出比特集合,其中每个输出比特集合对应于输入向量的输入比特集合。对于第一输出比特集合,可将编码器初始化为已知状态,而对于后续的输出比特集合,可基于先前的输入向量的一个或多个比特来初始化编码器。可个体地处理每个输出比特集合以供在一个或多个传输码元周期中的传输,该传输码元周期可以是TTI的子集。例如,可单独对多个输出比特集合中的每一个输出比特集合进行交织和/或与对应的传输码元周期的资源进行速率匹配。输入向量包括与单个消息相关联的信息比特,并且可包括用于实现校验功能的校验比特(例如,CRC比特)。编码器可实现例如终接CC、TBCC、turbo码、LDPC等。
在一些示例中,可通过将滑动窗口用于Viterbi解码来减少包括基站105或UE 115的无线通信系统100的组件的解码延迟。Viterbi解码器可标识滑动窗口上的路径度量,并且在每个阶段采用反向跟踪来针对滑动窗口的追踪阶段生成硬决策比特。随着附加分支度量可用,滑动窗口向前移动。由于在接收到最后输入阶段之后不需要对完整的网格进行反向跟踪,因此整体解码延迟减少。
图2解说了根据本公开的一个或多个方面的用于增强型编码以改善传输和接收处理时间的配置200的示例。配置200可包括逻辑210、编码处理器230和传输组件250。配置200可被包括在传送方无线设备中,并且可以是参照图1所描述的基站105或UE 115中的一者或多者的各方面的示例。
逻辑210可包括智能硬件设备,诸如中央处理单元(CPU)、微控制器、专用集成电路(ASIC)等。逻辑210可确定要传送至接收方无线设备的输入比特220。接收方无线设备可以是UE或基站,其可以是如参照图1所描述的UE115或基站105的示例。作为一个示例,可由基站105使用逻辑210来确定与要发送至UE 115的物理信道消息(例如,数据比特、控制比特等)相关联的特定信息比特。输入比特220可包括与那些信息比特相关联的信息比特和CRC比特两者。在一些示例中,逻辑210可接收信息比特,组织此信息比特,并生成与该信息比特相关联的CRC比特。在一些情形中,逻辑210可将输入比特220组织为由多个输入比特220集合组成的单个输入向量。
单个输入向量的各输入比特220集合可同时在逻辑210的输出处可用。然而,各输入比特220集合的可用性也可以是非并发的。例如,一些特定信息比特可取决于从接收方设备(例如,UE 115,其中传送方设备是基站105)接收的反馈。逻辑210可对收到反馈执行响应处理,并且在输入比特220的至少一部分准备好之后继续附加该单个输入向量的输入比特220。因此,特定信息比特可由逻辑210在一时间段上确定,该时间段可对应于例如多个传输码元周期。该时间段可以是例如包括多个码元周期、一个或多个子帧、一个或多个时隙等的TTI。
例如,基站105可在一时间段上从UE 115接收多个不同的反馈集合(例如,确收(ACK)或非确收(NAK)信息),该反馈集合由逻辑210使用以确定输入比特220。逻辑210可基于从UE 115接收的每个反馈集合来个体地确定信息比特总数的一部分(例如,集合)。因此,与相同物理信道消息相关联的总数目的输入比特220可被分解成多个不同的输入比特集合,并且在不同的时间由逻辑210提供给编码处理器230。附加地或替换地,输入比特220集合中的每一个输入比特集合可与传输码元周期期间的传输相关联。例如,可在多个传输码元周期上传送单个输入向量。
编码处理器230可对输入比特220进行编码以传送至无线设备。在一些示例中,基站105可使用编码处理器230以对由逻辑210确定的输入比特220进行编码。编码处理器230可执行编码处理(例如,卷积编码、咬尾卷积编码、LDPC编码、turbo编码等)。在一些情形中,可在给定时间仅对总数目的输入比特220的一部分进行编码(例如,由于来自UE 115的反馈、处理时间等)。作为示例,在给定时间对来自单个输入向量的输入比特220的子集进行编码之后,编码处理器230可输出从输入比特220的子集生成的码字的输出比特且在继续编码处理之前等待输入向量的更多输入比特220变为可用。在一些情形中,当编码处理器230对输入比特220的后续部分进行编码或者等待来自逻辑210的进一步输入比特220可用时,可发生先前经编码比特的交织和速率匹配。例如,可对经编码输出比特的子集执行交织和速率匹配以用于映射到单个码元周期的资源。编码、交织和速率匹配可在不同时间发生(例如,对于与输入向量相关联的单码字的不同输出比特集合)。例如,单个CRC可用于单个输入向量,而交织和速率匹配针对与码字相关联的输出比特的不同子集单独并在不同时间发生。然后,经编码的、经交织的和经速率匹配的比特可作为经处理比特240从编码处理器230输出。
传输组件250可将经编码比特(例如,从编码处理器230接收的经处理比特240)传送至接收方设备(例如,UE 115,其中传送方设备是基站105)。在一些示例中,传输组件250可采用由编码处理器230提供的经处理比特240,并且在传送至UE 115之前执行数个操作。作为示例,传输组件250可首先调制经处理比特240,随后将经调制比特240映射到可用时频资源(例如,码元)。最后,可将信息发送到作为传输组件250的一部分的一个或多个天线,以供传输至UE 115。
在一些示例中,传输组件250可在单个输入向量的所有输入比特220已经由编码处理器230接收并且作为经处理比特240输出之前开始从配置200的无线传输。在一些示例中,传输组件250可在配置200的编码处理器230处接收单个输入向量的最后输入比特之前,在第一传输码元中传送与单个输入向量相关联的第一经处理比特240集合。在其他示例中,传输组件250可在编码处理器230处接收单个输入向量的第二输入比特集合(第二输入比特集合紧接在第一输入比特集合之后)的最后输入比特之前,在第一传输码元中传送与单个输入向量相关联的第一经处理比特240集合。仍在其他示例中,传输组件250可在编码处理器230处接收第二输入比特集合的第一输入比特之前,在传输码元中传送与单个输入向量相关联的第一经处理比特240集合。
在进一步的示例中,传输组件250可在单个输入向量的所有输入比特220已经由编码处理器230处理并且作为经处理比特240输出之前开始从配置200(例如,从传送方设备,诸如基站105或UE 115)的无线传输。在一些示例中,传输组件250可在单个输入向量的所有输入比特220(包括最后输入比特)已经由编码处理器230处理并且作为经处理比特240输出之前开始从配置200的无线传输。在其他示例中,传输组件250可在已经处理第二输入比特220集合的所有输入比特(包括最后输入比特)之前开始传送。仍在其他示例中,传输组件250可在第二输入比特220集合的第一比特已经由编码处理器230处理且作为经处理比特240输出之前开始传送,单个输入向量的第二输入比特集合紧跟在单个输入向量的第一输入比特集合之后。
图3解说了根据本公开的一个或多个方面的用于增强型编码以改善传输和接收处理时间的编码处理器300的示例。编码处理器300可以是如参照图2所描述的编码处理器230的各方面的示例。编码处理器300可包括逻辑310、交织器330和速率匹配器350。在一些情形中,编码处理器300可包括用于执行编码处理的各方面的多个不同组件。不同的组件可以按照如图3所解说且如下所述的顺序被包括在编码处理器300中,或者组件可具有不同的顺序或配置。例如,速率匹配器350可跟随编码器310,而交织器330可跟随速率匹配器350,或者交织器330可以是速率匹配器350的一部分,并且可执行交织作为速率匹配处理的一部分。
编码处理器300可包括可在编码处理中执行第一操作的编码器310。当输入比特220-a变得可用时,编码器310可开始编码(例如,卷积编码、咬尾卷积编码、LDPC编码、turbo编码等)。输入比特220-a可以是如参照图2所描述的输入比特220的示例。例如,编码器可接收总数目的输入比特220-a的一部分(例如,集合)并开始编码该输入比特220-a集合。在对可用输入比特220-a进行编码之后,编码器310可暂停编码以等待更多输入比特220-a变得可用。编码器310还可在完成编码之前暂停编码输入比特220-a,例如因为编码器可对输入比特顺序地应用滑动或移位操作(例如,CC),同时一次操作不止一个比特以用于生成每个比特或状态输出,使得编码器可使用来自输入比特220-a的第二部分的一个或多个比特来完成对输入比特220-a的第一部分的最后一个或多个比特的编码。在一些示例中,当编码器310等待更多输入比特220-a时,经编码输出比特320可在编码处理器300中经历附加处理,诸如交织和速率匹配。
交织器330可从经编码输出比特320产生经交织比特340。在一些情形中,交织器330可执行交织处理以减少突发错误的影响,例如通过增加突发错误可在接收方设备处由CRC过程成功地校正的可能性。
在一些示例中,与单个码元周期相关联的输出比特集合可与相同输出比特集合的其他比特相交织,但独立于其他输出比特集合。例如,用于在单个码元周期中传输的比特可与用于在相同码元周期内传输的其他比特相交织,但不与其他码元周期的比特相交织,即使其他码元周期的比特与正在处理的相同单个输入向量相关联。
速率匹配器350可对经交织比特340执行速率匹配处理。在一些情形中,速率匹配处理可包括速率匹配器350使要传送的比特数目(例如,交织比特340)与被分配用于作为经处理比特240-a传送比特的传输资源相匹配。经处理比特240-a可以是如参照图2所描述的经处理比特240的示例。速率匹配可包括穿孔、重复或删减中的一者或多者。
在一些示例中,(例如,TTI、时隙或子帧的)每个码元周期中可用的资源量可以是不同的。在一些示例中,速率匹配器350可匹配单个经处理比特240集合以匹配传输的单个码元周期中可用的资源。在一些情形中,单个输入向量可被划分为不同大小的输入比特220-a集合(例如,通过参照图2所讨论的逻辑210),使得每个经交织比特340集合可由速率匹配器350以相同速率(例如,基本上相同速率)与每个码元周期进行速率匹配。当将单个输入向量划分为输入比特220-a集合时,逻辑210可获得关于传输的码元周期中可用资源量的信息。
在其他情形中,可将单个输入向量划分为均匀大小(例如,基本上均匀大小)的输入比特220-a集合,使得每个经交织比特340集合相应地也是均匀大小的(例如,基本上均匀大小的)。随后,速率匹配器350可对经交织比特340逐码元地执行不同级别的速率匹配,以使经交织比特340与给定码元周期中可用的资源量相匹配。因此,速率匹配器350可在执行速率匹配时使用关于要传送的码元中的可用资源量的信息,而逻辑210可以不使用此信息。
图4解说了根据本公开的一个或多个方面的用于编码以改善传输和接收处理时间的传输组件400的示例。传输组件400可以是如参照图2所描述的传输组件250的示例。传输组件400可包括调制器410、资源映射器450和天线470。在一些情形中,传输组件400可包括用于执行传输处理的各方面的多个不同组件。不同的组件可以按照如图4所解说且如下所述的顺序被包括在传输组件400中,或者组件可具有不同的顺序或配置。
调制器410可调制经处理比特240-b。从编码处理输出的信息比特(例如,可被编码、交织和速率匹配的信息比特)可以作为经处理比特240-b可用于调制器410。经处理比特240-b可以是如参照图2和3所描述的经处理比特240的示例。在一些情形中,调制器410可根据特定调制方案(例如,正交相移键控(QPSK)、16正交幅度调制(16-QAM)等)调制经处理比特240-b。随后,调制信息440可由调制器410输出。
调制器410可包括用于执行特定任务的数个不同组件。例如,调制器410可包括快速傅里叶逆变换(IFFT)组件420。IFFT组件420可由调制器410用于将信息比特从频域表示转换为时域表示。调制器410还可包括循环前缀(CP)组件430。在一些情形中,CP组件430可由调制器410用以将CP添加到传输。CP可具有预定长度(例如,扩展的长度或正常长度)并且可用于提供针对多径延迟扩展的保护。作为示例,CP组件430可通过将码元(例如,正交频分复用(OFDM)码元)的主体的结束复制到码元的开头来生成用于传输的CP。
资源映射器450可在传输处理中将经调制信息440(例如,码元)映射到可用时频资源。例如,资源映射器450可首先接收由调制器410输出的经调制信息440。随后,资源映射器450可将经调制信息440映射到可用资源以准备传输。在一些情形中,资源映射器450可将与信息比特集合相关联的经调制信息440映射到码元。资源映射器450的输出可被称为所映射信息460。
天线470可执行用于无线设备的传输处理的各方面。在一些情形中,传输组件400可包括单个天线470或多个天线470。作为示例,基站105可包括能够并发地传送或接收多个无线传输的多个天线470。多个天线470可从资源映射器450接收所映射信息460,并且将传输480发送到接收方设备(例如,UE 115,当传输组件400是基站105的一部分时)。传输480可包含消息(例如,与较大码字相关联的经编码信息比特集合)的全部或一部分。
图5解说了根据本公开的一个或多个方面的用于编码以改善传输和接收处理时间的示例示图500。在一示例中,基站105可期望将单个输入向量515传送至UE 115,或者UE115可期望将单个输入向量515传送至基站105。单个输入向量515可与单个物理信道消息相关联。单个输入向量515可在处理期间被编码为单码字(例如,诸如下面参照图6所描述的编码处理600的处理)。
在一些示例中,单个输入向量515可包括信息比特510。单个输入向量515还可包括CRC部分530。在一些示例中,单个输入向量515可包括可位于单个输入向量515内的中间位置处的多个CRC部分。CRC部分530可例如向单个输入向量515提供冗余且协助检错和纠错。CRC部分530可包括可用于指示所有信息比特510的冗余信息的数个比特。在一些示例中,单个输入向量515可以是经交织的,使得CRC部分530可被交织在在信息比特510之中。
在编码之前,单个输入向量515可被划分为多个输入比特集合520。在一示例中,单个输入向量515可包括第一输入比特集合520-a、第二输入比特集合520-b、第三输入比特集合520-c和第四输入比特集合520-d。在一些示例中,每个输入比特集合520-a可对应于传输的单个时间段(例如,传输码元周期)。将单个输入向量515的比特在单个经编码码字中一起传送而不是由于上述原因(例如,较高的编码增益)为每个输入比特集合对码字进行编码以单独进行传送可能是有利的。然而,当第一输入比特集合520-a到达编码处理器(例如,编码处理器230或300,如参照图2和图3所描述的)时开始编码第一输入比特集合520-a以获得较短的解码延迟也可能是有利的。以此方式,可在编码处理器处接收到稍后的输入比特集合520(例如,第四输入比特集520-d)之前对第一输入比特集合520-a进行编码。
单个输入向量515可(例如,由逻辑210)被划分为多个比特集合,以用于部分地基于将在其中发送经处理比特集合的码元中可用的资源量来进行处理。例如,单个输入向量515可部分地基于将在其中发送经处理比特的每个相应码元周期中可用的资源量,被划分为第一输入比特集合520-a、第二输入比特集合520-b、第三输入比特集合520-c和第四输入比特集合520-d。在此情形中,第一输入比特集合520-a、第二输入比特集合520-b、第三输入比特集合520-c和第四输入比特集合520-d可具有不同的比特长度。在其他示例中,单个输入向量515可被划分为均匀大小的比特部分。例如,单个输入向量515可被划分为第一输入比特集合520-a、第二输入比特集合520-b、第三输入比特集合520-c和第四输入比特集合520-d,它们各自具有相同比特长度。随后,基于输入比特集合的经处理比特可被个体地与用于传输的每个码元周期的资源进行速率匹配。
图6解说了根据本公开的一个或多个方面的用于增强型编码以改善传输和接收处理时间的编码处理600的示例。在一些情形中,编码处理可由如参照图2和3所描述的编码处理器230或编码处理器300来执行。
作为示例,编码处理600可用于将单个输入向量610(其可以是如参照图5所描述的单个输入向量515的示例)编码为单码字。单个输入向量610可与物理信道消息(例如,控制信道消息)相关联,并且可包括一个或多个信息比特和/或CRC比特。如参照图2所描述的逻辑210可用于确定单个输入矢量610以供传输,并使与单个输入向量610相关联的比特可用于编码处理器。
在一些情形中,单个输入向量610可被划分为数个不同的输入比特集合620。例如,可在不同的时间使不同的输入比特集合620可用于编码处理600(例如,由于来自UE 115的反馈、处理时间等)。第一输入比特集合620-a可包括与单个输入向量610的第一部分相关联的在第一时间段可用于编码处理600的数个比特630(例如,比特630-a、630-b、630-c、630d和630-e),而第二输入比特集合620-b可包括与单个输入向量610的第二部分相关联并且在后续的时间段可用于编码处理600的数个比特。
编码处理600可使用窗口640来生成码字的输出比特。窗口640可具有预定大小(例如,如图6所解说的3个输入比特),其可以基于码的约束长度。在一些情形中,至编码处理600的输入是由逻辑210确定的单个输入向量(例如,单个输入向量610)。编码可在与单个输入向量610相关联的所有输入比特或输入比特集合620可用之前开始。即,一旦第一输入比特集合620-a可用,编码处理600就可以开始,即使构成单个输入向量610的其他输入比特集合620(例如,第二输入比特集合620-b)还没有可用。
可初始化移位寄存器(例如,所有比特设置为0或另一预定状态)并且在操作650处,单个输入向量610的第一比特630-a(其可以是第一输入比特集合620-a的第一比特)可以是至移位寄存器的输入。窗口640可用于生成与移位寄存器中的信息相关联的数个经编码输出比特。在某些情形中,输入比特的数目与移位寄存器的约束长度相关联。附加地或替换地,输出比特可在它们从编码器输出时被交织和速率匹配,或者在执行交织和速率匹配(例如,速率匹配和交织可在每码元或每比特集合的基础上发生,诸如对于输入比特集合620)之前,,设备可等待要输出的数个经编码比特(例如,与特定输入比特集合620相关联的所有输出比特)。
操作660可以是编码处理600的第二操作。在操作660处,单个输入向量610的第二比特630-b可被输入到移位寄存器以输出下一输出比特。随后可将单个输入向量610的输入比特集合620-a的后续比特630输入到移位寄存器,并且生成后续输出比特。
在操作660之后,编码处理600的操作670可以发生数个操作。在操作670,与第一输入比特集合620-a相关联的最后比特630-e可被输入到移位寄存器(例如,3阶段移位寄存器)。在一些情形中,在与第一输入比特集合620-a相关联的最后比特630-e已被输入到移位寄存器时,第二输入比特集合620-b可能尚不可用于编码处理600。在此情形中,编码处理600可在恢复之前停止(例如,暂停)并等待第二输入比特集合620-b的到达,使得第二输入比特集合620-b的第一输入比特可被输入到移位寄存器。在一些示例中,当编码处理600正等待与单个输入向量610相关联的第二输入比特集合620-b的到达时,可对与第一输入比特集合620相关联的已经生成的输出比特执行速率匹配和交织。在其他示例中,已经生成的输出比特的调制和传输也可在等待时段期间发生。为了完成单个输入向量610的编码处理,可在来自最后输入比特集合620的最后输入比特被输入到移位寄存器之后将已知比特630提供给移位寄存器。例如,在3阶段移位寄存器的情形中,可在来自最后输入比特集合620的最后输入比特之后将两个已知比特630(例如,比特630-a和630-b)输入到移位寄存器中。这可允许移位寄存器完全编码来自最后输入比特集合620的最后输入比特。通过向移位寄存器提供终止状态,编码器可输出一个或多个最后输出比特。
可通过各种不同的编码技术(例如,卷积编码、咬尾卷积编码、LDPC编码、turbo编码等)来执行编码处理的各方面。例如,如果使用咬尾卷积编码,则可在信息比特流的结束(例如,在单个输入向量610的结束)处存储和附加单个输入向量610的数个比特。在此情形中,编码处理600可直到数个比特被输入到移位寄存器中才开始,并且可在最后信息比特被输入到移位寄存器时不停止。例如,在3阶段移位寄存器的情形中,编码处理600可在单个输入向量610的前三个比特被输入到移位寄存器中时开始,并且可在单个输入向量610的结束处存储和附加单个输入向量610的前两个比特。
图7解说了根据本公开的一个或多个方面的用于增强型编码以改善传输和接收处理时间的资源700的示例。资源700可在时间和频率资源上分布,并且可以是TTI、时隙或子帧的示例。
可将资源700划分为数个码元710,包括码元1到N(例如,7个码元),例如通过参照图4所描述的资源映射器450。在码元710的码元周期期间,资源映射器450或类似设备可分配载波的数个副载波(例如,12、48、72、512、1024、2048个副载波等)以供传输。在一些情形中,针对单个输入向量的信息(诸如,码字(例如,由参照图6所描述的编码处理600的结果而生成))的传输可在多个码元710上发生。可在单独码元710中传送经编码码字的每个部分。在一些示例中,单码字可在单个码元周期中被传送,并且可占用少于码元周期的所有资源。
在一些情形中,用于码字的第一传输部分720可发生在资源700的第一码元710-a中。第一传输部分720可用于从编码器输出的第一比特集合。在一些示例中,第一传输部分720可与后续传输部分分开地进行交织、速率匹配、调制等。例如,码元710内的第一传输部分720的比特可与第一传输部分720的其他比特相交织,但是独立于其他码元内的传输部分(诸如,第二传输部分730)的任何比特进行交织。作为示例,第一传输部分720可包括如参照图6所述的码字的第一部分。
用于码字的第二传输部分730可发生在资源700的后续码元710中。第二传输部分730可用于从编码器输出的第二比特集合(例如,在进行交织、速率匹配、调制等之后)。在一些情形中,可在资源700的第二码元710-b(其可紧跟在第一码元710-a之后)中发送第二传输部分730,或可在稍后的码元710-c(其可以是在第一码元710-a之后多个码元后)中发送第二传输部分730。一个或多个后续传输部分可跟随直到资源700的码元710(诸如,码元710-d)中的码字的最后传输部分740。在传输部分740期间,可传送码字的最后部分。
图8解说了根据本公开的一个或多个方面的用于编码以改善传输和接收处理时间的基于滑动窗口的Viterbi解码处理800的示例。网格810表示编码器的因变于时间的各种可能状态820之间的转变815。在图8中,状态820由框表示而转变815由状态820之间的箭头表示。特定时间的每个状态820(例如,状态00、状态01、状态10和状态11)由网格810中的行表示。例如,网格810的顶行中的每个框表示状态00。路径由状态820之间的一系列转变815组成。可能的码字由通过网格810的路径表示。对于Viterbi解码器,当接收到码元时,可计算与接收到的码元和可能的码元之间的距离相关联的度量。在基于滑动窗口的Viterbi解码处理800中,有限大小的网格窗口825可用于解码网格窗口内的比特、帧或其他数据集合。当接收和解码经编码码字时,有限大小的网格窗口825向右移位。可根据上面参照图1-7所描述的编码处理对码字进行编码。在该示例中,有限大小的网格窗口825-a可在接收到码字时开始对其进行解码,并且已经接收到足够数目的比特来填充网格窗口。在一些示例中,网格窗口的大小可相对于码字的大小足够小,使得解码可在接收整个码字之前开始。例如,码字可以要被解码的比特集合来接收。可通过增加网格窗口的大小来增加解码准确性,但是网格窗口的大小的增加可增加处理时间并且还增加等待时间量,直到收到码字的进一步解码(例如,使用CRC的错误校验等)可开始为止。
对于图8中所解说的基于滑动窗口的Viterbi解码处理800,随着有限大小的网格窗口825的每次前进,可发生反向跟踪和解码。对于网格窗口的一个前进,对与一个阶段相关联的比特进行解码。对落入有限大小的网格窗口825-a内的比特的Viterbi解码可导致经解码状态830(即,硬决策比特)输出(对应于由Viterbi解码确定的状态00、状态01、状态10、状态11中的一者)。例如,有限大小的网格窗口825-a可针对经解码状态830输出状态01的硬决策比特。网格窗口随后继续包含新状态集合835(例如,有限大小的网格窗口825-a转移至成为有限大小的网格窗口825-b)。该处理继续直到网格窗口已经前进到码字的结束并且解码器已输出经解码比特。前一阶段的经解码状态830可约束由当前反向跟踪阶段选择的路径。例如,可约束所选择的一个或多个最佳路径以反向跟踪到经解码状态830(例如,状态01)。
在该实现中,码字对应于单个经编码输入矢量,使得如果经编码码字是以比特集合来接收的,则当接收到比特集合时,基于滑动窗口的Viterbi解码器可输出与该单个输入向量相关联的连续比特集合。例如,如果接收到来自码字的第一比特集合,则解码器可对那些比特进行解码,随后暂停直到接收到来自码字的第二比特集合,以此类推直到码字的结束。
图9示出了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的无线设备905的框图900。无线设备905可以是如参照图1所描述的UE 115或基站105的各方面的示例。无线设备905可包括接收机910、传输处理器915和发射机920。无线设备905还可包括处理器。这些组件中的每一者可彼此处于通信(例如,经由一条或多条总线)。
接收机910可接收信息,诸如分组、用户数据或与各种信息信道相关联的控制信息(例如,控制信道、数据信道以及与编码以改善传输和接收处理时间相关的信息等)。信息可被传递到该设备的其他组件。接收机910可以是如参照图12和13所描述的收发机1235或1335的各方面的示例。
传输处理器915可以是如参照图1-4、12和13所描述的逻辑210、编码处理器230或300、传输组件250或400、基站传输处理器101或1315以及UE传输处理器102或1215的各方面的示例。传输处理器915和/或其各个子组件中的至少一些可以在硬件、由处理器执行的软件、固件、或其任何组合中实现。如果在由处理器执行的软件中实现,则传输处理器915和/或其各个子组件中的至少一些的功能可以由通用处理器、数字信号处理器(DSP)、ASIC、现场可编程门阵列(FPGA)或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其设计成执行本公开中描述的功能的任何组合来执行。传输处理器915和/或其各个子组件中的至少一些可物理地位于各个位置处,包括被分布成使得功能的各部分由一个或多个物理设备在不同物理位置处实现。在一些示例中,根据本公开的各个方面,传输处理器915和/或其各个子组件中的至少一些可以是分开且相异的组件。在其他示例中,根据本公开的各方面,传输处理器915和/或其各种子组件中的至少一些子组件可以与一个或多个其他硬件组件(包括但不限于I/O组件、收发机、网络服务器、另一计算设备、本公开中所描述的一个或多个其他组件或其组合)组合。
传输处理器915可在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合,由编码器处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与传输码元周期集合中的一个传输码元周期相关联,以及在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,从编码器输出多个输出比特集合中与传输码元周期集合中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器处被接收的。
发射机920可传送由设备的其他组件生成的信号。在一些示例中,发射机920可与接收机910共处于收发机模块中。例如,发射机920可以是如参照图12和13所描述的收发机1235或1335的各方面的示例。发射机920可包括单个天线,或者它可包括天线集合。
图10示出了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的无线设备1005的框图1000。无线设备1005可以是如参照图1和9描述的无线设备905、或UE 115或基站105的各方面的示例。无线设备1005可包括接收机1010、传输处理器1015和发射机1020。无线设备1005还可包括处理器。这些组件中的每一者可彼此处于通信(例如,经由一条或多条总线)。
接收机1010可接收信息,诸如分组、用户数据或与各种信息信道相关联的控制信息(例如,控制信道、数据信道以及与编码以改善传输和接收处理时间相关的信息等)。信息可被传递到该设备的其他组件。接收机1010可以是如参照图12和13所描述的收发机1235或1335的各方面的示例。
传输处理器1015可以是如参照图9所描述的传输处理器915的示例。传输处理器1015还可包括编码器接收组件1025、编码器1030和编码器输出组件1035。编码器接收组件1025可以是如参照图2和3所描述的编码处理器230或300的一部分的示例。编码器1030可以是如参照图2和3所描述的编码处理器230或编码器310的一部分的示例。编码器输出组件1035可以是如参照图2和3所描述的编码处理器230或300的一部分的示例。
编码器接收组件1025可接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合。在一些情形中,多个输入比特集合中的至少一个输入比特集合包括与多个输入比特集合中的至少一个其他输入比特集合不同数目的比特。
编码器1030可处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与传输码元周期集合中的一个传输码元周期相关联。在一些情形中,基于来自多个输入比特集合中的一个输入比特集合的一个或多个输入比特或初始编码器1030状态来确定多个输出比特集合中的每一个输出比特集合的初始状态。在一些情形中,传输码元周期集合包括毗连的传输码元周期。在一些情形中,多个输入比特集合的处理包括:应用卷积码、咬尾卷积码、LDPC码或turbo码以生成多个输出比特集合。
在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,编码器输出组件1035可输出多个输出比特集合中与传输码元周期集合中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器1030处被接收的。在输出第一输出比特集合之后,编码器1030可暂停处理以等待要在编码器接收组件1025处接收的第二输入比特集合。在一些情形中,输出多个输出比特集合至少部分地基于第一输入比特集合和第二输入比特集合,并且独立于随后接收的与要被编码成第二码字的第二输入向量相关联的输入比特集合。
发射机1020可传送由设备的其他组件生成的信号。在一些示例中,发射机1020可与接收机1010共处于收发机模块中。例如,发射机1020可以是如参照图12和13所描述的收发机1235或1335的各方面的示例。发射机1020可包括单个天线,或者它可包括天线集合。
图11示出了根据本公开的一个或多个方面的支持增强型编码以改善传输和接收处理时间的传输处理器1115的框图1100。传输处理器1115可以是如参照图1、9、10、12和13所描述的传输处理器915或1015、基站传输处理器101或1315以及UE传输处理器102或1215的各方面的示例。传输处理器1115可包括编码器接收组件1120、编码器1125、编码器输出组件1130、交织器1135、速率匹配器1140和传输组件1145。这些模块中的每一者可彼此直接或间接通信(例如,经由一条或多条总线)。编码器接收组件1120可以是如参照图2、3和10所描述的编码器接收组件1025和编码处理器230或300的一部分的示例。编码器1125可以是如参照图2、3和10所描述的编码器1030、编码器310以及编码处理器230或300的示例。编码器输出组件1130可以是如参照图2、3和10所描述的编码器输出组件1035和编码处理器230或300的一部分的示例。
编码器接收组件1120可接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合。在一些情形中,多个输入比特集合中的至少一个输入比特集合包括与多个输入比特集合中的至少一个其他输入比特集合不同数目的比特。
编码器1125可处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与传输码元周期集合中的一个传输码元周期相关联。在一些情形中,基于来自多个输入比特集合中的一个输入比特集合的一个或多个输入比特或初始编码器(例如,编码器1125)状态来确定多个输出比特集合中的每一个输出比特集合的初始状态。在一些情形中,传输码元周期集合包括毗连的传输码元周期。在一些情形中,多个输入比特集合的处理包括:应用卷积码、咬尾卷积码、LDPC码或turbo码以生成多个输出比特集合。
在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,编码器输出组件1130可输出多个输出比特集合中与传输码元周期集合中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器处被接收的,并且在输出第一输出比特集合之后暂停处理以等待要在编码器接收组件1120处接收的第二输入比特集合。在一些情形中,输出多个输出比特集合至少部分地基于第一输入比特集合和第二输入比特集合,并且独立于随后接收的与要被编码成第二码字的第二输入向量相关联的输入比特集合。
交织器1135可独立于多个输出比特集合中每一个其他输出比特集合执行该多个输出比特集合中每一个输出比特集合的交织,以及在编码器处的编码器接收组件1120处接收与单个输入向量相关联的所有输入比特之前,独立于多个输出比特集合中每一个其他输出比特集合执行该多个输出比特集合中的第一输出比特集合的交织。
速率匹配器1140可对第一输出比特集合执行速率匹配,以将第一输出比特集合的比特数目与第一传输码元周期中的资源集合相匹配,以及在编码器接收组件1120处接收与单个输入向量相关联的所有输入比特之前,对第一输出比特集合执行速率匹配,以将第一输出比特集合的比特数目与第一传输码元周期中的资源集合相匹配。
在传送方设备的编码器接收组件1120处接收各输入比特集合中的输入比特集合的最后输入比特之前,传输组件1145可在第一传输码元周期中传送第一输出比特集合。在一些情形中,在传送方设备的编码器接收组件1120处接收第二输入比特集合中的最后输入比特之前,在第一传输码元周期中传送第一输出比特集合。在一些情形中,在完成所有多个输入比特集合的处理之前,在第一传输码元周期中传送第一输出比特集合。
图12示出了根据本公开的一个或多个方面的包括支持增强型编码以改善传输和接收处理时间的设备1205的系统1200的示图。设备1205可以是如参照图1-4、9和10所描述的配置200、编码处理器300、传输组件400、无线设备905、无线设备1005或UE 115的各组件的示例或者包括这些组件。设备1205可包括用于双向语音和数据通信的组件,其包括用于传送和接收通信的组件,包括UE传输处理器1215、处理器1220、存储器1225、软件1230、收发机1235、天线1240、以及I/O控制器1245。这些组件可以经由一条或多条总线(例如,总线1210)处于电子通信。设备1205可以与一个或多个基站105(例如,基站105-a)无线地进行通信。UE传输处理器1215可以是如参照图1和9-11所描述的UE传输处理器105、传输处理器915、传输处理器1015、或传输处理器1115的各方面的示例。
处理器1220可包括智能硬件设备(例如,通用处理器、DSP、CPU、微控制器、ASIC、FPGA、可编程逻辑器件、分立的门或晶体管逻辑组件、分立的硬件组件,或者其任何组合)。在一些情形中,处理器1220可被配置成使用存储器控制器来操作存储器阵列。在其他情形中,存储器控制器可被集成到处理器1220中。处理器1220可被配置成执行存储器中所储存的计算机可读指令以执行各种功能(例如,支持编码以改善传输和接收处理时间的各功能或任务)。
存储器1225可包括随机存取存储器(RAM)和只读存储器(ROM)。存储器1225可存储包括指令的计算机可读、计算机可执行软件1230,这些指令在被执行时使处理器执行本文描述的各种功能。在一些情形中,存储器1225可尤其包含基本输入/输出系统(BIOS),该BIOS可控制基本硬件和/或软件操作,诸如与外围组件或设备的交互。
软件1230可包括用于实现本公开的各方面的代码,包括编码以改善传输和接收处理时间的代码。软件1230可被存储在非瞬态计算机可读介质(诸如系统存储器或其他存储器)中。在一些情形中,软件1230可以不由处理器直接执行,但可使得计算机(例如,在被编译和执行时)执行本文中所描述的功能。
收发机1235可经由一个或多个天线、有线或无线链路进行双向通信,如上所述。例如,收发机1235可表示无线收发机并且可与另一无线收发机进行双向通信。收发机1235还可包括调制解调器以调制分组并将经调制的分组提供给天线以供传输、以及解调从天线接收到的分组。
在一些情形中,无线设备可包括单个天线1240。然而,在一些情形中,该设备可具有不止一个天线1240,这些天线可以能够并发地传送或接收多个无线传输。
I/O控制器1245可管理设备1205的输入和输出信号。I/O控制器1245还可管理未被集成到设备1205中的外围设备。在一些情形中,I/O控制器1245可代表至外部外围设备的物理连接或端口。在一些情形中,I/O控制器1245可以利用操作系统,诸如 或另一已知操作系统。在其他情形中,I/O控制器1245可表示调制解调器、键盘、鼠标、触摸屏或类似设备或者与其交互。在一些情形中,I/O控制器1245可被实现为处理器的一部分。在一些情形中,用户可经由I/O控制器1245或者经由I/O控制器1245所控制的硬件组件来与设备1205交互。
图13示出了根据本公开的一个或多个方面的包括支持增强型编码以改善传输和接收处理时间的设备1305的系统1300的示图。设备1305可以是如参照图1-4、9和10所描述的配置200、编码处理器300、传输组件400、无线设备905、无线设备1005或基站105的各组件的示例或者包括这些组件。设备1305可以包括用于双向语音和数据通信的组件,其包括用于传送和接收通信的组件,包括基站传输处理器1315、处理器1320、存储器1325、软件1330、收发机1335、天线1340、网络通信管理器1345以及基站通信管理器1350。这些组件可以经由一条或多条总线(例如,总线1310)处于电子通信。设备1305可与一个或多个UE 115(例如,UE 115-a和115-b)无线地进行通信。基站传输处理器1315可以是如参照图1和9-11所描述的基站传输处理器101、传输处理器915、传输处理器1015或传输处理器1115的各方面的示例。
处理器1320可包括智能硬件设备(例如,通用处理器、DSP、CPU、微控制器、ASIC、FPGA、可编程逻辑器件、分立的门或晶体管逻辑组件、分立的硬件组件,或者其任何组合)。在一些情形中,处理器1320可被配置成使用存储器控制器来操作存储器阵列。在其他情形中,存储器控制器可被集成到处理器1320中。处理器1320可被配置成执行存储器中所储存的计算机可读指令以执行各种功能(例如,支持编码以改善传输和接收处理时间的各功能或任务)。
存储器1325可包括RAM和ROM。存储器1325可存储包括指令的计算机可读、计算机可执行软件1330,这些指令在被执行时使处理器执行本文描述的各种功能。在一些情形中,存储器1325可尤其包含BIOS,其可以控制基本硬件和/或软件操作,诸如与外围组件或设备的交互。
软件1330可包括用于实现本公开的各方面的代码,包括编码以改善传输和接收处理时间的代码。软件1330可被存储在非瞬态计算机可读介质(诸如系统存储器或其他存储器)中。在一些情形中,软件1330可以不由处理器直接执行,但可使得计算机(例如,在被编译和执行时)执行本文中所描述的功能。
收发机1335可经由一个或多个天线、有线或无线链路进行双向通信,如上所述。例如,收发机1335可表示无线收发机并且可与另一无线收发机进行双向通信。收发机1335还可包括调制解调器以调制分组并将经调制的分组提供给天线以供传输、以及解调从天线接收到的分组。
在一些情形中,无线设备可包括单个天线1340。然而,在一些情形中,该设备可具有不止一个天线1340,这些天线可以能够并发地传送或接收多个无线传输。
网络通信管理器1345可管理与核心网130-a的通信(例如,经由一个或多个有线回程链路)。例如,网络通信管理器1345可管理客户端设备(诸如一个或多个UE 115)的数据通信的传输。
基站通信管理器1350可管理与其它基站105(例如,基站105-b和105-c)的通信,并且可包括用于与其它基站105协作控制与UE 115的通信的控制器或调度器。例如,基站通信管理器1350可针对各种干扰缓解技术(诸如波束成形或联合传输)来协调对去往UE 115的传输的调度。在一些示例中,基站通信管理器1350可提供LTE/LTE-A无线通信网络技术内的X2接口以提供基站105之间的通信。
图14示出了解说根据本公开的一个或多个方面的用于编码以改善传输和接收处理时间的方法1400的流程图。方法1400的各操作可由如本文中所描述的UE 115或基站105或其组件来实现。例如,方法1400的操作可由如参照图9到11所描述的传输处理器来执行。在一些示例中,UE 115或基站105可执行用于控制设备的功能元件以执行下述各功能的代码集。附加地或替换地,UE 115或基站105可使用专用硬件来执行以下描述的各功能的各方面。
在框1405处,UE 115或基站105可在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合。框1405的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1405的操作的各方面可由如参照图9到13描述的编码器接收组件来执行。
在框1410处,UE 115或基站105可由编码器处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联。框1410的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1410的操作的各方面可由如参照图9到13描述的编码器来执行。
在框1415处,在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,UE 115或基站105可从编码器输出多个输出比特集合中与多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器处被接收的。框1415的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1415的操作的各方面可由如参照图9到13描述的编码器输出组件来执行。
图15示出了解说根据本公开的一个或多个方面的用于编码以改善传输和接收处理时间的方法1500的流程图。方法1500的各操作可由如本文中所描述的UE 115或基站105或其组件来实现。例如,方法1500的操作可由如参照图9到11所描述的传输处理器来执行。在一些示例中,UE 115或基站105可执行用于控制设备的功能元件以执行下述各功能的代码集。附加地或替换地,UE 115或基站105可使用专用硬件来执行以下描述的各功能的各方面。
在框1505处,UE 115或基站105可在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合。框1505的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1505的操作的各方面可由如参照图9到13描述的编码器接收组件来执行。
在框1510处,UE 115或基站105可由编码器处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联。框1510的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1510的操作的各方面可由如参照图9到13描述的编码器来执行。
在框1515处,在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,UE 115或基站105可从编码器输出多个输出比特集合中与多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器处被接收的。框1515的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1515的操作的各方面可由如参照图9到13描述的编码器输出组件来执行。
在框1520处,UE 115或基站105可独立于多个输出比特集合中每一个其他输出比特集合执行该多个输出比特集合中每一个输出比特集合的交织。框1520的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1520的操作的各方面可由如参照图9到13描述的交织器来执行。
在框1525处,UE 115或基站105可对第一输出比特集合执行速率匹配,以将第一输出比特集合的比特数目与第一传输码元周期中的资源集合相匹配。框1525的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1525的操作的各方面可由如参照图9到13描述的速率匹配器来执行。
在框1530处,在传送方设备的编码器处接收多个输入比特集合的最后输入比特之前,UE 115或基站105可在第一传输码元周期中从传送方设备传送第一输出比特集合。框1530的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1530的操作的各方面可由如参照图9到13描述的传输组件来执行。
图16示出了解说根据本公开的一个或多个方面的用于编码以改善传输和接收处理时间的方法1600的流程图。方法1600的各操作可由如本文中所描述的UE 115或基站105或其组件来实现。例如,方法1600的操作可由如参照图9到11所描述的传输处理器来执行。在一些示例中,UE 115或基站105可执行用于控制设备的功能元件以执行下述各功能的代码集。附加地或替换地,UE 115或基站105可使用专用硬件来执行以下描述的各功能的各方面。
在框1605处,UE 115或基站105可在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合。框1605的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1605的操作的各方面可由如参照图9到13描述的编码器接收组件来执行。
在框1610处,UE 115或基站105可由编码器处理包括第一输入比特集合和第二输入比特集合的该多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联。框1610的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1610的操作的各方面可由如参照图9到13描述的编码器来执行。
在框1615处,在接收多个输入比特集合中的第二输入比特集合的所有输入比特之前,UE 115或基站105可从编码器输出多个输出比特集合中与多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,第二输入比特集合是在第一输入比特集合之后在编码器1030处被接收的。框1615的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1615的操作的各方面可由如参照图9到13描述的编码器输出组件来执行。
在框1620处,在输出第一输出比特集合之后,UE 115或基站105可暂停处理以等待要在编码器处接收的第二输入比特集合。框1620的操作可根据参照图1到8描述的方法来执行。在某些示例中,框1620的操作的各方面可由如参照图9到13描述的编码器输出组件来执行。
应注意,上述方法描述了可能的实现,并且各操作和步骤可被重新安排或以其他方式被修改且其它实现也是可能的。此外,来自两种或更多种方法的诸方面可被组合。
本文中所描述的技术可被用于各种无线通信系统,诸如CDMA、TDMA、FDMA、OFDMA、单载波频分多址(SC-FDMA)、以及其他系统。术语“系统”和“网络”常被可互换地使用。CDMA系统可以实现无线电技术,诸如CDMA2000、通用地面无线电接入(UTRA)等。CDMA2000涵盖IS-2000、IS-95和IS-856标准。IS-2000版本常可被称为CDMA2000 1X、1X等。IS-856(TIA-856)常被称为CDMA2000 1xEV-DO、高速率分组数据(HRPD)等。UTRA包括宽带CDMA(WCDMA)和其他CDMA变体。TDMA系统可实现诸如全球移动通信系统(GSM)之类的无线电技术。
OFDMA系统可以实现诸如超移动宽带(UMB)、演进型UTRA(E-UTRA)、电气和电子工程师协会(IEEE)802.11(Wi-Fi)、IEEE 802.16(WiMAX)、IEEE 802.20、Flash-OFDM等的无线电技术。UTRA和E-UTRA是通用移动电信系统(UMTS)的一部分。3GPP LTE和LTE-A是使用E-UTRA的新UMTS版本。UTRA、E-UTRA、UMTS、LTE、LTE-A以及GSM在来自名为“第三代伙伴项目”(3GPP)的组织的文献中描述。CDMA2000和UMB在来自名为“第三代伙伴项目2”(3GPP2)的组织的文献中描述。本文描述的技术既可用于以上提及的系统和无线电技术,也可用于其他系统和无线电技术。尽管LTE系统的各方面可被描述以用于示例目的,并且在以上大部分描述中使用了LTE术语,但本文描述的技术也可应用于LTE应用以外的应用。
在LTE/LTE-A网络(包括本文中所描述的此类网络)中,术语eNB可一般用于描述基站。本文中所描述的一个或多个无线通信系统可包括异构LTE/LTE-A网络,其中不同类型的eNB提供对各种地理区划的覆盖。例如,每个eNB或基站可提供对宏蜂窝小区、小型蜂窝小区、或其他类型的蜂窝小区的通信覆盖。取决于上下文,术语“蜂窝小区”可被用于描述基站、与基站相关联的载波或分量载波、或者载波或基站的覆盖区域(例如,扇区等)。
基站可包括或可由本领域技术人员称为基收发机站、无线电基站、接入点、无线电收发机、B节点、演进型B节点、家用B节点、家用演进型B节点、或某个其他合适的术语。基站的地理覆盖区域可被划分成仅构成该覆盖区域的一部分的扇区。本文所描述的一个或数个无线通信系统可包括不同类型的基站(例如,宏或小型蜂窝小区基站)。本文描述的UE可以能够与各种类型的基站和网络装备(包括宏eNB、小型蜂窝小区eNB、中继基站等)通信。可能存在不同技术的交叠地理覆盖区域。
宏蜂窝小区一般覆盖相对较大的地理区域(例如,半径为数千米的区域),并且可允许无约束地由与网络供应商具有服务订阅的UE接入。与宏蜂窝小区相比,小型蜂窝小区是可在与宏蜂窝小区相同或不同的(例如,有执照、无执照等)频带中操作的低功率基站。根据各个示例,小型蜂窝小区可包括微微蜂窝小区、毫微微蜂窝小区、以及微蜂窝小区。微微蜂窝小区例如可覆盖较小地理区域并且可允许无约束地由具有与网络供应商的服务订阅的UE接入。毫微微蜂窝小区也可覆盖较小地理区域(例如,住宅)且可提供有约束地由与该毫微微蜂窝小区有关联的UE(例如,封闭订户群(CSG)中的UE、该住宅中的用户的UE、等等)的接入。用于宏蜂窝小区的eNB可被称为宏eNB。用于小型蜂窝小区的eNB可被称为小型蜂窝小区eNB、微微eNB、毫微微eNB、或家用eNB。eNB可支持一个或多个(例如,两个、三个、四个,等等)蜂窝小区(例如,分量载波)。UE可以能够与各种类型的基站和网络装备(包括宏eNB、小型蜂窝小区eNB、中继基站等)通信。
本文描述的一个或多个无线通信系统可以支持同步或异步操作。对于同步操作,各基站可具有相似的帧定时,并且来自不同基站的传输可以在时间上大致对齐。对于异步操作,各基站可具有不同的帧定时,并且来自不同基站的传输可以不在时间上对齐。本文中所描述的技术可用于同步或异步操作。
本文中所描述的下行链路传输还可被称为前向链路传输,而上行链路传输还可被称为反向链路传输。本文中所描述的每条通信链路——包括例如图1和2的无线通信系统100和配置200——可包括一个或多个载波,其中每个载波可以是由多个副载波构成的信号(例如,不同频率的波形信号)。
本文结合附图阐述的说明描述了示例配置而不代表可被实现或者落在权利要求的范围内的所有示例。本文所使用的术语“示例性”意指“用作示例、实例或解说”,而并不意指“优于”或“胜过其他示例”。本详细描述包括具体细节以提供对所描述的技术的理解。然而,可以在没有这些具体细节的情况下实践这些技术。在一些实例中,众所周知的结构和设备以框图形式示出以避免模糊所描述的示例的概念。
在附图中,类似组件或特征可具有相同的附图标记。此外,相同类型的各个组件可通过在附图标记后跟随短划线以及在类似组件之间进行区分的第二标记来加以区分。如果在说明书中仅使用第一附图标记,则描述可应用于具有相同的第一附图标记的类似组件中的任何一个组件而不论第二附图标记如何。
本文描述的信息和信号可使用各种各样的不同技艺和技术中的任一种来表示。例如,贯穿上面说明始终可能被述及的数据、指令、命令、信息、信号、比特、码元和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
结合本文中的公开描述的各种解说性框以及模块可以用设计成执行本文中描述的功能的通用处理器、DSP、ASIC、FPGA或其他可编程逻辑器件、分立的门或晶体管逻辑、分立的硬件组件、或其任何组合来实现或执行。通用处理器可以是微处理器,但在替换方案中,处理器可以是任何常规的处理器、控制器、微控制器、或状态机。处理器还可被实现为计算设备的组合(例如,DSP与微处理器的组合、多个微处理器、与DSP核心协同的一个或多个微处理器,或者任何其他此类配置)。
本文描述的功能可以在硬件、由处理器执行的软件、固件、或其任何组合中实现。如果在由处理器执行的软件中实现,则各功能可以作为一条或多条指令或代码存储在计算机可读介质上或藉其进行传送。其他示例和实现落在本公开及所附权利要求的范围内。例如,由于软件的本质,上述功能可使用由处理器执行的软件、硬件、固件、硬连线或其任何组合来实现。实现功能的特征也可物理地位于各种位置,包括被分布以使得功能的各部分在不同的物理位置处实现。另外,如本文(包括权利要求中)所使用的,在项目列举(例如,以附有诸如“中的至少一个”或“中的一个或多个”之类的措辞的项目列举)中使用的或摂指示包含性列举,以使得例如A、B或C中的至少一个的列举意指A或B或C或AB或AC或BC或ABC(即,A和B和C)。同样,如本文所使用的,短语“基于”不应被解读为引述封闭条件集。例如,被描述为“基于条件A”的示例性操作可基于条件A和条件B两者而不脱离本公开的范围。换言之,如本文所使用的,短语“基于”应当以与短语“至少部分地基于”相同的方式来解读。
计算机可读介质包括非瞬态计算机存储介质和通信介质两者,其包括促成计算机程序从一地向另一地转移的任何介质。非瞬态存储介质可以是能被通用或专用计算机访问的任何可用介质。作为示例而非限定,非瞬态计算机可读介质可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、压缩盘(CD)ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据结构形式的期望程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任何其他非瞬态介质。任何连接也被正当地称为计算机可读介质。例如,如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)、或诸如红外、无线电、以及微波之类的无线技术从网站、服务器、或其他远程源传送的,则该同轴电缆、光纤电缆、双绞线、DSL、或诸如红外、无线电、以及微波之类的无线技术就被包括在介质的定义之中。如本文中所使用的盘(disk)和碟(disc)包括CD、激光盘、光盘、数字通用碟(DVD)、软盘和蓝光盘,其中盘常常磁性地再现数据而碟用激光来光学地再现数据。以上介质的组合也被包括在计算机可读介质的范围内。
提供本文中的描述是为了使得本领域技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员将是显而易见的,并且本文中所定义的普适原理可被应用于其他变形而不会脱离本公开的范围。由此,本公开并非被限定于本文中所描述的示例和设计,而是应被授予与本文所公开的原理和新颖特征相一致的最广范围。
Claims (30)
1.一种在传送方设备处进行无线通信的方法,包括:
在所述传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合;
由所述编码器处理包括第一输入比特集合和第二输入比特集合的所述多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联;以及
在接收所述多个输入比特集合中的第二输入比特集合的所有输入比特之前,从所述编码器输出所述多个输出比特集合中与所述多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,所述第二输入比特集合是在所述第一输入比特集合之后在所述编码器处被接收的。
2.如权利要求1所述的方法,进一步包括:
独立于所述多个输出比特集合中每一个其他输出比特集合执行所述多个输出比特集合中每一个输出比特集合的交织。
3.如权利要求2所述的方法,进一步包括:
在所述编码器处接收与所述单个输入向量相关联的所有输入比特之前,执行所述多个输出比特集合中的第一输出比特集合的交织。
4.如权利要求1所述的方法,进一步包括:
对所述第一输出比特集合执行速率匹配,以将所述第一输出比特集合的比特数目与所述第一传输码元周期中的资源集合相匹配。
5.如权利要求4所述的方法,进一步包括:
在所述编码器处接收与所述单个输入向量相关联的所有输入比特之前,对所述第一输出比特集合执行速率匹配,以将所述第一输出比特集合的所述比特数目与所述第一传输码元周期中的所述资源集合相匹配。
6.如权利要求1所述的方法,进一步包括:
在所述传送方设备的编码器处接收所述多个输入比特集合的最后输入比特之前,在所述第一传输码元周期中从所述传送方设备传送所述第一输出比特集合。
7.如权利要求6所述的方法,其中在所述传送方设备的编码器处接收所述第二输入比特集合的最后输入比特之前,在所述第一传输码元周期中传送所述第一输出比特集合。
8.如权利要求6所述的方法,其中在由所述编码器完成所有所述多个输入比特集合的处理之前,在所述第一传输码元周期中传送所述第一输出比特集合。
9.如权利要求1所述的方法,其中至少部分地基于来自所述多个输入比特集合中的一个输入比特集合的一个或多个输入比特或初始编码器状态来确定所述多个输出比特集合中的每一个输出比特集合的初始状态。
10.如权利要求1所述的方法,其中所述多个传输码元周期包括毗连的传输码元周期。
11.如权利要求1所述的方法,其中所述多个输入比特集合中的至少一个输入比特集合包括与所述多个输入比特集合中的至少一个其他输入比特集合不同数目的比特。
12.如权利要求1所述的方法,进一步包括:
在输出所述第一输出比特集合之后暂停所述处理以等待要在所述编码器处接收的所述第二输入比特集合。
13.如权利要求1所述的方法,其中所述多个输入比特集合的处理包括:
应用卷积码、咬尾卷积码、低密度奇偶校验(LDPC)码或turbo码以生成所述多个输出比特集合。
14.一种用于无线通信的装置,包括:
处理器;
与所述处理器处于电子通信的存储器;以及
所述处理器和所述存储器被配置为:
在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合;
由所述编码器处理包括第一输入比特集合和第二输入比特集合的所述多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联;以及
在接收所述多个输入比特集合中的第二输入比特集合的所有输入比特之前,从所述编码器输出所述多个输出比特集合中与所述多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,所述第二输入比特集合是在所述第一输入比特集合之后在所述编码器处被接收的。
15.如权利要求14所述的装置,其中所述处理器和所述存储器被进一步配置为:
独立于所述多个输出比特集合中每一个其他输出比特集合执行所述多个输出比特集合中每一个输出比特集合的交织。
16.如权利要求14所述的装置,其中所述处理器和所述存储器被进一步配置为:
对所述第一输出比特集合执行速率匹配,以将所述第一输出比特集合的比特数目与所述第一传输码元周期中的资源集合相匹配。
17.如权利要求14所述的装置,其中所述处理器和所述存储器被进一步配置为:
在所述传送方设备的编码器处接收所述多个输入比特集合的最后输入比特之前,在所述第一传输码元周期中从所述传送方设备传送所述第一输出比特集合。
18.如权利要求14所述的装置,其中所述处理器和所述存储器被进一步配置为:
在输出所述第一输出比特集合之后暂停所述处理以等待要在所述编码器处接收的所述第二输入比特集合。
19.一种用于无线通信的装备,包括:
用于在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合的装置;
用于由所述编码器处理包括第一输入比特集合和第二输入比特集合的所述多个输入比特集合,以生成多个输出比特集合的装置,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联;以及
用于在接收所述多个输入比特集合中的第二输入比特集合的所有输入比特之前,从所述编码器输出所述多个输出比特集合中与所述多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合的装置,所述第二输入比特集合是在所述第一输入比特集合之后在所述编码器处被接收的。
20.如权利要求19所述的装备,进一步包括:
用于独立于所述多个输出比特集合中每一个其他输出比特集合执行所述多个输出比特集合中每一个输出比特集合的交织的装置。
21.如权利要求20所述的装备,进一步包括:
用于在所述编码器处接收与所述单个输入向量相关联的所有输入比特之前,执行所述多个输出比特集合中的第一输出比特集合的交织的装置。
22.如权利要求19所述的装备,进一步包括:
用于对所述第一输出比特集合执行速率匹配,以将所述第一输出比特集合的比特数目与所述第一传输码元周期中的资源集合相匹配的装置。
23.如权利要求22所述的装备,进一步包括:
用于在所述编码器处接收与所述单个输入向量相关联的所有输入比特之前,对所述第一输出比特集合执行速率匹配,以将所述第一输出比特集合的所述比特数目与所述第一传输码元周期中的所述资源集合相匹配的装置。
24.如权利要求19所述的装备,进一步包括:
用于在所述传送方设备的编码器处接收所述多个输入比特集合的最后输入比特之前,在所述第一传输码元周期中从所述传送方设备传送所述第一输出比特集合的装置。
25.如权利要求24所述的装备,其中在所述传送方设备的编码器处接收所述第二输入比特集合的最后输入比特之前,在所述第一传输码元周期中传送所述第一输出比特集合。
26.如权利要求24所述的装备,其中在由所述编码器完成所有所述多个输入比特集合的处理之前,在所述第一传输码元周期中传送所述第一输出比特集合。
27.如权利要求19所述的装备,其中至少部分地基于来自所述多个输入比特集合中的一个输入比特集合的一个或多个输入比特或初始编码器状态来确定所述多个输出比特集合中的每一个输出比特集合的初始状态。
28.如权利要求19所述的装备,其中所述多个输入比特集合中的至少一个输入比特集合包括与所述多个输入比特集合中的至少一个其他输入比特集合不同数目的比特。
29.如权利要求19所述的装备,进一步包括:
用于在输出所述第一输出比特集合之后暂停所述处理以等待要在所述编码器处接收的所述第二输入比特集合的装置。
30.一种存储用于无线通信的代码的非瞬态计算机可读介质,所述代码包括能由处理器执行以进行以下操作的指令:
在传送方设备的编码器处接收与要被编码成单码字的单个输入向量相关联的多个输入比特集合;
由所述编码器处理包括第一输入比特集合和第二输入比特集合的所述多个输入比特集合,以生成多个输出比特集合,每个输出比特集合与多个传输码元周期中的一个传输码元周期相关联;以及
在接收所述多个输入比特集合中的第二输入比特集合的所有输入比特之前,从所述编码器输出所述多个输出比特集合中与所述多个传输码元周期中的第一传输码元周期相关联的第一输出比特集合,所述第二输入比特集合是在所述第一输入比特集合之后在所述编码器处被接收的。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662375326P | 2016-08-15 | 2016-08-15 | |
US62/375,326 | 2016-08-15 | ||
US15/650,603 US10567118B2 (en) | 2016-08-15 | 2017-07-14 | Coding to improve transmission and reception processing time |
US15/650,603 | 2017-07-14 | ||
PCT/US2017/042419 WO2018034761A1 (en) | 2016-08-15 | 2017-07-17 | Coding to improve transmission and reception processing time |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109565359A CN109565359A (zh) | 2019-04-02 |
CN109565359B true CN109565359B (zh) | 2021-06-22 |
Family
ID=61159482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201780049994.8A Active CN109565359B (zh) | 2016-08-15 | 2017-07-17 | 用于编码以改善传输和接收处理时间的方法和装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10567118B2 (zh) |
EP (1) | EP3497832A1 (zh) |
CN (1) | CN109565359B (zh) |
WO (1) | WO2018034761A1 (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10560218B2 (en) * | 2017-01-05 | 2020-02-11 | Huawei Technologies Co., Ltd. | Apparatus and methods for decoding assistant bit-based polar code construction |
US11374686B2 (en) * | 2020-02-04 | 2022-06-28 | Qualcomm Incorporated | Parity check bits for non-coherent communication |
US11411779B2 (en) | 2020-03-31 | 2022-08-09 | XCOM Labs, Inc. | Reference signal channel estimation |
WO2022087569A1 (en) | 2020-10-19 | 2022-04-28 | XCOM Labs, Inc. | Reference signal for wireless communication systems |
WO2022093988A1 (en) | 2020-10-30 | 2022-05-05 | XCOM Labs, Inc. | Clustering and/or rate selection in multiple-input multiple-output communication systems |
US11165446B1 (en) | 2020-11-05 | 2021-11-02 | Nxp B.V. | Parallel backtracking in Viterbi decoder |
US11930482B2 (en) * | 2021-08-13 | 2024-03-12 | Qualcomm Incorporated | Techniques for carrier prioritization in multi-subscriber identity module features |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2592772A1 (en) * | 2011-11-10 | 2013-05-15 | Panasonic Corporation | Improved time diversity for rotated constellations |
CN104980165A (zh) * | 2015-06-20 | 2015-10-14 | 荣成市鼎通电子信息科技有限公司 | 一种低延时的wpan中qc-ldpc并行编码器 |
CN105745856A (zh) * | 2013-11-20 | 2016-07-06 | 高通股份有限公司 | 优化通信系统中的响应帧间间隔 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4823201A (en) * | 1987-11-16 | 1989-04-18 | Technology, Inc. 64 | Processor for expanding a compressed video signal |
KR20100068795A (ko) | 2008-12-15 | 2010-06-24 | 한국전자통신연구원 | 테일 바이팅 길쌈 부호화 장치 및 방법 |
-
2017
- 2017-07-14 US US15/650,603 patent/US10567118B2/en active Active
- 2017-07-17 EP EP17748975.4A patent/EP3497832A1/en active Pending
- 2017-07-17 WO PCT/US2017/042419 patent/WO2018034761A1/en active Search and Examination
- 2017-07-17 CN CN201780049994.8A patent/CN109565359B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2592772A1 (en) * | 2011-11-10 | 2013-05-15 | Panasonic Corporation | Improved time diversity for rotated constellations |
CN105745856A (zh) * | 2013-11-20 | 2016-07-06 | 高通股份有限公司 | 优化通信系统中的响应帧间间隔 |
CN104980165A (zh) * | 2015-06-20 | 2015-10-14 | 荣成市鼎通电子信息科技有限公司 | 一种低延时的wpan中qc-ldpc并行编码器 |
Non-Patent Citations (3)
Title |
---|
"LDPC codes and convolutional codes with equal structural delay: a comparison";HEHN T等;《IEEE TRANSACTIONS ON COMMUNICATIONS, IEEE SERVICE CENTER, PISCATAWAY, NJ. USA,》;20090601;全文 * |
"RATE-COMPATIBLE PUNCTURED CONVOLUTIONAL CODES (RCPC CODES) AND THEIR APPLICATIONS";HAGENAUER J;《IEEE TRANSACTIONS ON COMMUNICATIONS, IEEE SERVICE CENTER, PISCATAWAY, NJ. USA》;19880401;全文 * |
"THE PERFORMANCE OF RATE-COMPATIBLE PUNCTURED CONVOLUTIONAL CODES FOR DIGITAL MOBILE RADIO";HAGENAUER J等;《IEEE TRANSACTIONS ON COMMUNICATIONS, IEEE SERVICE CENTER, PISCATAWAY, NJ. USA》;19900701;全文 * |
Also Published As
Publication number | Publication date |
---|---|
US10567118B2 (en) | 2020-02-18 |
WO2018034761A1 (en) | 2018-02-22 |
US20180048426A1 (en) | 2018-02-15 |
EP3497832A1 (en) | 2019-06-19 |
CN109565359A (zh) | 2019-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109565359B (zh) | 用于编码以改善传输和接收处理时间的方法和装置 | |
US10484135B2 (en) | Mitigation of bursty interference | |
US20240080853A1 (en) | Techniques for improved control channels | |
US20170026976A1 (en) | Flexible coding schemes | |
JP2020520196A (ja) | ポーラコードのためのペイロードサイズあいまいさおよびフォールスアラームレートの低減 | |
AU2017312482B2 (en) | Outputting of codeword bits for transmission prior to loading all input bits | |
US11032028B2 (en) | Systems and methods for mitigating decoding errors due to puncturing of symbols | |
US11026253B2 (en) | Mapping a physical downlink control channel (PDCCH) across multiple transmission configuration indication (TCI) states | |
WO2019095267A1 (en) | Polar coding techniques for blind detection of different payload sizes | |
JP2020520186A (ja) | 逐次除去リスト復号の早期終了 | |
EP3491755B1 (en) | Early termination techniques for successive decoding processes | |
CN111095831B (zh) | 用于极化码的速率匹配技术 | |
WO2020057477A1 (en) | A polar code design for physical downlink control channel re-transmission | |
WO2018217517A1 (en) | Systems and methods for mitigating decoding errors due to puncturing of symbols |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |