TW201203389A - Semiconductor component and method of manufacture - Google Patents

Semiconductor component and method of manufacture Download PDF

Info

Publication number
TW201203389A
TW201203389A TW100114975A TW100114975A TW201203389A TW 201203389 A TW201203389 A TW 201203389A TW 100114975 A TW100114975 A TW 100114975A TW 100114975 A TW100114975 A TW 100114975A TW 201203389 A TW201203389 A TW 201203389A
Authority
TW
Taiwan
Prior art keywords
trench
gate
sidewall
conductive material
mask
Prior art date
Application number
TW100114975A
Other languages
English (en)
Other versions
TWI543266B (zh
Inventor
Prasad Venkatraman
Zia Hossain
Kirk K Huang
Original Assignee
Semiconductor Components Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Ind filed Critical Semiconductor Components Ind
Publication of TW201203389A publication Critical patent/TW201203389A/zh
Application granted granted Critical
Publication of TWI543266B publication Critical patent/TWI543266B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

201203389 六、發明說明： 【發明所屬之技術領域】 本發明總體上涉及電子線路，尤其涉及半導體元件及其 製造。 【先前技術】 金屬氧化物半導體場效應電晶體（「MOSFET」）是一種 常見的功率開關器件。MOSFET器件包括源極區域、漏極 區域、在源極和漏極區域之間延伸的溝道區域以及鄰近溝 道區域提供的閘極結構。閘極結構包括鄰近溝道區域並且 通過薄電介質層與溝道區域分開佈置的可導閘極電極層。 當足夠強度的電壓施加到閘極結構從而將MOSFET器件置 於接通狀態時’傳導溝道區域形成在源極和漏極區域之間 從而允許電流流過該器件。當施加到閘極的電壓不足以引 起溝道形成時，電流不會流動並且MOSFET器件處於關斷 狀態® 過去’半導體工業使用各種不同的器件結構和方法來形 成MOSFET。一種用於垂直功率MOSFET的特殊結構使用 在MOSFET的有源區中形成的溝槽。這些溝槽的部分被用 作電晶體的閘極區域。這些電晶體中的一些還具有有助於 降低電晶體的閘極-漏極電容的遮罩導體。降低電晶體的 閘極·漏極電容提高了電晶體的接通和關斷期間的漏極-源 極電壓的轉換率。低閘極-漏極電容減小了 MOSFET的開關 功率損耗，並且由此在一些應用中獲得增大的效率。然 而’在MOSFET作為例如高側FET的應用中，其源極搞合 154934.doc 201203389 到低側fet的漏極從而形成開關節點，在關斷期間的提高 的轉換率可能引起開關節點處的振铃。振鈐在具有高源極 電感的封裝中變得更明顯並且可能造成電晶體的系統發生 故障並且消耗大量能量。 因此’有利的是具有-種可預測並且可靠地優化順的 閘極-漏極電容從而在效率和開關節點振鈐之間實現良好 折中的半導體元件和形成該半導體元件的方法。進一步有 利的是，這種半導體元件具有製造成本效率。 / 【實施方式】 結合附圖從對以下具體描述的閱讀將更好理解本發明， 其中相同標號指代相同的部件。 為了說明的簡潔和清楚，附圖中的部件不必按比例繪製 並且不同附圖中的相同標號指代相同的部件。另外，為了 描述簡潔省略了公知的步驟和部件的描述和細節。如本文 所使用的那樣’載流電極表示攜帶通過器件如則咖丁的 源極或漏極、或者雙極電晶體的發射極或集電極、或者二 極體的陰極或陽極的電流的器件的部件，而控制電極表示 控制流過該器件例如MOSFET的閘極或者雙極電晶體的基 極的電流的器件的部件。儘f在本文器件被描述為某gN 溝道或P溝道器件，或者具有某型或p型摻雜區域，但 是本領域技術人員將會理解根據本發明的實施例，互補器 件也是可打的。辭彙近似或大約的使用表示元素的值具有 期望非常接近指定值或位置或狀態的參數。然而，本領域 公知的是，總是存在微小差別使得這些值或位置並未如所 154934.doc 201203389 指示的一樣精確。本領域確定的是，至多到大約1〇個百分 比（10%)(以及對於半導體摻雜濃度來說至多到2〇個百分比 (20%))的差別被認為與所描述的理想目標的合理差別。為 了附圖的簡潔，半導體元件結構的摻雜區域被示出具有一 : 般直線邊沿和精確角度角。然而，本領域技術人員理解， ： 由於摻雜劑的擴散和活化，摻雜區域的邊沿一般來說可能 不是直線並且角度可能不是精確角度。 此外，說明可以圖示蜂窩設計（其中主體區域是多個蜂 窩區域）或者單個主體設計（其中，主體區域包括以延長模 式，典型地以盤旋模式形成的單個區域，或者在多個條帶 中形成）。然而，希望該描述既適於蜂窩實現方式以及適 用單個基本實現方式。 在-些情況下，沒有具體描述公知的方法、過程元件 和電路從而不會使得本發明的意思變得模糊。以下具體描 述在本質上僅僅是示意性的而非意在限制于本文稽的公開 内容和所彼露的實施例的使用。而且，並非意在由包括主 題、技術領域、背景技術或摘要的先前文本中存在的任何 明顯或暗示理論所限制。 ‘一般來說’本發明提供了-種具有-個或多個溝槽的半 ·' ㈣元件，在溝槽中形成遮罩電極和閘極電極。^是具 有根據本發明的實施例的半導體元件i 〇的電路i 9的示意 圖。電路19包括麵合到半導體元件1〇的控制或驅動器料 33。半導體元件10包括連接到低側聰27的高側㈣ 更具體地，高側FET25具有麵合用於接收輸入信號^的 154934.doc 201203389 漏極、連接到低側FET 27的漏極從而形成相位或開關節點 3 1的源極、以及耦合用於從控制電路33接收閘極驅動信號 的閘極。低側FET 27具有耦合用於接收工作電勢Vss的源 的源極以及耦合用於從控制電路33接收閘極驅動信號的閘 極。寄生二極體DH和寄生結電容cjH從高側FET 25的漏極 形成到源極。串聯連接的寄生遮罩電容（Cshieldh)和寄生 遮罩電阻（RSH1ELDH)從高側FET 25的漏極形成到源極。寄 生二極體DL和寄生結電容CjL從低側FEt 27的漏極形成到 源極。串聯連接的寄生遮罩電容（Cshieldl)和寄生遮罩電阻 (rshieldl)從低側FET 27的漏極形成到源極。 控制電路33具有耗合用於接收脈衝寬度調製（pwM)信號 vPWM的輸入端、連接到高側印丁25的閘極的輸出端以及連 接到低側FET 27的閘極的另一輸出端。 根據本發明的一個方面，溝槽與介電材料例如氧化層並 排，而多晶矽遮罩電極形成在一個或多個溝槽中的氧化層 之上。氧化層的一部分被去除從而暴露溝槽的側壁和電導 體的頂面的部分。介電材料形成在導電材料的頂面之上。 閘極介電材料例如像間極氧化物可以形成在一個或多個溝 ^中的側壁上以及介電材料之上。閘極電㈣成在⑽t 材料之_L預疋百分比的遮罩電極連接到閉極電極從 而將間極·漏極電容提高到消除振鈴的期望值。剩餘遮罩 電極的一些或全部可以連接到源極電極。 根據本發明的另—個方面，通過將溝槽陣列中包含遮罩 電極的溝槽與其他溝槽斷開連接並且將溝槽中已經與形成 154934.doc 201203389 閘極電極的導電材料斷開連接的遮罩電極相連，遮罩電極 連接到閘極電極。除了增加閘極_漏極電容之外，因為遮 罩電極的一部分連接到閘極電極從而在器件接通時允許在 溝槽側壁的底部上形成累積層，所以減小了FET的接通電 阻（Rds(on))。 根據本發明的另一個方面，溝槽置於閘極焊盤下方並且 與厚電介質層對齊。電導體形成在溝槽中的厚電介質層之 上從而承載擊穿電壓BVdss。位☆間極焊盤下方的電導體 連接到閘極電極，從而增大了閘極漏極電容。可以通過 改變閘極焊盤下方形成的溝槽的數量來調整間極·漏極電 容。儘管將溝槽描述為形成在閘極焊盤下方，但是這不對 本發明構成限制。溝槽可以位於半導體裸片的任何位置。 、據本發月的另-個方面，可以通過在位於閘極悍盤下 方並且鄰近半導體材料的表面的溝槽之間的半導體材料的 部分中形成摻雜劑層來提供單位面積的間極·漏極電容。 =本發明的另-個方面，㈣料電極的串聯電阻來 =鈴。在遮罩的FET中’輸出電容的很大百分比是從 極诉極二属極電極的氧化物電容。遮軍-漏極電容與漏 換器應:中？時出現並且與相關聯的，聯電阻作^ ^ 、‘、 /成集成緩衝器。可以通過沿各個溝;^在單個 ::置處接觸遮罩電極來調整遮罩電極的串聯電阻 罩電槽末端附近的區域處的兩個或更多個遮 極電極相接觸來嘴敕 的源 觸來調整遮罩電極的串聯電阻。優選地，⑽ I54934.doc 201203389 從2到100的整數。更優選地，n為從2到10的整數。 在高側FET中’由於遮罩電極沒有牢固地耦合到源極電 極’所以增大遮罩電阻減慢了 MOSFET的切換，並且由此 在切換期間的降低閘極-漏極電容方面沒那麼有效。這降 低了在高側FET的關斷期間的開關節點振鈴。 在低側FET中，增大遮罩電極的電阻降低了在高側feT 的關斷期間的開關節點振鈴。也降低了低側FET的反向恢 復電荷（Qrr)並且增大了軟化係數，這在轉換器例如降壓轉 換器中很重要’這是因為在高側和低側Fet都關斷時低側 FET的體二極體在停滯時間期間正向偏置。功率m〇sfet 的輸出電容與體二極體同時出現並且因此在每次切換漏極 電壓時進行充電和放電。 圖2是根據本發明的實施例的半導體元件1〇的放大平面 圖。圖2所示的是具有邊沿區域丨4和中心區域丨6的半導體 裸片或半導體晶片的部分。應當注意，半導體元件1〇包 括半導體晶片12。由此，半導體晶片12的部件也是半導體 元件10的部件。邊沿區域14還被稱為裸片邊沿或無源區而 中心區域16也被稱為裸片中心或有源區。位於週邊的遮罩 電極溝槽21形成在邊沿區域或無源區14令以及有源區“周 圍。遮罩電極81的週邊部分82B形成在週邊遮罩電極溝槽 21中。遮罩電極81的週邊部分82B作為半導體元件⑺的終 止結構。優選地，選擇週邊部分82B中的氧化物厚度來調 節半導體元件10的擊穿電壓。多個溝槽2〇從週邊遮罩電極 溝槽21鄰近半導體裸片12的一側22的部分延伸到週邊遮罩 I54934.doc
S 201203389 電極溝槽21鄰近半導體禊H & 令體稞片12的-側24的 有靠近一侧22的閘極觸點部分3〇 , 溝槽20具 部分32以及位於中央的避罩 側24的閘極觸點 穴〜4罩觸點部分34。 觸點部分34可以被稱騎央料觸點部分1罩^ = 中央部分82和似分心_咏42構成。應當注 槽20的閘極觸點部分3G和32以及中央遮罩觸點部分；:可以 比間極觸點部分3〇與中央遮罩觸點部分34之間的溝槽2〇的 部分寬並且可以比中央遮罩觸點邮 旱觸點°卩分34與閘極觸點部分32 之間的溝槽20的部分寬從而分哞少 而允沭在閘極觸點部分3 〇中形成 間極觸點36’在閉極觸點部分32中形成間極觸㈣以及在 中央遮罩觸點部分34中形成遮罩·源極觸點4q。儘管溝槽 20’ 21和42被示為具有用於觸點形成的較寬部分但是這 並不對本發明構成限制。例如，溝槽2〇，21和42沿長度方 向可以具有相同寬度。另外，在各種實施例中，溝槽心的 末端與溝槽2丨間隔開而溝槽2〇的末端與溝槽21接觸。應當 注意，遮罩電極81的週邊部分82B可以被稱為週邊防護電 極或週邊遮罩電極而遮罩電極81的中央部分82和82B可以 被稱作中央防護電極或中央遮罩電極。 多個溝槽42形成在週邊遮罩電極溝槽21之間並且與週邊 遮罩電極溝槽21間隔開，其中溝槽42從半導體裸片12的一 側22延伸到一側24。溝槽42具有靠近一側22的閘極-遮罩 觸點部分44和靠近24的閘極·遮罩觸點部分46 ^閘極-遮罩 觸點部分44包括閘極觸點36A和週邊遮罩觸點48而閘極-遮 罩觸點部分46包括閘極觸點3 8 A和週邊遮罩觸點50。閘極- 154934.doc 201203389 遮罩觸點部分44和46也被稱為週邊遮罩觸點部分。根據本 發明的實施例，溝槽42在閘極-遮罩部分44和46之間沿長 度方向具有基本上相同的寬度。閘極觸點36A電連接到週 邊遮罩觸點48而閘極觸點38A電連接到週邊遮罩觸點5〇。 由此’有些場效應電晶體的遮罩電極連接到閘極電極。應 當理解，閘極饋電金屬化系統可以形成在閘極觸點部分3〇 和32的部分之上，將閘極觸點36a電連接到週邊遮罩觸點 48而將閘極觸點38八電連接到週邊遮罩互連5〇。將遮罩電 極連接到閘極電極增大半導體元件1〇的閘極_漏極電容， 在場效應晶體管用作例如高側場效應電晶體時降低了在開 關節點31(如圖1所示）處的下降沿上的振鈴。根據閘極-漏 極電容中的期望增加量選擇連接到閘極電極的遮罩電極的 數量。圊2示出了 20%的遮罩電極連接到閘極電極，即， 五分之一的遮罩電極連接到閘極電極。這不是對本發明的 限制。例如，二分之一的遮罩電極可以連接到閘極電極， 二分之一的遮罩電極可以連接到閘極電極，四分之一的遮 罩電極可以連接到閘極電極，等等。 應當注意，本發明不限於具有連接到閘極電極的n分之 一的遮罩電極。可替代地，一個或多個溝槽42可以彼此鄰 近從而數量N在同一半導體裸片中變化。 圖3是根據本發明的實施例的半導體元件1〇的截面圖， 其中截面圓沿圖2的截面線3_3截取。半導體元件1〇的截面 圖圖示了邊沿區域Μ鄰近一側22的部分。圖3所示的是延 伸到半導體材料U的溝槽20, 21和42，其中溝槽21具有側 I54934.doc 12 201203389 壁71和底面73，溝槽20具有側壁70和底面72，而溝槽42具 有側壁74和底面76。借助示例，半導體材料丨丨包括形成在 基板層13上的外延層15並且具有表面23 ^介電材料層8〇沿 側壁70，71和74形成在底面72，73和76之上，導電材料82 形成在溝槽20中的電介質層8〇上’導電材料82b形成在溝 槽21中的電介質層80上，而導電材料82A形成在溝槽42中 的電介質層80上。根據實施例，溝槽2〇和42彼此基本上平 行。借助示例’導電材料82，82A和82B摻雜了多晶矽。 優選地’導電材料82B分別比導電材料82和82A垂直填充 溝槽20和42更多地垂直填充溝槽21。即，導電材料82B的 頂部比導電材料82的頂部和導電材料82A的頂部更接近表 面23 °介電材料84形成在導電材料82，82A和82B之上， 而介電材料層85形成在表面23上或者由表面23構成。可替 代地’單個電介質層可以形成在導電材料82，82A和82B 之上，即，介電材料84和85可以由單個電介質材料層替 代。導電材料82 ’ 82 A和82B形成遮罩電極81的部分。由 此’導電材料82，82A和82B可以被稱為遮罩電極。閘極 電極8 8A形成在遮罩電極82之上和遮罩電極82之上的介電 材料84部分’而閘極電極88B形成在遮罩電極82A之上以 及在遮罩電極82A之上形成的介電材料84的部分之上。石夕 化物層90由閘極電極88A和88B構成。 介電材料層91形成在石夕化物層90之上以及電介質層μ的 暴露部分之上《觸點開口形成在介電材料91中從而暴露矽 化物層90的部分而電觸點98和100形成在觸點開口中。觸 154934.doc 13 201203389 點98和100接觸矽化物層9〇。形成金屬層1〇1從而接觸電觸 點98和1〇〇並且作為金屬閘極饋電。金屬閘極饋電IQ〗也被 稱作閘極金屬或閘極運行器.半導體元件1〇包括由摻雜區 域110，摻雜區域112，電觸點116和漏極金屬化系統118組 成的漏極觸點結構108。漏極金屬化系統118也可以被稱為 漏極金屬118。根據另一實施例，摻雜區域丨12通過矽化物 層114耦合到摻雜區域110 ^介電材料層（未示出）可以形成 在電介質層91的暴露區域上，金屬閘極饋電上以及漏 極金屬化系統118上。 圖4是沿圖2的截面線4-4截取的半導體元件1〇的截面 圖。圖4所示的是製造期間的摻雜的或主體區域126，主體 增強區域129 ’源極區域150 ’矽化物層9〇和92，源極觸點 134以及源極金屬化系統106。源極金屬化系統1〇6可以被 稱為源極金屬1 06或源極金屬層1 〇6。另外，圖4圖示了由 摻雜區域110 ’摻雜區域112，電觸點116和漏極金屬化系 統118組成的漏極觸點結構1 〇8。 圖5是沿圖2的截面線5-5截取的半導體元件1〇的截面 圖。圖5所示的是製造期間的中央遮罩觸點部分34。中央 遮罩觸點部分34包括與遮罩電極82接觸的電觸點1〇2Α，與 遮罩電極82Β接觸的電觸點102，以及與電觸點1〇2和1〇2Α 接觸的源極金屬106。應當注意，字元「a」附加到標號 1 〇 2以將中央遮罩觸點部分3 4的電觸點與週邊遮罩觸點部 分44和46的電觸點區分開。 圖6是沿圖2的截面線6-6截取的半導體元件1〇的截面 154934.doc 14 201203389 圖。圖6所示的是觸點部分44，具有通過矽化物層9〇耦合 到多晶矽部分88B的閘極互連36八以及耦合到多晶矽部分 82A的週邊遮罩觸點48。閘極互連36八通過金屬閘極饋電 101電耦合到週邊遮罩觸點48。應當注意，遮罩和閘極電 . 極可以被稱為電導體並且在遮罩和閘極電極的導電材料為 ： 多晶矽時，遮罩和閘極電極可以被稱為多晶矽結構，多晶 矽電極等。 圖7是圖4的半導體元件1〇的部分在製造較早期階段的截 面圖。遮罩電極81的部分82已經形成在溝槽2〇中，遮罩電 極81的部分82A已經形成在溝槽42中，而遮罩電極si的部 分82B已經形成在溝槽21中。為清楚起見，遮罩電極“的 部分82，82A和82B被稱為遮罩電極◊厚度為大約25〇人到 大約750 A的介電材料層85例如氧化物由表面23形成或者形 成在表面23上，由側壁70，71和74的暴露部分形成或者形 成在側壁70，71和74的暴露部分上，以及由電介質層料的 剩餘部分形成或者形成在電介質層84的剩餘部分上。借助 示例電”質層85的厚度大約為450 A。介電材料85沿側壁 70和74的部分用作閘極電介質材料。應當注意，在氧化物 1 端頭93的部分中，閘極氧化物85通過氧化物端頭93生長。 厚度為大約3,500 A到大約6,000 A的多晶矽層88形成在電 介質層85上並且優選地填充溝槽2〇, 21和42。在外延層15 的導電類型是N型時，多晶矽層88的導電類型優選地為N 型。將多晶矽層88退火從而基本上沒有氣孔。借助示例， 多晶矽層88摻雜有磷，厚度大約5,〇〇〇 A並且在大約9〇〇£>c 154934.doc 15 201203389 的概度下退火大約60分鐘。用氫氟酸滴蘸法處理多晶矽層 在其表面形成的任何氧化物。 圖8疋圖7的半導體元件1〇在製造稍後期階段的截面圖。 使「用例如選擇用於電介質層85的材料的化學機械平整 (CMP」）過程來平整化多晶矽層88，即，電介質層μ用 作CMP過程的钮刻停止層。多晶石夕層的平整在溝槽中 留下部分88A，在溝槽42中留下88B並且在溝槽21中留下 4刀88C。平整多晶矽層88的方法不構成對本發明的限 制。其他適合的平整技術包括濕法飯刻技術，幹法姓刻技 術濕法和幹法蝕刻技術的結合等》光致抗蝕劑層在多晶 矽88的部分88Α，_和㈣之上以及電介質層85的部分之 上形成圖案。更具體地，光致抗姓劑層形成圖案從而形成 具有掩模部件132和開口 133的掩模結構13〇，掩模部件132 保濩溝槽21中的部分88C的一小部分，開口 133暴露電介質 層85的部分和多晶矽層88的部分88八和88b。掩模結構13〇 也被稱為掩模或注入掩模。 例如P型導電率的雜質被注入外延層丨5橫向鄰近溝槽 20 21和42的部分，即，外延層1 5未受到掩模部件丨32保 護的部分。注入物形成作為P型體注入物的摻雜區域126。 雜質也被注入多晶矽層88的部分88A，88]8和88C。p型注 入物的適合摻雜物包括硼、銦等。去除掩模結構13〇並且 將摻雜區域126退火。儘管圖7被描述為圖4所示的結構的 繼續，但是應當注意，也可以是圖3所示的結構的繼續。
現在參考圖9-11，光致抗蝕劑層在多晶矽部分88八和88B I54934.doc s 201203389 以及電介質層85之上形成圖案從而形成具有掩模部件 和開口 144和146的掩模結構14〇。掩模部件142保護遮罩電 極82B，閘極電極88A*88B的部分，溝槽21和終止區域 14。開口 144暴露位於有源或器件區域的閘極電極88八和 88B以及主體區域126的部分，# ’圖9所示的閘極電極 88Α和則的部分。多晶石夕部分88Α和勘也被稱為間極電 極。開口 146暴露電介質層85在外延心上方的部分。應 當注意’圖9-11是在半導體元件1〇的製造期間基本上同時 截取的不同定位處的截面。更具體地，圆9是從圖8所示的 截面圖繼續的截面圖；圖10是從圖3的截面圖繼續的截面 圖；以及圖11是從圖5所示的截面圖繼續的截面圖。掩模 結構Μ0也被稱為掩模或注人掩模。Ν型導電率的雜質被注 入外延層15橫向鄰近溝槽2〇的部分，即，外延層15包含摻 雜區域126並且未受到掩模部件142保護的部分。注入物形 成作為半導體元件Η)的源極區域的摻雜區域150和作為漏 極接觸注入物從而排除表面電荷倒流的摻雜區域u〇。摻 雜區域1Η)也被稱為漏極環。去除掩模結構刚並且將推雜 區域110和150退火。 現在參考圖12和13，多晶矽部分88A和88B，即，多晶 石夕層88分別位於溝槽20和42中的剩餘部分形成凹坑從而位 於表面23下方。優選地’多晶石夕部分88c基本上從溝槽21 完全去除。借助示例，使用快速並且對於電介質層以可選 擇地各向同性蝕刻技術，即，蝕刻多晶矽和在電介質層Μ 上停止的各向同性蝕刻，將多晶矽部分88A，88B和88C形 154934.doc 17 201203389 成凹坑或者去除。借助示例，各向同性蝕刻將多晶矽部分 88Α和88Β形成凹坑使得它們位於表面23下方大約15〇() a 處。部分88A和88B被稱為閘極電極並且在佈局中連接在 一起。應當注意，圖12和13是在半導體元件丨〇的製造期間 基本上同時截取的不同定位處的截面。更具體地，圖12是 從圖9所示的截面圖繼續的截面圖而圖13是從圖1〇所示的 戴面圖繼續的截面圆。 使用稀釋或緩衝氫氟酸溶液清潔多晶矽部分88A和88B 以及電介質層8 5的暴露部分。根據一個示例，清潔從電介 質層85去除大約35 A並且基本上去除了形成在多晶矽部分 88A和88B的頂面上的所有氧化物，難熔金屬層（未示出）保 形地;儿積在閘極電極88A，閘極觸點電極88B之上以及電 介質層85上。優選地，難熔金屬為厚度從大約1〇〇 A到大 約1，000 A的鈷◊使用快速熱退火技術將與多晶矽或矽接 觸的鈷轉換成矽化鈷。例如，將難熔金屬加熱到大約35〇 °C到大約850°C的溫度《熱處理使得鈷與矽起反應從而在 鈷接觸多晶矽或矽的所有區域内形成矽化鈷。由此，矽化 鈷層90由閘極電極88A構成而矽化鈷層9〇由閘極觸點電極 88B構成。鈷在電介質層85上方的部分保持未發生反應。 在形成矽化鈷層90之後，使用例如選擇性濕法蝕刻去除任 何未起反應的鈷。在去除未起反應的鈷之後，使用例如快 速熱退火處理再次退火矽化物。應當理解，矽化物的類型 不構成對本發明的限制。例如，其他適合的矽化物包括矽 化鎳’矽化鉑，矽化鈦等。 154934.doc
S -18- 201203389 現在參考圖14]6’厚度從大約3,刚A到大約η，麵入 ;1電材料層I60形成在矽化物層90上以及電介質層85 上應田’主思，圖14-16是在半導體元件1〇的製造期間基 本上同時截取的不同定位處的截面圖。更具體地，圖14是 從圖12所不的截面圖繼續的截面圖；圖15是從圖13所示的 截面圖繼續的截面圖而圖16是從圖u所示的截面圖繼續的 截面圖。電介質層16〇可以包括單個介電材料層或者包括 夕個子層的”電材料。根據本發明的實施例電介質層 160是多層介電材料，包括通過大氣壓化學汽相沉積 (「APCVD」）形成的磷摻雜層和通過等離子增強化學汽相 /儿積（「PECVD」）形成的矽烷基氧化物層。優選地，磷摻 雜層形成在矽化物層90和電介質層85上並且厚度大約為 4,500 A而矽烷基氧化物層形成在磷摻雜層上並且厚度大 約為4,800 A。使用例如CMP處理平整化電介質層16〇。在 平整化之後，電介質層160的厚度優選的大約為7,〇〇() A。 可替代地，電介質層160可以是通過加熱回流的硼碌矽酸 鹽玻璃（「BPSG」）。 仍參考圖14-16，在電介質層160上方形成光致抗蝕劑層 的圖案從而形成具有掩模部件164和暴露電介質層160的部 分的開口 166A，166B，166C，166D，166E和 166F的掩模 結構162。掩模結構162也被稱為掩模或姓刻掩模。 現在參考圖17-19 ’例如使用反應離子蝕刻各向異性地 蝕刻電介質層160的暴露部分從而形成開口 i7〇A , 170B， 170C ’ 170D，170E和170F，其中開口 170A暴露鄰近溝槽 154934.doc -19· 201203389 20之間的源極區域150和主體區域126的部分；開口 1 7〇b暴 露多晶矽部分82Β ;開口 170D和170Ε暴露矽化物層9〇的部 分；開口 170C暴露外延層15包括摻雜區域11 〇部分的部 分；而開口 170F暴露遮罩電極82的部分。優選地，形成開 口 1 70Α-170F的各向異性蝕刻對矽化物層9〇有選擇性， 即，蝕刻在矽化物層90上停止。應當注意，圖17_19是在 半導體元件10的製造期間基本上同時截取的不同定位處的 截面圖。更具體地，圖17是從圖14所示的截面圖繼續的截 面圖；圖18是從圖15所示的截面圖繼續的截面圖而圖19是 從圖16所示的截面圖繼續的截面圖。 開口 170Α延伸到主體區域126中，開口 17〇Β延伸到遮罩 電極82Β中，開口 170C通過摻雜區域11〇延伸到外延層15 中，而開口 170F延伸到遮罩電極82，並且作為接觸開口。 例如使用反應離子蝕刻將外延層i 5包含摻雜區域丨5〇的暴 露部分，外延層15的暴露部分以及遮罩電極82和823的暴 露部分形成凹坑。形成凹坑的蝕刻可以從介電材料16〇去 除大約900 A。使用稀釋或緩衝氫乱酸溶液清潔矽化物層 90的暴露部分，外延層15包含摻雜區域15〇的暴露部分， 外延層15的暴露部分以及遮罩電極82和82B的暴露部分。 優選地，清潔基本上去除了在矽化物層9〇的暴露部分外 延層15包含摻雜區域150的暴露部分，外延層15的暴露部 分以及遮罩電極82和82B的暴露部分上形成的氧化物。 現在參考圖20-22，可選地，P型導電率的雜質被注人外 延層15包含摻雜區域126的暴露部分’外延層15的暴露部 154934.doc •20· 201203389 分以及遮罩電極82和82B的暴露部分。應當注意，圖2〇_22 是在半導體元件10的製造期間基本上同時截取的不同定位 處的截面圖。更具體地，圖20是從圖17所示的截面圖繼續 的截面圖；圖21是從圖18所示的截面圖繼續的截面圖而圖 22是從圖19所示的截面圖繼續的截面圖。注入物在摻雜區 域126由開口 170A(圖17所示）暴露的部分中形成摻雜區域 129以及在外延層15由開口 17〇c(圖17_19所示）暴露的部分 中开> 成摻雜區域112。因為多晶矽部分82和82B重摻雜有N 型導電率的雜質，所以摻雜區域通過形成摻雜區域112和 129的注入物沒有形成在多晶矽部分82和828中。退火摻雜 區域112和129並且使用例如緩衝氫氟酸溶液清潔遮罩電極 82和82B並且隨後退火。 可選地’石夕化物層92形成在外延層15通過開口 1 70A暴露 的部分中’即’摻雜區域126和1 50的暴露部分；石夕化物層 96形成在遮罩電極82和82B通過開口 170B和170C暴露的部 分中’而梦化物層114形成在外延層15通過開口 170C暴露 的部分中。借助示例，矽化物層92，96和114為矽化鈦 層。與矽化物層90—樣，開口 170A，170B，170C和170F 中形成的矽化物的類型不構成對本發明的限制。例如，其 他適合矽化物包括矽化鎳，矽化鉑，矽化鈷等。形成矽化 物層的技術對本領域技術人員來說是已知的。應當注意， 典型地’矽化物形成在矽的部分或者暴露於矽化過程的多 曰b碎上。然而’為了簡潔起見，妙化物層9 2和114僅被示 為由開口 170A，170B，170C和170F的底部處暴露矽的部 154934.doc -21- 201203389 分形成。 優選地，阻隔層（未示出）形成在開口 170A_170F中。用 於阻隔層適合材料包括氮化鈦，鎢化鈦等。沉積傳導層 (未示出）例如像鎢來填充開口 170A，170B，170C， 170D，170E和170F。使用例如CMP處理來平整化這種傳 導層從而分別在開口 170A，170B，170C，170D , 170E和 170F 中形成觸點 134 ’ 102，116，100 ’ 98和 102A。觸點 134，102，116，1〇〇，98和102A也可以被稱為傳導插頭。 用於平整傳導層的方法不構成對本發明的限制。其他適合 的平整技術包括濕法蝕刻技術’幹法蝕刻技術，濕法和幹 法飯刻技術的結合等。 現在參考圖23-25 ’金屬化系統192例如像鋁銅（AlCu)金 屬化系統形成與觸點134，102，116 , 100，98和102A接 觸。應當注意’圖23-25是在半導體元件1 〇的製造期間基 本上同時截取的不同定位處的截面圖。更具體地，圖23是 從圖20所示的截面圖繼續的截面圖；圖24是從圖21所示的 截面圖繼續的截面圖；而圖25是從圖22所示的截面圖繼續 的截面圖。在金屬化系統192上形成光致抗蝕劑層圖案從 而形成具有掩模部件196和暴露金屬化系統192的開口 198 的掩模結構.194。掩模結構194也被稱為掩模或蝕刻掩模。 再次參考圖3-5，蝕刻金屬化系統192(圖23-25所示）的暴 露部分從而形成與電觸點98和100接觸的閘極導體1〇1，與 電觸點134, 1〇2和ι〇2Α接觸的源極導體1〇6，以及與電觸 點116接觸的頂側漏極導體118。去除掩模結構丨94。鈍化 154934.doc •22· 201203389 層（未示出）可以形成在導體101和118之上以及介電材料91 之上。 圖26疋根據本發明的另一實施例的半導體元件3〇〇的放 大平面圖。圖26所示的是形成閘極接合焊盤3〇2的半導體 裸片或半導體晶片12的部分。閘極接合焊盤3〇2由虛線所 示。週邊遮罩電極溝槽21形成在邊沿區域14中以及有源區 16周圍。多個溝槽3〇4形成在半導體晶片12的半導體材料 11中。溝槽304具有閘極觸點部分3 06，308和3 10。儘管溝 槽304被示為具有基本上均勻的寬度，但是應當注意，溝 槽304的閘極觸點部分3〇6，3〇8和3 1〇可以比閘極觸點部分 306和308之間的溝槽3〇4的部分寬並且可以比閘極觸點部 分308和3 10之間的溝槽3〇4的部分寬從而允許形成與閘極 接合焊盤302的閘極觸點312，314和316。應當注意，閘極 觸點部分308和310以及閘極觸點314和316的形成是可選的 並且可以包含在内從而降低溝槽304中的多晶矽的串聯電 阻。 現在參考圖27，具有側壁320和底面322的多個溝槽3〇4 形成在半導體材料丨丨的部分中。溝槽3〇4可以同時形成並 且在溝槽304與半導體元件1〇的實施例相結合包括的實施 例中使用相同的方法用於形成半導體元件1〇的溝槽2〇，21 和42。應當理解，圖27可以是沿圖26的截面線3〇_3〇或者 截面線30A-30A截取的圖26的半導體元件在製造早期的截 面圖。 現在參考圖28，介電材料層326形成在側壁320之上或者 154934.doc -23- 201203389 由側壁320構成並且形成在溝槽304中的底面322之上或者 由底面322構成。優選地，介電材料326是氧化物，具有承 載擊穿電壓BVdss所選擇的厚度。氧化物層326可以同時形 成並且在氧化物層326與半導體元件1〇的實施例相結合包 括的實施例中使用相同的方法用於形成半導體元件ι〇的介 電材料80。借助示例，氧化物層326的厚度至少為75〇埃用 於大約30 v的擊穿電壓。厚度從大約3 5〇〇 A到大約6 〇〇〇 A的多晶矽層328形成在電介質層326上並且優選地填充溝 槽304。當外延層15的導電類型為N型時，多晶矽層328的 導電類型優選地為N型。退火多晶矽層3 2 8使得基本上沒有 氣孔。借助示例，多晶矽層328摻雜有磷，厚度約為5,〇〇〇 A並且在大約^00攝氏度)的溫度下退火大約2〇分鐘。 多晶矽層328可以同時形成並且在多晶矽層328與半導體元 件10的實施例相結合包括的實施例中使用相同的方法用於 形成半導體元件10的遮罩電極82之多晶石夕。 現在參考圖29 ’使用例如對於電介質層326有選擇性的 CMP處理平整化多晶矽層328，即，電介質層326對於CMp 處理作為蝕刻停止層。多晶矽層328的平整在溝槽304中留 下多晶矽層328的部分328A。用於平整多晶矽層328的方法 不構成對本發明的限制。其他適合平整技術包括濕法钮刻 技術，幹法蝕刻技術’濕法和幹法蝕刻技術的結合等。可 選地’ N型導電率的雜質被注入外延層15橫向鄰近溝槽3〇4 的部分中《注入物形成有助於防止外延層15變成完全耗盡 的摻雜區域330。摻雜區域330延伸到外延層15的距離不構 154934.doc -24· 201203389 成對本發明的限制。由此，摻雜區域330可以延伸到從表 面23到底面322或者甚至更深的距離。應當注意，圖27 29 疋可以沿圖26的截面線3〇_3〇或截面線3〇A_3〇A截取的截面 圖。 圖30是沿圖26的截面線30-30截取的半導體元件300的截 面圖。圖3 0所示的是使用選擇性地去除多晶矽的各向同性 蝕刻形成凹坑的多晶矽部分328A。借助示例，使用反應離 子触刻形成多晶矽部分328A凹坑。使用各向同性濕法蝕刻 剝離電介質層326在表面23上方的部分，在溝槽304中留下 部分326A。用於剝離電介質層326A的適合蝕刻劑是緩衝 氫氟酸溶液。厚度約為3,000人到大約12,000 A的介電材料 層336形成在多晶矽部分328A和表面23之上。應當注意， 電介質層336疋與有源區域之上形成的相同的中間層介電 材料。借助示例，電介質層336是氧化物。金屬化系統338 例如像鋁銅（AlCu)金屬化系統形成在電介質層336上。層 336和338形成閘極接合焊盤3〇2。 圖30A是沿圖26的截面線30A-30A截取的半導體元件3〇〇 的截面圖。對圖30A的描述類似於圖3〇，只是圖3 〇 A還示 出了通過電介質層336延伸到外延層15的電觸點312。適合 電觸點312的材料與以上參考半導體元件1〇描述的電觸點 98’ 100’ 102’ 102A’ 134 和 116 的材料相同。 圖3 1是根據本發明的另一實施例的半導體元件3的截 面圖。半導體元件340類似於半導體元件3〇〇，只是摻雜區 域330由摻雜區域330A來替代，其中摻雜區域33〇a延伸到 354934.doc •25- 201203389 溝槽304的底面332之間的區域以及外延層15與基板層η之 間的接合面。圖31的截面圖可以沿圖26所示的截面線3〇_ 30截取》 圖32是根據本發明的另一實施例的半導體元件35〇的截 面圖。半導體元件350不同於半導體元件3〇〇和3〇〇A在於半 導體元件350不存在摻雜區域33〇和33〇A。圖31的截面圖可 以沿圖26所示的截面線3〇_3〇截取。 圖33是根據本發明的另一實施例的半導體元件4〇〇的放 大平面圖。圖33所示的是形成閘極接合焊盤4〇2的半導體 裸片或者半導體晶片12的部分。金屬閘極饋電4〇6形成在 邊沿區域404中並且部分圍繞有源區4〇8。多個溝槽41〇形 成在半導體晶片12的半導體材料丨丨中。溝槽41〇通過溝槽 21連接在一起。更具體地，溝槽4ι〇的末端連接到溝槽 21。溝槽410具有閘極觸點部分412和414以及遮罩觸點部 分4 16和418。儘管金屬閘極饋電4〇6的部分421，即，金屬 閘極饋電406靠近半導體元件400的與閘極接合焊盤4〇2相 對部分的部分被示為從觸點部分412延伸到觸點部分414， 但是這並不構成對本發明的限制。例如，金屬閘極饋電 406的部分可以不存在靠近遮罩觸點部分416的區域中。溝 槽410的部分409和觸點部分412，414，416和418參考圖 34-37進一步示出和描述。 現在參考圖34，圖示了半導體元件400的部分的擴展平 面圖。相比圖33，溝槽410被示出更多細節。溝槽41〇從閘 極觸點區域412延伸到閘極觸點區域414並且包括遮罩觸點 154934.doc • 26- 201203389
部分416。溝槽410的閘極觸點部分412和414以及遮罩觸點 部分416可以比溝槽4 10在閘極觸點部分412與遮罩觸點部 分416之間的部分寬並且可以比溝槽41〇在閘極觸點部分 414與遮罩觸點部分416之間的部分寬，從而允許形成閘極 : 觸點互連412A和414A以及遮罩觸點416A。閘極觸點412A ； 電連接到閘極觸點區域412中的閘極金屬饋電420，閘極觸 點414A電連接到閘極觸點區域414中的閘極金屬饋電422， 而遮罩觸點4 16A電連接到源極金屬426。圖34圖示了金屬 閘極饋電406和源極金屬426的部分420和422。部分420在 位於鄰近虛線之間的觸點部分412之上，部分422在位於鄰 近虛線之間的觸點部分414之上而源極觸點426在位於鄰近 虛線之間的包括觸點416A和418的區域之上。 圖35是沿圖33的截面線35-3 5截取的溝槽410的截面圖。 圖35所示的是製造期間的遮罩觸點416A。介電材料430形 成在溝槽410的側壁426和底面428之上而遮罩電極432形成 在介電材料430之上。介電材料434形成在遮罩電極432之 上而閘極介電材料433形成在側壁426的部分之上以及外延 層15之上。介電材料層436形成在外延層15之上而形成開 口（未示出）通過電介質層43 6和介電材料434的部分從而暴 露遮罩電極432的部分。形成遮罩觸點41 6A接觸遮罩電極 432。遮箪電極金屬層446形成與遮罩觸點416A接觸。遮罩 電極金屬層446可以與源極金屬層相同。上文描述了用於 形成介電材料430，遮罩電極432，介電材料434和436，遮 罩觸點416A和遮罩電極金屬層446的技術。根據圖33-37所 154934.doc •27- 201203389 示的示例’形成遮罩觸點416 A從而每隔一個溝槽接觸遮罩 電極432的部分。然而’這不構成本發明的限制。可以形 成遮罩觸點416A使得遮罩觸點416A在每個溝槽處接觸遮 罩電極的部分，或者可以形成遮罩觸點416A使得遮罩觸點 416A在N個溝槽之一處接觸遮罩電極432的部分，或者遮 罩觸點416A在數目可變的溝槽中接觸遮罩電極432。圖35 圖示了 N為2從而遮罩觸點416A在兩個溝槽之一中接觸遮 罩電極432的實施例。應當注意，溝槽41 〇中的遮罩電極 432通過形成在溝槽21中的遮罩電極部分耦合在一起。 圖36是沿圖33的截面線36-36截取的溝槽410的截面圖。 圖36所示的是製造期間的閘極觸點4丨2A。應當注意，閘極 觸點414A的形成與閘極觸點412A的形成相同。介電材料 430形成在溝槽410的側壁426和底面428之上而遮罩電極 432形成在介電材料430之上。介電材料434形成在遮罩電 極432之上而閘極介電材料433形成在側壁426的部分之上 以及外延層15之上。閘極導體450形成在介電材料434之上 而矽化物層452從閘極導體450的部分形成。形成開口（未 示出）通過電介質層436的部分從而暴露矽化物層452和遮 罩電極432。形成閘極觸點412A從而接觸矽化物層452而形 成遮罩觸點414A從而接觸遮罩觸點432。金屬閘極饋電42〇 形成與閘極觸點412 A接觸。上文描述了用於形成介電材料 430 ’閘極電極450，介電材料433，434和436，閘極觸點 412A ’遮罩觸點414A以及金屬閘極互連420的技術。 圖37是沿圖33的截面線37-37截取的溝槽410的截面圖。 154934.doc • 28 * 201203389 閘極焊盤金屬化系統464形成在電介質層436的部分之上。 借助不例，閘極焊盤金屬化系統464由與金屬閘極互連42〇 相同的導電材料層形成。 圖38是根據本發明的另一實施例的半導體元件ι〇Α的放 大平面圖。圖38所示的是具有邊沿區域14和中心區域16的 半導體裸片或半導體晶片12的部分。半導體元件1〇Α類似 於參考圖2-25圖示和描述的半導體元件1〇，只是在半導體 晶片12的一部分中兩個溝槽42彼此鄰近而在半導體晶片12 的另一部分中三個溝槽42彼此鄰近。除了這種不同之外， 對半導體元件10Α的描述類似於對半導體元件1〇的描述。 應當注意，溝槽42彼此鄰近的數量和溝槽2〇在溝槽42之間 的數量不構成對本發明的限制。 儘管公開了某些優選實施例和方法，但是從上述公開明 顯的是，本領域技術人員可以在不脫離本發明的精神和範 圍的情況下進行這些實施例的變化和變型。例如，半導體 元件可以包括半導體元件1〇，3 00和4〇〇 ;或者半導體元件 可以包括半導體元件10和半導體元件3〇〇;或者半導體元 件可以包括半導體元件10和400;或者半導體元件可以包 括半導體元件300和400 ;或者其組合。本發明意在僅限制 於所附申請專利範圍和適應法律的法條和法則所需要的範 圍。 【圖式簡單說明】 圖1是包括根據本發明的實施例的半導體元件的電路示 意圖； 154934.doc -29- 201203389 圖2是根據本發明的實施例的半導體元件在製造期間的 平面圖； 圖3是沿圖2的截面線3-3的區域截取的圖2的半導體元件 的部分在製造稍後階段的截面圖； 圖4是沿圖2的截面線4-4的區域截取的圖2的半導體元件 的部分在製造稍後階段的截面圖； 圖5是沿圖2的截面線5-5的區域截取的圖2的半導體元件 的部分在製造稍後階段的截面圖； 圖6疋沿圖2的截面線6-6戴取的圖2的半導體元件在製造 稍後階段的截面圖； 圖7是圖4的半導體元件在製造的較早期的截面圖； 圖8是圖7的半導體元件在製造的稍後階段的截面圖； 圖9是圖8的半導體元件在製造的稍後階段的截面圖； 圖1〇是圖3的半導體元件在製造的稍後階段的截面圖； 圖11是圖5的半導體元件在製造的稍後階段的截面圖； 圖12是圖9的半導體元件在製造的稍後階段的截面圖； 圖13是圖10的半導體元件在製造的稍後階段的截面圖； 圓Η疋圖12的半導體元件在製造的稍後階段的截面圖； 圖15是圆13的半導體元件在製造的務後階段的截面圖； 圖16是圖11的半導體元件在製造的稍後階段的截面圖； 圖17疋圖14的半導體元件在製造的稍後階段的截面圖； 圖18是圖15的半導體元件在製造的稍後階段的截面圖； 圖19是圖16的半導體元件在製造的稍後階段的截面圖； 圖20疋圖17的半導體元件在製造的稍後階段的截面圖； 154934.doc 201203389 圖21是圖18的半導體元件在製造的稍後階段的截面圖； 圖22是圖19的半導體元件在製造的稍後階段的截面圖； 圖23是圖20的半導體元件在製造的稍後階段的截面圖； 圖24是圖21的半導體元件在製造的稍後階段的截面圖； 圖25是圖22的半導體元件在製造的稍後階段的截面圖； 圖26是根據本發明的另一實施例的半導體元件在製造期 間的平面圖； 圖27是沿截面線30-30截取的圖26的半導體元件在製造 的早期階段的截面圖； 圖28是圖27的半導體元件在製造的稍後階段的截面圖； 圖29是圖28的半導體元件在製造的稍後階段的截面圖； 圖3〇是根據本發明的另一實施例的圖29的半導體元件的 截面圖； 圖30A是沿截面線30A-30A截取的圖26的半導體元件的 截面圖； 圖3 1是根據本發明的另一實施例的圖26的半導體元件的 截面圖’其中該截面圖從截面線3 〇_3〇截取； 圖32是根據本發明的另一實施例的圖26的半導體元件的 截面圖，其中該截面圖從截面線3〇_3〇截取； 圖33是根據本發明的另一實施例的半導體元件在製造期 間的平面圖； 圖34是圖33的半導體元件的部分的平面圖； 圖35是沿圖33的戴面線3 5-3 5戴取的圖33的半導體元件 在製造的稍後階段的截面圖； 154934.doc 201203389 圖36是沿圖33的截面線36-36截取的圖33的半導體元件 在製造的稍後階段的截面圖； 圖37是沿圖33的截面線37-37截取的圖33的半導體元件 在製造的稍後階段的截面圖；以及 圖38是根據本發明的另一實施例的半導體元件在製造期 . 間的平面圖。 【主要元件符號說明】 10 半導體元件 10A 半導體元件 11 半導體材料 12 半導體晶片 13 基板層 14 邊沿區域/無源區 15 外延層 16 中心區域 19 電路 20 溝槽 21 溝槽 22 半導體裸片12的一側 . 23 表面
25 高側FET
27 低側FET 30 閘極觸點部分 31 開關節點 154934.doc -32-
S 201203389 32 閘極觸點部分 33 控制或驅動器電路 34 遮罩觸點部分 36 閘極觸點 36A 閘極觸點 38 閘極觸點 38A 閘極觸點 40 遮罩-源極觸點 42 溝槽 44 閘極-遮罩觸點部分 46 閘極-遮罩觸點部分 48 週邊遮罩觸點 50 週邊遮罩觸點 70 側壁 71 側壁 72 底面 73 底面 74 側壁 76 底面 80 電介質層 81 遮罩電極 82 導電材料 82A 導電材料 82B 導電材料 I54934.doc -33- 201203389 84 介電材料 85 電介質層 88Α 閘極電極/多晶矽部分 88Β 閘極電極/多晶矽部分 88C 多晶矽部分 90 矽化物層 91 介電材料層 92 矽化物層 93 氧化物端頭 96 矽化物層 98 電觸點 100 電觸點 101 金屬層 102 電觸點 102Α 電觸點 106 源極導體 108 漏極觸點結構 110 摻雜區域 112 摻雜區域 114 矽化物層 116 電觸點 118 漏極金屬化系統 126 摻雜區域 129 主體增強區域 ·34· 154934.doc s 201203389 130 掩模結構 132 掩模部件 133 開口 134 電觸點 140 掩模結構 142 掩模部件 144 開口 146 開口 150 摻雜區域 160 介電材料層 162 掩模結構 164 掩模部件 166A 開口 166B 開口 166C 開口 166D 開口 166E 開口 166F 開口 170A 開口 170B 開口 170C 開口 170D 開口 170E 開口 170F 開口 154934.doc -35 201203389 192 金屬化系統 194 掩模結構 196 掩模部件 198 開口 300 半導體元件 302 閘極接合焊盤 304 溝槽 306 閘極觸點部分 308 閘極觸點部分 310 閘極觸點部分 312 閘極觸點 314 閘極觸點 316 閘極觸點 320 側壁 322 底面 326 介電材料層 326A 電介質層 328 多晶矽層 328A 多晶矽部分 330 摻雜區域 330A 摻雜區域 336 介電材料層 338 金屬化系統 340 半導體元件 154934.doc •36- 201203389 350 半導體元件 400 半導體元件 402 閘極接合焊盤 404 邊沿區域 406 金屬閘極饋電 408 有源區 409 溝槽410的部分 410 溝槽 412 觸點部分 412A 閘極觸點 414 閘極觸點部分/閘極觸點區域 414A 閘極觸點 416 觸點部分 416A 遮罩觸點 418 觸點部分 420 閘極金屬饋電/源極金屬426的部分 421 金屬閘極饋電4 0 6的部分 422 源極金屬426的部分 426 源極金屬/側壁 428 底面 430 介電材料 432 遮罩電極 433 閘極介電材料 434 介電材料 154934.doc •37- 201203389 436 介電材料層 446 遮罩電極金屬層 450 閘極導體 452 矽化物層 464 閘極焊盤金屬化系統 154934.doc -38 -

Claims (1)

  1. 201203389 七、申請專利範圍： 1. 一種製造一半導體元件的方法，包括： 提供具有一主表面、一有源區、一無源區和多個溝槽 的-半導體材料，其中所述多個溝槽中的各個溝槽具有 第一側壁和第二側壁和一底面； 在所述多個溝槽中的第一溝槽和第二溝槽的所述第一 側壁和所述第二側壁和所述底面之上形成—第 料； 刊 在所述第一溝槽的所述第一 1 k弟，丨電材枓的一部分之上形 成一第一導電材料； 電材料的一部分之上形 在所述第二溝槽的所述第一 成一第二導電材料； 在所述第一導電材料 π尸/Γ地第二導電材斜 第二介電材料； 守电何枓之上形成 之上形成一第三導 在所述第二介電材料 _ 弟一部分 電材料； 部分之上形成一第四導 在所述第二介電材料的一第 電材料； 在所述主表面的一第〜 在所述主表面的-第分之上形成一間極電極； 將所述第三導電材铒電 炙上形成—源極電極； 將所述第一導電材料t合到所述閉極電極；以及 2 ·如請求項1之方法，進〜，0到所述源極電極。 述第一導電材料的一苐〜包括在所述無源區中形成所 °P分，其中在所述無源區中形 J54934.doc 201203389 2所述第-導電材料的所述第—部分包括形成所述[ 導電材料的所述第-部分使其比所述第一導電材料的^ 2-部分更多地垂直填充所述第—溝槽，其中所述第〆 導電材料的所述第二部分在所述有源區中。 3.如請求項1之方法，進一步包括： 在所述無源區中形成所述第一導電材一部 分； 八在所述無源區中形成所述第二導電材料的—第一部 分’其中在所述無源區中形成所述第：導電材料的所述 第-部分包括形成所述第二導電材料的所述第一部分使 其比所述第二導電材料的-第二部分更多地垂直填充所 述第二溝槽’其中所述第二導電材料的所述第二部分在 所述有源區中。 4. 如請求項1之方法’其中將所述第一導電材料電搞合到 所述源極電極包括將所述第_導㈣料m位處 電麵合到所述源極電極。 5. —種製造一半導體元件的方法，包括： 提供具有-主表面、—有源區和一無源區的一半導體 材料； 在所述半導體材料的所述無源區中形成-第-溝槽， 所述第一溝槽具有第—側壁和第二側壁以及-底面； 在所述半導體材料中形成至少第二溝槽和第三溝槽， 斤述第一溝槽和所述第三溝槽具有第一側壁和第二側 壁、-底面以及第-末端和第二末端，其中所述第二溝 154934.doc 201203389 槽和所述第三溝槽彼此基本上平行，並且其中所 溝槽的所述第-末端連㈣所述第—溝槽，且了 溝槽的所述第-末端與所述第一溝槽間隔開； 一 在所述主表面的-第-部分之上形成—源極電極；以及 :所述主表面的一第二部分之上形成—閘極電極。 6·如凊求項5之方法，進一步包括： 在所述第-溝槽、所述第二溝槽和 述側壁和所述底面上形成一介電材料；第-溝槽的所 體在所述第-溝槽中的所述介電材料上形成—第—導電 體； 在所述第二溝槽t的所述介電材料 上形成一第 導 體在所述第三溝財的所述介上形成—第三導電 在所述半導體材料中形成一第四 具有第-側壁和第二側 /諸’所述第四溝槽 底面，其中所述第=、,盖* 末而和第二末端以及一 溝槽之間，所述第：溝:位於所述第二溝槽和所述第四 且…_的所…末端連 料在：四溝槽的所述側壁和底面上形成所述介電材 體 在所述第四溝槽中的所述介電村料上形成-第四導電 154934.doc 201203389 7· 一種製造一半導體元件的方法，包括^ 提供具有一主表面、一有源區、一無源區、多個溝槽 的-半導體材料’其中所述多個溝槽中的各個溝槽具有 第一側壁和第二側壁以及一底面； 在所述多個溝槽中的—第—溝槽的所述第—側壁和所 述第一側壁以及所述底面之上形成一第一介電材料； 在所述第-溝槽中的所述第—介電材料的一部分之上 形成一第一導電體； 在所述主表面的_第一部分之上形成一間極電極； 在所述第溝槽之上形成-閘極焊盤；以及 將所述第-導電體在沿所述第一溝槽的至少一個定位 處電連接到所述閘極電極。 8. 一種半導體元件，包括： 、 表面 有源區、一無源區和多個溝槽的一 半導體材料，其中所述多個溝槽中的至少第一溝槽和第 二溝槽具有第-側壁和第二側壁以及一底面； 在所述多個溝槽中的所述第—溝槽和所述第二溝槽的 所述第一側壁和所述第二側壁以及所述底面之上的一第 一介電材料； 在所述帛，冓肖中的所述第一介電材料的一部分之上 的一第一多晶矽結構； 在所述第二溝槽中的所述第-介電材料的一部分之上 的一第一多晶石夕結構； 在所述第-多晶石夕結構和所述第二多晶石夕結構之上的 154934.doc S -4 201203389 一第二介電材料； 在所述第二介電材料的一第一部分之上的一第三 ^ 日9 矽結構； 在所述第二介電材料的一第二部分之上的一第四多曰 ： 矽結構； ： 在所述主表面的一第一部分之上的一閘極電極，其中 所述第三多晶石夕結構柄合到所述閘極電極；以及 在所述主表面的一第二部分之上的一源極電極，其中 所述第三多晶石夕結構搞合到所述閘極電極。 9. 一種半導體元件，包括： 具有-主表面、-有源區、一無源區和多個溝槽的一 半導體材料，其中所述多個溝槽中的各個溝槽具有第一 側壁和第二側壁以及一底面； 在所述多個溝槽中的-第-溝槽的所述第一側壁和所 述第二側壁以及所述底面之上的一第一介電材料； 在所述第一溝槽中的所述第一介電材料的一部分之上 的一第一多晶矽結構；以及 在所述主表面的一第一部分之卜的 „. ^ |刀I上的一閘極電極，其中 ·' 所述第一多晶矽結構在沿所述第一澧描认t丄办 I 1乐肩1槽的一個或多個定 .. 位處耦合到所述閘極電極。 10. 如請求項9之半導體元件，進一 + 退步包括所述第一溝槽之 上的一閘極焊盤。 154934.doc
TW100114975A 2010-04-30 2011-04-28 半導體元件及其製造方法 TWI543266B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/771,869 US8034685B1 (en) 2010-04-30 2010-04-30 Semiconductor component and method of manufacture

Publications (2)

Publication Number Publication Date
TW201203389A true TW201203389A (en) 2012-01-16
TWI543266B TWI543266B (zh) 2016-07-21

Family

ID=44729933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100114975A TWI543266B (zh) 2010-04-30 2011-04-28 半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US8034685B1 (zh)
TW (1) TWI543266B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI653672B (zh) 2018-04-16 2019-03-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10615263B2 (en) 2018-06-11 2020-04-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
US10804140B2 (en) 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8836024B2 (en) * 2012-03-20 2014-09-16 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein having a contact within a Schottky region and a process of forming the same
US8975662B2 (en) * 2012-06-14 2015-03-10 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device using an impurity source containing a metallic recombination element and semiconductor device
US9299776B2 (en) * 2013-10-21 2016-03-29 Semiconductor Components Industries, Llc Method of forming a semiconductor device including trench termination and trench structure therefor
US9413348B2 (en) 2014-07-29 2016-08-09 Semiconductor Components Industries, Llc Electronic circuit including a switch having an associated breakdown voltage and a method of using the same
US9680003B2 (en) * 2015-03-27 2017-06-13 Nxp Usa, Inc. Trench MOSFET shield poly contact
DE102015121563B4 (de) 2015-12-10 2023-03-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
US9761548B1 (en) * 2016-05-19 2017-09-12 Infineon Technologies Ag Bond pad structure
US9991378B2 (en) * 2016-06-20 2018-06-05 Sinopower Semiconductor, Inc. Trench power semiconductor device
DE102017100614B4 (de) * 2017-01-13 2021-11-25 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem Transistor und einer leitfähigen Platte
US10658351B2 (en) 2017-08-22 2020-05-19 Semiconductor Components Industries, Llc Electronic device including a transistor having structures with different characteristics
US11081554B2 (en) * 2017-10-12 2021-08-03 Semiconductor Components Industries, Llc Insulated gate semiconductor device having trench termination structure and method
US10784373B1 (en) 2019-03-14 2020-09-22 Semiconductor Components Industries, Llc Insulated gated field effect transistor structure having shielded source and method
DE102019008556A1 (de) 2019-03-14 2020-09-17 Semiconductor Components Industries, Llc Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
JP7319072B2 (ja) * 2019-03-28 2023-08-01 ローム株式会社 半導体装置
US11217689B2 (en) * 2019-06-17 2022-01-04 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
JP7297708B2 (ja) * 2020-03-19 2023-06-26 株式会社東芝 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930473B2 (en) 2001-08-23 2005-08-16 Fairchild Semiconductor Corporation Method and circuit for reducing losses in DC-DC converters
US6693041B2 (en) * 2001-06-20 2004-02-17 International Business Machines Corporation Self-aligned STI for narrow trenches
US7495877B2 (en) 2006-03-26 2009-02-24 Alpha & Omega Semiconductor, Ltd. Circuit configuration and method to reduce ringing in the semiconductor power switching circuits
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US8193565B2 (en) * 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10804140B2 (en) 2018-03-29 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect formation and structure
US10847411B2 (en) 2018-03-29 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure
TWI727235B (zh) * 2018-03-29 2021-05-11 台灣積體電路製造股份有限公司 半導體結構及其製造方法
US11532503B2 (en) 2018-03-29 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature structure including a blocking region
TWI653672B (zh) 2018-04-16 2019-03-11 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US10615263B2 (en) 2018-06-11 2020-04-07 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same
US11081560B2 (en) 2018-06-11 2021-08-03 Vanguard International Semiconductor Corporation Semiconductor devices and methods for forming the same

Also Published As

Publication number Publication date
US8034685B1 (en) 2011-10-11
US20110266613A1 (en) 2011-11-03
TWI543266B (zh) 2016-07-21

Similar Documents

Publication Publication Date Title
TW201203389A (en) Semiconductor component and method of manufacture
JP6861674B2 (ja) ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス
TWI362747B (en) Semiconductor device edge termination structure and method
US8889532B2 (en) Method of making an insulated gate semiconductor device and structure
KR101729935B1 (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
TWI463660B (zh) 具有溝槽遮罩電極結構的半導體裝置
CN110061051B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
TWI747226B (zh) 雙向功率器件及其製造方法
US20190157449A1 (en) Semiconductor Device Having Contact Trenches Extending from Opposite Sides of a Semiconductor Body
US20150069610A1 (en) Electrode contact structure for semiconductor device
US8492792B2 (en) Semiconductor device and manufacturing method thereof
TWI500140B (zh) 包括具有互相耦合的電晶體的積體電路的電子裝置
TW200929379A (en) MOS device with integrated schottky diode in active region contact trench
TW201036159A (en) Contact structure for semiconductor device having trench shield electrode and method
CN107910267B (zh) 功率半导体器件及其制造方法
TW200935603A (en) Structure and method for forming power devices with high aspect ratio contact openings
JP5792701B2 (ja) 半導体装置及びその製造方法
US20170288027A1 (en) Method of forming trench semiconductor device having multiple trench depths
TW200921802A (en) Semiconductor component and method of manufacture
US8921184B2 (en) Method of making an electrode contact structure and structure therefor
US9570441B2 (en) Semiconductor device with thermally grown oxide layer between field and gate electrode and method of manufacturing
CN107910266B (zh) 功率半导体器件及其制造方法
CN108428743B (zh) 金属/多晶硅栅极沟槽功率mosfet及其形成方法
CN107910269B (zh) 功率半导体器件及其制造方法
CN114361250A (zh) 具有增强的高频性能的金属氧化物半导体场效应晶体管