TW201141091A - High frequency circuit, high frequency circuit element and communication device - Google Patents

Description

201141091 六、發明說明： 【發明所屬之技術領域】 本發明係有關於使用切換電路的高頻電路、高頻電路 元件及通信裝置，其中該切換電路係用於切換高頻信號之 接收路徑β 【先前技術】 現今IEEE 802.11規格作爲代表之無線LAN的資料通 信相當普及，作爲代替在某些裝置中之有線通訊的信號傳 送手段，其中該某些裝置例如爲個人電腦（PC)、列表機或 硬碟機、寬頻路由器等之PC的周邊機器、FAX、冰箱、標 準電視（SDTV)、高畫質電視（HDTV)、數位相機、數位錄影 機、手機等的電子機器、汽車內或飛機。 作爲無線 LAN 的規格，IEEE 802.1 1 a 是使用 OFDM(Orthogonal Frequency Divison Multiples ：正交頻率 多重分割）調頻方式，並支援最快54 Mbps的高速資料通信 之規格，使用 5GHz頻帶。又，IEEE 802.1 1b是使用 DSSS(Direct Sequence Spread Spectrum:直接序列展開頻 譜）方式，並支援5.5 Mbps及11Mbps的高速通信之規格， 使用無線證照就可自由利用之2.4GHz的ISM(Industrial Scientific and Medical:工業、科學及醫療）頻帶》又，IEEE 8〇2.11g是使用OFDM方式，並支援最快54Mbps的高速資 料通信，與IEEE 802.11b —樣，使用2.4GHz頻帶。又， 作爲含蓋約數km之通信距離的高速無線通信規格所提案 -4- .201141091 的 WiMAX(IEEE 802.16-2004、IEEE 802,16e-2005 等）使用 2.5GHz頻帶、3.5GHz頻帶及5GHz頻帶之3種頻帶’被期 待作爲補充光通信之所謂的最後一哩程的技術。 近年，通信特性優異之 MIMO(Multiple-Input Multiple-Output)方式的無線通信系統受到注目。ΜΙΜΟ方 式一個通信系統需要可獨立地同時收信之複數個接收端 子。在此，ΜΙΜΟ 係亦包含 SIMO(Single-Input Multiple-Output)。在ΜΙΜΟ方式的無線通信系統，因爲一 個通信系統之接收端子等的電路構成增加，所以不僅複數 個通信系統間的隔離困難，而且電路構成亦變複雜。因而， 要將ΜΙΜΟ方式應用於多頻帶無線通信很困難。尤其在處 理高發送電力之WiMAX的情況，爲了減少發送電力的損 失，重要的是複數個通信系統間的隔離。 對於使用無線LAN、WiMAX等之複數個通信系統的高 頻元件，重要的是如何分開地處理這些通信系統的收發信 號。例如，作爲無線通信系統，發送分集電路受到注目。 發送分集具備複數支天線，因爲可從其中因應於電波狀況 選擇最佳的天線，所以可減少發送電力，而攜帶式機器可 長時間動作。 在專利文獻1，作爲分集電路，記載使用由FET開關 所構成之高頻開關。又，在專利文獻2，作爲習知技術， 記載將3個SPDT開關組合所構成之開關電路，另記載在 半導體晶片上以FET開關來積體電路化的開關。又，在專

S -5- 201141091 利文獻3，揭示一種無線裝置，其作爲使用由複數個開關 電路所構成之TDM A方式無線裝置的發送分集電路，如第 1圖所示，將濾波電路配置於各路徑。又，在專利文獻4, 揭示以積層構造構成分集對應的高頻開關。 專利文獻 專利文獻1 特開平6-237 1 0 1號公報 專利文獻2 特開平10-150395號公報 專利文獻3 特開平1 0-20993 5號公報 【發明內容】 [發明所欲解決之課題] 然而，上述習知技術依然難確保複數個通信系統間的 隔離。尤其，在以使用積層構造之一個電路元件構成包含 切換電路之發送分集電路的情況，並無與抑制積層體內部 之各信號路徑間的干涉相關的揭示。Tx分集電路要求能以 實質相同的靈敏度接收從相異的天線所輸入之各個信號。 在專利文獻4，雖然揭示切換電路單體的積層構造，但是 並無與包含信號路徑之積層構造的高頻電路元件相關的揭 示。在製造利用Tx分集在積層體的內部構成信號路徑之電 路元件的情況，需要針對上述之接收靈敏度充分考慮。 因此，本發明之目的在於提供一種高頻電路、高頻電 路元件及使用該高頻電路元件的通信裝置，可達到接收靈 敏度商，可抑制發送電力之損失，並可根據需要在發送時 因應於電波狀況選擇最佳的天線，而且可抑制信號路徑間 201141091 的干涉’並能以相同的靈敏度接收經由相異的天線與接收 路徑所分別接收之信號。 [解決課題之手段] 第1發明係一種高頻電路元件，其至少具備：第1與 第2天線端子；積層體’係形成有第1通信系統用的發送 端子、以及第1與第2接收端子，且形成有電極圖案之複 數的層一體化積層；及切換電路，係被搭載於該積層體的 搭載面上； 該切換電路係該發送端子可選擇該第1與第2天線端 子的任一個連接，同時切換該第1接收端子僅與該第1天 線端子側的連接/未連接，並切換該第2接收端子僅與該第 2天線端子側的連接/未連接； 該高頻電路元件的特徵爲： 該積層體係具備：形成於內層的第1接地電極；及第 2接地電極，係與該第1接地電極重疊，且以未隔著其他 的接地電極的方式形成於與該搭載面相反側的層； 第1濾波電路配置於連接該切換電路與該第1接收端 子的接收路徑； 第2濾波電路配置於連接該切換電路與該第2接收端 子的接收路徑； 在該積層體之被該第1與第2接地電極所夾住的層， 形成有該第1與第2濾波電路之電極圖案的至少一部分， 同時該第1濾波電路與第2濾波電路形成於該積層體之在 積層方向看爲相異的區域； 201141091 而且，於該區域之間形成有藉複數個過孔的屏蔽。 第2發明的特徵爲：在該第1發明的高頻電路元件， 在連接該切換電路與該第1接收端子的接收路徑，第 3濾波電路配置於第1濾波電路的後段； 在連接該切換電路與該第2接收端子的接收路徑，第 4濾波電路配置於第2濾波電路的後段； 在該積層體之被該第1與第2接地電極所夾住的層， 形成有第3與第4濾波電路之各自的電極圖案的至少一部 分；同時 該第3與第4濾波電路形成於該積層體之在積層方向 看爲相異的區域； 於該第3與第4濾波電路之間，形成有各個藉複數個 過孔的屏蔽。 第3發明的特徵爲：在該第2發明的高頻電路元件， 以該屏蔽爲界，分開地配置連接該切換電路與該第1接收 端子的接收路徑之各電路（第1濾波電路、第3濾波電路） 的電極圖案、及連接該切換電路與該第2接收端子的接收 路徑之各電路（第2濾波電路、第4濾波電路）的電極圖案。 第4發明係一種高頻電路元件，其至少具備：第1與 第2天線端子；積層體，係形成有第1通信系統用的發送 端子、以及第1與第2接收端子，且形成有電極圖案之複 數的層一體化積層；及切換電路，係被搭載於該積層體的 搭載面上： -8 - 201141091 該切換電路係該發送端子可選擇該第1與第2天線端 子的任一個連接’同時切換該第1接收端子僅與該第1天 線端子側的連接/未連接，並切換該第2接收端子僅與該第 2天線端子側的連接/未連接； 該高頻電路元件的特徵爲： 該積層體係具備：形成於其上層側之內層的第1接地 電極；及第2接地電極，係形成於下層側的內層； 第1濾波電路配置於連接該切換電路與該第1接收端 子的接收路徑； 第2濾波電路配置於連接該切換電路與該第2接收端 子的接收路徑； 第6濾波電路配置於連接該切換電路與該發送端子的 發送路徑； 在該積層體之被該第1與第2接地電極所夾住的層， 形成有該第1、第2及第6濾波電路之電極圖案的至少一 部分，同時各濾波電路形成於該積層體之在積層方向看爲 相異的區域； 而且，於形成有第1濾波電路之電極圖案的區域與形 成有第6濾波電路之電極圖案的區域之間、及形成有第2 濾波電路之電極圖案的區域與形成有第6濾波電路之電極 圖案的區域之間，形成有藉複數個過孔的屏蔽。 第5發明的特徵爲：在該第4發明的高頻電路元件， 在連接該切換電路與該第1接收端子的接收路徑，第 3濾波電路配置於第1濾波電路的後段； -9- 201141091 在連接該切換電路與該第2接收端子的接收路徑，第 4濾波電路配置於第2濾波電路的後段； 在該發送路徑，第5濾波電路配置於第6濾波電路的 前段； 在該積層體之被該第1與第2接地電極所夾住的層， 形成有第3、第4及第5濾波電路之電極圖案的至少一部 分，同時各濾波電路形成於該積層體之在積層方向看爲相 異的區域； 而且，於形成有第3濾波電路之電極圖案的區域與形 成有第5濾波電路之電極圖案的區域之間、及形成有第4 濾波電路之電極圖案的區域與形成有第5濾波電路之電極 圖案的區域之間，形成有藉複數個過孔的屏蔽。 第6發明的特徵爲：在該第5發明的高頻電路元件， 以該屏蔽爲界，分開地配置連接該切換電路與該第1接收 端子的接收路徑之各電路（第1濾波電路、第3濾波電路） 的電極圖案，而且以該屏蔽爲界，分開地配置該發送路徑 之濾波電路（第6濾波電路、第5濾波電路）的電極圖案和 連接該切換電路與該第2接收端子的接收路徑之各電路（第 2濾波電路、第4濾波電路）的電極圖案。 第7發明的特徵爲：在該第5發明的高頻電路元件， 以散熱用的過孔爲界，分開地配置連接該切換電路與該第 1接收端子之接收路徑的各電路（第1濾波電路、第3濾波 電路）之電極圖案的至少一部分，及連接該切換電路與該第 -10- 201141091 2接收端子之接收路徑的各電路（第2濾波電路、第4濾波 電路）之電極圖案的至少一部分。 第8發明的特徵爲：在該第1至第7發明中任一發明 的高頻電路元件，該切換電路被以與積贗體內之該第6濾 波電路之電極圖案的至少一部分重疊的方式配置於搭載面 上。 第9發明的特徵爲：在該第1至第8發明中任一發明 的高頻電路元件， 該切換電路係具備： 第1開關，係使該第1天線端子可選擇該發送端子與 該第1接收端子的任一個連接； 第2開關，係使該第2天線端子可選擇該發送端子與 該第2接收端子的任一個連接；及 第3開關，係使該發送端子可選擇該第1與第2天線 端子的任一個連接； 該第1~第3開關係設置於該積層體的搭載面，並在既 定方向看，其排列順序按照第1開關、第3開關、第2開 關的順序排列，而且用以將第1開關與第3開關、第2開 關與第3開關彼此連接之各端子間的距離實質上相同。 第10發明的特徵爲：在該第9發明的高頻電路元件， 該第1 ~第3開關係單極雙投開關； 第1單極雙投開關的單極側端子與該第1天線端子連 接； 201141091 該第1單極雙投開關係雙投側端子的一方與該第1通 信系統用的第1接收端子連接； 第2單極雙投開關的單極側端子與該第2天線端子連 接； 該第2單極雙投開願係雙投胍端子的一方與該第1通 信系統用的第2接收端子連接； 第3單極雙投開關係以該第3單極雙投開關的雙投側 端子和該第1與第2單極雙投開關之雙投側端子各自的一 方連接的方式被連接； 該第3單極雙投開關的單極側端子與該第1通信系統 用的發送端子連接； 藉由該各開關的切換，而該第1與第2接收端子係構 成爲可各自同時和該第1與第2天線端子連接，該發送端 子係構成爲可選擇該第1與第2天線端子並連接。 第11發明的特徵爲：在該第1至第7發明中任一發明 的高頻電路元件， 該切換電路係由複數個電晶體電路所構成； 並具備： 第1電晶體電路，係切換該第1天線端子與該第1接 收端子間之連接或未連接； 第5電晶體電路，係切換該第2天線端子與該第2接 收端子間之連接或未連接； 第2電晶體電路，係切換位於該第1接收端子與該第 1電晶體電路之間的節點、和接地間之連接或未連接；及 -12- 201141091 第6電晶體電路，係切換位於該第2接收端子和該第 5電晶體電路之間的節點、與接地間之連接或未連接； 在該第1天線端子與該發送端子被連接之狀態’該第 6電晶體電路成爲連接位於該第2接收端子和該第5電晶 體電路之間的節點、與接地之間的狀態； 在該第2天線端子與該發送端子被連接之狀態’該第 2電晶體電路成爲連接位於該第2接收端子和該第5電晶 體電路之間的節點、與接地之間的狀態。 第12發明的特徵爲：在該第1至第7發明中任一發明 的高頻電路元件， 該切換電路係由複數個電晶體電路所構成； 並具備： 第1電晶體電路，係切換該第1天線端子與該第1接 收端子間之連接或未連接： 第4電晶體電路，係切換該第1天線端子與該發送端 子間之連接或未連接： 第5電晶體電路，係切換該第2天線端子與該第2接 收端子間之連接或未連接； 第8電晶體電路，係切換該第2天線端子與該發送端 子間之連接或未連接； 第2電晶體電路，係切換位於該第1接收端子與該第 1電晶體電路之間的節點、和接地間之連接或未連接；及 第6電晶體電路，係切換位於該第2接收端子和該第 5電晶體電路之間的節點、與接地間之連接或未連接； -1 3- 201141091 在該第1天線端子與該發送端子被連接之狀態，該第 6電晶體電路成爲連接位於該第2接收端子和該第5電晶 體電路之間的節點、與接地之間的狀態； 在該第2天線端子與該發送端子被連接之狀態，該第 2電晶體電路成爲連接位於該第2接收端子和該第5電晶 體電路之間的節點、與接地之間的狀態。 第13發明的特徵爲：在該第12發明的高頻電路元件， 此商頻電路係具備：第3電晶體電路，係切換該第1天線 端子與該第4電晶體電路間的連接.或未連接；及第7電晶 體電路，係切換該第2天線端子與該第8電晶體電路間的 連接或未連接；該第2與第3電晶體電路、該第6與第7 電晶體電路分別與相同的電源端子連接。 第14發明的特徵爲：在該第13發明的高頻電路元件， 具備：第9電晶體電路，係切換位於該第3電>晶體電路與 第4電晶體電路之間的節點、和接地間的連接或未連接； 及第10電晶體電路，係切換位於該第7電晶體電路與第8 電晶體電路之間的節點、和接地間的連接或未連接；該第 4電晶體電路與第10電晶體電路、該第8電晶體電路與第 9電晶體電路係與相同的電源端子連接。 第15發明的特徵爲：在該第1至第7發明中任—發明 的高頻電路元件， 該切換電路係由複數個電晶體電路所構成； 並具備： -14- 201141091 第1電晶體電路，係切換該第1天線端子與該第1接 收端子間之連接或未連接； 第3、第4電晶體電路，係切換該第1天線端子與該 發送端子間之連接或未連接； 第5電晶體電路，係切換該第2天線端子與該第2接 收端子間之連接或未連接； 第7、第8電晶體電路，係切換該第2天線端子與該 發送端子間之連接或未連接； 第9電晶體電路，係切換位於該第3電晶體電路和該 第4電晶體電路之間的節點、與接地間之連接或未連接； 及 第10電晶體電路，係切換位於該第7電晶體電路和該 第8電晶體電路之間的節點、與接地間之連接或未連接； 該第4電晶體電路與第10電晶體電路、該第8電晶體 電路與第9電晶體電路係和相同的電源端子連接。 第16發明的特徵爲：在該第11發明的高頻電路元件， 該第2與第6電晶體電路係其源極或汲極的一方接地，而 另一方的源極或汲極與接收路徑的節點連接，電阻和該 '源 極與汲極之間連接。 第17發明的特徵爲：在該第12發明的高頻電路元件， 在該第2與第6電晶體電路所使用之電晶體元件的至少一 個係耐壓比在該第1、第5、第4及第8電晶體電路所使用 之電晶體元件更小》 -15- 201141091 第.18發明的特徵爲··在該第13或第14發明的高頻電 路元件’在該第3與第7電晶體電路所使用之電晶體元件 的至少一個係耐壓比在該第4與第8電晶體電路所使用之 電晶體元件更小。 第1 9發明的特徵爲：在該第1 1發明的高頻電路元件， 該切換電路係各電晶體元件配置於一體的半導體基板上。 第20發明的特徵爲：在該第19發明的高頻電路元件， 該半導體基板係矩形，並在該半導體基板上形成有和 該第1與第2天線端子連接的電極、和該第1與第2接收 端子連接的電極及與發送端子連接的電極； 和該第1與第2天線端子連接的電極分別配置於相鄰 的角落’而和該第1與第2接收端子連接的電極分別配置 於其他的兩個角落。 第21發明的特徵爲：在該第19發明的高頻電路元件， 與該發送端子連接的電極配置於和第1與第2接收端子連 接之電極的中間點，而於與該發送端子連接的電極和與第 1接收端子連接的電極之間、與該發送端子連接的電極和 與第2接收端子連接的電極之間，形成有接地電極。 第22發明的特徵爲：在該第19發明的高頻電路元件， 與形成於電介質基板上之該各電晶體元件連接的電源線在 該電介質基板之比和該第1與第2天線端子連接的電極、 和該第1與第2接收端子連接的電極、與該發送端子連接 之電極的至少一個電極更外周側被拉線。 -16- 201141091 第23發明的特徵爲：在該第22發明的高頻電路元件， 在該半導體基板上’與電源端子連接的電源線沿著基板之 至少一邊被形成。 第24發明的特徵爲：在該第1至第3發明中任一發明 的高頻電路元件， 該高頻電路元件係具備第2通信系統用的發送端子； 該第1與第2通信系統用的發送端子經由第4開關與 該切換電路連接。 第25發明的特徵爲：在該第22發明的高頻電路元件， 在該第2切換電路與該第1通信系統用的發送端子之間、 該第2切換電路與該第2通信系統用的發送端子之間，係 分別配置高頻放大電路’而該高頻放大電路之至少一個與 該第4開關分別和相同的電源端子連接。 第26發明的特徵爲：在該第1至第3發明中任一發明 的高頻電路元件， 該高頻電路元件係具備第2通信系統用的第1與第2 接收端子、及第2通信系統用的發送端子； 該第1通信系統用的第1接收端子與該第2通信系統 用的第1接收端子係經由第5切換電路或第1分波電路與 該切換電路連接； 該第1通信系統用的第2接收端子與該第2通信系統 用的第2接收端子係經由第6切換電路或第2分波電路與 該切換電路連接。 -17- 201141091 第27發明係一種高頻電路，係至少具有第.1與第2天 線端子 '第1與第2發送端子、第1與第2接收端子及切 換電路，該高頻電路的特徵爲： 該切換電路係該第1與第2發送端子的任一方可選擇 該第1與第2天線端子的任一方並連接=同時切換該第.1 接收端子僅與該第1天線端子側的連接/未連接，並切換該 第2接收端子僅與該第2天線端子側的連接/未連接。 第28發明的特徵爲：在該第27發明的高頻電路元件， 該切換電路係 單極3投之第7開關的單極側端子與該第1天線端子 連接； 該第7開關係3投側端子的一個與該第1接收端子連 接； 單極3投之第8開關的單極側端子與該第2天線端子 連接； 該第8開關係3投側端子的一個與該第2接收端子連 接； 單極雙投之第9開關的單極側端子與該第1發送端子 連接，該第9開關的雙投側端子和該第7與第8開關之3 投側端子的各一個連接； 單極雙投之第10開關的單極側端子與該第2發送端子 連接，該第10開關的雙投側端子和該第7與第8開關之3 投側端子的各一個連接。 201141091 第29發明的特徵爲：在該第27發明的高頻電路元件， 該切換電路係 單極雙投之第11開關的單極側端子與該第1天線端子 連接； 該第1 1開關係雙投側端子的一個與該第1接收端子連 接； 單極雙投之第12開關的單極側端子與該第2天線端子 連接； 該第12開關係雙投側端子的一個與該第2接收端子連 接； 雙極雙投之第13開關之一方的雙極側端子和該第1與 第2發送端子連接，該第13開關之另一方的雙投側端子和 該第11與第12開關之雙極側端子的各一個連接。 第30發明的特徵爲：係使用該第1至第3發明中任一 發明之高頻電路元件的通信裝置。 [發明之效果] 根據本發明，可提供一種高頻電路’其可在發送時因 應於電波狀況選擇最佳的天線’抑制發送電力的損失’同 時可確保接收路徑間的隔離。 【實施方式】 [1]高頻電路 本發明的高頻電路至少具有第1與第2天線端子、第 1通信系統用的發送端子及第1與第2接收端子’並具備 -19- 201141091 —切換電路，該切換電路選擇第1與第2天線端子與該發 送端子連接。利用此構成，可減少發送信號的損失》切換 電路係可選擇發送端子與該第1與第2天線端子的任一個 連接，同時切換第1接收端子僅與第1天線端子側的連接/ 未連接、第2接收端子僅與第2天線端子側的連接/未連接。 雖然詳細說明本發明之高頻電路之具體的構成，但是 本發明未限定爲那些實施形態。在各圖，發揮一樣功能的 元件附與柑苘的符號。 (1)第1實施形態 第2圖係本實施形態之高頻電路的Tx分集電路的一 例。此高頻電路具有第1與第2天線端子ANTI、AN Τ2、 第1通信系統用的發送端子Tx、第1接收端子Rxl與第2 接收端子Rx2、及切換電路DP3T。例如，這些發送端子 1^、接收端子尺\1、1^2與2.501^頻帶用的\^1^八父用1^1€ 電路連接。切換電路DP3T具有與2個天線端子ΑΝΤΙ、 ΑΝΤ2、發送端子Tx、及第1與第2接收端子Rxl、Rx2連 接的各開關端子。此切換電路DP3T切換成向2個天線端 子ANTI' AN T2選擇性輸出來自發送端子Tx的信號。又， 切換成同時分別向別的接收端子Rxl、Rx2輸出在2個天 線端子ANTI、ANT2分別所接收的接收信號。關於切換電 路DP3T的細節將後述。 如第2圖所示，較佳爲在第1天線端子ΑΝΤΙ與第1 接收端子Rxl之間連接將接收信號放大的低雜訊放大電路 -20- 201141091 LNAl〇又，較佳爲將濾波電路配置於低雜訊放大電路LNAl 之前段（天線端子側）或後段（接收端子側Ί的至少一方。利用 濾波電路可抑制亦包含其他的通信系統之信號的不要信號 被輸入低雜訊放大電路LN A 1或接收端子Rxl。在本實施 形態，作爲濾波電路，帶通濾波電路BPF1-1配置於低雜訊 放大電路的前段，而帶通濾波電路BPF1-3配置於後段。平 衡-不平衡變換電路BALla配置於第1接收端子Rxl與後 段的帶通濾波電路BPF 1-3之間。較佳爲在第2天線端子 ANT2與第2接收端子Rx2之間連接將接收信號放大的低 雜訊放大電路LNA2。又，較佳爲將濾波電路配置於低雜訊 放大電路LNA2之前段或後段的至少一方。利用濾波電路 可抑制亦包含其他的通信系統之信號的不要信號被輸入低 雜訊放大電路LNA2或接收端子Rx2。在本實施形態，作 爲濾波電路，帶通濾波電路BPF1-2配置於低雜訊放大電路 LAN2的前段，而帶通濾波電路BPF1-4配置於後段。平衡 -不平衡變換電路BAL2a配置於第2接收端子Rx2與後段 的帶通濾波電路BPF卜4之間。 如第2圖所示，較佳爲將高頻放大電路ΗΡΑ配置於切 換電路DP3T1與發送端子Τχ之間。利用高頻放大電路 ΗΡΑ，可使高頻電路高密集化。較佳爲將濾波電路配置於 切換電路DP3T1與高頻放大電路ΗΡΑ之間。在本實施形 態，低通濾波電路LPF1配置於高頻放大電路ΗΡΑ的後段 (發送路徑之天線端子側）。此低通濾波電路LPF 1可抑制在 -2 1- 201141091 高頻放大電路ΗΡΑ所產生之高次諧波被輸入天線端子 Τχ。較佳爲將濾波電路配置於高頻放大電路ΗΡΑ的前段（發 送路徑之發送端子側）。在本實施形態係配置帶通濾波電路 BPF1-5。此帶通濾波電路BPF1-5可防止發送信號以外之不 要頻帶的雜訊被輸入高頻放大電路ΗΡΑ。平衡-不平衡變換 電路BAL3a配置於發送端子Τχ與帶通濾波電路BPF1-5之 間。 [2]等效電路1 第3圖〜第6圖係第2圖之方塊圖的等效電路。 第3圖主要表示從切換電路DP3T1至第1與第2天線 端子的等效電路圖。第3圖中的ΤΙ、Τ2分別與後述之第4 圖的ΤΙ、Τ2連接，而Τ3與後述之第6圖的Τ3連接。切 換電路DP3T1如後述所示，由單極雙投的開關SW1-SW3 所構成。 第1開關SW1與第2開關SW2被與控制端子Vt、Vr 連接之共用的電源線控制。以在第1開關SW1將第1接收 端子Rxl與第1天線端子ΑΝΤΙ連接時第2開關SW2將第 2接收端子Rx2與第2天線端子ANT2連接的方式進行同 步切換，而可從2個天線端子同時收到接收信號。來自發 送端子Τχ之信號的切換可利用第3開關SW3進行。 各信號路徑的連接/未連接是利用與切換電路連接的 電源端子Va、Vt、Vr切換。藉由切換電路的切換而切換與 高頻放大電路ΗΡΑ連接的電源端子Vccl、Vcc2、Vb、Vatt、 -22- 201141091 與低雜訊放大電路LNA1連接的VbLl、與LNA2.連接的 VbL2、低雜訊放大電路LNA1與LNA2雙方的共用電源端 子 VcL 的 ΟΝ/OFF。 例如，各天線端子與發送端子、各接收端子之間連接 時.之各控制端子的電壓係以如下表的方式控制。表中之數 字的單位是伏特（V)。 [表1] 模式 Vt Vr Val Va2 Vatt Vb VbLl VbL2 Vccl Vcc2 VcL Vd Txl 3.0 0.0 3.0 0.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Tx2 3.0 0.0 0.0 3.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Rx 0.0 3.0 0.0 0.0 0.0 0.0 3.0 0.0 3.5 3.5 3.0 0.0 表1中的模式Txl表示發送端子Tx與第1天線端子 ΑΝΤΙ連接之狀態。模式Τχ2表示發送端子Τχ與第2天線 端子ΑΝΤ2連接之狀態。模式Rx表示第1天線端子與第1 接收端子Rxl連接且第2天線端子ANT2與第2接收端子 Rx2連接之狀態。 針對模式Txl、模式Tx2作說明》 從電源端子Vt施加電壓値3.0V，從電源端子Vr施加 電壓値0.0V，而與共用之電源端子Vt、Vr連接的第，1開 關SW1將第1天線端子ΑΝΤΙ與第3開關SW3側的端子連 接，而且第2開關SW2將第2天線端子ΑΝΤ2與第3開關 SW3側的端子連接。發送端子Tx與第1開關SW1側之端 子、第2開關S W2側之端子的連接/未連接係利用第3開關 SW3切換。第3開關的切換係利用電源端子Val、Va2進行， 來自除此以外之電源端子之電壓的高/低是相同。又，與高 £ -23- 201141091 頻放大電路連接的電源端子 Vb的電壓値變高，在模式 TX1' Tx2之任一種的情況都將發送信號放大。 針對模式Rx作說明。 從電源端子Vt施加電壓値0.0V，從電源端子Vr施加 電壓値3.0 V，而與共用之電源端子Vt、Vr連接的第1開 關SW1將第1天線端子ΑΝΤΙ與第1接收端子RX連接， 而且第2開關SW2將第2天線端子ΑΝΤ2與第2接收端子 Rx2連接。雖然第3開關的切換係利用電源端子Va 1、Va2 進行，但是電壓之Hi gh/Low可爲任何組合。又，低雜訊放 大電路LNA1、LNA2是從電源端子Vbl及Vbl2施加電壓 而驅動而將接收信號放大。 第4圖係表示從切換電路DP3T1的後段至第1與第2 接收端子之間的等效電路圖。 帶通濾波電路BPF1-1、卜2是2條共振線路以電磁性 耦合之兩段的帶通濾波器。在共振線路的一端連接接地電 容，另一端與GND連接。又，在輸出入側連接DC濾除電 容器。爲了取得輸入匹配，在後段側的DC去除電容器與 低雜訊放大電路LNA1、LNA2之間，連接被搭載於積層體 上面的晶片電感器Lr2a與Lrl、Lr2b與Lr4。藉由變更此 晶片電感器的常數，可易於調整輸入匹配。 低雜訊放大器LNA1、LNA2之ΟΝ/OFF的切換是根據 控制電壓VbLl、VbL2進行。一般施加3.0-4.0V之VcL(汲 極電壓）於低雜訊放大器。在需要放大接收信號時控制電壓 -24* 201141091

VbLl、VbL2被施力卩約2.0〜3.0V的電壓，而將 器設定成ON模式。 又，在VbLl、VbL2是OFF模式時，低雜 爲旁通模式。雖然使用旁通模式是爲了在從天 力的信號時防止低雜訊放大器變成飽和，但是 要使用無旁通模式的LNA。又，在VcL端子連 Lr3、Lr6與雜訊濾除電容器Crl、Cr2、Cr3。 利用低雜訊放大電路LNA1、LNA2所放大 用以取得輸出側之匹配的電感器Lr2、Lr5，並 帶通濾波電路BPF1-3、1-4。後段的帶通濾波電 1-4是在積層體內所形成之2條傳送線路以電 兩段的帶通濾波器。在共振線路的一端連接接 一端與GND連接。又，在輸出入側連接DC濾 而且進一步爲了加強共振器彼此的耦合而ί Cb5、Cb2。藉此，可取得大的傳輸頻帶傳輸頻 量。將藉傳送線路之共振器的個數設爲3個， 的傳輸頻帶外的衰減量。 通過後段之帶通濾波電路BPF1-3、1-4的 衡-不平衡變換電路BALla、BAL2a被變換成平 衡-不平衡變換電路使用形成於積層體內的傳 成。此平衡-不平衡變換電路BALla、BAL2a亦 後段之帶通濾波電路與平衡-不平衡變換電路 送線路。又，在平衡-不平衡變換電路側的傳送 低雜訊放大 訊放大器成 線輸入大電 亦可因應需 接抗流線圈 的信號通過 輸入後段的 路 BPF1-3、 磁性耦合之 地電容，另 除電容器。 I接電容器 帶外的衰減 亦可取得大 信號利用平 衡信號。平 送線路而構 可包含取得 之匹配的傳 線路，連接 -25- 201141091 被搭載於積層體上面的電容器Cr5、Cr6。利用 Cr6，可調整向接收端子Rxl—、Rxl +輸出之 相位差。接收端子Rxl —、Rxl +與RFIC電路 爲平衡’輸出入的耐雜訊性比不平衡輸出入優異 電路部大多是平衡輸入、平衡輸出。另一方面 電路或低雜訊放大電路等是不平衡組件，所以 電路部的界面，常設置平衡-不平衡變換電路。 體內部設置平衡-不平衡變換電路，高頻元件司 可實現通信機器的小型化。 第5圖係表示從發送端子Tx至高頻放大電 的等效電路圖。來自RF 1C電路部的發送信號 平衡變換電路BAL3a而輸入旁通電路BF1-5。 T4與第6圖中的T4連接。 平衡-不平衡變換電路BAL3a使用在積層 之傳送線路而構成。又，在傳送線路之間’連 電壓端子Vd，並可根據所使用之RFIC電路的 端子、Tx +端子同時施加直流電壓。在DC回 Vd與BAL3a之間連接被搭載於積層體之搭_ 容Ct6。在此實施形態，在平衡-不平衡變換電 接接地電容Ctxl可易於調整相位及振幅° 帶通濾波電路1-5是與上述之帶通濾波電 BPF1-4 —樣之具有.2個共振線路的2段帶領 外，即使是無此帶通濾波電路的高頻電路亦作 的高頻電路 【容器Cr5、 接收信號的 部連接。因 ，所以RFIC 5固爲切換 作爲與RFIC 藉由在積層 「小型化，而 :路之前段側 經由平衡-不 第5圖中的 1體內所形成 接D C回饋 規格對Tx -饋電壓端子 $面的接地電 路BAL3a連 路 BPF1-3 ' i濾波器。此 用爲Tx分集 -26- 201141091 第6圖係表示從切換電路DP3T1的發送端子側至高頻 放大電路的等效電路圖。來自發送端子的信號，經由衰減 器輸入高頻放大電路ΗΡΑ。依需要藉控制電壓Vatt控制衰 減器，積層體內的電極圖案形成電源線之一部分的傳送線 路 1 vatt。 高頻放大電路ΗΡΑ利用來自驅動電壓Vccl、Vcc2的 電壓驅動。來自驅動電源Vccl、Vcc2的電壓經由定電壓供 給電路被輸入高頻放大電路ΗΡΑ，而定電壓供給電路利用 形成於積層體內的電極圖案lvccla、lvcclb與被搭載於積 層體上面的接地電容 Ct3、Ct7、及電極圖案lind、lvcc2 與被搭載於積層體上面的接地電容Ctl、Ct2所形成。又， 高頻放大電路ΗΡΑ藉由來自偏壓電壓Vb的電壓而被控 制。偏壓電壓Vb經由用以控制輸出電力的控制電壓電路輸 入高頻放大電路ΗΡΑ，而控制電壓電路利用形成於積層體 內的電極圖案lvbl、lvb 2與被搭載於積層體上面的接地電 容Ct4、電阻Rt2、接地電阻Rt3所形成。 利用高頻放大電路ΗΡΑ所放大的信號經由輸出匹配電 路及DC濾除電容器Ct6與低通濾波電路LPF1連接。輸出 匹配電路係由積層體內的電極圖案1ml、lm2及接地電容 c m 1、c m 2所形成。 此低通濾波電路LPF1，由於發生寄生電容而實際上是 π型的低通濾波器。在輸出入端子之間形成並聯共振電路。 又，在並聯共振電路的輸入端子側連接接地電容。又，在 並聯共振電.路的前段連接串聯的傳送線路。 -27- 201141091 這些電極圖案形成於包含絕緣體層與導體圖案的積層 體內部。作爲絕緣體層，可使用電介質陶瓷、樹脂、樹脂 與陶瓷的複合材料。積層體化係使用周知的工法進行，例 如在使用電介質陶瓷的情況，利用LTCC(低溫同時燒成陶 瓷）‘技術或Η T € C技術.(倚溫.同時燒成陶瓷而在樹脂等是 利用積累（buildup)技術。 若是LTCC技術，積層體係例如作爲絕緣體層，由可 在1 000°C以下的溫度燒結的陶瓷電介質所構成，並可使用 印刷Ag或Cu等的導電膏而形成既定導體圖案之厚度 10〜2 00 μηι的複數片陶瓷生片，將其積層並一體地燒結，藉 此形成。作爲可在低溫燒結的陶瓷電介質，例如列舉以Α1、 Si及Sr爲主成分，並以Ti、Bi、Cu、Mn、Na、Κ等爲副 成分的陶瓷、包含Al、Mg、Si及Gd的陶瓷、包含A卜Si、 Zr及Mg的陶瓷。 [3]積層體1 第7A圖及第7B圖係作爲實施形態之積層體的一例， 簡化表示形成各濾波電路及各平衡-不平衡變換電路之區 域的立體圖。 又，第8A圖、第8B圖係表示第7A圖及第7B圖之實 施形態的一例的積層圖。 從第7A圖及第7B圖得知，積層體具備在其上層側（比 積層中央更靠近搭載面側）之內層形成有第1接地電極的層 103、及在積層方向看中間未夾其他的接地電極之狀態被形 -28- 201141091 成並在下層側（與搭載面反側）之內層形成有第2接 的層115，在第1接地電極與第2接地電極之間具 各濾波電路之各自至少一部分之電極圖案ί FIL1〜FIL6。第1接地電極與第2接地電極以在積層 覆蓋各區域的方式所形成。接地電極以覆蓋積層體 幾乎整體的方式形成。區域FIL1與FIL2、區域FIL3 以由複數個過孔所構成之屏蔽（圖中的圓柱狀部）爲 地形成。過孔實質上在積層方向延伸，可將包含複 過孔的同一平面看成屏蔽。根據需要，形成由複數 所構成之屏蔽。屏蔽亦可根據需要，形成於其他的 路彼此的區域間。屏蔽和第1與第2接地電極連接 屏蔽與接地電極以電磁性劃分各區域。又，抑制與 比電路基板、搭載元件、第1與第2接地電極更外 層之電源線路之間的干涉。 此實施形態的積層體在第1接地電極的層103 接地電極的層115之間，形成爲形成在切換電路與 放大電路LNA1之間所形成之前段的帶通濾波電路 之至少一部分的區域FIL1、形成在低雜訊放大電腔 與第1接收端子之間所形成之後段的帶通濾波電路 之至少一部分的區域FIL3、及形成在後段的帶通濾 BPF1-3與第1接收端子之間所形成之平衡-不平衡 路BALla之至少一部分的區域BAL1在積層方向 疊。這些區域按照上所記載的順序排列，而平衡-不 地電極 有形成 1¾區域 方向看 之層之 與 FIL4 界分開 數個此 個過孔 濾波電 。利用 形成於 層側的 與第2 低雜訊 BPF1 - 1 r LNA1 BPF 1 -3 波電路 變換電 看不重 平衡變 -29- 201141091 換電路的區域BALI沿著積層體的邊被配置。在前段與後 段之帶通濾波電路的區域間形成由複數個過孔所構成之屏 蔽。 又，此實施形態的積層體在第1接地電極的層103與 第2接地電極的層1 1 5之間，形成爲形成在切換電路與低 雜訊放大電路LNA2之間所形成之前段的帶通濾波電路 BPF1-2之至少一部分的區域FIL2、形成在低雜訊放大電路 LN A 1與第2接收端子之間所形成之後段的帶通濾波電路 BPF卜4之至少一部分的區域FIL4、及形成在後段的帶通濾 波電路BPF 1-4與第2接收端子之間所形成之平衡-不平衡 變換電路BAL2a之至少一部分的區域BAL2在積層方向看 不重疊。這些區域按照上所記載的順序排列，而平衡-不平 衡變換電路的區域BAL2沿著積層體的邊側被配置。在前 段與後段之帶通濾波電路的區域間形成由複數個過孔所構 成之屏蔽。 又，此實施形態的積層體在第1接地電極的層103與 第2接地電極的層115之間，.形成爲形成在切換電路與高 頻放大電路ΗΡΑ之間所形成的低通濾波電路LPF1之至少 —部分的區域FIL6、形成在高頻放大電路ΗΡΑ與發送端子 Τχ之間所形成的帶通濾波電路BPF1 -5之至少一部分的區 域FIL5、及形成在帶通濾波電路BPF1-5與發送端子Τχ之 間所形成的平衡-不平衡變換電路BAL3之至少一部分的區 域BAL3在積層方向看不重疊。這些區域按照上所記載的 -30- 201141091 順序排列，而平衡-不平衡變換電路BAL3a的區域BAL3沿 著積層體的邊側被配置。在低通濾波電路LPF1的區域FIL6 與帶通濾波電路BPF1-15的區域FIL5之間形成由複數個過 孔所構成之屏蔽。此屏蔽利用複數個熱過孔所形成。 前段之帶通濾波電路的區域FIL1與FIL2在積層方向 不重疊，而且在以屏蔽爲界分開之狀態相鄰。一樣地，後 段之帶通濾波電路的區域FIL3與FIL4在積層方向不重 疊，而且在以屏蔽爲界分開之狀態相鄰。一樣地，平衡-不 平衡變換電路的區域BALI、BAL2亦在積層方向不重疊， 而且在以由複數個過孔所構成之屏蔽爲界分開之狀態相 鄰。利用屏蔽可確保在濾波電路與接收路徑之間的隔離。 在不需要配置於發送路徑之帶通濾波電路的情況，亦有在 FIL5的區域未形成濾波電路用之電極圖案的情況。又，一 樣地，不需要其他的濾波電路的情況亦一樣。 又，配置於發送路徑之帶通濾波電路的區域FIL6形成 爲在積層方向與前段之帶通濾波電路的區域FIL卜FIL2不 重疊。進而，區域FIL1與FIL6以由複數個過孔所構成之 屏蔽爲界分開並相鄰較佳。配置於發送路徑之帶通濾波電 路的區域FIL5形成爲在積層方向與區域FIL3不重疊，而 且以由複數個過孔所構成之屏蔽爲界分開並相鄰。平衡-不 平衡變換電路的區域BAL3相對於區域BAL2在積層方向不 重疊，而且以由複數個過孔所構成之屏蔽爲界分開並相 鄰。利用屏蔽可確保在各濾波電路及發送路徑與接收路徑 之間的隔離。 £ -3 1- 201141091 如第7B圖的一例所示，亦可將形成濾波電路之電極圖 案之一部分的層116配置於比第1接地電極的層103更上 層側或比第2接地電極的層1 1 5更下層側，此情況可容許 接地電極間的電極圖案與比接地電極更外層側的電極圖案 在積層方向部分重疊。又，作爲第3接地電極，在積層體 之下面的層118可設置大範圍覆蓋包含中央部之區域的導 體圖案。再且，可設置大範圍覆蓋作爲第4接地電極而形 成在第2接地電極與第3接地電極之間的區域之導體圖案。 其次，參照第8A圖〜第8B圖的積層圖，說明積層體 內部之關於該等效電路的電極圖案。 被記載爲第 8A圖左上之搭載面的層是將切換電路 SW1~SW3、高頻放大電路ΗΡΑ、低雜訊放大電路LNA1、 LNA2及各晶片電感器與各晶片電容器配置於積層體之最 外層（搭載面）之狀態的簡圖。 搭載面的切換電路係與發送端子連接的開關SW3配置 於和第1接收端子連接的開關SW1與和第2接收端子連接 的開關SW3之間，並沿著例如積層體之邊的既定方向配置 成其排列順序按照第1開關、第3開關及第2開關的順序 排列。配置成開關SW3與開關SW1的距離、和開關SW3 與開關SW2的距離相等較佳。可易於使利用搭載面上的連 接線或搭載面的電極圖案所形成之連接部的長度大致相 等’並使雙方之接收路徑的插入損失差變小。 -32- 201141091 又，開關SW1與開關SW2係相對於積層體內之區域 FIL1和區域FIL2所排列的方向平行地排列，進而其排列 順序是相同較佳。可使用以連接開關SW1與區域FIL1內 之濾波電路之積層體內之傳送線路的長度、用以連接開關 SW2與區域FIL2內之濾波電路之積層體內之傳送線路的 長度分別變短。因而，可使插入損失變小，又，可抑制與 其他的電路元件的干涉。又，在發送端子與第1天線端子 連接之狀態及與第2天線端子連接之狀態可使插入損失差 變小。 各層之左上的編號是將搭載面作爲第1層，以下依序 按照積層數順序附加的編號。圖中，構成各濾波電路的電 極圖案記載其濾波電路（BPFl-l~BPFl-5、LPF1 及 B AL 1 a〜B AL3 a)的名稱。 第1層的Iswl、Isw2是形成於搭載面上的電極圖案， 是用以連接各開關之線的傳送線路。省略各各晶片電容器 的說明。 緊接著搭載面之下的第2層係形成成爲用以驅動或控 制高頻放大電路、低雜訊放大電路及開關之電源線的電極 圖案 lval、1 va2 ' lvbl2、lvbll、lvatt、lvbl、lvb2、lind 及lvcclb。因爲這些電源線經由形成於第3層的第1接地 電極與第4層以下的濾波電路電磁性隔離，所以可一面確 保與濾波電路的隔離，一面可比較自如地拉配線。又，可 防止積層體內部電極與被搭載於積層體上面的主動元件等 的干涉。 -33- 201141091 在第4層〜第15層，形成平衡-不平衡變換電路BAL2 a 之電極圖案的區域BA L2設置於圖面左上。雖然僅在第8A 圖的第4層以虛線圖示區域，但是在本實施形態在積層方 向看第4層〜第14層之此範圍亦是相同的區域內》以下， 在其他的區域亦一樣◊形成帶通濃波電路B· P F 1 = 4之電極醫 案的區域FIL4設置於BAL2之圖面下側。形成帶通濾波電 路BPF1-2之電極圖案的區域FIL2設置於該區域FIL4之圖 面下側。 又，在第4層~第14層，平衡-不平衡變換電路BALla 的區域BALI設置於區域BAL2的圖面右側。形成帶通濾波 電路BPF1-3之電極圖案的區域FIL3設置於該BAL1之圖 面下側。形成帶通濾波電路BPF1-1之電極圖案的區域FIL1 設置於該區域FIL3之圖面下側。 又，在第4層〜第14層，平衡-不平衡變換電路BAL3a 的區域BAL3設置於區域BALla的圖面右側。形成帶通濾 波電路BPF1-5之電極圖案的區域FIL5設置於該BAL3之 圖面下側。在搭載面之高頻放大電路的設置面所設置之熱 輻射用的複數個熱過孔設置於該區域FIL5之圖面下側。熱 過孔亦可作爲屏蔽來應用。形成於低通濾波電路LPF 1的電 極圖案設置於其圖面下側。此外，低通濾波電路的電極圖 案形成於第9層、第10層及第11層，而雖然在第4層未 形成，但是爲了說明，在第4層表示在積層方向看形成這 些傳送線路之區域之情況的位置。 -34- 201141091 在第5層的積層圖，以1點虛線包圍由複數個過孔所 構成之屏蔽。屏蔽是由形成於相當於區域FIL1與FIL2、 FIL3與FIL4之境界部的位置之複數個過孔所構成的接地 電極。此過孔與第3層之第1接地電極GND1及第2接地 電極GND 2的雙方連接，在積層方向利用實質上直線狀的 過孔形成。即使過孔稍微偏移，亦只要在積層方向看上層 的過孔與下層的過孔局部重疊的程度，就充分作用爲屏 蔽。又，在第5層、第8層、第10層，第12層及第14層 形成連接彼此之過孔的電極圖案，形成不僅積層方向，而 且在面內方向擴大的屏蔽。形成於FIL1與FIL2、FIL3與 FIL4之間的屏蔽以平行或實質上位於同一平面上的方式形 成較佳。區域FIL1' FIL3及FIL2、FIL4以屏蔽爲界朝向 同方向分開地形成。 利用此屏蔽，保持各接收路徑間的隔離，進而，藉由 形成於上下的第1與第2接地電極GND1、GND2之間，而 與其他的電路隔離，尤其因爲可抑制與表面組裝之電路元 件、或形成於積層體背面之電源端子或與電源端子連接的 電源線之信號的干涉，所以在複雜之電路構成亦可構成雜 訊小的電路。 此外，區域FIL3與區域FIL5亦以屏蔽爲界分開地形 成。 說明帶通濾波電路BPF1-1與帶通濾波電路BPF1-2之 積層體內的構成。

S -35- 201141091 帶通濾波電路BPF1-1的電容形成於第4層〜第6層， 並成爲帶通濾波電路之輸出入端子側的DC濾除電容器》 DC濾除電容器從第6層經由第9層的過孔與第10層〜第 12層的共振線路連接。 第1G層~第1 2層的共振線路係科用在3層配置雨端被 通孔所連接之電極圖案形成。藉由在多層構成此並聯共振 電路，而可改善帶通瀘波電路的插入損失。各帶通濾波器 的共振線路是形成於相同的電介質層，易使2條接收路徑 之帶通濾波器的特性一致。又，傳送線路爲了取得匹配， 而調整傳送線路彼此的間隔，或調整傳送線路的寬度，亦 可調整傳送線路的長度等。 共振線路各自成大致直線形。進而，帶通濾波電路 BPF1-1的複數個共振線路與帶通濾波電路BPF1-2的複數 個共振線路實質上形成於同一直線上。可利用此構成緊密 地配置帶通濾波器。此外，包含後述之其他的帶通濾波電 路在內，共振線路的長度方向在全部的帶通濾波器相同， 即使在具有5個以上之帶通濾波器的高頻元件，亦可緊密 地配置帶通濾波器，而有助於高頻元件的小型化。又，因 爲帶通濾波器的長度方向相同，所以在利用印刷形成電極 的情況，亦具有抑制電極的形狀不均所引起之特性變動的 效果。 接地電容的電極圖案形成於第16層。雖然第15層的 第2接地電極GND2配置於第4層〜第12層的電極圖案之 -36- 201141091 間，但是亦可全憑與接地電極的接地電容，這些接地電容 形成於比第2接地電極GND2更上層側。雖然這些接地電 容亦在積層方向看形成於與第4層〜第12層的電極圖案相 同之範圍，但是亦可局部與其他的濾波電路或平衡-不平衡 變換電路的電極圖案重疊。 濾波電路BPFl-l、BPFl-2係對照地連接分別與在開關 SW1、SW2、SW3所排列之方向形成於相同的層之2個濾 波電路的共振線路連接之過孔較佳。尤其，在接收路徑及 發送路徑之個數多的高頻電路元件，需要考慮到所表面組 裝之切換電路的配置與內部之各元件的位置的積層設計， 藉由對稱地設置過孔，而可使連接第1接收端子側的接收 路徑與第2接收路徑的切換電路之拉線的傳送線路長度大 致相同，而可使在兩接收路徑的插入損失差變小。

S 說明帶通濾波電路BPF1-3、1-4、1-5之積層體內的構 成。帶通濾波電路BPF1-3、BPF1-4、BPF1-5的電容形成 於第4層〜第6層，成爲帶通濾波電路之輸出入端子側的 DC濾除電容器。又，與第5層之各2個電容的雙方部分重 疊之浮動電極的電容分別形成於第6層。可利用此電容加 強共振線路的電容耦合，並使通信頻帶外的衰減量變大。 DC濾除電容器從第6層經由第9層的過孔與第1〇層~第 1 2層的共振線路連接。雖然共振線路的形狀由於耦合量等 的差異而粗細、線路之間的寬度相異，但是除此以外與在 帶通濾波電路BPF 1 -1、2所說明的構成大致相同’所以省 略說明。 -37- 201141091 說明低通濾波電路LPF1之積層體內的構成。低通濾波 電路係利用各層的過孔連接形成於第2層、第9層、第10 層 '第11層 '第14層的傳送線路及形成於第15層、第 16層的電容而構成》傳送線路的一部分以在積層體內成爲 螺旋狀的方式所形成。在第6圖的等效電路，雖然設置電 容爲一個，但是因爲實際上發生寄生電容，所以作用爲π 型的低通濾波電路。切換電路以與此積層體內之形成低通 濾波電路LPF1之電極圖案的區域重疊的方式被配置於搭 載面上。因爲切換電路與低通濾波電路接近，所以可縮短 發送路徑的傳送線路，而可抑制插入損失的降低。 說明平衡-不平衡變換電路BALla、BAL2a及BAL3a 之積層體內的構成。平衡-不平衡變換電路BALla、BAL2a 的傳送線路與帶通濾波電路BPF1-卜BPF1-2的電容經由第 4層的過孔而連接。所連接之第4層的傳送線路利用形成 於第4層〜第1 4層的傳送線路形成不平衡側的線路。平衡-不平衡變換電路BALla、BAL2a將第14層〜第6層的傳送 線路各自作爲平衡側的線路，並與形成於最下層之背面的 第1接收端子Rxl +、Rxl —連接。雖然平衡-不平衡變換 電路BAL3a與該BALla、BAL2a大致相同，但是形成爲來 自電源端子Vd的傳送線路與第6層之平衡側的傳送線路之 間連接’並可利用DC回饋電壓對Tx -端子與Tx +端子同 時施加直流電壓。 -38- 201141091 說明第15層〜第17層。第15層係在幾乎整個面形成 有第2接地電極GND 2。藉此，可防止與在第16層所形成 之接地電容的干涉。在第16層配置成爲帶通濾波器之接地 電容的電極。第17層亦與第15層一樣，在整個面形成有 第4接地電極GND4。可利用該第3層形成帶通濾波電路之 接地電容的大部分。又，此第3層之積層體片的厚度比其 他的層薄較佳。藉由使用薄片，而能以小的電極面積取得 大的電容，而高頻元件可小型化。 在第1與第2接地電極之間，未形成以寬的面積覆蓋 積層體的接地電極較佳。可減少積層數，並可降低高度。 此外，在濾波電路或平衡-不平衡變換電路之電極圖案的一 部分形成於比第1與第2接地電極更外層側之層的情況， 亦可經由接地電極在積層方向看與內部的濾波電路部分重 疊。因爲利用接地電極可確保隔離，所以可容許部分重疊。 在以上的說明，雖然說明設置於積層體內之電極的一 部分，但是在本實施形態，構成從天線端子ANT2至第2 接收端子Rx 2之電路的電極、或構成從天線端子ΑΝΤΙ至 發送端子Τχ之電路的電極亦配置於積層體內。這些電路亦 一樣，以積層體內部的電極構成電感元件或電容元件的一 部分，而該電感元件或電容元件構成帶通濾波電路或匹配 電路。又，將切換電路或功率放大器等的主動元件搭載於

S 積層體上面。 -39- 201141091 與第3開關SW3之單極側端子連接之第2層的傳送線 路LPF1形成爲比較短，並經由第3層的第1接地電極與積 層體之內部側之低通濾波器的電極圖案連接，再經由第3 層的接地電極與第2層之形成爲比較短的傳送線路1ml連 接’並經由第1層的過孔與所表面組裝的高頻放大器連 接。實質上在緊接著搭載面之下的第2層實質上未形成最 易受到其他的電路影響的發送路徑，藉虫以被拉入比.第1 接地電極更內側的方式形成信號路徑，因爲可與其他的電 路隔離，尤其可抑制與所表面組裝之電路元件或控制端子 之信號的干涉，所以即使在複雜的電路構成亦可構成雜訊 小的電路。又，第2層的傳送線路LPF1形成爲與搭載開關 SW1之搭載面之比較大的電極圖案重疊。因爲利用該電極 圖案，可抑制連接搭載面之開關SW1與SW3之間的線或傳 送線路Iswl的干涉，所以在切換電路與第1天線端子之間 的發送路徑可使插入損失變小，並可使切換電路和第1及 第2天線端子之間的發送路徑彼此的插入損失差變小。 形成被拉入積層體內部之發送路徑的電極圖案包含低 通濾波電路LPF1，並配置成在積層方向看積層體內的接收 路徑，尤其配置接收路徑之前段的濾波電路不重疊。 藉由依此方式_成電路，而可抑制發送路徑與接收路 徑之間的干涉。 -40- 201141091 [4]等效電路2 (2)第2實施形態 第9圖係別的實施形態的電路方塊圖。雖然與第2圖 的方塊圖大致相同，但是切換電路DP 3 T2是在使用複數個 電晶體電路之半導體基板一體化的.晶片開關上相異。在切 換電路DP3T2與第1接收端子Rxl之間，與第2圖一樣， 濾波電路BPF2-1、BPF2-3配置於低通濾波電路LPF1的前 段與後段。一樣地，濾波電路BPF2-2、BPF2-4配置於切換 電路DP3T2與第2接收端子Rx2之間。又，濾波電路LPF2、 BPF2-5配置於切換電路DP3T2與發送端子Tx之間。其中， 雖然在第9圖爲了說明而記載配置於高頻放大電路ΗΡΑ與 發送端子Tx之間的帶通濾波電路BPF2-5,但是在第10圖 〜第13圖以無此帶通濾波電路BPF2-5的實施形態記載。 第10圖〜第12圖表示第9圖之電路方塊圖的等效電 路。 第10圖係表示從切換電路DP3T2至天線端子的等效 電路圖。直流瀘除電容器配置於天線端子與切換電路之 間，匹配電路lantla、lant2a形成於直流濾除電容器與天 線端子之間。又，傳送線路lantlb、lant2b是搭載面上的 電極圖案，連接設置於搭載面上的晶片電容器與切換電路 DP3T2。關於切換電路DP3T2將後述。 第11圖係用以說明帶通濾波電路BPF2-1的等效電 路。雖然在是具有3段共振線路之構造上與第4圖的等效 -4 1- 201141091 電路相異，但是除此以外是與第4圖所示之帶通濾波電路 BPF1-1相同之構造。又，因爲帶通濾波電路BPF2-2、2-3、 2-4是和帶通濾波電路BPF2-1相同之構造，所以省略說 明。除了從切換電路DP3T2之後段至第1與第2接收端子 之間的等效電路除了此帶通濾波電路的構成相異以外，與 第4圖相同。 從發送端子至高頻放大電路ΗΡΑ的前段側之間的等效 電路與第5面之僅平衡-不平衡變換電路BAL3a的等效電路 實質上相同，而省略說明。在無帶通濾波電路上與第5圖 的等效電路相異。 第12圖係表示從切換電路DP3T2的發送端子側至高 頻放大電路的等效電路圖。來自發送端子的信號經由衰減 器輸入高頻放大電路ΗΡΑ。根據需要，衰減器根據控制電 壓Vatt被控制，成爲電源線之一部分的傳送線路lvatt係 以積層體內的電極圖案所形成。 高頻放大電路ΗΡΑ係根據來自驅動電壓Vccl、Vcc2 的電壓驅動。來自驅動電壓Vccl、Vcc2的電壓經由定電壓 供給電路輸入高頻放大電路ΗΡΑ，而定電壓供給電路利用 形成於積層體內的電極圖案lvccl與被搭載於積層體上面 的接地電容Ct3、Ct7、及電極圖案lvcc2a、lvcc2b與被搭 載於積層體上面的接地電容Ctl所形成。又，高頻放大電 路ΗΡΑ根據來自偏壓電壓Vb的電壓被控制。偏壓電壓Vb 經由用以控制輸出電力的控制電壓電路輸入高頻放大電路 -42- 201141091 ΗΡΑ，而控制電壓電路利用被搭載於積層體內的接地電容 Ct4、電阻Rt2及接地電阻Rt3所形成。 利用高頻放大電路ΗΡΑ所放大的信號經由輸出匹配電 路及DC濾除電容器Ct6與低通濾波電路LPF1連接。輸出 匹配電路利用積層體內的電極圖案lmn及接地電容cmal、 cma2所形成。 [積層體2] 積層體與第7A圖、第7B圖一樣，具備在其上層側之 內層形成有第1接地電極的層、及在下層側之內層形成有 第2接地電極的層，在第1接地電極與第2接地電極之間 具有形成各濾波電路之各自至少一部分之電極圖案的區域 FIL1〜FIL6 。 但，此積層體與第7A圖、第7B圖、第8A圖及第8B 圖所示的積層體相異，沿著積層體之相對向的兩邊配置形 成配置於於從切換電路至第1接收端子Rxl的接收路徑之 滹波電路BPF2-1、2-3的區域FIL1、FIL3、及形成配置於 於從切換電路至第2接收端子RX2的接收路徑之濾波電路 BPF2-2、2-4的區域FIL2、FIL4。又，在該區域間配置形 成配置於於從切換電路至發送端子Tx的發送路徑之濾波 電路BPF2-1、BPF2-5的區域FIL6、FIL5»此外，如以上 之說明所示，即使無濾波電路BPF2-5亦可實施。又，亦可 採用無其他的濾波電路的構成。根據是積層圖的第13Α 圖、第1 3 Β圖說明細節。

S -43- 201141091 其次，參照第13A圖、第13B圖，表示積層體內部的 電極圖案，並說明關於該等效電路的電極。構成各濾波電 路的電極圖案記載其濾波電路的名稱（BPF2-1〜BPF2-4、 LPF2 及 BALlb〜BAL3b)。 第1層是高頻電路元件的搭載面，配置切換電路、高 頻放大器、低雜訊放大器及複數個晶片電感器、晶片電容 器。爲了說明，圖示搭載切換電路DP3T2、高頻放大電路 HP A及低雜訊放大電路LNA1、LN-A2的設置位置。 切換電路DP 3 T2係在沿著搭載面之一邊的位置配置於 該邊的中央附近。從此切換電路DP3T2，左右對稱地配置 成爲接收路徑之電極圖案lantla、lant2a、lantlb、lant2b。 又，亦左右對稱地配置成爲從此切換電路至第1天線端子 與第1接收端子之間的接收路徑、第2天線端子與第2接 收端子之間的接收路徑之信號線lrxl、lrx2。此信號線與 形成於相對向之兩邊的過孔連接，並與積層體內的各濾波 電路連接。 將切換電路配置於積層體之一邊的中央，而且藉由以 此切換電路爲中心成爲大致左右對稱的方式在積層體內形 成有第1天線端子ΑΝΤΙ與第1接收端子Rxl之間的接收 路徑、第2天線端子ANT2與第2接收端子Rx2之間的接 收路徑，而可使在兩者之接收路徑的插入損失差變小。 又，因爲藉由將接收路徑分配至積層體內的左右，而 發送路徑必定形成於中央，所以易取得接收路徑彼此的隔 離，同時可使插入損失的差變小。 -44- .201141091 亦以此切換電路SPDT2爲中心大致左右對稱地配置低 雜訊放大電路LNA1、LNA2。 高頻放大電路HP A配置於第1層的大致中央。複數個 過孔形成於配置高頻放大電路的位置》可將此過孔用作熱 幅射所需的熱過孔，同時用作屏蔽的一部分。熱過孔作成 連接第1接地電極與第2接地電極較佳。可期待提高利用 接地電極的散熱性。又，因爲複數個過孔配置於雙方的接 收路徑之間，所以亦可提高接收路徑彼此的隔離。 第2層形成用以控制切換電路的電源線lval、lva2、 lvrl、lvr2及lvtl、lvt2。這些電源線亦在積層方向看以切 換電路爲中心左右對稱地形成。藉由電源線左右對稱地形 成，而可使在雙方之接收路徑的插入損失差變小。又，形 成電源線lvcc2。因爲這些電源線經由形成於第3層的第1 接地電極GND 1與第4層以下的濾波電路電磁性隔離，所 以可一面確保與濾波電路的隔離，一面可比較自如地拉配 線。又，可防止積層體內部電極與被搭載於積層體上面的 主動元件等的干涉。 又，形成與低通濾波電路LPF2連接之拉線的傳送線路 llpl、11P2。與切換電路DP3T2連接之第2層的傳送線路 lip 2形成爲比較短，並經由第3層的第1接地電極與積層 體之內部側的低通濾波電路LPF2連接，再經由第3層的第 1接地電極與第2層之形成爲比較短的傳送線路lip 1連 接，並經由第1層的過孔與所表面組裝的高頻放大電路 ΗΡΑ連接。 -45- 201141091 實質上在緊接著搭載面之下的第2層實質上未形成最 易受到其他的電路影響的發送路徑，藉由以被拉入比第1 接地電極更內側的方式形成信號路徑，因爲可與其他的電 路隔離，尤其可抑制與所表面組裝之電路元件或控制端子 之信號的干渉，所以即使在複雜的電路構成亦可構成雜訊 小的電路。又，亦形成帶通濾波電路BPF2-3、BPF2-4之傳 送線路的一部分β 在第4層~第12層，形成平衡-不平衡變換電路BAL2a 之電極圖案的區域BAL2設置於圖面左上。雖然僅在第4 層以虛線圖示區域，但是在本實施形態在積層方向看第4 層〜第13層之相同的範圍亦是相同的區域內。以下，在其 他的區域亦一樣。 形成帶通濾波電路BPF2-4之電極圖案的區域FIL4設 置於BAL2之圖面下側。形成帶通濾波電路BPF2-2之電極 圖案的區域FIL2設置於該區域FIL4之圖面下側。 又，在第4層〜第12層，平衡-不平衡變換電路BALlb 之電極圖案的區域BALI設置於圖面右上。形成帶通濾波 電路BPF2-3之電極圖案的區域FIL3設置於該BAL1之圖 面下側。形成帶通濾波電路BPF2-1之電極圖案的區域FIL1 設置於該區域FIL3之圖面下側。 又，在第4層〜第12層，發送路徑之平衡-不平衡變換 電路BAL3b的區域BAL3設置於區域BAL1與區域BAL2 之間。在該區域BAL3之圖面下側具備經由比較未形成電 -46- 201141091 極圖案的區域與搭載面之高頻放大電路的接地面連接之複 數個熱過孔的區域，進而形成低通濾波電路LPF1之電極圖 案的區域FIL6設置於其圖面下側。 在區域BAL3與區域FIL6之間，亦可設置在發送端子 Tx與高頻放大電路之間形成帶通濾波電路BPF2-5之電極 圖案的區域FIL5。 在第5層的積層圖，以1點虛線表示由複數個過孔所 構成之屏蔽。以藉此過孔之屏蔽爲界，分開地形成區域FIL1 與FIL3、FIL2與FIL4。又，在區域FIL1與FIL3的左側、 及區域FIL2與FIL4之右側的位置亦形成屏蔽，以此屏蔽 的一部分爲界，分開地形成低通濾波電路的區域FIL6與帶 通瀘波電路BPF2-1的區域，並分開地形成低通濾波電路的 區域FIL6與帶通濾波電路BPF2-2的區域。此過孔與第1 接地電極及第2接地電極的雙方連接。利用此屏蔽，保持 各接收路徑間的隔離，進而，藉由形成於上下的接地電極 之間》而與其他的電路隔離，尤其因爲可抑制與表面組裝 之電路元件、或控制端子之信號的干涉，所以在複雜之電 路構成亦可構成雜訊小的電路。 位於區域FIL1與FIL3之間、區域FIL2與FIL4之間 的屏蔽可防止前段與後段之濾波電路彼此的干涉，因爲僅 使所要的頻帶通過，所以有助於通信特性的提高。 形成被拉入積層體內部之發送路徑的電極圖案配置 成’包含低通濾波電路LPF1在內，在積層方向看，積層體 201141091 內之接收路徑，尤其配置於接收路徑之前段的濾波電路不 重疊。可使接收路徑彼此的插入損失差變小。 說明帶通濾波電路BPF2-1、2-2、2-3、2-4之積層體 內的構成。第7層、第8層的共振線路利用在兩層配置兩 端被通孔所連接的電極醫案所形成•藉由在多層構成此並 聯線路，可改善帶通濾波電路的插入損失。各帶通濾波電 路的共振線路形成於相同的電介質層。接地電容的電極圖 案形成於第1 4層、第1 6層。雖然第1 3層的第2接地電極 GND2配置於第7層、第8層的共振線路之間，但是亦可按 與接地電極的接地電容，這些接地電容形成於比第2接地 電極GND2更上層側。跳越電容形成於第15層。 說明低通濾波電路LPF2之積層體內的構成。低通濾波 電路係利用各層的過孔連接形成於第2層、第4層、第5 層、第6層、第7層的傳送線路及形成於第15層、第16 層的電容而構成。傳送線路的一部分以在積層體內成爲螺 旋狀的方式所形成。切換電路DP 3 T2以與此積層體內之形 成低通濾波電路LPF2之電極圖案的區域重疊的方式被配 置於搭載面上。因爲切換電路DP 3 T2與低通濾波電路LPF 2 接近，所以可縮短發送路徑的傳送線路，而可抑制插入損 失的降低。 說明平衡-不平衡變換電路BALlb、BAL2b及BAL3b 之積層體內的構成。平衡-不平衡變換電路BALlb' BAL2b 的傳送線路與帶通濾波電路BPF1-卜BPF1-2的電容經由第 -48- 201141091 5層〜第13層的過孔而連接。所連接之第5層的傳送線路 利用形成於第5層、第6層、第8層、第10層及第12層 的傳送線路形成不平衡側的線路。平衡-不平衡變換電路 BALlb、BAL2b將第7層、第9層、第11層、第12層及 第14層的傳送線路各自作爲平衡側的線路，並與形成於最 下層之背面的第1接收端子Rxl +、Rxl —、Rx2+、Rx2-連接。雖然平衡-不平衡變換電路BAL3a與該BALlb、 BAL2b的構成大致相同，但是連接從搭載面所拉線之第2 層的傳送線路lxina與不平衡側的線路。 說明第13層〜第17層。第13層係在幾乎整個面形成 有第2接地電極GND2。又，第15層係在幾乎整個面形成 有第5接地電極GND5。藉此，可防止與在第14層、第16 層所形成之接地電容的千涉。第1 7層亦一樣地在整個面形 成有第4接地電極GND4。可利用該第5層形成帶通濾波電 路的接地電容。 [6]切換電路 以下說明在第2圖所記載的切換電路DP3T1。切換電 路DP3T1具有與第1與第2天線端子ANT卜ANT2連接的 端子（以下在切換電路的說明，爲了簡化說明，而稱爲相同 之名稱的天線端子ANTI、ANT2)、及和第1通信系統用的 發送端子Txl及第1與第2接收端子Rxl、RX2連接的端 子（以下只稱爲設爲發送端子Τχ、第1接收端子Rxl、第2 接收端子Rx2)。 -49- 201141091 此第2圖的切換電路DP3T1可使用第1〜第3開關 SW1、SW2、SW3。在此實施形態開關全部使用3個單極雙 投（Single-Pole、Dual-Throw)的開關 SW1' SW2' SW3。 這些開關SW1、SW2、SW3如第8A圖〜第8B圖的搭 載面所示，可採用將各開關配置於積層體的搭載面上，並 以線或搭載面上的傳送線路等連接各開關之端子之間的構 成。 在此第2丽的切換電路DP3T1，開關SW1係單極側端 子與第1天線端子ΑΝΤΙ連接，雙投側端子的一方與第1 接收端子Rxl連接，而另一方與後述之開關SW3之雙投側 端子的一方連接。開關SW2係單極側端子與第2天線端子 ANT2連接，雙投側端子的一方與第2接收端子Rx2連接， 而另一方與開關SW3之雙投側端子的另一方連接。開關 SW3係單極側端子與發送端子Tx連接，雙投側端子的兩個 如上述所示，與開關SW1、SW2之雙投側端子連接。該開 關SW3係可切換與開關SW1或開關SW2的連接。開關SW1 與SW2與相同的控制端子連接較佳。可使端子數變少，藉 由小型化或減少電源線數，而可減少對高頻電路元件內之 其他的電路元件之干涉。 在使用此構成之切換電路的情況，採用在連接開關 SW1與SW3、開關SW2與SW3之間的過孔徑不配置電容 器的構成較佳。可減少元件數，而且可減少插入損失。進 而，在組裝配置於積層體之表面的情況，藉減少元件數’ -50- 201141091 而可使切換電路小型化。因爲在開關間不必配置電容器， 所以可使切換電路的組裝面積變小。尤其，採用開關之雙 投側端子之間所連接的側不配置此電容器的構成較佳》 雖然該開關可使用FET元件，但是其他的電晶體元件 亦可。FET 元件使用 p-HEMT(pseudomorphic high electron mobilitytransistor)。在此實施形態，使FET元件之汲極與 源極的連接相反，亦可構成具有一樣之功能的高頻電路。 第14圖係可在第9圖的實施形態使用之切換電路 DP3T2的等效電路圖例。相對於切換電路DP3T1是使用複 數個開關的構成，第14圖的切換電路DP3T2在一體之半 導體基板上組合6個以上的電晶體元件來使用。實質上可 進行與第2圖之切換電路DP3T1 —樣的切換動作。又，因 爲可將全部的電晶體配置於一片半導體基板上，所以可使 切換電路小型化。 第14圖的切換電路由第1、第2、第4、第5、第6、 第8電晶體所構成。作爲電晶體，使用ρ e τ元件。以後當 作FET元件來說明。 第1 F E T元件T r 1係汲極或源極的任一方與第1天線端 子ΑΝΤΙ連接，而另一方與第！接收端子Rxl連接。又， 第1FET元件Trl的閘極與控制端子Vrl的電源線連接^ 第4FET元件Tr4係汲極或源極的任一方與第丨天線端 子連接，而另一方與發送端子Tx連接。第4FET元件Tr4 的閘極與控制端子V a 1的電源線連接。 201141091 第5 FET元件Tr 5係汲極和源極的任一方與第2天線端 子ANT2連接，而另一方與第2接收端子Rx2連接。又， 第5FET元件Tr5的閘極與控制端子Vr2的電源線連接。 第8FET元件Tr8係汲極和源極的任一方與第2天線端 子連接，而另一方與發送端子Tx連接。又，第8FET元件 Tr8的閘極與控制端子Va2的電源線連接。 第 2FET元件Tr2係汲極和源極的任一方與位於第 1FET元件Trl和第1接收端子之間的節點連接，而另一方 接地。又，第2FET元件Tr2的閘極與控制端子Vtl的電源 線連接。 第 6FET元件 Tr6係汲極和源極的任一方與位於第 5 FET元件Tr5和第2接收端子之間的節點連接，而另一方 接地。又，第6FET元件Tr6的閘極與控制端子Vt2的電源 線連接。 可將用以濾除直流電源的DC濾除電容器配置於第1 與第2天線端子ANT卜2、第1與第2接收端子Rxl、Rx2、 發送端子Tx。又，亦可將DC濾除電容器配置於第2 FET 元件Tr2與接地之間、第6FET元件Tr6與接地之間。 將分波電路等和第1及第2接收端子Rxl、Rx2、發送 端子Tx連接，而對第1通信系統的頻帶與第2通信系統之 頻帶的信號分波時，可作成對應於相異之兩個通信系統的 高頻電路。 -52- 201141091 例如，爲了連接各天線端子ANTI、ANT2與發送端子 Tx、各接收端子Rxl、RX2之間，只要如下表所示控制各 控制端子的電壓即可。模式Txl、Tx2、Rx和各端子的連 接係與在表1的說明一樣。 [表2] 模式 Vtl Vt2 Vrl Vr2 Val Va2 Vatt Vb VbLl VbL2 Vccl Vcc2 VcL Vd Txl 3.0 3.0 0.0 0.0 3.0 0.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Tx2 3.0 3.0 0.0 0.0 0.0 3.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Rx 0.0 0.0 3.0 3.0 0.0 0.0 0.0 0.0 3.0 3.0 3.5 3.5 3.0 0.0 因爲控制端子vtl與Vt2總是所施加之電壓的高/低 (連接/未連接）是相同。所以可將控制端子共用化。又，在 使連接第1天線端子ΑΝΤΙ與發送端子Tx之信號路徑的狀 態，因爲FET元件Tr2、Tr6是從控制端子Vtl、Vt2被施 加高電壓而連接FET開關的汲極與源極之間的狀態，所以 形成從第1接收端子Rxl與第1FET元件Trl之間的節點 接地之分流電路、及從第2接收端子Rx2與第5 FET元件 Tr5之間的節點接地之分流電路，而可確保發送路徑與接 收路徑之間的隔離。 因爲此實施形態的切換電路具有如上述所示之構造， 第2、第6電晶體元件Ti·2、Tr6可使用閘極數比第1、第4、 第5、第8FET元件Trl、Tr3〜Tr5少，且耐壓低者，因爲 閘極數少的FET元件是小型且便宜，而有利。在此，耐壓 的高、低係可根據在從汲極端子對將閘極-源極間設爲未連 接之狀態的FET元件供給高頻電力時用以在源極端子側保 持電力不洩漏的狀態之耐電力的値判斷。 -53- 201141091 以下詳述理由。在從發送端子Τχ連接第1天線端子 ΑΝΤΙ之信號路徑的情況，因爲從發送路徑以高頻分離第2 天線端子ΑΝΤ2,所以第4FET元件Tr8變成OFF狀態。又， 第1FET元件Trl亦爲了信號不向第1接收端子側洩漏而變 成未連接之狀態。因而，因爲從發送端子Τχ經由第1 FET 元件Trl所連接的第2FET元件Tr2不會被施加高電壓，所 以可使用耐壓低者。 又，在接收信號的情況，連接第1天線端子ANT1與 第1接收端子Rxl。此時，成爲連接第1FET元件Trl之汲 極-源極間的ON狀態，而第2、第4FET元件Tr2、Tr4是 未連接之狀態。因爲接收信號的電力遠小於發送路徑的信 號電力，所以第2FET元件可使用耐壓低者。 第6FET元件Tr6的耐壓亦可低的理由亦和上述一樣》 在FET元件之汲極-源極間是未連接之狀態時，電力充 分大之高頻信號施加的情況，閘極-源極間的電壓超過臨限 値，而FET元件之汲極·源極間無法保持OFF狀態，發生 高諧波失真或相互調變失真。因而，採用石會發生這種失 真之耐壓高的電晶體電路較佳。 第15圖係表示切換電路DP3T2之其他的實施形態的 圖。關於與第14圖之說明相同的FET元件，省略部分說明。 第3FET元件Tr3與第4FET元件Tr4配置於從第1天 線端子ΑΝΤΙ與發送端子Τχ連接的信號路徑，第3FET元 件ΤΗ配置於第1天線端子ΑΝΤΙ側，而第4FET元件Tr4 -54- 201141091 配置於發送端子Τχ側。第3FET元件Tr3係汲極或源極的 任一方與第1天線端子ΑΝΤΙ連接，而另一方與第4FET元 件Τι*4連接。第4FET元件Tr4係汲極或源極的任一方與第 3FET元件Tr3連接，而另一方與發送端子Τχ連接》第3FET 元件Tr3的閘極與控制端子Vtl的電源線連接，而第4FET 元件Tr4的閘極與控制端子Val的電源線連接。 第7FET元件Tr4與第8FET元件Tr8配置於從第2天 線端子ANT2與發送端子Τχ連接的信號路徑，第7FET元 件Tr7配置於第2天線端子ΑΝΤ2側，而第8FET元件Tr8 配置於發送端子Τχ側。第7FET元件Tr7係汲極與源極的 任一方與第2天線端子ANT2連接，而另一方與第8FET元 件T r 8連接。第8 F E T元件T r 8係汲極與源極的任一方與第 7FET元件Tr7連接，而另一方與發送端子Τχ連接。第7FET 元件Tr7的閜極與浪制端子Vt2的電源線連接，而第8FET 元件Tr8的閘極與控制端子Va2的電源線連接。 第 9FET元件Tr9係汲極和源極的任一方與位於第 3FET元件Tr3和第4FET元件Tr4之間的節點連接，而另 —方接地。亦可將電容器C3配置於第9FET元件Tr9與接 地點之間的信號路徑。又，第9FET元件Tr9的閘極在與第 8FET元件Tr8共用之狀態與控制端子Va2的電源線連接。

S 第10FET元件TrlO係汲極和源極的任一方與位於第 7FET元件Tr7和第8FET元件Tr8之間的節點連接，而另 —方接地。亦可將電容器C3配置於第10FET元件TrlO與 -55- 201141091 接地點之間的信號路徑。又，第10FET元件TrlO的閘極在 與第4FET元件共用之狀態與控制端子Val的電源線連接。 因爲第8與第9FET元件Tr8、Tr9'第4與第10FET 元件Tr4、TrlO係電源線共用化，可控制成其〇N/〇FF變 成相.同。因而’例如在使信號從第1發送端子Tx流向第1 天線端子間之路徑的情況，可使經由第8FET元件Tr8向第 2天線端子洩漏之洩漏信號的影響變小。又，藉由使共用 電源端子，可使電源端子數或電源線變少，.而電路元件之 構造簡化或小型化易進行。細節將後述。 又，第2FET元件Tr2係汲極和源極的任一方與位於第 1FET元件和第1接收端子RX1之間的節點連接，而另—方 接地。在此情況’第2FET元件Tr2的閘極可採用在與第 3FET元件Tr3共用控制端子Vtl之電源線的狀態被連接的 構成。亦可將電容器C1配置於第2FET元件Tr2與接地之 間。 —樣地’第6FET元件Tr6係汲極和源極的任一方與位 於第5FET元件和第2接收端子RX2之間.的節點連接，而 另一方接地。在此情況，第6FET元件Tr6的閘極可採用在 與第7FET元件Tr7共用控制端子Vt2之電源線的狀態被連 接的構成。亦可將電容器C4配置於第6FET元件Tr6與接 地之間。 此實施形態所使用之高頻電路係如上述所示，藉由使 共用電源端子，可使電源端子數或電源線變少，而電路元 件之構造簡化、小型化易進行。 -56- 201141091 此外，在連接第1接收端子與第1天線端子時，進行 同時連接第2接收端子與第2天線端子之切換的情況，控 制端子Vrl、Vr2、Vtl及Vt2亦可共用化。 此外，雖然在無第3FET元件Tr3與第7FET元件Tr7 的構成亦可用作在實施形態之高頻電路元件所使用的切換 電路，但是若作成具有第7FET元件Tr7與第6FET元件Tr6 之構成的切換電路，則易確保發送路徑與接收路徑之隔離。 在第15圖的切換電路，使用第2與第6電晶體電路 Tr2、Tr6的情況，第2與第6電晶體電路Tr2、Tr6之至少 任一方係耐壓比第4與第8電晶體電路Tr4、Tr8更低較佳。 使第2與第6電晶體電路Tr2、Tr6雙方的耐壓都比第4與 第8電晶體電路更低更佳。 又，第3與第7電晶體電路Tr3、Tr7之至少任一方係 各自的耐壓比第4與第8電晶體電路Tr4、Tr8更低較佳。 使第3與第7電晶體電路Tr3、Tr7雙方的耐壓都比第4與 第8電晶體電路Tr4、Tr8更低更佳。在將FET元件構件串 列地連接的情況，因爲T 1-T2間之高頻信號的電壓被分 壓，所以各FET元件構件之源極的電位變動變小，FET元 件可承受比單體之FET元件構件更大的電壓。藉由配置 FET元件Tr3與FET元件Tr4，與僅使用一個FET元件時 相比，雙方的FET元件可使用耐壓更低者。在源極與汲極 被連接之狀態，因爲在FET元件Tr3、Tr4，大的電壓不會 作用於源極·汲極之間，所以即使耐壓低者亦無問題。

S -57- 201141091 第2與第6電晶體電路Tr2、Tr6之至少任一方可使用 耐壓比第4與第8電晶體電路更低者的理由係如在第14圖 之切換電路的說明所述。 說明第3與第7電晶體電路Tr3、Tr7之耐壓可低的理 由。 在從發送端子Tx連接第1天線端子ΑΝΤΙ之信號路徑 的情況，因爲從發送路徑以高頻分離第2天線端子ΑΝΤ2， 所以第8電晶體電路Tr8變成OFF狀態。此時，雖然第7 電晶體電路Tr7亦變成OFF狀態，但是發送信號被第8電 晶體電路斷開，所以不會對第7電晶體電路Tr7施加高的 電壓。因此，第7電晶體電路Tr7係即使在耐壓小且閘極 數少的電晶體電路亦可使用。因爲閘極數少的電晶體電路 小型、便宜且低損失，而有利。 在從發送端子Tx連接第2天線端子ANT2之信號路徑 的情況，因爲第3與第4電晶體電路Tr3 ' Tr4變成OFF 狀態，所以一樣地，在第1天線端子ANT 1側可使用閘極 數少、耐壓小的第3電晶體電路Tr3。 又，若考慮接收的情況，連接第1天線端子ΑΝΤΙ與 第1接收端子Rxl，並連接第2天線端子ANΤ2與第2接 收端子Rx2。此時，第1與第5電晶體電路Trl、Tr5變成 ON狀態，而第2、第3、第6及第7電晶體電路Tr2、Tr3、 Tr6及Tr7變成OFF狀態。因爲接收信號的電力遠小於發 送時之信號電力，所以這些OFF狀態的電晶體電路所需的 耐壓低，而可使用閘極數少、小型或便宜的電晶體元件。 -58- 201141091 爲了連接各天線端子與發送端子、各接收端子之間， 可使用和該表2相同的控制邏輯。 說明係屬連接第1天線端子ΑΝΤΙ與發送端子Tx之信 號路徑之狀態的模式Τ X 1。 從控制端子Val與Vtl被施加High電壓（3.0V)，與控 制端子Va 1連接的第4電晶體電路、與控制端子Vt丨連接 的第3電晶體電路Tr3變成ON狀態。變成連接第1天線 端子ΑΝΤΙ與發送端子Tx之信號路徑的狀態。 又，在此狀態，控制端子Va2被施加Low電壓（0.0V)， 與控制端子Va2連接的第8電晶體電路變成OFF狀態。因 而’向第2天線端子AN T2與發送端子Tx之信號路徑流動 的信號被斷開。 又，控制端子Val亦和第1〇電晶體電路TrlO連接， 因爲第10電晶體電路TrlO變成ON狀態，所以從位於第8 電晶體電路Tr8與第7電晶體電路Tr7之間的節點所接地 的過孔徑作用爲分流電路。因而，因爲從電晶體電路Tr8 所洩漏的信號流向此分流電路側，所以從發送端子Tx向第 2天線端子ANT2流動的信號量變成更少，而可確保天線端 子間之發送路徑之間及從發送端子往第1接收端子的隔 離’而可保持作爲Tx分集電路之較佳的發送狀態^ £ 因爲第8電晶體電路Tr8是OFF狀態，所以即使第7 電晶體電路Tr7是OFF狀態，作用於第7電晶體電路Tr7 的信號電壓亦小。因而，第7電晶體電路Tr7可使用閘極 數少、耐壓低者。 -59- 201141091 不管對控制端子Vt2的施加電壓是High或是Low，都 可使其作爲開關電路動作。其中，只要從控制端子Vt2施 加High電壓（3.0V)，與控制端子Vt2連接的第6與第7電 晶體電路Tr6、Tr7就變成ON狀態，因爲從第5電晶體電 路Tr5與第2接收端子Rx2之間所接地的信號路徑成爲分 流電路，所以即使有從第5電晶體電路Tr5向第2接收端 子Tr2洩漏的信號，亦因爲信號不會往第2接收端子Rx2 側，所以可確保發送路徑與接收路徑的隔離。 模式爲Tx2的情況，亦和上述一樣，對應於各信號路 徑而電晶體電路的連接/未連接切換。省略說明。 說明模式爲Rx的情況。 從控制端子Vrl與Vr2被施加High電壓（3.0V)，與控 制端子Vrl連接的第1電晶體電路Τι·1、與控制端子Vr2 連接的第5電晶體電路Tr5變成ON狀態。因而，變成連 接第1天線端子ΑΝΤΙ與第1接收端子Rxl、第2天線端 子ANT2與第2接收端子Rx2之信號路徑的狀態。 在此狀態，從控制端子 Vtl、Vt2被施加Low電壓 (〇.〇V)，與控制端子Vtl連接的第2與第3電晶體電路、 與控制端子Vt2連接的第6與第7電晶體電路Tr6、Tr7變 成OFF狀態。因而，抑制信號從第1天線端子ANTI與第 1接收端子Rxl的信號路徑、第2天線端子ANT2與第2 接收端子Rx2的信號路徑向其他的過孔徑洩漏。 -60- 201141091 又，在此狀態，不管控制端子Val與Va2的施加電壓 是High或是Low，都可使其作爲開關電路動作。只要對控 制端子Val與Va2施加High電壓，因爲第9、第10電晶 體電路Tr9、TrlO就變成ON狀態，而成爲分流電路，所 以即使信號從第3、第7電晶體電路Tr3、Tr7向發送端子 Tx側洩漏，亦因爲信號流向分流電路側，所以可確保發送 路徑與接收路徑的隔離而較佳。 第16圖係在形成於一片半導體基板上構成電晶體元 件之切換電路之基板面之佈置的模式圖。信號路徑以實線 表示，而電源線以虛線表示。 與發送端子Tx連接的端子（以下爲了簡化說明，而只 稱爲發送端子Τχ)、與第1及第2接收端子連接的端子（以 下只稱爲第1接收端子Rxl、第2接收端子Rx2)形成於單 —之半導體矽基板的基板面上。 第1接收端子Rxl'第2接收端子Rx2配置於相鄰的 角落。因爲接收端子配置於角落側，所以可在與其他的端 子分離之狀態設計電路，而可確保與其他的信號路徑的隔 離。電晶體元件配置於自此接收端子遠離積層面之角落的 內部側。 發送端子Tx沿著被配置接收端子Rxl、Rx2的角所夾 的邊被配置，並配置於接收端子Rxl、Rx2的中間點。因 爲發送端子Tx配置於接收端子Rxl、Rx2的中間點，所以 電晶體元件等的電路元件亦可配置成以此發送端子Tx爲

S -6 1 - 201141091 中心成爲線對稱，而可確保發送端子Τχ與接收端子Rxl、 Rx2之間的隔離大致相同的程度。又，因爲電容器等其他 的元件亦可配置於發送端子Τχ與接收端子Rxl、Rx2之 間，所以電路設計變得容易。又，藉由形成接地電極，而 可確保發送路徑與接收路徑的隔離。 又，與將開，關組合的切換電路相異，因爲可將傳送線 路的一部分共用化，所以切換電路可小型化，高頻電路元 件之搭載面的設計佈置變得容置。又，可使損失減少西爲 傳送線路共用化而變短的份量。 又，比將開關組合的切換電路更易形成左右對稱的電 路，因爲在切換接收路徑之間或發送路徑的情況，回流損 失或插入損失一樣地變化，所以可使來自天線的輸出電壓 變成定値。 與第1天線端子ΑΝΤΙ連接的電極及與第2天線端子 ΑΝΤ2連接的電極（以下只稱爲天線端子ANTI、AN Τ2)配置 於剩下的兩個角落側。因爲天線端子ANTI、ANT2配置於 角落側，所以可在與其他的端子分離之狀態設計電路，可 確保與其他的信號路徑的隔離。電晶體元件在搭載面配置 於自天線端子更內部側。若電源線形成爲自此天線端子 ANTI、ANT2、接收端子Rxl、Rx2、發送端子Τχ的至少 —個繞入角落側（外周側），與其他的電晶體元件的干涉變 小，而可確保各信號路徑的隔離。電源線沿著半導體基板 之至少一個邊形成較佳。 -62- 201141091 在此端子配置，配置成第4電晶體電路Tr4與第8電 晶體元件Tr8相對於發送端子Tx等距離，而且比其他的電 晶體元件更接近。 第9電晶體元件Tr9經由第4電晶體元件Tr4配置於 遠離發送端子Tx側並連接。又，第1〇電晶體元件TrlO經 由第8電晶體元件Tr8配置於遠離發送端子Tx側並連接。 第3電晶體元件Tr3配置於第9電晶體元件Tr9與第1 天線端子ANT1之間。又，第7電晶體元件Tr7配置於第 1〇電晶體元件TrlO與第2天線端子ANT2之間。 第1電晶體元件Trl配置於第9電晶體元件Tr9與第1 接收端子Rx 1之間。因爲第1電晶體元件Tr 1是用以開閉 位於第1天線端子ΑΝΤΙ與第1接收端子Rxl之間之接收 路徑的元件，所以可確保與接收路徑的隔離較佳。因而， 第1電晶體元件Trl配置成與第1接收端子Rxl的距離比 配置於發送路徑之各電晶體元件Tr3、Tr9、Tr4的距離更 近。 ， 第5電晶體元件ΤΓ5配置於第10電晶體元件TrlO與 第2接收端子RX2之間。由於與第1電晶體一樣的理由， 第5電晶體元件Tr5配置成與第2接收端子Rx2的距離比 配置於發送路徑之各電晶體元件Tr7、TrlO ' Tr8的距離更 近。

S 第2電晶體元件Tr2配置於第1接收端子Rxl與發送 端子之間，並和與第2電晶體元件Tr2連接的第1電容器 -63- 201141091

Cl及第1接地電極gndi —起沿著半導體基板的邊被配 置。又，第6電晶體元件Tr6配置於第2接收端子Rx2與 發送端子Tx之間，並和與第6電晶體元件Tr6連接的第4 電容器C4及第4接地電極GND 4 —起沿著半導體基板的邊 被配置》 藉由採用如上述所示的元件配置，而可得到隔離特性 優異的Tx分集電路》 (3)第3實施形態 第1 7圖係表示別的實施形態的方塊圖。 第1與第2分波電路DIP1、DIP2各自是由以第1通信 系統的頻帶爲傳輸頻帶並以第2通信系統之頻帶爲截止頻 帶的低通濾波器部、與以第1通信系統的頻帶爲截止頻帶 並以第2通信系統之頻帶爲傳輸頻帶的高通濾波器部所構 成之雙訊器。在第1分波電路DIP1的低通濾波器部與第1 通信系統用的第1接收端子Rxl— 1之間，從DIP 1依序連 接帶通濾波電路BPF3-1-1、及將第1通信系統之接收信號 放大的低雜訊放大電路LNA1-1。帶通濾波電路BPF3-1-1 防止亦包含第2通信系統之信號的不要信號輸入低雜訊放 大電路LNA1。 又，在第1分波電路DIP 1的高通濾波器部與第2通信 系統用的第1接收端子Rxl— 2之間，從DIP1依序連接帶 通濾波電路BPF3-1-2、及將第2通信系統之接收信號放大 的低雜訊放大電路LNA1-2。帶通濾波電路BPF3-1-2防止 -64- 201141091 亦包含第1通信系統之信號的不要信號輸入低雜訊放大電 路 LNA 1 -2。 又，在第2分波電路DIP 2的低通濾波器部與第1通信 系統用的第2接收端子RX2-1之間，從DIP2依序連接帶通 濾波電路BPF3-2-1、及低雜訊放大電路LNA2-1，在第2 分波電路DIP2的高通濾波器部與第2通信系統用的第2 接收端子Rx2-2之間，從DIP2依序連接帶通濾波電路 BPF3-2-2及低雜訊放大電路LNA2-2。因爲這些電路的配 置及功能係和第1分波電路DIP 1、第1通信系統用的第1 接收端子Rxl— 1及第2通信系統用的第1接收端子RX1 一 2相同，所以省略說明。 藉由具有第17圖所示的低雜訊放大電路LNA1-1、 LNA1-2、LNA2-1、LNA2-2，而可使高頻電路高密集化。 其中，該各分波電路與各接收端子之間的構成亦可因應於 需要的特性而省略或進而追加濾波電路。 分波電路DIP3與第1、第2分波電路DIP1、DIP2 — 樣，是由以第1通信系統的頻帶爲傳輸頻帶並以第2通信 系統之頻帶爲截止頻帶的低通濾波器部、與以第1通信系 統的頻帶爲截止頻帶並以第2通信系統之頻帶爲傳輸頻帶 的高通濾波器部所構成之雙訊器。 在分波電路DIP3的低通濾波器部與第1通信系統用的 發送端子Txl之間，從DIP 3依序連接將發送信號放大的高 頻放大電路HPA1及帶通濾波電路BPF3-5-1。帶通濾波電 -65- 201141091 路BPF3-5-1防止發送信號以外之不要頻 高頻放大電路HPA1。分波電路DIP3之低 第1通信系統之頻帶作爲傳輸頻帶且以第 帶作爲截止頻帶低通濾波器。此低通濾波 頻放大電路HP A1所產生之高次諧波。 在分波電路DIP 3的高通濾波器部與第 發送端子Tx2之間，從DIP3依序連接將發 頻放大電路Η P A 2及帶通濾波電路；81>下3」 路BPF3-5-2防止發送信號以外之不要頻 高頻放大電路HP A2。分波電路DIP 3的高 第2通信系統的頻帶爲傳輸頻帶並以第1 爲截止頻帶的高通濾波器。 藉由具有第17圖所示的高頻放大電蹈 而可使高頻電路高密集化。分波電路DIP 3 用的發送端子Txl之間的構成、及分波電 通信系統用的發送端子Tx2之間的構成亦 特性而省略或進而追加濾波電路。 因爲高通濾波電路的插入損失比帶通 以作爲配置於低雜訊放大電路之輸入側 又，亦可替代第1與第2分波電路DIP 1、 雙投型的開關電路。 在第1 7圖所示的實施形態，因爲第1 1接收端子Rxl_ 1與第1通信系統用的第 帶的雜訊被輸入 通濾波器部係以 2通信系統之頻 器部亦可抑制高 2通信系統用的 送信號放大的高 「-2。帶通濾波電 帶的雜訊被輸入 通濾波器部是以 通信系統之頻帶 f HPA1、HPA2， 與第1通信系統 :路DIP3與第2 可因應於需要的 濾波電路少，所 的濾波器較佳。 DIP2，設置單極 通信系統用的第 2接收端子Rx2-1 -66- 201141091 獨立地與不同的天線連接，所以不必切換天線，就可向複 數個接收端子同時輸出第1通信系統的接收信號。一樣 地，因爲第2通信系統用的第1接收端子Rxl - 2與第2 通信系統用的第2接收端子Rx2-2獨立地與不同的天線連 接，所以不必切換天線，就可向複數個接收端子同時輸出 第2通信系統的接收信號。藉由使用這種多輸入方式的高 頻電路，接收靈敏度提高。 在此實施形態，亦配置於在積層體內部之接收路徑的 濾波電路在積層方向看不重疊，而且將藉過孔的屏蔽配置 於接收路徑彼此之間、發送路徑與接收路徑之間。 (4)第4實施形態 第1 8圖係別的Tx分集電路的一例。第1 8圖的高頻電 路例如可用作前端模組，其用於第1通信系統爲2.5GHz 帶的WiMAX、第2通信系統爲頻帶比第1通信系統高頻側 之3_5GHz帶的WiMAX的無線通信裝置。又，即使是例如 2.4GHz帶與5GHz帶之無線LAN、WiMAX與無線LAN的 組合等別的組合，亦可使用此實施形態的構成。 此高頻電路具有第1與第2天線端子ANTI、ANT2、 第1通信系統的第1接收端子Rxl-l與第2通信系統的第 1接收端子Rxl— 2、第1通信系統的發送端子Txl與第2 通信系統的發送端子Tx2、第1通信系統的第2接收端子 Rx2-1與第2通信系統的第2接收端子Rx2-2及切換電路 DP3T1。切換電路0Ρ3Τ1可使用與上述所說明的切換電路 相同者。 -6 7- 201141091 將單極雙投的第4開關SW4配置於切換電路DP3T1。 第4開關SW4的單極側端子與切換電路DP3T1連接，而雙 投側端子分別與第1通信系統用的發送端子Txl、第2通 信系統用的發送端子Tx2連接。第4開關SW4適當地切換 發送路徑，藉由與切換電路DP3T1同時切換，而可向第1 天線端子ΑΝΤΙ、第2天線端子ΑΝΤ2發送來自各發送端子 的信號。依此方式，藉由設置第4開關SW4，而可作成與 複數個頻帶之通信系統對應的ΤΧ分集電路。因爲使用第4 開關 SW4，所以與在相同的位置使用分波電路的電路相 比，即使是第1與第2通信系統之頻帶接近者，亦可向各 天線端子確實地發送來自雙方之發送端子的信號，又亦可 抑制發送損失。 在第4開關SW4與各發送端子Txl、Τχ2之間，配置 高頻放大電路ΗΡΑ1、ΗΡΑ2較佳。高頻放大電路ΗΡΑ1、 HP Α2可密集成同一晶片而高密集化。 此第4開關SW4可使用已知之單極雙投的開關。採用 高頻放大電路HP A1或HP A2的控制端子、及此高頻放大電 路HPA1、HP A2所連接的雙投側端子與單極側端子之間之 電晶體元件的控制端子與共用端子連接之構造較佳。藉由 依此方式，可使電路整體之控制端子數減少。 將帶通濾波電路BPF4-5-l、BPF4_5-2分別配置於高頻 放大電路HPA1、HPA2與發送端子Txl、Tx2之間較佳。 此帶通濾波電路BPF4-5-l、BPF4-5-2可防止發送信號以外 之不要之頻帶的雜訊被輸入高頻放大電路HPA1、HPA2。 -68- 201141091 又’將低通濾波電路LPF4-1、LPF4-2配置於第4開關 SW4與高頻放大電路HPA1、HPA2之間較佳。此低通濾波 電路LPF4-1、LPF4-2可抑制在高頻放大電路HPA1、HPA2 所產生的高諧波。 第1通信系統的第1接收端子Rxl- 1與第2通信系統 的第1接收端子Rx 1-2經由第1分波電路DIP 1與切換電 路DP3T1的第1接收端子Rxl連接。 一樣地，第1通信系統的第2接收端子Rx2-1與第2 通信系統的第2接收端子Rx2-2經由第2分波電路DIP2 與切換電路DP3T1的第2接收端子Rx2連接。 雖然在第18圖表示使用分波電路DIP1、2的例子，但 是如上述所示，亦可分波電路是開關電路。 在開關或分波電路與各接收端子之間，連接將接收信 號放大的低雜訊放大電路LNA1-1、1-2、2-1、2-2較佳。 又，在開關或分波電路與各接收端子之間，在低雜訊放大 電路LNA之前段或後段的至少任一方配置帶通濾波電路 BPF4-5-1、4-5-2 較佳。帶通濾波電路 BPF4-5-1、4-5-2 防 止亦包含各通信系統之信號的不要信號輸入低通濾波電路 或各接收端子。 又，在接收路徑使用分波電路的情況，即使不將濾波 電路配置於低通濾波電路的天線側，亦可抑制不要信號輸 入低雜訊放大電路LNA。因而，可使用將濾波電路僅配置 於低雜訊放大電路LNA之接收端子側的構造。所使用之濾 波電路是帶通濾波電路較佳。 -69- 201141091 如第19圖所示，可將配置於發送路徑之高頻放大電路 HPA1、HPA2的控制端子及與開關SW4之閘極連接的端子 共用化。 在此實施形態，亦配置於積層體之接收路徑的濾波電 路在積層方向看不重疊，而旦將藉過孔的屏蔽配置於接收 路徑彼此之間、發送路徑與接收路徑之間。 (5)第5實施形態 第20置係雙頻帶之高頻電路之別的方塊雷。此高頻電 路使用雙極4投的切換電路DP4T。〗個發送端子Txl、Tx2 設置於切換電路DP4T，一方與第1通信系統用的發送端子 Txl連接，另一方與第2通信系統用的發送端子ΤΧ2連接。 在分波電路DIP1與第1接收端子Rxl-l、Rxl— 2之 間所連接的各電路、在分波電路DIP2與第1接收端子 Rx2-1' Rx2-2之間所連接的各電路是和第17圖的方塊圖 相同，省略其構成及效果的說明，未限定爲此實施形態， 亦可根據需要追加、省略各濾波電路，亦可使用種類相異 的濾波電路。 在切換電路DP4T與第1通信系統用的發送端子Txl 之間，從切換電路DP4T依序連接低通濾波電路LPF5-1、 將發送信號放大的高頻放大電路HPA1及帶通濾波電路 BPF15-5-1。 又，在切換電路DP4T與第2通信系統用的發送端子 Tx2之間，從切換電路 DP4T依序連接低通濾波電路 -70- 201141091 LPF5-2、將發送信號放大的高頻放大電路HPA2及帶通濾 波電路 BPF 1 5-5-2。 因爲第5實施形態的高頻電路係分波電路亦可比第3 實施形態的高頻電路少，所以積層體內之電路元件的設計 自由度高，而且可將發送路徑與接收路徑設計成在積層體 內分開，尤其在確保發送路徑之隔離上具有效果。 第21圖表示以4個開關構成該切換電路DP4T1的一 例。切換電路DP4T1係單極3投開關SWls的單極側端子 與第1天線端子ΑΝΤΙ連接，此第1單極3投之高頻開關 SWls之3投側端子的一個與第1接收端子Rxl連接，單極 3投開關SW2s的單極側端子與第2天線端子ANT2連接， 此第2單極3投開關SW2s之3投側端子的一個與第2接 收端子Rx2連接。 又，單極雙投的高頻開關SW3s係以雙投側端子與第1 和第2單極3投之高頻開關SWls ' SW2s之3投側端子的 各一個連接的方式連接。一樣地，單極雙投的高頻開關 SW4s係以雙投側端子與第1和第2單極3投開關SWls、 SW2s之3投側端子之剩下的各一個連接的方式連接。 構成爲藉由各開關SWls、SW2S、SW3s、SW4s的切換， 而第1與第2接收端子各自可同時與第1與第2天線端子 ANTI、ANT2連接。又，構成爲發送端子Txl及Tx2的任 —方可選擇該第1與第2天線端子ANTI、ΑΝΤ2並連接。 201141091 第22圖係可用於第21圖之高頻電路的切換電路之等 效電路之一形態的圖。 雖然此實施形態的切換電路是使用第1〜第16FET元 件，但是亦可根據需要之隔離特性或回流損失特性，而適 當地省赂或新附加FET元侔。 第1FET元件Trl係汲極或源極的任一方與第1天線端 子ΑΝΤΙ連接，而另一方與第1接收端子Rxl連接。又， 第l F-E T元件Trl的閘·極與控制端子Vrl的電源線連接。藉 由設爲未連接狀態，而可抑制從發送路徑洩漏信號。 第3FET元件Tr3與第4FET元件丁以配置於從第1天 線端子ΑΝΤΙ與第1發送端子Txl連接的信號路徑，第3FET 元件Tr3配置於第1天線端子ΑΝΤΙ側，第4FET元件Tr4 配置於第1發送端子Txl側。第3FET元件Tr3係汲極或 源極的任一方與第1天線端子ΑΝΤΙ連接，而另一方與第 4FET元件Tr4連接。第4FET元件Tr4係汲極或源極的任 —方與第3FET元件Tr3連接，而另一方與第1發送端子 Txl連接。第3FET元件Tr3的閘極與控制端子Vtl的電源 線連接，第4FET元件Tr4的閘極與控制端子Val的電源 線連接。 第13FET元件Trl3與第1 1FET元件Tril配置於從第 2天線端子ANT2與第1發送端子Txl連接的信號路徑，第 13FET元件Trl3配置於第2天線端子ANT2側，第11FET 元件Trll配置於第1發送端子Txl側。第13FET元件Trl3 -72- 201141091 係汲極與源極的任一方與第2天線端子ANT2連接，而另 一方與第11FET元件Trll連接。第11FET元件Tri!係汲 極與源極的任一方與第13FET元件Trl3連接，而另一方與 第1發送端子Txl連接。第13FET元件Trl3的閘極與控 制端子Vt2的電源線連接，第丨丨FET元件Tr 1 1的閘極與控 制端子V b 1的電源線連接。 雖然第3與第4FET元件、第1 1與第BFET元件僅任 一方即可，但是藉由分別配置而可抑制洩漏信號，較佳。 第9FET元件Tr9係汲極和源極的任一方與位於第 3FET元件Tr3和第4FET元件Tr4之間的節點連接，而另 一方接地。亦可將電容器配置於第9FET元件Tr9與接地點 之間的信號路徑。又，第9FET元件Tr9的閘極在與第1 1FET 元件Tr 1 1共用之狀態與控制端子Vb 1的電源線連接。 第15FET元件Trl5係汲極和源極的任一方與位於第 13FET元件Trl 3和第1 1FET元件Trl 1之間的節點連接’ 而另一方接地。亦可將電容器配置於第15FET元件Trl5 與接地點之間的信號路徑。又’第15FET元件Τγ15的閘極 在粗第4FET元件Tr4共用之狀態與控制端子Val的電源 線連接。 藉由利用此第9FET元件Tr9形成分流電路’而在發送 端子TX1與一方的天線端子連接時，可抑制信號對另一方

S 的浅漏。 -73- 201141091 第5FET元件Tr5係汲極和源極的任一方與第2天線端 子AN T2連接，而另一方與第2接收端子Rx2連接。又， 第5FET元件Tr5的閘極與控制端子Vr2的電源線連接。藉 由設爲未連接狀態，而可抑制信號從發送路徑洩漏。 第7FET元件Tr7與第8FET元件Tr8配置於從第2天 線端子ANT2與第2發送端子Tx2連接的信號路徑。第7FET 元件Tr7係汲極和源極的任一方與位於第2天線端子ANΤ2 和第13FET元件Trl3之間的節點連接，而另一方與第8FET 元件Tr8連接。第8FET元件Tr8係汲極和源極的任一方與 第7FET元件Tr7連接，而另一方與第2發送端子Tx連接。 第7FET元件Tr7的閘極在與第2、第3FET元件Tr2、Tr3 共用之狀態與控制端子Vt2的電源線連接，第8FET元件 Tr8的閘極與控制端子Va2的電源線連接。 第14FET元件Trl4與第12FET元件Trl2配置於從第 1天線端子ΑΝΤΙ與第2發送端子Tx2連接的信號路徑。第 14FET元件Trl4係汲極和源極的任一方與位於第1天線端 子ΑΝΤΙ和第3FET元件Tr3之間的節點連接，而另一方與 第12FET元件Trl2連接。第12FET元件Trl2係汲極和源 極的任一方與第14FET元件Trl4連接，而另一方與第2 發送端子Tx2連接。第14FET元件Trl4的閘極與控制端 子Vtl的電源線連接，第12FET元件Trl2的閘極與控制端 子Vb2的電源線連接 -74- 201141091 第16FET元件Trl6係汲極和源極的任一方與位於第 14FET元件和第12FET元件Trl2之間的節點連接，而另一 方接地。亦可將電容器配置於第16FET元件Trl6與接地點 之間的信號路徑。又，第16FET元件Trl6的閘極在與第 8FET元件Tr8共用之狀態與控制端子Va2的電源線連接。 第10FET元件TrlO係汲極和源極的任一方與位於第 7FET元件Tr7和第8FET元件Tr8之間的節點連接，而另 一方接地。亦可將電容器配置於第10FET元件TrlO與接地 點之間的信號路徑。又，第10FET元件TrlO的閘極在與第 12FET元件Trl2共用之狀態與控制端子Vb2的電源線連 接。 又，第2FET元件Tr2係汲極和源極的任一方與位於第 1FET元件Trl和第1接收端子Rxl之間的節點連接，而另 一方接地。第2FET元件Tr2的閘極可採用在與第3及第 14FET元件Trl4共用之狀態與控制端子Vtl的電源線連接 的構成。亦可將電容器配置於第2FET元件Tr2與接地之間。 一樣地，第6FET元件Tr6係汲極和源極的任一方與位 於第5FET元件Tr5和第2接收端子RX2之間的節點連接， 而另一方接地。第6FET元件Tr6的閘極可採用在與第7 及第13FET元件Trl3共用之狀態與控制端子Vt2的電源線 連接的構成。亦可將電容器配置於第6FET元件Tr6與接地

S 之間 -75- 201141091 因爲第2、第3及第14FET元件Tr2、Tr3、Trl4、第 6、第7及第13FET元件Tr6、Tr7、Trl3係電源線共用化， 所以可控制成其連接/未連接變成相同。因而，例如在使信 號從第1或第2發送端子Txl、Tx2向第1天線端子間之路 徑流動的情況，即成爲連接第3或第1 4FET沄件Tr 1 4之狀 態的情況，因爲成爲連接第2 FET元件Tr2之狀態，所以在 第2接收端子與第5FET元件Tr5之間形成分流電路。因 而，可抑制經由第1電晶體元件向第2天線端子洩漏的洩 漏信號，而可提高發送路徑與接收路徑的隔離。 又，在使信號從第1或第2發送端子Txl、Tx2向第1 天線端子間之路徑流動的情況，因爲將第6FET元件Tr6 設爲ON狀態，所以在第2接收端子與第5FET元件Tr5之 間形成分流電路，可抑制信號向第2接收端子洩漏，而可 提高發送路徑與接收路徑的隔離。 又，藉由使共用電源端子，可使電源端子數或電源線 變少，而電路元件之構造易簡化或小型化。 此外，在連接第1接收端子與第1天線端子時’進行 如連接第2接收端子與第2天線端子之切換的情況’控制 端子Vrl及Vr2亦可共用化。 此外，雖然無第3、第7、第13、第14FET元件Tr3、 Tr7' Trl3、Trl4的構成亦可用作在實施形態的高頻電路元 件所使用之切換電路，但是若作成有這些FET元件之構成 的切換電路，易確保發送路徑與接收路徑的隔離。 -76- 201141091 又，雖然無第9、第10、第15、第16FET元件Tr9、 TrlO、Trl5、Tr 16成爲構成元件之一部分的分流電路的構 成亦可用作在實施形態的高頻電路元件所使用之切換電 路，但是若作成有這些分流電路之構成的切換電路，易確 保發送路徑與接收路徑的隔離。 在第22圖的切換電路，在使用第2與第6FET元件 Tr2、Tr6的情況，第2與第6FET元件Tr2、Tr6的至少一 個是耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、 Trll、Trl2更低者較佳。是使第2與第6FET元件Tr2、Tr6 雙方的耐壓比第4、第8、第11及第12FET元件Tr4、Tr8' Trl 1、Trl2更低者更佳。 又，第 3、第 7、第 13 及第 14FET 元件 Tr3、Tr7、Trl3、 Trl4的至少一個是耐壓比第4、第8、第11及第12FET元 件Tr4、Tr8、Trll、Trl2更低者較佳。是使第3、第7、 第13及第14FET元件Tr3、Tr7、Trl3、Trl4全部的耐壓 比第 4、第 8、第 11 及第 12FET 元件 Tr4、Tr8、Trll、Trl2 更低者更佳。 例如，爲了連接各天線端子與發送端子、各接收端子 之間，如表3所示控制各控制端子的電壓即可。模式Tx 1 · 1 表示連接第1發送端子Txl與第1天線端子ANTI之狀態。 模式Tx 1-2表示連接第1發送端子Txl與第2天線端子 ANT2之狀態。模式Tx2-1表示連接第2發送端子Tx2與第 1天線端子ΑΝΤΙ之狀態。模式Τχ2-2表示連接第2發送端 £ -77- 201141091 子Τχ2與第2天線端子ANT2之狀態。模式Rx表示連接第 1天線端子與第1接收端子，而且連接第2天線端子與第2 接收端子之狀態。 [表 3] _ ____ 模式 Vtl Vt2 Vrl Vr2 Val Va2 Vbl Vb2 Vatt Vb VbLl VbL2 Vccl Vccl VcL Vd Txl-1 3,0 3,0 ao ao 3,0 0.0 0.0 0.0 0.0 3,0 · 0.0 ' 0.0 3S 3』 3.Q 0.0 Txl-2 3.0 3.0 0.0 0.0 0.0 0.0 3.0 0.0 0.0 3.0 0.0 0.0 3,5 3.5 3.0 0.0 Tx2-1 3.0 3.0 0.0 0.0 0.0 0.0 0.0 3.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Τχ2-2 3.0 3.0 0.0 0.0 0.0 3.0 0.0 0.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Rx 0.0 0.0 3.0 3.0 0.0 0.0 0.0 0.0 0.0 0.0 3.0 3.0 3.5 3.5 3.0 0.0 第2 3醫係在第2 θ圖的高頻電路所使甩之雙極4投切 換電路DP4T之別的電路構成。雙極4投切換電路DP4T2 係單極雙投開關SWlt的單極側端子與第1天線端子連接， 此單極雙投開關SWlt係雙投側端子的一方與第1接收端子 Rxl連接，別的單極雙投開關SW2t的單極側端子與第2天 線端子連接，此單極雙投開關SW2t係雙投側端子的一方與 第2接收端子Rx2連接。又，雙極雙投開關SW3t之雙極 側端子以與該2個單極雙投開關SWlt、SW2t之雙投側端 子各自的另一方連接的方式連接。 構成爲藉由各開關SWlt、SW2t、SW3t的切換，而第 1與第2接收端子各自可同時與第1與第2天線端子 ANTI、ANT2連接，並構成爲發送端子Txl及Tx2可選擇 該第1與第2天線端子ANTI、AN Τ2並連接。 第24圖係可用於第23圖之高頻電路的切換電路之等 效電路之一形態的圖。 此切換電路是使用第1〜第12FET元件。 -78- 201141091 第1FET元件Trl係汲極或源極的任一方與第 子ΑΝΤΙ連接，而另一方與第1接收端子Rxl連 第1FET元件Trl的閘極與控制端子Vrl的電源箱 第3FET元件Tr3與第4FET元件Tr4配置於 線端子ΑΝΤΙ與第1發送端子Txl連接的信號路徑 元件Tr3係汲極或源極的任一方與第1天線端子 接，而另一方與第4FET元件Tr4連接。第4FET 係汲極或源極的任一方與第3 FET元件Tr3連接， 與第1發送端子Txl連接。第3FET元件Tr3的 制端子Vtl的電源線連接，第4FET元件Tr4的閘 端子Val的電源線連接。 第11FET元件Trll係汲極或源極的任一方與 端子Txl連接，而另一方和位於後述之第7與第 件Tr8之間的節點連接。又，第1 1FET元件Trl 1 控制端子Vbl的電源線連接。 第 9FET元件Tr9係汲極和源極的任一方 3FET元件Tr3和第4FET元件Tr4之間的節點連 —方接地。亦可將電容器配置於第9FET元件Tr9 之間。又，第9FET元件Tr9的閘極與控制端子 源線連接。 第5FET元件Tr5係汲極和源極的任一方與第 子ANT2連接，而另一方與第2接收端子Rx2連 第5FET元件Tr5的閘極與控制端子Vr2的電源翁 1天線端 接。又， I連接。 從第1天 。第 3FET ΑΝΤΙ 連 元件Tr4 而另一方 閘極與控 極與控制 第1發送 8FET 元 的閘極與 與位於第 接，而另 與接地點 Vs 1的電 2天線端 接。又， I連接》 -79- 201141091 第7FET元件Tr7與第8FET元件Tr8配置於從第2天 線端子ANT2與第2發送端子Tx2連接的信號路徑。第7FET 元件Tr7係汲極和源極的任一方與第2天線端子ΑΝΤ2連 接，而另一方與第8FET元件Tr8連接。第8FET元件Tr8 係汲極和源極的任一方與第7FET元件Tr7蓮接，而另一方 與第2發送端子Tx2連接。第7FET元件Tr7的閘極與控 制端子Vt2的電源線連接，第8FET元件Tr8的閘極與控制 端子Va2的電源線連接。 第12FET元件Trl2係汲極或源極的任一方與第2發送 端子Tx2連接，而另一方和位於第4FET元件Tr4與第9FET 元件Tr9所連接的節點之間的節點連接。又，第12FET元 件Trl2的閘極與控制端子Vb2的電源線連接。 第10FET元件TrlO係汲極和源極的任一方與位於第 7FET元件和第1 1FET元件Trl 1所連接的節點之間的節點 連接，而另一方接地。亦可將電容器配置於第10FET元件 TrlO與接地點之間。又，第10FET元件TrlO的閘極與控 制端子Vs2的電源線連接。 又，第2FET元件Tr2係汲極和源極的任一方與位於第 1FET元件Trl和第1接收端子Rxl之間的節點連接，而另 —方接地。第2FET元件Tr2的閘極可採用在與第3FET元 件Tr3共用之狀態與控制端子Vtl的電源線連接的構成β 亦可將電容器配置於第2FET元件Tr2與接地之間。 -80- 201141091 —樣地，第6FET元件Tr6係汲極和源極的任一方與位 於第5FET元件Tr5和第2接收端子Rx2之間的節點連接， 而另一方接地。第6FET元件Tr6的閘極可採用在與第7FET 元件Tr7共用之狀態與控制端子 Vt2的電源線連接的構 成。亦可將電容器配置於第6FET元件Tr6與接地之間。 因爲第2與第3FET元件Tr2、Tr3、第6與第7FET元 件Tr6、Tr7係電源線共用化，所以可控制成其連接/未連 接變成相同。因而，例如在使信號從第1或第2發送端子 Txl、Tx2向第1天線端子間之路徑流動的情況，即成爲連 接第3FET元件Tr3之狀態的情況，因爲成爲連接第2FET 元件Tr2之狀態，所以在第1接收端子與第1FET元件Trl 之間形成分流電路。因而，可抑制經由第1FET元件Trl 向第2天線端子洩漏的洩漏信號，而可提高發送路徑與接 收路徑的隔離。 又，在使信號從第1或第2發送端子Txl、Tx2向第1 天線端子間之路徑流動的情況，因爲將第6FET元件Tr6 設爲ON狀態，所以在第2接收端子與第5FET元件Tr5之 間形成分流電路，可抑制信號向第2接收端子洩漏，而可 提高發送路徑與接收路徑的隔離。 此外，在連接第1接收端子與第1天線端子時，進行 如連接第2接收端子與第2天線端子之切換的情況，控制 端子Vrl及Vr2亦可共用化。 £ 201141091 此外，雖然無第3及第7 FET元件Tr7的構成亦可用作 在實施形態的高頻電路元件所使用之切換電路，但是若作 成有第3FET元件Tr3與第6FET元件Tr6之構成的切換電 路，易確保發送路徑與接收路徑的隔離。 又，雖然無第9與第10FET元件Tr9、Trl 0成爲構成 元件之一部分的各分流電路的構成亦可用作在實施形態的 高頻電路元件所使用之切換電路，但是若作成有第9與第 10FET元件Ττ9、Ττ ΐθ之構成的切換電路，易確保發送路 徑與接收路徑的隔離》 在第24圖的切換電路，亦在使用第2與第6FET元件 Tr2、Tr6的情況，第2與第6FET元件Tr2、Tr6的至少任 一方是耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、 Trl 1、Trl2更低者較佳。是使第2與第6FET元件Tr2、Tr6 雙方的耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、 Tr 1 1、Trl2更低者更佳。 又，第3、第7FET元件Tr3、Tr7的至少任一方是耐 壓比第4、第8、第11及第12FET元件Tr4、Tr8、Trll、 Trl2更低者較佳。是使第3、第7FET元件Tr3、Tr7雙方 的耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、TrH、 Trl2更低者更佳。 例如，爲了連接各天線端子與發送端子、各接收端子 之間，如表4所示控制各控制端子的電壓即可。各模式是 與在表3的說明相同。 -82- .201141091 [表4] 模式 Vtl Vt2 Vsl Vs2 Vrl Vr2 Val Va2 Vbl Vb2 Vatt Vb VbLl VbL2 Vccl Vcc2 VcL Vd Txl-1 3.0 3.0 0.0 3.0 3.0 0.0 3.0 0.0 0.0 0.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Γχΐ-U 3.0 3.0 3.0 0.0 0.0 0.0 0.0 0.0 3.0 0.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Tx2-1 3.0 3.0 0.0 3.0 3.0 0.0 0.0 0.0 0.0 3.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Τχ2-2 3.0 3.0 3.0 0.0 0.0 0.0 0.0 3.0 0.0 0.0 0.0 3.0 0.0 0.0 3.5 3.5 3.0 0.0 Rx 0.0 0.0 3.0 3.0 3.0 3.0 3.0 0.0 0.0 0.0 0.0 0.0 3.0 3.0 3.5 3.5 3.0 0.0 【圖式簡單說明】 第1圖係表示發送分集電路例的圖》 第2圖係實施形態之高頻電路的方塊圖。 第3圖係第2圖之方塊圖的等效電路。 第4圖係第2圖之方塊圖之其他的部分的等效電路。 第5圖係第2圖之方塊圖之其他的部分的等效電路。 第6圖係第2圖之方塊圖之其他的部分的等效電路。 第7A圖及第7B圖係用以說明在實施形態之積層體中 之形成瀘波電路之區域的圖。 第8A圖〜第8B圖係實施形態之積層體的積層圖。 第9圖係別的實施形態之高頻電路的方塊圖。 第10圖係第9圖之方塊圖的等效電路。 第11圖係第9圖之方塊圖之其他的部分的等效電路。 第12圖係第9圖之方塊圖之其他的部分的等效電路。 第13A圖〜第13B圖係別的實施形態之積層體的積層 圖。 第1 4圖係用以說明在實施形態所使用之切換電路的 圖。 第1 5圖係用以說明在實施形態所使用之別的切換電 路的圖。 -83- 201141091 第16圖係在形成於一體之半導體基板的情況之第15 圖之切換電路的基板面。 第1 7圖係別的實施形態之高頻電路的方塊圖。 第18圖係別的實施形態之高頻電路的方塊圖。 第19圖係將開關構件與高頻放大電路之電源端子共 用化之狀態的圖。 第20圖係別的高頻電路的方塊圖。 第2 1醫保在第2 0醫的高頻電路所使甩之切換電路的 方塊圖。 第22圖係第21圖之切換電路的一例。 第23圖係在第20圖的高頻電路所使用之別的切換電 路的方塊圖。 第24圖係第23圖之切換電路的一例。 【主要元件符號說明】 ANT 天線端子 S W 開關 DP3T、DP4T 切換電路 BPF 帶通濾波電路 LPF 低通濾波電路 ΗΡΑ 高頻放大電路 LN A 低雜訊放大電路 DIP 分波電路 B AL 平衡-不平衡變換電路 -84- 201141091

Rx 1 第1接收端子 Rx 2 第2接收端子 Tx 發送端子 Va ' Vt ' Vr 控制端子 FIL1〜6 形成濾波電路之積層體內的區域 B AL 1 〜3 形成平衡-不平衡變換電路之積層體內 的區域 s -85-

Claims (1)

1. 201141091 七、申請專利範圍： 1. 一種高頻電路元件’係至少具備：第1與第2天線端子； 積層體’係形成有第1通信系統用的發送端子、以及第1 與第2接收端子’且形成有電極圖案之複數的層一體化 積層；及切換電路’係被搭載於該積層體的搭載面上； 該切換電路係該發送端子可選擇該第1與第2天線 端子的任一個連接，同時切換該第i接收端子僅與該第1 天線端子側的連接/未連接，並切換該第2接收端子僅與 該第2天線端子側的連接/未連接； 該高頻電路元件的特徵爲： 該積層體係具備：形成於內層的第1接地電極；及 第2接地電極，係與該第1接地電極重疊，且以未隔著 其他的接地電極的方式形成於與該搭載面相反側的層； 第1濾波電路配置於連接該切換電路與該第1接收 端子的接收路徑； 第2濾波電路配置於連接該切換電路與該第2接收 端子的接收路徑； 在該積層體之被該第1與第2接地電極所夾住的 層，形成有該第1與第2濾波電路之電極圖案的至少一 部分，同時該第1濾波電路與第2濾波電路形成於該積 層體之在積層方向看爲相異的區域； 而且，於該區域之間形成有藉複數個過孔的屏蔽。S. -86- 201141091 2.如申請專利範圍第1項之高頻電路元件，其中 在連接該切換電路與該第1接收端子的接收路徑， 第3濾波電路配置於第1濾波電路的後段； 在連接該切換電路與該第2接收端子的接收路徑， 第4濾波電路配置於第2漏:波電路的後段； 在該積層體之被該第1與第2接地電極所夾住的 層，形成有第3與第4濾波電路之各自的電極圖案的至 少一部分：同時 該第3與第4濾波電路形成於該積層體之在積層方 向看爲相異的區域； 於該第3與第4濾波電路之間，形成有各個藉複數 個過孔的屏蔽。 3 ·如申請專利範圍第2項之高頻電路元件，其中 以該屏蔽爲界，連接該切換電路與該第1接收端子 的接收路徑之各電路（第1濾波電路、第3濾波電路）的電 極圖案、及連接該切換電路與該第2接收端子的接收路 徑之各電路（第2濾波電路、第4濾波電路）的電極圖案被 分開地配置。 4.一種高頻電路元件，係至少具備：第1與第2天線端子； 積層體，係形成有第1通信系統用的發送端子、以及第1 與第2接收端子，且形成有電極圖案之複數的層一體化 積層；及切換電路，係被搭載於該積層體的搭載面上； -87- 201141091 該切換電路係該發送端子可選擇該第1與第2天線 端子的任一個連接，同時切換該第1接收端子僅與該第1 天線端子側的連接/未連接，並切換該第2接收端子僅與 該第2天線端子側的連接/未連接： 該高頻電路元件的特徵爲： 該積層體係具備：形成於其上層側之內層的第1接 地電極；及第2接地電極，係形成於下層側的內層； 第1濾波電路配置於連接該切換電路與該第1接收 端子的接收路徑； 第2濾波電路配置於連接該切換電路與該第2接收 端子的接收路徑； 第6濾波電路配置於連接該切換電路與該發送端子 的發送路徑； 在該積層體之被該第1與第2接地電極所夾住的 層，形成有該第1、第2及第6濾波電路之電極圖案的至 少一部分，同時各濾波電路形成於該積層體之在積層方 向看爲相異的區域； 而且，於形成有第1濾波電路之電極圖案的區域與 形成有第6濾波電路之電極圖案的區域之間、及形成有 第2濾波電路之電極圖案的區域與形成有第6濾波電路 之電極圖案的區域之間，形成有藉複數個過孔的屏蔽。 5 .如申請專利範圍第4項之高頻電路元件，其中 在連接該切換電路與該第1接收端子的接收路徑， 第3濾波電路配置於第1濾波電路的後段； -88- 201141091 在連接該切換電路與該第2接收端子的接收路徑， 第4濾波電路配置於第2濾波電路的後段； 在該發送路徑，第5濾波電路配置於該第6濾波電 路的前段： 在該積層體之被該第1與第2接地電極所夾住的 層，形成有第3、第4及第5濾波電路之電極圖案的至少 一部分，同時各濾波電路形成於該積層體之在積層方向 看爲相異的區域； 而且，於形成有第3濾波電路之電極圖案的區域與 形成有第5濾波電路之電極圖案的區域之間、及形成有 第4濾波電路之電極圖案的區域與形成有第5濾波電路 之電極圖案的區域之間，形成有藉複數個過孔的屏蔽。 6.如申請專利範圍第5項之高頻電路元件，其中 連接該切換電路與該第1接收端子的接收路徑之各 電路（第1濾波電路 '第3濾波電路）的電極圖案和該發送 路徑之各電路（第6濾波電路、第5濾波電路）的電極圖案 以該屏蔽爲界被分開地配置，而且該發送路徑之濾波電 路（第6濾波電路、第5濾波電路）的電極圖案和連接該切 換電路與該第2接收端子的接收路徑之各電路（第2濾波 電路、第4濾波電路）的電極圖案以該屏蔽爲界被分開地 配置。 -89- 201141091 7. 如申請專利範圍第5項之高頻電路元件，其中 連接該切換電路與該第1接收端子之接收路徑的各 電路（第1濾波電路、第3濾波電路）之電極圖案的至少一 部分，和連接該切換電路與該第2接收端子之接收路徑 的各電路（第2濾波電路、第4濾波電路）之電極圖案的至 少一部分以散熱用的過孔爲界被分開地配置。 8. 如申請專利範圍第1至7項中任一項之高頻電路元件， 其中 該切換電路被以與積層體內之該第6濾波電路之電 極圖案的至少一部分重疊的方式配置於搭載面上。 9. 如申請專利範圍第1至7項中任一項之高頻電路元件， 其中 該切換電路係具備： 第1開關，係使該第1天線端子可選擇該發送端子 與該第1接收端子的任一個連接； 第2開關，係使該第2天線端子可選擇該發送端子 與該第2接收端子的任一個連接；及 第3開關，係使該發送端子可選擇該第1與第 線端子的任一個連接； 該第1〜第3開關係設置於該積層體的搭載面，並& 既定方向看，其排列順序按照第1開關、第3開關、第2 開關的順序排列，而且用以將第1開關與第3開關、第2 開關與第3開關彼此連接之各端子間的距離實質上相_。 S -90- 201141091 i〇.如申請專利範圍第9項之高頻電路元件，其中 該第1〜第3開關係單極雙投開關； 第1單極雙投開關的單極側端子與該第1天線端子 連接； 該第1單極雙投開關係雙投側端子的一方與該第1 通信系統用的第1接收端子連接； 第2單極雙投開關的單極側端子與該第2天線端子 連接； 該第2單極雙投開關係雙投側端子的一方與該第1 通信系統用的第2接收端子連接； 第3單極雙投開關以該第3單極雙投開關的雙.投側 端子和該第1與第2單極雙投開關之雙投側端子各自的 一方連接的方式被連接； 該第3單極雙投開關的單極側端子與該第1通信系 統用的發送端子連接； 藉由該各開關的切換，而該第1與第2接收端子係 構成爲可各自同時和該第1與第2天線端子連接’該發 送端子係構成爲可選擇該第1與第2天線端子並連接。 11.如申請專利範圍第1至7項中任一項之高頻電路元件， 其中 該切換電路係由複數個電晶體電路所構成： 並具備： 第1電晶體電路，係切換該第1天線端子與該第1 -9 1 - 201141091 接收端子間之連接或未連接； 第5電晶體電路，係切換該第2天線端子與該第2 接收端子間之連接或未連接； 第2電晶體電路，係切換位於該第1接收端子與該 第1電晶體電路之間的節點、和接地間之連接或未連接； 及 第6電晶體電路，係切換位於該第2接收端子和該 第5電晶體電路之間的節點、與接地間之連接或未連接； 在該第1天線端子與該發送端子被連接之狀態，該 第6電晶體電路成爲連接位於該第2接收端子和該第5 電晶體電路之間的節點、與接地之間的狀態； 在該第2天線端子與該發送端子被連接之狀態，該 第2電晶體電路成爲連接位於該第2接收端子和該第5 電晶體電路之間的節點、與接地之間的狀態。 I2·如申請專利範圍第1至7項中任一項之高頻電路元件， 其中 該切換電路係由複數個電晶體電路所構成： 並具備： 第1電晶體電路，係切換該第1天線端子與該第1 接收端子間之連接或未連接； 第4電晶體電路，係切換該第1天線端子與該發送 端子間之連接或未連接； .第5電晶體電路，係切換該第2天線端子與該第2 接收端子間之連接或未連接， £ -92- 201141091 第8電晶體電路，係切換該第2天線端子與該發送 端子間之連接或未連接； 第2電晶體電路，係切換位於該第1接收端子與該 第1電晶體電路之間的節點、和接地P之連接或未連接； 及 第6電晶體電路’係切換位於該第2接收端子和該 第5電晶體電路之間的節點、與接地間之連接或未連接： 在該第1天線端子與該發送端子被連接之狀態’該 第6電晶體電路成爲連接位於該第2接收端子和該第5 電晶體電路之間的節點、與接地之間的狀態； 在該第2天線端子與該發送端子被連接之狀態’該 第2電晶體電路成爲連接位於該第2接收端子和該第5 電晶體電路之間的節點、與接地之間的狀態° 13. 如申請專利範圔第12項之局頻電路兀件，其中 此高頻電路係具備：第3電晶體電路’係切換該第1 天線端子與該第4電晶體電路間的連接或未連接；及第7 電晶體電路，係切換該第2天線端子與該第8電晶體電 路間的連接或未連接；該第2與第3電晶體電路、該第6 與第7電晶體電路分別與相同的電源端子連接° 14. 如申請專利範圍第I3項之高頻電路元件，其中 具備：第9電晶體電路’係切換位於該第3電晶體 電路與第4電晶體電路之間的節點、和接地間的連接或 未連接；及第1〇電晶體電路’係切換位於該第7電晶體 -93- 201141091 電路與第8電晶體電路之間的節點、和接地間的連接或 未連接；該第4電晶體電路與第10電晶體電路、該第8 電晶體電路與第9電晶體電路係和相同的電源端子連接。 1 5 .如申請專利範圍第1至7項中任一項之高頻電路元件， 其中 該切換電路係由複數個電晶體電路所構成； 並具備： 第1電晶體電路，係切換該第1天線端子與該第1 接收端子間之連接或未連接； 第3、第4電晶體電路，係切換該第1天線端子與該 發送端子間之連接或未連接： 第5電晶體電路，係切換該第2天線端子與該第2 接收端子間之連接或未連接； 第7、第8電晶體電路，係切換該第2天線端子與該 發送端子間之連接或未連接* 第9電晶體電路，係切換位於該第3電晶體電路和 該第4電晶體電路之間的節點、與接地間之連接或未連 接；及 第1 0電晶體電路，係切換位於該第7電晶體電路和 該第8電晶體電路之間的節點、與接地間之連接或未連 接； 該第4電晶體電路與第1 0電晶體電路、該第8電晶 體電路與第9電晶體電路係和相同的電源端子連接。 S -94- 201141091 16.如申請專利範圍第11項之高頻電路元件，其中 該第2與第6電晶體電路係其源極或汲極的一方接 地，而另一方的源極或汲極與接收路徑的節點連接，電 阻和該源極與汲極之間連接。 1 7 .如:申請專科範菌第1 2項之商頻電路7D件’_其.中 在該第2與第6電晶體電路所使用之電晶體元件的 至少一個係耐壓比在該第1、第5、第4及第8電晶體電 路所使用之電晶體元件更小》 18. 如申請專利範圍第13或14項之高頻電路元件，其中 在該第3與第7電晶體電路所使用之電晶體元件的 至少一個係耐壓比在該第4與第8電晶體電路所使用之 電晶體元件更小。 19. 如申請專利範圍第11項之高頻電路元件，其中 該切換電路係各電晶體元件配置於一體的半導體基 板上。 2〇·如申請專利範圍第19項之高頻電路元件，其中 該半導體基板係矩形，並在該半導體基板上形成有 和該第1與第2天線端子連接的電極、和該第1與第2 接收端子連接的電極及與發送端子連接的電極； 和該第1與第2天線端子連接的電極分別配置於相 鄰的角落，而和該第1與第2接收端子連接的電極分別 配置於其他的兩個角落。 -95- 201141091 2 1 ·如申請專利範圍第1 9項之高頻電路元件，其中 與該發送端子連接的電極配置於和第i與第2接收 端子連接之電極的中間點，而於與該發送端子連接的電 極和與第1接收端子連接的電極之間、與該發送端子連 接的電極和與第2接收端子連接的電極之間，形成有接 地電極。 -- 22. 如申請專利範圍第19項之高頻電路元件，其中 與形成於電介質基板上之該各電晶體元件連接的電 源線在該電介質基板之比和該第1與第2天線端子連接 的電極、和該第1與第2接收端子連接的電極、與該發 送端子連接之電極的至少一個電極更外周側被拉線。 23. 如申請專利範圍第22項之高頻電路元件，其中 在該半導體基板上，與電源端子連接的電源線沿著 基板之至少一邊被形成。 24. 如申請專利範圍第！至3項中任一項之高頻電路元件， 其中 該高頻電路元件係具備第2通信系統用的發送端子； 該第1與第2通信系統用的發送端子經由第4開關 與該切換電路連接。 25. 如申請專利範圍第24項之高頻電路元件，其中 在該第2切換電路與該第1通信系統用的發送端子 之間、該第2切換電路與該第2通信系統用的發送端子 之間’係分別配置高頻放大電路，而該高頻放大電路之 至少一個與該第4開關分別和相同的電源端子連接。 S -96- 201141091 26. 如申請專利範圍第1至3項中任一項之高頻電路元件， 其中 該高頻電路元件係具備第2通信系統用的第1與第2 接收端子、及第2通信系統用的發送端子； 該第1通信系統用的第1接收端子與該第2通儐系 統用的第1接收端子係經由第5切換電路或第1分波電 路與該切換電路連接； 該第1通信系統用的第2接收端子與該第2通信系 統用的第2接收端子係經由第6切換電路或第2分波電 路與該切換電路連接。 27. —種高頻電路，係至少具有第1與第2天線端子、第1 與第2發送端子、第1與第2接收端子及切換電路’該 高頻電路的特徵爲： 該切換電路係該第1與第2發送端子的任一方可選 擇該第1與第2天線端子的任一方並連接，同時切換該 第1接收端子僅與該第1天線端子側的連接/未連接’並 切換該第2接收端子僅與該第2天線端子側的連接/未連 接。 2 8.如申請專利範圍第27項之高頻電路’其中 該切換電路係 單極3投之第7開關的單極側端子與該第1天線端 子連接； -97- 201141091 該第7開關係3投側端子的一個與該第1接收端子 連接； 單極3投之第8開關的單極側端子與該第2天線端 子連接； 該第8開關係3投側端子的一個與該第2接收端子 連接； 單極雙投之第9開關的單極側端子與該第1發送端 子連接，該第9開關的雙投側端子和該第7與第8開關 之3投側端子的各一個連接； 單極雙投之第10開關的單極側端子與該第2發送端 子連接，該第10開關的雙投側端子和該第7與第8開關 之3投側端子的各一個連接。 29.如申請專利範圍第27項之高頻電路元件，其中 該切換電路係 單極雙投之第1 1開關的單極側端子與該第1天線端 子連接； 該第11開關係雙投側端子的一個與該第1接收端子 連接； 單極雙投之第12開關的單極側端子與該第2天線端 子連接； 該第1 2開關係雙投側端子的一個與該第2接收端子 S 連接； -98- 201141091 雙極雙投之第13開關之一方的雙極側端子和該第1 與第2發送端子連接，該第13開關之另一方的雙投側端 子和該第11與第12開關之雙極側端子的各一個連接。 30.—種通信裝置，係使用申請專利範圍第1至7項中任一 項之高頻電路元件。 -99-