TW201126600A - Methods of coating substrate with plasma resistant coatings and related coated substrates - Google Patents

Description

201126600 六、發明說明： 相關申請案之交互參照 本專利申請案依據35 11.3.(：.§119(6)主張2009年11月 h曰申請之美國臨時專利申請案第61/264,556號的權利， 該案之揭示内容以引用的方式併入本文中。 【先前技術】 矽或石英廣泛地用於半導體製程設備之各種組件。美 而，此等材料在電毅飯刻期間易被钮刻。因@ ’隨著在; 漿蝕刻製中廣泛地採用以矽為主或以石英為主的材料， ，嘗4藉由塗覆保護性塗佈層來保護及保存⑪或石英。^ :屏蔽或塗佈層之目的係用以減少石英或矽材料至 且從㈣止或減少重量損失，及/或在其中粒子可能自 ^壁或自光阻材料被驅逐的乾式㈣製程期間減少微粒 在嘗試開發適合屏蔽$ ^ 戈保蠖性層的過程中，已使用 ::及方法。舉例而t，已製備含有已知 氮化矽、碳化石… 是材枓（诸如氧化鋁、氮化鋁 7反化石夕、氧化錯、氧化 — 等等）的㈣。 匕紀穩疋化的乳化錯、SiAI< 些此等塗佈材料的缺赴& 因於姓刻）…Π 為：儘管可減少重量損失( 生不想要的微粒:η才料常常可與電漿組份反應且 則由於伴,蒦Α板“列而§ ’若以氧化鋁塗佈矽或石英 4基板免於電㈣刻環境而減少重量損失。 4 201126600 而，在含氟化物蝕刻環境中，吾人發現，來自塗層之氧化 !呂與以氟為主的電漿反應且形成氟化紹，氣化紹為高度穩 定之化合物。由於說化紹之穩定性，其在腔室中不會蒸發 且以微粒形式保留在腔室中，此情形可污染處理之半導體 晶圓。因&，即使氧化鋁在電漿蝕刻環境中為化學穩定材 料’微粒化問題仍會限制其應用。 已藉由以氧化釔塗佈石英基板做了—些用以減少微粒 化問題之先前技術m氧減及氧化“類似方式與電 漿蚀刻氣體相互作用。已知氧化紀為減小電漿钮刻速率且 防止半導體工業中粒子產生的材料。因此，許多氧化紀應 用被引入電漿钮刻相關零件中。在許多狀況下，將塊體氧 化纪用於零件代替塗覆於由其他材料製造之零件的塗層。 然而，塊體氧化釔之應用具有缺點：舉例而言，其昂 貴且不具有良好機械強度。另外’大多數塊體氧：二 被密化至全密度造成塊體部分之相對多孔表面，細小的氧 化纪粒子在電㈣刻期間可能自該相對多孔表面散落。 為瞭解決與塊體氧化紀之使用相關聯的困難 ㈣塗佈氧化紀的零件。在許多習知的塗層應用中，= t夕hennalspray)塗層已被廣泛地應用，但熱噴製程引起且 將 構之塗層，該多孔結構可能造成氧化紀粒子在電 =刻期間散落。另外，由於熱喷塗佈層之多孔性，該声 姓？目對較厚以保護在下方的基板免受以敦為主的電毁侵 另外，使用此等類型之氧化纪塗層的—個引人注目 201126600 缺點為該等塗層易於自基板分離，尤其是石英基板，因為 石英基板具有極低熱膨脹係數。在曝露至應用於晶圓之熱 循環後，塗佈層與基板材料之間的熱膨脹係數差異過大且 可導致分離或脫層。因此，自基板脫層之此趨勢使得氧化 釔塗層之使用為高度不切實際的。 然而，鑒於由氧化釔塗層提供之優點，尤其是其不產 生微粒污染之趨勢，在此項技術中對於將允許此等塗層的 使用而無顯著脫層的技術解決方案仍有需求。 【發明内容】 冬發明包括一種以展現減 佈 ％ ’叫/掀取<机电來蚀刻層塗 基板之方法，其包含將塗佈層塗覆至基板，其中塗佈層 具有約20微米或更小之厚度，且其中該塗佈層在曝露至以 I為主的電毁達-時間量之後實質上無跨越該塗佈層橫截 面之任何裂痕戎. 之涂… 包括一種藉由所描述之方法製備 a _ ^ 在本發明中亦包括用作在以氟為主的半導體 B日圓製程協定中之社棋_ 體 、·’。冓7L件的塗佈基板，其中該塗層 有約20微米或# ,丨届由 Τ X至層馮具 ^ ^ t ± 、旱X之塗佈層，且其中該塗佈層在曝露 主以氟為主的雷难丨含 . ' 橫截面之任何… 量之後實質上無跨越該塗佈層 、；良或裂縫且展現減少的微粒化。 所包括者為用於扃 之結構元件，…：氟為主的半導體晶圓製程協定中 20微米或更小;^ 凡件表面之至少一部分係以具有約 曝露至以貌為主^之塗佈層加以塗佈’且其中該塗佈層在 佈層橫戴面之任何丄達—時間量之後實質上無跨越該塗 <艮或裂縫且展現減少的微粒化。 201126600 【實施方式】 當結合附加圖式進4千朗4 士 飞連仃閱碩時，將更理解本發明之較佳 具體實例之前述概述以及以下詳細描述。應理解本發明不 限於所展示之精確配置纟及手段。 本文中所描述之發明包括以抗電毁敍刻層塗佈基板之 方法。此塗層的獨特之處在於：與當前可用之氧化記塗層 (例如，藉由熱噴製程製備之塗層）相比較，該塗佈層緻 密且薄。塗佈層具有約20微米或更小之厚度且在電毁蝕刻 條件下展現減少的微粒化。亦包括者為藉由該方㈣造之 塗佈基板及有著具有約2G微米或更小之厚度且展現減少微 粒化及抗電漿性之塗佈層之基板。 虻塗佈之基板可為此項技術中之任何已知基板。較佳 者可為用於製造對於在半導體晶圓製程中使用之元件的基 板材料，諸如腔室壁、絕緣體、靜電夾盤、窗口、噴淋頭二 螺栓及緊 氧化鋁、 陽極氧化 聚焦環、内環、外環、捕獲環、插入環、螺釘 固件等等。 基板材料之實例可包括但不限於石英、石夕 氤化矽、碳化矽、氧化錘、SiAlON、A10N、鋁 在呂’及各種種類.之陶究複合物。 塗佈層可由能夠當曝露至含電漿環境，尤其是例如含 有以敦為主的電毅環境時展現抗電漿性程度及/或減少微粒 化的任何材料形成。舉例而言，塗佈層可由氧化釔或氧化 釔何生複合物，例如，釔鋁石榴石或釔鋁鈣鈦礦或所列實 例之任何者之組合形成。另外，諸如敦化紀、氧化紹、碳 201126600 化矽、氮化鋁、氮化矽、碳化矽、氧化锆或氧化釔穩定化 的氧化锆之其他材料亦可包括於本#明中。 表I中闡述用於塗佈層中之例示性材料之熱膨脹係數： 材料 密度 炼點 顏色 彈性模數 硬度 最大 使用溫度 熱導率 CTE 單位 gm/cc °C - GPa Kg/mm2 °C W/mK 10'6/°C 氧化釔(Y2〇3) 5.03 2410 白色 170 600 1500 14 8.1 石英(Si02) 2.20 1665 (軟化） 清澈 73 600 1100 1.38 0.55 氧化鋁(A丨203) 3.98 2050 乳白色 375 1440 1200 35 8.4 矽(Si) 2.33 1414 黑色 190 1150 148 2.6 鋁(A1) 2.7 660 白色 70 17 237 23.1 氮化鋁(A1N) 3.26 - 灰色 330 1100 - 140-180 4.5 氧化釔穩定化的 氧化锆(YSZ) 6.10 2490 乳白色 200 1300 1200 2 10.3 碳化矽(SiC) 3.18 - 黑色 410 2800 1650 120 4 氮化矽(Si3N4) 3.21 1900 (昇華） 灰色 310 1450 1000 30 3.3 纪鋁石榴石 (YAG) 4.55 1970 清澈 282 1350 1400 13 8.2 此等基板材料可具有各種熱膨脹係數。在一些情況 中，塗佈層之熱膨脹係數可大於基板之熱膨脹係數。在一 些狀況下，其可為相反的。當在基板與塗佈層之間存在熱 膨脹係數差異時，因為在升高的溫度下進行塗佈，所以將 總是存在殘餘應力。因此，應良好地.設計塗佈層以減小殘 餘應力。舉例而言，基板在為石英之情況下可具有為約0.55 X 1 (T6/°C之低熱膨脹係數，且氧化釔塗佈層之熱膨脹係數 高得多（8.1 X 1(T6/°C )，對比而言，鋁基板之熱膨脹係數 201126600 (27 x 1〇，c)遠大於氧化紀塗佈層者。 二#*情況下’當塗佈層材料與基板之間的熱膨脹係 才美二大，例如’其差異大於5 x 10，c時，可能需要 :基板與塗佈層之間安放中間緩衝層。可能較佳的是緩衝 層係由具有介於基板熱膨脹係數之值與塗佈層熱膨脹係數 之值之間的熱膨脹係數’較佳實質上為該兩個值之間的中 點之材料製成。 一在—具體實例中，？塗佈層沿著基板之表面具有實質上 致的厚度。可此較佳的是塗佈層之厚度為約微米或更 小。或者，塗佈層之厚度為約15微米或更小、約1〇微米 或士小、約5微米或更小，及/或約2微米或更小。在一具 體貝例中，塗佈層沿著基板之表面具有實質上一致的密 度。塗層之密度可影響抗電聚蝕刻性。若塗層不夠緻密， 則敗電毁化學將穿透通過塗佈層巾之”且將侵基板。 一旦塗佈基板被侵蝕，隨即將觀察到塗佈層之脫層或剝 脫。塗層之相對密度受&塗佈層中之空隙之相對體積比影 響。若塗層緻密’無空隙’則塗層密度應與塗佈材料之理 ™社度相同。*然而’藉由阿基米德：（Archimedes )方法來量 則塗佈層之雄、度是不可能的。取而代之藉由顯微鏡之橫 截面衫像可為辨別相對塗層密度之良好表達方式。定量地 表達塗層密度之簡單方式係在基板透明時量測塗佈樣本之 、水上透射率（in_line transmittance )。在一些具體實例中， 塗佈層在大於約300 nm:之波長下展現大於約30%之線上透 射率。 201126600 β或者，吾人可考慮存在於給定空間體積 篁。舉例而言，具有為約90%之密▲之塗層意謂之 微米，有9〇%之體積被塗佈材料 ：’母立方 貫例中，塗佈層具有約80%、約9〇%、約91% ㈣體 約挪、約他、約95%、約96%、約97% 卿、約約 99.2%、約 99.3%、約 99 4% /〇、、.·勺 約99广約99·™、…咖 些具體實例中，塗層實質上不透氣。 二此項技術中已知的或待開發的任何方式將塗佈 =至=板，只要此等塗覆製程准許沈積具有所要厚度 在又之 '、層即可。適合塗覆製程可包括物理沈積塗佈及 =塗佈;在例如美國專利第—號、第7二 〜7,311，797號中詳細地闡述例示性製程，該等專利中 -者：内容以引用的方式併入本…不管使用何種 /可此較佳的是，塗佈層為相當緻密的不透氣層及/或 不會脫層或剝脫，且亦應經受得住溫度循環。 作為-實例，提供圖卜其示意性地說明藉由離子束辅 助之電子束塗佈腔至。藉由系u (例如，擴散系、渦輪分 子栗、分子拖矣系及/或低溫系）#空腔冑1〇則呆持高真空 度。預先徹底地以超音波方式清潔發生膜沈積之基板 藉由夾具將基板4〇固持於塗佈腔室中。藉由加熱器η 預熱基板4〇以增強黏著強度。在坩堝21中置放塗佈目標 材料20。對於多塗佈層設計，掛禍係經設計以固持高達六 種不同目h材料，且坩堝可旋轉以轉換該等目標材料。藉 10 201126600 由陽極弧方法自電子搶所產生之雷子击 末2使目標材料20 溶融且使其在腔室中蒸發為氣相31。 ^ 祁31沈積於基板 4〇之表面上。在電子束塗佈製程中，自氮氣所產生之 兩種離子源30用於基板#刻及清潔。咸信，離子束輔助塗 佈增強黏著強度且增加塗佈層之密度。 ' 藉由習知電聚熱喷塗佈之典型氧化紀塗層及本發明中 t由離子束輔助之電子束之物理氣相沈積塗層的微結構可 見於圖2中。如圖2所示（左側與德、^ V左側衫像），雖然習知電漿噴 塗佈之塗佈層厚且多孔（亦即，較 、 一 秋个繳在但如圖2所 不（側影像），藉由電子束塗佈之塗；| # _ ^ 1心至臂緻袷且因此可能 :需為：的。通常，塗佈層材料與基板之間的熱膨脹係數 失配不應為高的。若失配為大的，則會在塗佈層與基板之 間積聚殘餘應力，且若將塗佈^ 〜m 曝露至熱循環，則會遭 又脫層或破裂。理論上，塗佈 斑淹爲厂曰. / :佈層與基板之間的殘餘應力係 成比例。因此，若塗佈層 緻密，減小塗層厚度為理想上較佳的。 在電子束塗佈中，較高基才 冷你® 板Μ度^曰加黏著強度，但若 皇佈層材料與基板之間的熱膨脹 會藉_ # & ώ ^ .'、數為大的，在冷卻期間 會積聚殘餘應力。若降低塗佈 芒涂优掸度以避免殘餘應力， 右塗佈樣本曝露至熱循環時則塗 藉由考慮以下各者來選擇仔脫層。因此，應 兌4 塗佈處理參數：υ塗佈屑盥 二 係數失配;及2)藉由考慮黏著強度:塗 、、層厚度。在—些具體實例中，可能需要在 約7，C下藉由電子束塗佈製㈣、“ “要在 伸裂釭來進行塗佈製程。 201126600 圖3展示在不同熱膨脹係數下知塗佈層組態。當塗佈 層之熱膨脹係數大於基板之熱膨脹係數時（例如，石英基 板上之氧化紀塗層）’塗佈層6G在塗佈之後的冷卻階段期 間將會收縮。但基板5G將不允許塗佈層6G收縮。因此， 會在塗佈4 60中積聚張應力且在基板5〇中積聚&縮應 力。若殘餘應力過大，則可在塗層之表面處觀察到不利的 裂縫或裂痕。此等裂縫或裂痕與微小褶敏（具有最小深度） 不同，該等微小褶皺可產生僅在塗佈層之表面處被展示又且 不係不利的。'然而，若殘餘應力過高，則可在塗佈層中發 現深裂痕。在此狀況下，裂痕通常到達基板表面。應在^ 佈期間藉由調整塗佈條件而不產生此等種類之裂痕。若裂 痕過冰’則基板將在電漿飯刻期間透過裂痕而被触刻。因 此，避免塗層中之深裂痕可為重要的人 ^另一方φ ’若塗佈層之熱膨脹係數小於基板之熱膨脹 係數（例如，紹基板上之氧化纪塗層），則會在塗佈層Η 中積聚壓縮應力且在基板61中積‘張應力。為了減小應 a薄塗層係較佳的。然而’僅僅簡單地減小塗層厚度將 不倉b夠保護基板免受電漿钱刻。 "右熱私脹應力之失配過高，則有必要併入緩衝層以減 二殘餘應力’如圖4所示。當塗佈層8〇之熱膨服係數大於 ^板70之熱膨脹係數時（例如，石英基板上之氧化釔塗 i緩衝層75的併入將減小殘餘應力。緩衝層材料應具 於塗佈層80與基板7〇之間的熱膨脹係數。在此狀況 夕材料將為用以減小熱膨脹係數之失配的良好實例。 12 201126600 另—方面，當塗佈層81之熱膨脹小於基板7ι

Hp n-L· 〃 7 I 之"熱^ 膨 、，列如，鋁上之氧化釔塗層），緩衝層70的供λ收& UL·-. 町八將會 於塗佈層81但小於基板71的熱膨脹係數。諸如Αι 〇 或Zr〇2之某些種類之複合物加上諸如Ca # 化人 义亂化物 5物將能夠調整熱膨脹係數。CaFz及YF3之另一優點為 不易於被以氟化物為主的電漿蝕刻侵蝕。 在曝4至電毁触刻製程之後’當例如藉由光學表面产 廓儀觀察時，塗佈層應實質上無深裂痕或裂縫。舉例而言， 在曝露至以氟為主的電漿達一時間量之後，該層實質上無 跨越及塗佈層橫截面（亦即’自該層之頂部表面至該層之 底邛表面）之任何裂痕或裂縫。在一些具體實例中，該時 間量為約1至約5小時、約1至約ίο小時，及/或約1小時 至1000小時。或者或另外，視所應用之處理條件而定， 該時間量可高達約5,000、高達約7,000及/或高達約1〇,〇〇〇 小時。 圖5展示塗佈於石英基板上之5微米厚之氧化釔的相 片由於塗佈層極緻密，故樣本看起來係透明的。因為塗 佈層極緻密，所以與石英基板相比較，即使在塗佈之後仍 不會減小透射率。出於此原因，本發明中之塗層亦可用於 透明窗口材料。 圖6展示圖5所示之5微米厚之氧化釔塗佈石英試樣 的光學透射。該透射展示典型波狀圖案，此係由於透射率 人到基板及塗佈層之折射率、消光係數以及塗層厚度影 9本發明之塗層展示在可見光範圍内高於80%之線上透 13 201126600 射率。若塗層為多孔的’則透射率將不會如此高。 如早先所提及，塗佈層應為不透氣層且無到達基板之 深裂痕。在此狀況下，基板將被電漿蝕刻侵飯，且塗佈層 將自基板脫層。 圖7展示具有多孔塗佈層或破裂塗佈層之不良塗層實 例之不意性圖式。當塗佈層為多孔時，蝕刻氣體丨丨2可穿 透通過多孔塗佈層丨1〇,且接著，基板1〇〇被部分地蝕刻。 多孔塗佈層1 1 0將不再黏著至基板1 〇〇，且即使在塗佈之後 的黏著係良好的，該塗佈層仍開始脫層且留下蝕刻空隙 11 3。即使將多孔塗佈層曝露至電漿蝕刻達較短時間，仍可 偵測到多孔塗佈層。 另一方面，即使塗佈層極緻密，當塗層過厚或在塗層 界面上累積過多應力時，塗佈層仍可能破裂。若塗佈層12〇 八有到達基板之一些深裂痕丨18，則姓刻氣體117將穿透通 過裂痕11 8且接著基板110將被蝕刻而留下空隙i 23。因 此塗佈’層已開始自基板脫層。藉由最佳化塗佈條件可避 免或消除此等裂痕。 圖8展示在電漿蝕刻之前及之後在本發明中塗佈於石 夬上之氧化釔之典型橫截面。電漿蝕刻條件為35 sccm之 NF3、3 Sccm之ο" 5〇〇毫托及35〇瓦特之直接電漿達8小 時。未觀察到明顯的蝕刻，且基板在整個試樣未被NF3侵 Ί虫0

實施例I 製備待用於300 mm晶圓電漿蝕刻腔室之由熔融石英製 201126600 成之石英圓盤（500 mm直徑x 50 mm厚），將其用作塗 佈基板。以異丙醇以超音波方式清潔圓盤。接著，將圓盤 安裝於電子束塗佈腔室中且使其保持在真空隔夜。使塗佈 腔室真空度保持為2_4 X 10·5托且將其預熱至2〇〇。(：達1小 時。藉由電子束來蒸發高純度氧化釔目標（>99 99% )且塗 佈達5小時以獲得5微米之塗層厚度。使用氬離子束來輔 助電子束塗佈。在塗佈之後，在SFe中對樣本進行蝕刻測試 達小時。未觀察到微粒化或蝕刻。自電漿曝露區域與遮 蔽區域之間的塗層厚度差來量測蝕刻速率。以單體氧化釔 陶瓷部分地遮蔽試樣。在電漿蝕刻實驗之後，以表面輪廓 儀量測高度差。氧化釔塗佈樣本之測得的蝕刻速率低於3 nm/h。

實施例II 使用矽聚焦環（ 360 mm直徑χ 3 4mm厚）來製造氧 化釔塗層。以異丙醇以超音波方式清潔基板。接著，將環 切割成小片且以實施例i中所提及之相同方式部分地塗 佈塗層厚度在頂部表面處為7微米且在邊緣處為3微米 至5微米。將聚焦環曝露至直接NF3電浆（35sccm之 3 seem之〇2、500毫托及35〇瓦特）達2小時。 3、 ▲、圔9展示部分塗佈妙聚焦環之典型實例。按原樣 之試樣展示對比度差。塗佈區90比未塗佈區91稍暗 界係以曲線加以展示。在2小時㈣之後，塗佈區9; 不破蝕刻，但未塗佈區96被蝕刻15 _深。砂聚隹 自未塗佈側被仍觀察到氧化㈣97保留在抑 15 201126600 面上。下部部分被蝕刻掉。

實施例III —使用鉅試片（30 x 30 x 3 mm)來製造氧化釔塗層。 =貫施例1中所提及之相同方式塗佈基板。塗層厚度為5 微米。在直接NF3電漿中對塗佈樣|進行電聚钱刻測試。 触刻條件為35 sccm之叫、3 sccm之〇2、5〇〇毫托及35〇 瓦特之電！功率。触刻樣本達8小時。在電衆钮刻之後未 觀察到對塗層表面之損害。橫切蝕刻樣本，且藉由議量 測之塗層厚度與在電毁姓刻之前的樣本厚度比較。在紹金 屬上塗佈的狀況下，蝕刻速率小於3 nm/h。

實施例IV 藉由電子束塗佈以Υ2〇3塗佈層塗佈藍寶石試片（25 χ 25 X 3 mm)。以實施例丨中所提及之相同方式塗佈基板。 塗層厚度為5微来。在直接吨電毁+對塗佈樣本進行電 漿触刻測試。触刻條件為35 sccmtNF3、3 seem之％、 500毫托及350瓦特之電漿功率。姓刻樣本達72小時。以 氧化紀陶兗遮蔽塗層之某一部分以量測塗佈區域與遮蔽區

域之間的梯級高度差。測得的敍刻速率低於ι〇 5奈米/小時。 實施例V 以Y2〇3塗佈層與Si緩衝層塗佈石英試片（X 25 X 10 mm)。首先藉由電子束塗佈方法將緩衝層塗佈成約 微米厚度’且接著在緩衝層上㈣4微米之氧化&。緩衝 層將用以降低殘餘應力。將樣本熱處理至3G〇t且保持達2 小時接者使其冷部。藉由在實施例π令所解釋的pe_ce】 16 201126600 膠帶之熱循環測試之後，塗層不會剝落。在塗佈之後，由 ;夕塗佈層’塗層顏色為暗褐色。以：nf3對樣本進行電漿 ㈣且藉由SEM未觀察到蝕刻。藉由EDS，表面仍展示 氧化釔峰。 長、、I此項技術者應瞭解，可進行對上文所描述之具體 Λ例之改變而不脫離其廣泛發明性概念。因此，應理解， 本發明不限於所揭示之特定具體實例，而是意欲涵蓋如藉 由Ik附申6青專利範圍所定義的本發明之精神及範疇内的修 改。 【圖式簡單說明】 圖1為藉由展示樣本塗佈之示意性離子束輔助之電子 束塗佈腔室； 圖2展不藉由習知電漿喷塗之典型氧化釔塗層（左側 影像）及藉由離子束輔助之電子束之物理氣相沈積塗層（右 側影像）的微結構； Θ 3展示具有不同熱膨脹係數的示意性塗佈層設計及 殘餘應力； 圖4展不具有緩衝層以減小殘餘應力之示意性塗佈層 設計； 圖5展不塗佈於石英基板上之透明的5微米厚之氧化 釔； 圖6展示塗佈於圖5所示之石英基板上之5微米厚之 氧化釔的線上透射率； 圖7展示a)多孔塗層及b)破裂塗佈層之不良品質塗 17 201126600 佈層之示意性圖式； 圖8展示在電漿蝕刻之前及之後塗佈於石英上之氧化 釔之橫截面；及 圖9展示在電漿蝕刻之前及之後的部分氧化釔塗佈矽 【主要元件符號說明】 18

Claims (1)

1. 201126600 七、申請專利範圍： 1·一種以展現減少微粒化之抗電漿蝕刻層塗佈基板之 方法，其包含將塗佈層塗覆至基板，其中塗佈層具有約20 微米或更小之厚度。 g 1項之方法，其中該塗佈層在曝露 時間量之後實質上無跨越該塗佈層 2.如申請專利範圍第 至以氟為主的電漿達一日: 橫截面之任何裂痕或裂縫。 3·如申請專利範圍第2項之方法，其令該時間量為約i 至約5小時。 .如申叫專利範圍第2項之方法，其中該時間量為約i 至約1 〇小時。 •士申明專利範圍第2項之方法，其中該時間量為約^ 至約1，000小時。 ‘ 6.如申請專利範圍第 丨苐1項之方法’其中該基板係選自石 ^ IXJr ^ /. κ_ 分·.

   英、矽、氧化鋁、鋁、 化錄、SiAlON、 9.如申請專利範圍第1項 1 5微米或更小之厚度。 10.如申請專利範圍第1 項之方法，其中該塗佈層具有 19 201126600 約10微米或更小之厚产。 士申月專利圍第1項之方法，其中該塗佈層係藉 由選自以下各者之製程塗佈於該基板上：電子束塗佈、錢 鍍、物理氣相沈積、仆風备知4 4 化千氣相沈積、電子束塗佈、離子束 塗佈、離子束塗佈輔助之電子束塗佈。 12_如申請專利範圍第1項之方法，其中該塗佈層係藉 由在約700C下進行之電子束塗佈製程塗佈於該基板上。 13 ·如申請專利範圍筮】馆 . J视固第1項之方法，其進一步包含在以 該塗佈層塗佈該基板之前以一緩衝層塗佈該基板。 14·如申明專利範圍第13項之方法’其中該緩衝層具有 約0_1至約2微米之厚度。 15.如申請專利範圍第13項之方“，其中該緩衝層具有 ⑴小於該塗佈層之熱膨脹係數且⑴大於該基板之熱膨 脹係數的熱膨脹係數。 16·如申請專利範圍第1項之方法，其中該塗佈層在大 於約300 nm之波長下展現大於約3〇%之線上透射率。 Π•如申請專利範圍第i項之方法，其中該基板係呈用 於以氟為主的半導體晶圓製程協定中之結構元件之至少— 部分的形式。18.如申請專利範圍第17項之方法，其中該元 件係選自分散圓盤、腔室壁、腔室地板 ' 絕緣體、靜電爽 盤、窗口、螺釘、螺栓、緊固件、喷淋頭、加熱器區塊、 陽極化加熱器區塊、聚焦環、内、外環、捕獲環及插入 環。 19.一種塗佈基板，其係藉由如申請專利範圍第i項之 20 201126600 方法製備。 20·~種用作以氟為主 一从> 1 的+導體晶圓製程協定中之結構 兀件之塗佈基板，其中 „ 屬為具有約20微米或更小厚度之 莖仰層，且其中該沴佑Μ g . a在曝露至以氟為主的電漿之後展 現減少的微粒化。 申明專利範圍第20項之塗佈基板，其中該塗佈層 在曝路至以氟為主的雷％ 塗佈層m…間量之後實質上無跨越該 9 可裂痕或裂縫且展現減少的微粒化。 22.如申睛專利範圍第2〇項之塗佈纟板，其中該時間量 為約1至約5小時。 女中"月專利範圍第20項之塗佈基板，其中該時間量 為約1至約1 〇小時。 •如中μ專利fe圍第2〇項之塗佈基板，其中該時間量 為約1至約1〇〇〇小時。 g 25.如申請專利範圍第20項之塗佈基板，其中該基板係 選自石英、矽、氧化鋁、鋁、陽極氧化鋁、氮化矽、碳化 矽、氧化锆、SiAlON、ΑΙΟΝ，及陶瓷複合物。 26.如申請專利範圍第2〇項之塗佈基板，其中該塗佈層 包含氧化紀、記銘石榴石（YAG)、氣化紀，及雀乙紹約欽礦 (YAP)。 27.如申請專利範圍第2〇項之塗佈基板，其中該塗佈層 ，含具有約3 X 10-6/艺至約20 x 1〇-Vt之熱膨脹係數的 氧化鋁、氧化鑭、氧化鈥、氮化鋁、氮化矽、氧化鈦及氧 化组。 21 201126600 28.如中5,專利職第2Q項之塗佈基板， 具有約15微米或更小之厚度。 线層 29·如申請專利範圍第20項之塗佈A;fe，i & ., ώ 基扳其中該塗佈層 k藉由選自以下各者之製 ^ ^ α . 復電子束塗佈、濺鍍、物 理氣相沈積、化學氣相沈積、 . 傾 电卞來堂佈、離子束塗佈、 離子束塗佈輔助之電子束塗佈。 3 0 ·如申請專利範圍第2 〇項之塗佈 月<盆怖基板，其中該塗佈層 係藉由在約70〇t下造杆夕雷；* ^ 丨 U卜進订之電子束塗佈製程塗佈於該基板 31·如申請專利範圍帛20歡塗佈基板，其進一步 緩衝層。 &如申請專利範圍第2()項之塗佈基板，其中該緩衝層 具有（1)小於該塗佈層之熱膨脹係數且（丨）大於該基板之 熱膨脹係數的熱膨脹係數。 33·如申請專利範圍第2〇項之塗佈基板，其中該塗佈層 在大於約300 nm之波長下展現大於約3〇%之線上透射率。 34.—種用於以氟為主的半導體晶圓製程協定中之結構 元件其中結構元件表面之至少一部分係以具有約2 〇微米 或更小厚度之塗佈層加以塗佈，且其中該塗佈層在曝露至 以氣為主的電漿之後展現減少的微粒化。35.如申請專利範 圍第34項之結構元件，其中該塗佈層在曝露至以氟為主的 電聚達一時間量之後實質上無跨越該塗佈層橫截面之任何 裂痕或裂縫且展現減少的微粒化。 3 6 ·如申請專利範圍第3 4項之結構元件’其中該時間量 22 201126600 為約1至約5小時。 37. 如申請專利範圍第34項之結構元件，其中該時間量 為約1至約1 〇小時。 38. 如申請專利範圍第34項之結構元件，其中該時間量 為約1至約1〇〇〇小時。 里 39. 如申請專利範圍第34項之結構元件，其中該基板係 選自石英、石夕、氧化銘、紹、陽極氧化銘、氮化石夕、碳化 矽、氧化鍅、SiAlON、A10N，及陶瓷複合物。 4 0.如申請專利範圍第3 4項之結構元件，其中該塗佈層 包含氧化釔、釔鋁石榴石（YAG)、氟化釔，及/或釔鋁鈣二 礦（YAP)。 41. 如申請專利範圍帛3項之結構元件，其中該塗佈層 包含具有約3 X H).VC至約2Q χ 1G.6/t之熱膨脹係數二 氧化铭、氧化鑭、氧化鈦、氮化|g、氮化妙、氧化欽 化钽。 42. 如申請專利範圍第34項之結構元件，其進一步包含 緩衝層。 43 _如申請專利範圍第34項之結構元件，其中該緩衝層 具有（i)小於該塗佈層之熱膨脹係數且（i)大於該基板之 熱膨脹係數的熱膨脹係數。 4 4 ·如申請專利範圍第3 4項之結構元件，其中該元件係 選自分散圓盤、腔室壁、腔室地板、絕緣體、靜電夾盤、 窗口、螺釘、螺栓、緊固件、喷淋頭、加熱器區塊、陽極 化加熱器區塊、聚焦環、㈣、外環、捕獲環及插入環。 23 201126600 45.—種用於半導體晶圓製程裝置令之抗電漿蝕刻窗口，其 包含以塗佈層塗佈之基板，其中該塗佈層具有約2〇微米= 更小之厚度，且該塗層在大於約300 nm之波長下展現大於 約30%之線上透射率。 46. 如申請專利範圍第45項之窗口，其中該線上透射率 在大於約400 nm之波長下大於約50〇/〇。 47. 如申請專利範圍第45項之窗口，其中該基板為石 英。 48. 如申請專利範圍第45項之窗口，其中該塗佈層包含 氧化釔釔鋁石榴石（YAG )、氟化釔，及釔鋁鈣鈦礦（YAp )。 49. 如申請專利範圍第45項之方法，其中該塗佈層包含 具有約3 X 10-VC至約2〇 χ 1〇_6Γ(：之熱膨脹係數的氧化 鋁、氧化鑭、氧化斂、氮化鋁、氮化矽、氧化鈦及氧化钽。 八、圖式： (如次頁） 24