TW201124852A - Differential data transfer for flash memory card - Google Patents

Description

201124852 六、發明說明： 本發明為共同申請之美國專财職第刪8，172號，於西元細年 12 月 4 日所提出之“Duai_Pe_a% Extended usB ㈣— ρα_ΕΧρ_ Qf Senal_AT_Attaehment (具有週邊裝置播連接快遞 或串列式賴附加技術擴充功能的途之式 _舰排流插頭和 插座）”之美國專利案的部份延續案（—〇仏_; cip)。 【發明所屬之技術領域】 本發明係關於一種可移動式記憶卡介面，更特別的是，本發明係關於 用於快閃記憶卡之高速且低耗能之介面。 【先前技術】 快閃e憶卡叙用麵麵域倾職職攝缝郷像。安全數 4 "己隐卡（Secure Digital ’ SD)格式是一種很有用的記憶卡格式，為較早 發展的多媒體記憶卡（Multi Media㈤；MMC) 全數位 憶卡（SD)是薄的且具有如同郵票大小的面積。另一種數位標案記憶卡格 气為索尼（Sony )么司所推出的記憶棒記憶卡（；ms )，其外 觀有點像是-片口香糖。而緊密快閃記憶卡(Co—⑽;cf)為另一 種_德卡麵，概略為方形，其尺寸較多媒體記憶卡（mmc)與安全 數位記憶卡（SD)大一些。 快閃記憶卡也可用來作為其他裝置的附加記憶卡 (add-on memory cards) ’迠些裝置可譬如為攜帶型音樂播放器⑹触&p一rs)、個 >^t_(P_aUigital assistants ; pDA)、手機甚至是筆記型電腦。 1、門。己隐卡具備熱插拔（h〇tswappable)功能，從而使用戶能夠方便地插入 和移除快閃記憶卡，而無需重新啟動或電源開機。由於快閃記憶卡體積小、 201124852 又耐用，且攜帶方便，可以藉由將資料檔複製到快閃記憶卡，使得資料檔 能夠很容易地傳輸於電子設備之間。值得注意的是，某些記憶卡格式（例 如，女全數位記憶卡（SD)和緊密快閃記憶卡（CF))，並不僅限於用作快 閃記憶卡，還可用於其他應用，如通訊收發器。 傳統上，快閃記憶卡是經由一個或多個時脈串列資料線（d〇ckedserial data lines)來傳輸資料’意即，串列資料是根據單一時脈線所提供的時脈訊 號來透過每一資料線進行傳輸。因此，傳統的快閃記憶卡的資料傳輸速率 會受限於主機時脈速率（host dock rate)。例如，第ΙΑ _顯示-種介於傳 統多媒體記憶卡（MMC) 110和傳統主機裝置13〇 (即電子裝置，如數位 相機或MP3播放器）之間的介面。主機裝置13〇包括插座131和主機記憶 卡控制器12G，用以和多舰記憶卡UG通訊。主機記憶卡控· 12〇包括 多媒體記憶卡資料路徑12卜多媒體記憶卡協定控制器（處理器）122、以 及應用轉換器123。與此同時，多媒體記憶卡⑽包括多媒體記憶卡資料 路徑m、多媒體記憶卡協定控制器（處理器）112、以及記憶體陣列ιΐ3。 多媒體記憶卡資料路徑⑵和1U分別提供了相同的基本功能給主機 記憶卡控制器120和多媒體記憶卡11〇，亦即，將分別來自多媒體記憶卡協 疋控制器I22和m之多媒體記憶卡專屬的控制訊號ctrl和資料訊號 DAT，分別轉換為時脈命令訊號CMD和㈣資料訊號SDAT，這些訊號係 可以透過多媒體記憶卡匯流排⑼而傳輸於主機記憶卡控㈣12G和多媒 體記憶卡110之間。串列資料訊號SDAT和時脈命令訊號CMD是由多媒體 »己隐卡資料路彳I U1所產生的時脈訊號CLK進行時脈控制。多媒體記憶卡 資料路徑U1和⑴也將接收到的串列資料訊號SDAT和時脈命令訊號 201124852 CMD分別轉換為多媒體記憶卡專屬的資料訊號dat和狀態訊號st。在這 些資料轉換的過程中’多媒體記憶卡資料路徑m和⑴提供輸入的串列 資料訊號舰丁和時脈命令訊號CMD纟串列轉換成平行（serial t〇 parallel)並提供了由平行轉到串列（p肛—t〇财⑷的轉換以產生輸出 的串列資料訊號SDAT和時脈命令訊號CM〇，去執行訊框侧（&咖 detection) ’以確保正確的記憶體陣列113之讀取/寫入操作，並進行錯誤檢 查（典型的循環冗餘檢查（CRC)檢查串列資料訊號SDAT和時脈命令訊 φ 號 CMD)。 分別在主機記憶卡控制器12〇和多媒體記憶卡11〇中之多媒體記憶卡 協定控制器I22和m ’則執行適當的操作，來回應多媒體記憶卡專屬的控 制訊號CTRL、狀態訊號ST和資料訊號DAT。而在主機記憶卡控制器12〇 中之多媒體記憶卡協定控制器122與在多媒體記憶卡11〇中之多媒體記憶 卡協定控 112的主要區別在於’多雜記憶伟定控彻122是基於 應用轉換器⑵的控制之下操作’去請求多媒體記憶卡11〇的讀取和寫入 #操作’而多媒體記憶卡協定控制器112則藉由控制記憶體陣列113來回應 那些讀取和寫入請求。關於多媒體記憶卡通訊協定係於版本3·31的多媒體 s己憶卡規範中有更詳細的描述。 為了要執行在主機記憶卡控制器120和多媒體記憶卡ι1〇之間的資料 傳輸，多媒體記憶卡110首先要插入插座131 (；為了清楚描述内容故第1Α 圖未顯示此插入過程）以初始化多媒體記憶卡u〇。應用轉換器123指示多 媒體記憶卡協定控制器122去提供適當的多媒體記憶卡專屬的控制訊號 CTRL (譬如’執行讀取操作）與被適當地格式化的資料訊號DAT (譬如， 201124852 讀取位址）料媒體記憶卡資料路徑m，從而產生㈣體記憶卡專屬的命 令訊號CMD與串列資料訊號SDAT (由時脈訊號CLK進行時脈控制）。應 用轉換器I23通常可以被視為主機專屬的通訊與記憶卡專屬的通訊之間的 橋樑。 在多媒體記憶卡110上的多媒體記憶卡資料路徑m會接收命令訊號 CMD與串列資料汛號sdat，並且將這些訊號轉換回適當的狀態訊號ST(譬 如，讀取操作）和資料訊號（例如，讀取位址）。針對這些訊號，多媒體記 憶卡協疋控制器112會執行讀取或寫入操作於記憶體陣列113上，並經由 控制訊號CTRL (例如’讀取成功）和資料訊號DAT (例如，讀取資料） 來產生一個適當的回應。多媒體記憶卡資料路徑lu會將這些訊號轉換成 時脈命令訊號CMD射列資料訊號SDAT，並傳送到在主機記憶卡控制器 120上的多媒體記憶卡資料路徑121 ’轉而將時脈命令訊號CM〇#串列資 料訊號SDAT轉換成—個適當的狀態訊號訂（例如，有效讀取資料）和資 料訊號DAT (例如’讀取資料）。最後，多媒體記憶卡協定控制器122會提 供來自狀態訊號ST和資料訊號DAT之確認資訊以及/或資料訊號給主機裝 置130 (直接或透過應用轉換器123)。 在這種方式下’資料傳輸被提供於主機裝置130和多媒體記憶卡110 之間。14種通訊作業的執行速度越快，則多媒體記憶卡就越能夠處理更大 的資料播（例如’高畫素數位相機的影像檔或影片檔）。由於多媒體記憶卡 使用了時脈資料傳輸協定（cl〇cked data transfer pr〇t〇c〇1)，在主機裝置13〇 和多媒體記憶卡110之間的資料頻寬（databandwidth)是由時脈訊號€1^ 的頻率和傳輸串列資料SDAT的資料線數量所決定。 201124852 例如’第1B圖顯不版本331的多媒體記憶卡11〇A之機械外觀規格（意 即’多媒體記憶卡110A符合版本3·31的多媒體記憶卡規範）。彡媒體記憶 卡110Α包括7個接觸墊（接腳），以及如以下表i所示之接腳分配表。 表1 接腳編號 名稱 1 2 CMD 3 VSS1 4 VDD 5 CLK 6 VSS2 7 DAT0 如表1所示’接腳3、4和6是電源接腳，並分別準備接收工作電壓 VSS卜彻和VSS2。接腳2是一個輸入/輸出（1/〇)接腳，用於接收和 響應時脈命令喊CMD ’而接腳5是祕接㈣脈喊。最後，接腳 7疋個輸入/輸出（1/0)接腳，用於傳輸資料進出多媒體記憶卡腿（接 腳未使用於版本3.31的多媒體記憶卡規範）。因此，由於多媒體記憶卡 籲110A只包含單一資料接腳（接腳7)，提高資料傳輸速率的唯一方法是藉由 增加提供_腳5的日械職CLK之鮮。細，祕喊_播延遲 (P P gationdelays)和寄生效應(parasitics)(例如，雜散電容和接觸電阻）， 使得傳送到多媒體記憶卡_排的訊號發生衰減，多媒體記憶卡主機控制 器的最大時脈頻率一般僅限於20麟（耻）。因此，多媒體記憶卡的最 大資料傳輸速率為2.5MB/秒》 為了克服這㈣㈣寬的最新衫_記憶卡規範Μ在機械外 觀規格中增加了接腳數目。第1C_顯示㈣體記憶卡規範㉑之多媒體 201124852 記憶卡110B的機械外觀規格，其具有傳統的接腳分配，列示於以下表2 β 表2 接腳編號 名稱 1 DAT3 2 CMD 3 VSS1 4 VDD 5 CLK 6 VSS2 7 DAT0 8 DAT1 9 DAT2 10 DAT4 11 DAT5 12 DAT6 13 DAT7 多媒體記憶卡11GB包括了多媒體記憶卡11QA所呈現的所有接腳（如第⑴ 圖），並增加了另外的6個接腳8〜13，以提供額外的資料路徑。並且，接 腳1是未使用於版本3.31的多媒體記憶卡規範，也被用來提供版本4〇之 多媒體記憶卡110Β的資料路徑。該用於版本4.〇之多媒體記憶卡聰的 接腳分配’如第ic圖所示，提供了—個8位元（bi〇寬的資料匯流排線， 能夠具備52MB/秒的資料頻寬、52婦之主機時脈鮮。 然而值得主意的疋，這種藉由增加資料輸入/輪出（⑽）接腳數量來 提高資料頻寬的方法’對於普_向減少快閃記憶卡尺寸上會造成反效 果。此外，增靖4接腳仙對提高了,_财的轉祕，特別是在 使用快問記憶卡的電池供電裝置上會造成問題。 女全數位疏卡與多制記憶卡具有互補性的記憶卡介面，因此時常 會將其歸躲-起轉騎缝料纖卡（讓⑽e油），一個 201124852 版本3.31之多媒體^己憶卡具有7個金屬接觸塾，而一個安全數位記憶卡則 具有9個金屬獅墊。因此，多賴記憶卡可以細於安全數位記憶卡插 槽，而安全數位記憶卡有時可以適用於多媒體記憶卡插槽（安全數位記憶 卡常態略厚於多媒體記憶卡，因此有可能無法適用於部份的多媒體記憶卡 插槽）然而，主機必須決定所插入插槽的記憶卡是何種記憶卡，當多媒體 記憶卡插入時，只有7個金屬接觸墊被使用，而其他額外兩個金屬接觸墊 則於偵測到安全數位記憶卡插入插槽時才會被用到。 • 帛2A圖係緣示習知主機執行例行性記憶卡偵測之流程示意目，主機， 譬如為個人電腦主機’於記憶卡插入插槽時進行偵測，如步驟2⑻，譬如藉 由俄測記憶卡偵測（carddetect; CD)接腳，其藉由安全數位記憶卡之電阻 來予以上拉（pul丨high)，或是藉由㈣體/安全數位記憶卡上之機械開關致 動特性來細。主機魏包含有CMD55命令的-祠命令賴入的記憶 卡’如步驟202，假如記憶卡並未適當回應此一 CMD55命令，如步驟2〇4， 則此插入的記憶卡為多媒體記憶卡，而不是安全數位記憶卡4此一例子 _中’包含有CMD1命令的一序列命令被傳送到多媒體記憶卡，如步驟2〇6， 然後’多媒體記憶卡會被-序列命令予以初始化，此一序列命令可譬如為 主機讀取位於多媒體記憶卡上的配置註冊器，如步驟2〇8，然後，主機可以 使用多媒體記憶卡所分享的7個接腳來與多媒體記憶卡進行通訊。 假如插入的記憶卡適當回應CMD55命令，如步驟2〇4，則此一插入的 記憶卡可能為安全數位記憶卡，接續進一步發送包含有進階指令acmd4i 的命令到插入的記憶卡’如步驟训，假如此一記憶卡不能適當地回應進階 指令ACM〇4l ’如步驟加，則此記憶卡為故障失效的，如步驟叫。 201124852 假如此記憶卡適當地回應了 ACMDW指令，如步驟212，則此記憶卡 為安全數位記針，« H㈣齡來抑將安全練記憶卡初始 化’譬如可社繼取安全數位記，时上的配―㈣（w)nflguratiQn 邮咖）’如步驟216，主機額了安全數位記憶卡介_ 9個接聊來與安 全記憶卡溝通，主機可以安錄位記憶卡介_—肺㈣號線 或是多到四條資料訊號線來進行溝通，其係依照溝通的環境喊（譬如資 料結構、記憶卡鋪連接的品質等），儲存於安錄位記針的資料可以藉 由南階女全協定來予以加密（encrypted )。 第2B圖係為習知藉由安全數位記憶卡執行的例行性翻回應的流程 示意圖，當插人域_並通紐，安全練减轉由金屬接觸墊予以 供電，如步驟220 ’然後記憶卡初始化例行程序啟動，如步驟222，其中可 能包含有各種的内部自我檢測，安全數位記憶卡内部的控制騎執行這些 例行程序、啟動外部介面，接著並等待（與回應）來自於主機的指令。記 憶卡中的安全數位記針控㈣料來自於域_令^副〗，如步驟 224， 然後回應操作狀態註 以及來自於主機的指令ACDM4卜如步驟226， 冊器（Operating Conditions Register ; 0CR)給予主機，如步驟 228。此時， 安全數位記憶卡則等待來自於主機的進一步指令，如步驟23〇，安全數位記 憶卡介面所有的9個接腳都會被用到。 值得注意的是’因為安全數位記憶卡有鮮於版本331的多媒體記憶 卡之接腳0此*全數位s己憶卡的傳輸速率會高於版本Mi的多媒體記 憶卡。目前安全數位記憶卡介面支援最高1(K)Mb/_傳輪料對於許多 應用層面來說已經相當足夠。然而，部份的應用，譬如為全動視訊（制 201124852 m。— ； FMV) _錢是傳送，霞要有更高的傳輸速率而未來 的應用也只會變得使収大量頻寬（—Η — )。因此安全數位 記憶卡介面勢必面臨頻寬（以及能源）的議題，近似於對應第ΐβ、^圖所 描述的多媒體記憶卡介面，其他的快閃記憶卡協定皆使用時脈資料傳輸方 法論，因此也會面臨類似的頻寬限制問題。 其他非使用在快閃記憶卡的匯流排介面有時也會提供較高的傳輸速 率’舉例來說，通用串列匯流排(Universal Serial Bus; USB )最高可達伽應 ⑩秒的傳輸速率，而週邊裴置元件連接快遞(Peripheral c〇mp〇neminterc_ct

Express; PCIE)最高可達2.5Gb/秒的傳輸速率與串列式進階附加技術(

Adv觀d Technology Attaehment; SATA)最高可達到。⑽秒和3篇秒 的傳輸速率’則是次世代裝置的高速串舰流排介面的兩個例子，然而， 由於其較大介面尺寸的需求，因此PCIE以及SATA幾乎都作為個人電腦的 内部擴充介面，舉例來說，SATA介面需要兩個分開的連接器，一個7個接 腳的連接ϋ以承載輯’另―個15個接腳的連翻，絲提供所需電 φ 力。 兩個經常用來作為個人電腦外部週邊裝置所使用的匯流排介面，分別 為臟DWirewire;火線）以及串列小型計算機系統介面Α驗

Small〇>mp_SystemInterfkee ; SeriaUttachedscsi) ’ 可以提供高速資料 頻寬’Firewire支援到最高3.麻秒的資料傳輸速率，而㈣支援到i爾 秒或是3偏/秒的雜傳輸速率；這些㈣傳輸的速率皆為安全數位記憶 卡之最大資料傳輸速率的5到32倍快。 -種新的可移動式記憶卡外觀規格騎知的Εχρ卿㈤，其係由國際 201124852 個人電腦記憶卡協會（Personal Computer Memory Card International Association ; PCMCIA)、週邊裝置元件連接（PCI)以及通用串列匯流排 (USB )標準群組所發展而來’ ExpressCard概略為75毫米長、34毫米寬、 以及5毫米厚，且具有ExpressCard連接器，並且以同一個26接腳的記憶 卡連接器來同時提供USB以及PCIE的介面，然而，ExpressCard的較大的 26個接腳的連接器卻反而限制了他的用途，並且增大了使用ExpressCard 連接器的裝置的整體尺寸。 因此，部份匯流排介面可以提供比習知快閃記憶卡高許多的資料傳輸馨 速率，然而，這些匯流排介面之較大的連接器尺寸（同時也增加了供電的 需求）使其無法與一般較小外觀規格且較低耗能的快閃記憶卡相容，因此， 目則里需一種快閃記憶卡與協定，允許增加資料傳輸的頻寬，同時無需要 增加介面的尺寸以及/或電能的消耗。 【發明内容】 為了解決習知快閃記憶卡頻寬限制的問題，快閃記憶卡協定可以藉由 提供差分資料傳輸來實現’當將時脈資料傳輸方法論（嘛_。㈣取代春 為差分資料傳輸來增加雜頻寬以及降低耗能_時，快閃記憶卡之現存 的物理、電子規格仍可以予以繼續健嘯據本發騎揭露的—個實施例， 習知的快閃記憶卡介面協定之時脈（CLK)與命令（cmd)電路同樣也可 以予以保留，來提供_ (也就是⑽〇egaey))之相容性以及提供記憶 卡的初始化。 在=個實施例中，快閃記憶卡（譬如為多_記憶卡、安全數位記憶 卡、緊密_記憶卡、或是記麟記憶卡料）可吨含有快閃記憶體陣 12 201124852 列、用來存取快閃記憶體陣列的協定控制器、以及差分資料路徑（differential datapath) ’其中差分資料路徑用以將輸入差分訊號轉換為輸入資料以及/或 是狀態訊號給予協定控制器、以及將來自協定控制器的輸出資料訊號以及/ 或是控制訊號轉換為輸出差分訊號。 在另一個實施例中，設定來接收快閃記憶卡的主機裝置可包含有主機 記憶卡轉接器，且主機記憶卡轉接器包含有執行特定記憶卡通訊的協定控 制器、乂供特定應用通訊以及協定控制器之間橋樑的應用轉接器、以及差 •分資料路徑，其中，差分資料路徑用以將輸入差分訊號轉換為輸入資料以 及/或疋狀態δίΐ说給予協定控制器、以及將來自於協定控制器的輸出資料以 及/或是控制訊號轉換為輸出差分訊號。 在另一個實施例中’快閃記憶卡以及/或是位於主機裝置的主機記憶卡 轉接器可以更包含有舊有（legacy)資料路徑，分別用以將輸入時脈資料以 及命令訊號轉換為輸入資料以及/或是狀態訊號給予協定控制器，以及將來 自於協定控制器的輸出資料以及/或是控制訊號分別轉換為輸出時脈資料以 #及/或是命令訊號’舊有資料路徑的存在可以允許快閃記憶卡以及/或是主機 裝置可以分別與習知（也就是以時脈資料為基礎）主機裝置以及或是快閃 記憶卡進行通訊。 在另一個實施例中’位於快閃記憶卡以及/或是主機記憶卡轉接器的協 定控制器可以是標準的協定控制器（譬如多媒體記憶卡、安全數位記憶卡 或是記憶棒記憶卡協定控制器），只要差分資料路徑可以適當地將來自特定 記憶卡的通訊轉換為差分通訊即可，因此，差分資料傳輸的功能可以在現 存的主機裝置中容易地被予以實現（譬如，透過硬體更換或是韌體的更新）。 13 201124852 為使對本發明的目的、特徵及其功能有進一步的了解，茲配合圖式詳 細說明如下： 【實施方式] 習知的快閃記憶卡以及使用這些快閃記憶卡的裝置具有相對較低的資 料傳輸速率，因而可限制這些快閃記憶卡在使用大量頻寬（bandwidth intensive)的應用程式上之施行。藉由致能供快閃記憶卡使用的差分資料傳 輸協定’輸出/輸入這些快閃記憶卡的資料傳輸速率可以顯著地提高，而不 需要額外的接腳或是增加整體記憶卡的尺寸。 差刀資料傳輸功能可以結合舊有（legacy)功能（時脈資料傳輸）來增 加快閃記憶卡的相雜。舉例來說，—觸絲使用高速_舰流排的安 全數位記憶卡可卩鶴為超冑速安全數位記憶卡（Very_high_speed sd VSD card)’而忐與超兩速安全數位記憶卡溝通的主機則為超高速安 全數位憶卡域’具有舊有舰的超高速安錄位記鮮，當插入舊有 女全數位雜卡主機時可卿為安全數位記憶卡使用，具有舊有功能之超 高速安全數位記憶卡主機也可以讀取插人的安全數位記憶卡，因此，超高 速安全數位記憶卡與主機是回_容（baekwawieQmpatibie)的。 (MMC card) 32、安. 憶卡（VSDcard) 34， 舉例來說，第3圖繪示安全數位記憶卡主機％接收多媒體記憶卡 女全數位峨卡（SDeard) 3G、或是超高速安全數位記

隐卞’並將超4女全數位記憶卡％設定域作在鮮9個接腳以及安全 201124852 數位S己憶卡匯流排36的安全數位記憶卡。 多媒體記憶卡32僅具有7個金屬墊，因此數位記憶卡匯流排36會相 較於安全數位記憶卡30而少使用2根接線，換句話說，安全數位記憶卡3〇 具有兩個額外的金屬墊，是多媒體記憶卡32所沒有的，具體來說，一個額 外的金屬整增加在安全數位記憶卡3〇形成斜角的邊緣，另一個額外的金屬 塾則增加在7個金屬墊的另外一側。而超高速安全數位記憶卡34具有與安 全數位記憶卡30相同的9個金屬墊的配置，並且可以透過安全數位記憶卡 _匯流排36使用標準的安全數位記憶卡介面和協定來與安全數位記憶卡主機 38溝通。 第4圖繪不擴充式超高速安全數位記憶卡主機42 ’而可接收多媒體記 憶卡32、安全數位記憶卡3〇、或是超高速安全數位記憶卡34。擴充式超高 速安全數位記憶卡主機42是一個可以偵測並可接收多媒體記憶卡32、安全 數位記憶卡30、歧躺移全數位記針34的超冑駐全記憶卡主機。 當多媒體記針32插人時，擴充式超高速安全數位記憶卡主機42利用超 _高速安全數位記憶卡匯流排40的7個接腳，使用多媒體記憶卡接腳與協定 來進行溝通；而當安全數位記憶卡30插入時，擴充式超高速安全數位記憶 卡主機42利用超高速安全數位記憶卡匯流排4〇的9個接腳，使用安全數 位記憶卡接腳與協定來進行溝通。 當超问速女全數位記憶卡34插入時，位於擴充式超高速安全數位記憶 卡主機42的超高速安全數位記憶卡主機控制器41會镇測為一個超高速安 全數位記憶卡’並且設置超高速安全數位記憶卡％操作在擴充模式 (extended mode)’而透過超高速安全數位記憶卡匯流排4〇使用譬如為通 15 201124852 用串列匿流排（USB)的高速串列匯流排標準來進行傳輪。較高頻寬資料 傳輸也可透騎高輕錄位賴卡随排⑼使料如树財列匯流 排IEEE 1州、SATA或是PCIExpress等串列匯流排標準來進行。 超高速安全數位記針34具有與安錄位記憶卡3g相_ 9個金屬 塾的配置，細卩包含内部控(财未示），而接内部_流排 控制器至金屬墊’而非—般的安全數位記憶卡控制器。舉例來說，當超高 速安全錄記針34 __试超高速安全触峨傾鱗，超高速 安全數位記憶卡34 _的__順流難可雜接龍—些金屬塾 上。 第5圖為縣式超高毅全數位記針透過超高速安全數位記憶卡主 機來執灯術性細的流程示意圖。域，譬如為個人電駐機，於記憶 卡插入插槽時偵測，如步驟24〇，譬如藉由侧記憶卡伽彳接腳㈣此⑽ (CD)pin)由安全數位記憶卡或是超高速安全數位記憶卡上之電阻來予以上 拉（pull high)，或是藉由偵測記憶卡開關由記憶卡上之機械特性來予以開 動。超高速安全數位記憶卡主機發送一包含CM〇55指令的串列指令到所插 入的δ己憶卡，如步驟242，假如記憶卡沒有適當回應CMD55指令，如步驟 44則此a己憶卡可能為多媒體記憶卡或是單一模式的記憶卡而非安全數 位圯憶卡或是超尚速安全數位記憶卡。接著，傳送包含有CMD1指令的串 列指令到記憶卡，如步驟246，假使記憶卡適當回應了 CMD1指令，則此 &憶卡為彡媒體記憶卡，接著，將多媒體記針藉由㈣指令來予以初始 匕譬如主機δ賣取多媒體記憶卡上的配置註冊器（c〇n丘gUrati〇nregisters)， 如步驟248 ’主機使用共用的7個接腳來與多媒體記憶卡進行溝通，假如記 201124852 憶卡並未適當瞒’躲機可自睛藉㈣__模式來與記憶卡溝 通0 假如所插入的記憶卡適當地回應了 CM〇55指令，如步驟冰，則此纪 憶卡可能為超高速安全錄卡或是安錄位記憶卡，接著進一步傳送 包含有進階超高速安錄位記憶卡指令AC順的指令，如步驟ho，假^ 記憶卡並未適當回應ACMD1指令，如步驟Μ2，則此記憶卡將不可能為超 高速安全數位記憶卡。則將再次發送c_5指令以及接續的acmm指 •令的串列指令，如步驟254,其中AC_指令是一個特殊定義的進階指^ 僅有超高速安全數航憶卡纽纖巾財絲喊，舉例來說，超高速 安全數位記憶卡可能回應-個僅由超高速安全數位記憶卡使用的獨一無二 的編碼（unique code)。 假如記憶卡齡_應了 CMD55齡以及Α(：Ν_於，如步驟 256 ’則此記憶卡為安全數位記憶卡’接著，藉由㈣指令來予以將安全數 位記憶卡初始化’譬如主機讀取安全數位記憶卡上的配置註冊器 • (C〇nflgUrati〇n比細⑽），如步驟258。主機使用了安全數位記憶卡介面的 9健腳來财錄位纖卡溝通，域可贿时錄位嫌卡介面的一 條資料訊躲或是多到四條資料域線來進行溝通，齡於安全數位記憶 卡的資料可以藉由高階安全協定來予以加密（enerypted)。 假如δ己憶卡並未適當地回應CMD55指令以及ACMD41指令，如步驟 256，則此s己憶卡為其他種類的記憶卡，然後可以執行進一步的記憶卡辨 識’或是例行性記憶卡偵測失敗。 假如記憶卡適當地回應了 ACMD1指令，如步驟252，則此記憶卡為超 201124852 南速安全數位記憶卡’如步驟262，擴充式主機可以藉由記憶卡針對此—指 令或是其《令的蘭料时析，如雜π4，鍵立編速安全數= 憶卡的用途與屬性⑻職卿—哪祕以小如步驟挪。 超高速安全數位記憶卡接著被一串列命令予以初始化，譬如主機讀取 超高速安全_____ (eGnfig_iGn咖㈣，如步驟 勝其中-個擴充式串列匯流排協定處理器被啟動，並且連接到部份的超 高速安全數位記憶卡的9個金驗，而允許擴賴式下随料傳輸。 第6圓為藉由超高速安絲攸針綠行的超高速安全數位記憶卡 例行性_喊的流程示意圖。當插人域插槽並通電後，超高速安全數 位記憶卡藉由金屬接觸塾予以供電，如步驟28G，然後記憶卡初始化例行程 序啟動，如步驟282 ’其中’可能包含有各種的内部自我檢測，超高速安全 數位記憶卡内部的控繼將執行這些例行程序、啟動外部介面，接著並等 待來自於域_令，假如此乃是單—模式的記針，接著記憶卡會等待 主機來切換至相關式來溝通，假如不是—個單—模式的記憶卡，則將等 待來自於主機的CMD55指令，如步驟284。 當來自於主機的CMD55指令接收後，超高速安全數位記憶卡控制器將 等待來自於主機的A_指令，如步驟挪，藉由顯示記憶卡支援师 的擴充式㈣《排龄财式，辦絲全數健針喊來自於如 速安全__靡ACMD1 _，如步_，域將㈣表擔 一個主機也支援的可㈣定，記憶卡改變其匯流排傳輸器來連接至其中一 個擴充式串舰流排龄處理器到部份的安全數位記憶卡之9個接腳，如 步驟290，舉例來說，可能支援通用串列匯流排。 201124852 主機傳送-個指令到超高速安全數位記憶體，來指示所採用的協定， 如步驟观，超高速安全數位記憶卡接著將初始化所選擇的協定處理器並 將其搞接蘭高速安錄位讀卡_狀輕細，織，超高速安全 數位記憶卡將接受到來自於主機的進一步指令，如步驟现。 系統方塊圖，第7〜8圖 第7圖為具有超高速安全數位記憶卡連接器插槽5㈣主機系統， 其支援擴充模式的通訊，而可插入多媒體記憶卡32、安全位記憶卡3〇、 鲁或是超高速安全數位記齡34 @主機M之超高速安全數位記憶卡連接器 插槽50，每一個記憶卡將可在各自的標準模式下操作。 主機51具有處理器系統68，用以執行包含記憶卡管理程式、匯流排排 程程式等’多用途匯流排介面系統（multi pers〇nality bus interface辦⑽） 53使用各種協定來處理來自於主機處理器系統68的資料。安全數位記憶卡 協定處理器56則藉由使用安全數位記憶卡協定來處理資料，並在位於超高 速安全數位記憶卡連接器插槽50之安全數位記憶卡資料訊號線上輸入輸出 #資料。其他與超高速安全數位記憶卡連接器插槽50溝通的協定，則透過多 用途匯流排開關52選擇適當協定處理器來進行。 位於超高速安全數位記憶卡連接器插槽50之接觸接腳連接到多用途匯 流排開關52，以及安全數位記憶卡協定處理器56。位於多用途匯流排開關 52的傳送器（圖中未示）緩衝出於以及來自配對的傳送和接收之差分資料 訊號線的資料’此差分資料訊號線位於擴充式協定金屬接點，譬如為週邊 裝置元件連接快遞（PCI Express)、火線（Firewire) IEEE 1394、串列小型 計算機系統介面（Serial Attached SCSI )、以及串列式進階附加技術 201124852 (SATA )甚至疋較早的多媒體記憶卡（Me(jia canj ; MMC )。 田主機處·系統Μ執行之例行性初始化決定了插人的記憶卡是多媒 體記憶卡時’彡舰記針協歧理㈣會被啟動來赫人超冑速安全數 位§己憶卡連接器插槽5〇之多媒體記憶卡32進行溝通，且安全數位記憶卡 協定處理器56會被失能。而當主機處理器系統68蚊插入的記憶卡是多 媒體》己隐卡時’用途選擇器Μ設定多用途匯流排開關Μ來連接超高速安 全數位記憶卡連接器插槽50至多媒體記憶卡協定處理器58;而當插入的記 憶卡是安全數位記憶卡3〇時，在初始化完成後，安全數位記憶卡協定處理籲 器56會持續與記憶卡進行溝通。 當藉由主機處理器系統從執行例行性初始化，並決定插入的記憶卡是 超高速安全數位記憶卡Μ時，安全數位記憶卡協定處理器％會持續與超 高速安全數位記憶卡34進行溝通，直到決定了超高速安全數位記憶卡34 的性此。料’選擇其巾—讎高速㈣紐漏絲制，舉例來說， 當主機處理H系統68決定了超高速安全數位記憶卡34支援ρα邮咖 (PCIE)協定’用途選擇器科設定多用途匯流排開關&連接超高速安全· 數位記憶卡_諸槽5〇至ραΕ财處· 62。紐，當歷擴充模 式啟動後’主機處理器系統68會與ραΕ協定處理器62進行溝通，而不是 安全數位記憶卡協定處理器56。 當藉由主機處理器系統战執行例行性初始化，並決定插入的記憶卡是 超间速t全數位記憶卡34、且支援顧串舰流猶，贿選擇^ %設定 多用途匯流賴關52連接超高速安全數位記憶卡連接祕槽％至通用串 列匯流排協定處理器60 ’然後，當通用串列匯流排擴充模式啟動後，主機 20 201124852 處理器系統68會與通用串列匯流排協定處理器60進行溝通，而不是安全 數位記憶卡協定處理器56。 當藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是 超高速安全數位記憶卡34、且支援SATA時，用途選擇器54設定多用途匯 流排開關52連接超咼速安全數位記憶卡連接器插槽％至SATA協定處理 器64，然後，當SATA擴充模式啟動後，主機處理器系統68會與SATA協 疋處理器64進行溝通，而不是安全數位記憶卡協定處理器％。 _ S藉由主機處理器系統68執行例行性初始化，並決定插入的記憶卡是 超咼速安全數位記憶卡34、且支援Firewire時，用途選擇器54設定多用途 匯流排開關52連接超高速安全數位記憶卡連接器搞槽50至IEEE 1394協 定處理器66，然後，當IEEE 1394擴充模式啟動後，主機處理器系統68會 與IEEE 1394協定處理器66進行溝通，而不是安全數位記憶卡協定處理器 56 〇 超高速安全數位記憶卡34也可支援多於一個的擴充式協定，然後主機 #處理器系統68也可由支援的協定中予以選擇。舉例來說，主機處理器系統 68可以選擇可用之最快的協定，在此特別注意，主機系統51可能不支援如 第7圖中所繪示的所有協定，但是可能僅支援所描述的協定之子集合 (subset) 〇 第8圖係為具有安全數位記憶卡連接器之超高速安全數位記憶卡裝置 71的方塊圖，且支援超高速安全數位記憶卡擴充模式通訊。在一實施例中， 超高速安全數位記憶卡裝置71可以為如第7圖所繪示之超高速安全數位記 憶卡34 ’在另一實施例中，超高速安全數位記憶卡34可以是超高速安全數 21 201124852 位記憶卡裝置7i 有之所有齡處理_子集合，相_，超高速安全 數位記憶卡主齡統51，也可以為如第7_同之主機系統η，或是主機系 統51所具有的所有協定處理器的子集合。 超高速安全__裝置^的贼較缝絲針_ %可以 插入超高速安全數位記憶卡主機51，的超高速安全數位記憶卡插座％，超高 速安全數位記憶卡裝置W的超高速安全數位記憶卡插頭％可以插入安全 數位記憶卡域75的安全触輯卡_训，魏鮮支紐高速安全 數位記憶卡模式；或是’超高輕全記憶卡裝置^的超高速安全數位籲 記憶卡插頭70也可以插入多媒體記憶卡主機系統77之多媒體記憶卡插座 50” ’其也係不支援超高速安全數位記憶卡模式，但卻支援多媒體記憶卡或 是串列週邊介面（SPI)模式。 超高速安全數位記憶卡裝置π具有裝置處理器系統88，用來執行包含 記憶卡初始化無_喊帅式，Μ賴輯介樣统73賊用各種 協定處理來自裝置處理ϋ系統88的資料，安全數位記憶卡協定處理器76 則使用安全數位記憶卡協定處理資料，並且在超高速安全數位記憶卡插頭鲁 70的安全數位資料訊號線上輸入輸出資料，其他通訊協定處理器與超高速 安全數位記憶卡_ 7G的舰’収透過Μ賴鱗酬72來予以溝 通，其係選擇其中之一協定處理器來進行。 超咼速安全触記憶卡铜7〇内的接雛赠接至乡贿匯流排開關 72以及安全數位記憶卡協定處理器76，位於多用途匯流排開關72的傳送 器（圖中未示）緩衝出於以及來自配對的傳送和接收之差分資料訊號線的 資料’此差分資料訊號線位於擴充式協定金屬接點，譬如為ρα邮咖、 22 201124852

Firewire IEEE 1394、Serial Attached SCSI、以及 SATA、甚至是較早的多媒 體記憶卡。 當主機處理器系統88執行之例行性初始化為使用多媒體記憶卡相容串 列週邊介面模式的指令、且當主機是多媒體記憶卡主機系統77時，多媒體 記憶卡協定處理器78會被啟動來與連接到超高速安全數位記憶卡插頭7〇 的多媒體記憶卡主機系統77進行溝通，且安全數位記憶卡協定處理器％ 會被失能。當裝置處理器系統88使用多媒體記憶卡相容模式來下指令時， •用途選擇器74設定多用途匯流排開關72來連接超高速安全數位記憶卡插 頭70到多媒體記憶卡協定處理器78，當主機是安全數位記憶卡主機系統 75時’在初始化完成後，安全數位記憶卡協定處理器76會持續與安全數位 記憶卡協定處理器76進行溝通。 當藉由主機執行例行性初始化，並決定超高速安全數位記憶卡裝置71 以及超高速安全數位記憶卡主機系統51，皆支援超高速安全數位記憶卡模 式時’超高速安全數位記憶卡主機系統51，會透過安全數位記憶卡協定處理 • 器76發送指令至裝置處理器系統88使其切換為超高速安全數位記憶卡模 式。接著，選擇其中一個較高速串列匯流排協定來使用，舉例來說，當處 理器系統88被指令使用PCI Express時，用途選擇器74設定多用途匯流排 開關72連接超高速安全數位記憶卡連接器插頭7〇至pciExpress協定處理 器82’然後’當PCI Express擴充模式啟動後，處理器系統88會與ρα Expr.ess 協疋處理器82進行溝通，而不是安全數位記憶卡協定處理器76 β 當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有通用串 列匯流排的超高速安全數位記憶卡時，裝置處理器系統88會被命令切換為 23 201124852 通用串列匯流排模式，用途選擇器74設定多用途匯流排開關72連接超高 速女全數位記憶卡触H铜70至通肖_舰流排龄歧胃⑽，然後， 當通用串列匯流排擴充模式啟動後，處理器系統88會與通用串列匯流排協 定處理器8G進行溝通’而不是安全數位記憶卡協定處理器％。 當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有sata 的超高速安全數位記憶卡時，裝置處理器系統S8會被命令切換為sata模 式’用途選擇器74設定多用途匯流排開關72連接超高速安全數位記憶卡 連接器插頭70至SATA協定處理器84 ’然後，當SATA擴充模式啟動後，籲 處理器系統88會與SATA協定處理器84進行溝通，而不是安全數位記憶 卡協定處理器76。 當藉由主機執行例行性初始化，並決定插入的記憶卡支援具有 的超高速安全·記憶卡時，裝置處理料統88倾命令切換為Fi_ire 模式，麟騎II 74蚊彡麟賊觸關72連接超高移全數位記憶 卡連接器麵7G至IEEE 1394協歧理H 86，紐，當IEEE 1394擴充模 式啟動後，處理器系統88會與IEEE 1394協定處理器86進行溝通，而不鲁 是安全數位記憶卡協定處理器76。 特別注意，超高速安全數位記憶卡裝置71可能不支援如第8圖中所繪 示的所有協定，在一些實施例中，超高速安全數位記憶卡裝置71可能僅支 援所描述的多種協定之子集合（subset)。 第9圖為訊號多工器900的功能示意圖，其可結合於第7圖之主機系 統51或是第8圖之超高速安全數位記憶卡裝置7〗。舉例來說，訊號多工芎 900可以被用來提供主機系統51之超高速安全數位記憶卡連接器插槽5〇或 24 201124852 是具有多種功能（詳細描係請分別參閱下面之第1〇' u、12A以及i2B圖） 的超咼速安全數位記憶卡裝置71之超高速安全數位記憶卡連接器插頭7〇 之接觸（接腳）。 »fl號夕工器900被设疋來提供/接收由介面a (圖中未示）來的訊號 AIN/AOUT、或是由介面b (圖中未示）來的訊號ΒΙΝ/β〇υτ ^舉例來說， 介面A與介面B可时鱗在辦速安錄位記針献域祕的安全 數位記憶卡協定處理如及超高輕全齡纖卡龄處㈣，多工訊號 ⑩線22可以是連接記憶卡上的一個金屬接觸墊的連接器，或是内部匯流排的 一個訊號線。 22 m職趣給普φ A，而輸入緩 衝器20麟訊號線22來產生訊號BIN給予介面B，#輸碌出訊號線22 是輸出或是驅動訊號時’輸出致能峨〇E將被啟麟高值。#介面A啟 動時’訊號ΕΝΑ是邏輯高值而且及閘（娜㈣1〇驅動一邏輯高值來致 能輸出緩衝器12 ’而可驅動訊號Α〇υτ到信號線22上。當介面B啟動時， 鲁訊號麵是邏輯高值而且及閘（ANDgate) 驅動一邏輯高值來致能輸出 緩衝器18 ’而可驅動訊號BOUT到信號線22上。 值得注意的是’額外的介面C、D等（換句話說，其他的通訊協定處理 器）也可以藉由增加及閘與輸入、輸出緩衝器來針對相同的訊號線22進行 多工處理。 技-步來說，也可以產生額外較轉號ENC、腦等，此些介面 可為多雜纖卡、_㈣匯簡、SATA、ΙΕΕΕ 1394、ραΕ以及安全 數位記憶卡等規格。 25 201124852 介面接腳分配表 第10圖為具有9個接腳之安全數位記憶卡連接器的多工訊號分配表。 電源VDD提供於接腳4’而接地端則分別提供於接腳3 (vssi)以及接腳 6 (VSS2) ’時脈於接腳5輸入到記憶卡，且接腳7是多媒體記憶卡、安全 數位記憶卡、通用串列匯流排、PCIE、STAT、IEEE 1394等介面的輸出/輸 入串列資料DAT0。’ 接腳2是針對多媒體記憶卡、安全數位記憶卡、通用串列匯流排的雙 向指令CMD訊號線，且為串列週邊介面（SPI)的資料輸入DIN，並且刺鲁 是可以橫跨多個微處理器、微控制器或是週邊裝置進行完整的雙向、同步 之串列資料溝通規格。串列週邊介面啟動微處理器與週邊裝置之間的通 訊、以及/或處理器之間的通訊，而串列週邊介面模式則是多媒體記憶卡與 女全數位記憶卡協定的子集合；申列週邊介面具有晶片選擇訊號cs於接腳 1和資料輸出到主機訊號DOUT於接腳7 ’而率列週邊介面與多媒體記憶卡 介面則並未使用到接腳8、9。 對於安全數位記憶卡介面，多至四個資料訊號線可能同時被使用，儘 鲁 管只有一個資料訊號線可能在特殊的通訊短期間被使用，例如，在記憶卡 的初始化過程。資料訊號線DAT0位於接腳7、資料訊號線DAT1位於接腳 8、資料訊號線DAT2位於接腳9、以及資剩:訊號線DAT3位於接腳1。 當超高速安全數位記憶卡模式被啟動後並且選擇通用串列匯流排協定 時’串列的通用串列匯流排資料將被雙向地傳輸，而通過通用串列匯流排 的差分資料訊號線D+、D-。而CMD訊號線、CLK訊號線、以及DAT0訊 號線仍將可連接於安全數位記憶卡處理器，而可在通用串列匯流排的功能 26 201124852 無法使用時，允許1位元資料DAT0的安全數位記憶卡通訊β 當超高速安全數位記憶卡模式被啟動、並且選擇pcffi協定時，串列 PCI資料將會被通過兩對差分資料訊號線傳輸（換句話說，傳輸訊號線 Τρο、TnO以及接收訊號線RpO、Rn〇)。位於接腳2、i上的傳輸訊號線Tp〇、 Τη〇為記憶卡的輸出而由主機接收；位於接腳8、9上的接收訊號線_、 RnO為主機的輸出而由記憶卡來接收。 當超高速安全數位記憶卡模式被啟動後，並且選擇SATA協定時，串 •列ATA資料將會被通過兩對差分資料訊號線傳輸(換句話說，A訊號線A+、 A-以及B訊號線B+、B-)。分別位於接腳2、1的A資料線a+、A-為主機 的輸出而由記憶卡接收；分別位於接腳8、9的B資料線B+、8_為記憶卡 的輸出而由主機來接收。當SATA被使用時，安全數位記憶卡通訊將會中 斷。 當超高速安全數位記憶卡模式被啟動後，並且選擇Firewire協定時，串 列IEEE 1394資料將會被通過兩對差分資料訊號線傳輸（換句話說，a訊號 •線TPA、TPA*以及B訊號線TPB、TPB* ) «>分別位於接腳2、丨的訊號線 TPA、 TPA*為記憶卡的輸出而由主機接收；分別位於接腳8、9的訊號線 TPB、 TPB*為主機的輸出而由記憶卡來接收。當IEEE 1394被使用時，安 全數位記憶卡通訊將會中斷。 第11圖為具有7個接腳之多媒體記憶卡連接器的多工訊號分配表，舊 有的主機可能僅支援多媒體記憶卡’此實施例支援通用串列匯流排、安全 數位記憶卡、串列週邊介面以及多媒體記憶卡，但是其他譬如為sata、ieee 1394與PCIE則不予支援。儘管具有6個多媒體記憶卡訊號接腳，但是針 27 201124852 對7個接腳的實體介面，多媒體記憶卡介面具有—個額外、不使用的接腳。 電源VDD提供於接腳4，接地端vss卜糧則提供於接腳3、6，輸入於 記憶卡的時脈贿職線5，接腳7是針對多紐纖卡、安純位記憶卡 以及通用#列匯流排等介面的輸出/輸入争列資料dat〇，而針對串列週邊 介面則是資料DOIJT。 接腳2疋針對疋多媒體§己憶卡、安全數位記憶卡、通用串列匯流排的 雙向指令CMD訊號線，且為串列週邊介面⑽）的資料輸入串列 週邊’I面具有曰a片獅訊號CS於接腳1和資料輸出到主機訊號D〇UT於_ 接腳7 ’而安全數位記憶卡介關於接腳7侧域線DAT〇。 S超间速安全數位記憶卡模式被啟動後，並且選擇通用串列匯流排， 串列的通用串列匯流排資料將通過位於接腳2'i的通用争列匯流排的差分 資料訊號線D+、D·被雙向地傳輸。因此，當僅有7個接腳可用時，通用串 列匯流排仍舊是被支援的。

第12A圖係為擴充至13個接腳.的連接器之多工接腳分配表，接腳⑺ 〜13被用在擴充式安全數位記憶卡介面上作為諸接腳dat4〜7，且可以 針對第4.0版本的姨體記憶卡規格的串舰流排介面來予以保留。 第12B圖係為10個接腳的記憶棒記憶卡系統之多工接腳分配表，不同 於使用安錄位記針，航式介面也可設計針難他記針為基準的挺 定，譬如為記憶棒記針（MemGry stiek ; MS)。記憶棒記憶卡具有㈣ 接腳的連接H，電源位於接腳3、9，接地端位於接腳卜1〇，接腳8為系 統時脈輸入SCLK ’而接腳2為匯流排狀態輸入Bs，資料藉由位_^ 的資料麵來雙方向地攜帶，而接腳6為插入接腳⑽，可藉由記憶棒記 28 201124852 憶卡的電阻器予以拉高來偵測指出已經插入的記憶卡。 接聊5、7針對記憶棒記憶卡來予以保留，而被擴充使用於ms, Pro

Duo ’ MS Pro Duo具有4位元的資料匯流排DAT0〜3，並分別使用接腳4、 3、5、7,因為接腳3被用來作為DAT1而非VCc，而少提供一個電源接腳。 針對記憶棒記憶卡具有通用串列匯流排的擴充模式，接腳4、3負載通 用串列匯流排-對差分資料D+、D·，其他接觸絲貞載記憶棒記憶卡或 是MS Pro Duo的訊號；針對pCIE擴充模式，接腳4、3負載__對ρα傳輸 φ差分資料T+、T-，而接腳7、5負載一對PCI接收差分資料R+、R-;相同 的’針對SATA擴充模式，接腳4、3負載一對SATA傳輸差分資料T+、T-， 而接腳7、5負載一對SATA接收差分資料r+、r_ ;針對IEEE 1394擴充模 式’接腳4、3負載一對1394A差分資料TPA、TPA*，而接腳7、5負載一 對1394 B差分資料TPB、TPB*。 值得注意的，針對記憶卡本身的物理結構，其使用了多種材質來組成 記憶卡基板、電路板、金屬接點、記憶卡外殼等，塑膠外殼可具有多種形 鲁狀，並且可以部伤或疋完全覆蓋電路板或是連接器的不同部位，且亦可形 成連接器的一部分，不同的形狀與圖案亦可予以替代，接腳可以是指平面 金屬導線或是其他接觸接點的形狀而不是尖銳的釘頭(p〇intedspikes)形狀。 許多擴充的協定，譬如為PCI Express、通用串列匯流排、SerialATA、

Serial Attached SCSI、或Firewire IEEE 1394可以使用作為第二個介面，主 機也可支援各種串列匯流排介面，並且可以優先測試通用串列匯流排的操 作’接著依序S IEEE 1394、SATA、SA SCSI等，然後最後才切換到比較 高速介面，譬如為PCI Express。 29 201124852 另外，請特別注意，安全數位記憶卡的描述主要僅作為範例說明之目 的’安全數位記憶卡也可以被取代為記憶棒記憶卡（MS)、MS Pr〇 card、 MS Duo card、迷你安全數位記憶卡（mini SD card)、減低尺寸多媒體記憶 卡（reducedsizeMMC)等；硬體的開關也可以取代一些例行性的記憶卡偵 測步驟，舉例來說，可於記憶卡外殼增加有凹口來接合記憶卡插槽的開關。 此外，也可以設計特殊的發光二極體來通知使用者，哪一個電性介面 為目前已經在使用的，舉例來說，如果使用標準的安全數位記憶卡介面， 則發光二極體會開啟，否則的話，發光二極體則會關閉；如果存在有超過2 春 個的模式，則可以使用多種顏色的發光二極體來指示各種模式，譬如綠色 表示PCI Express、黃色表示通用串列匯流排。 此外，也可以採用不同的電源供應器電壓，通用串列匯流排與SATA 使用5伏特的電壓，而安全數位記憶卡與多媒體記憶卡使用3 3伏特的電 壓’PCIE使用1.5伏特的電壓。藉由將3.3伏特電壓供應至電源接腳vcc， 然後透過超高速安全數位記憶卡内部的電壓轉換器來產生其他的電壓，譬 如使用充電幫浦（charge pump)來產生5伏特電壓、使用直流轉直流變壓籲 器（DC to DC converter)來產生1.5伏特電壓。 PCI Express系統匯流排管理功能可以藉由VSD内的PCIE介面的兩對 差分訊號來予以達成，時脈訊號，譬如為REFCLK+、REFCLK-乃是可以使 用額外連接塾來予以增加的號’ PCIE的旁帶訊號（sideband signals)可 以藉由額外的連接墊來增加，譬如為CPPE#、CPUSB#、CLKREQ#、 PERST#、WAKE#、+3.3AUX、SMBDATA、SMBCLK 等訊號。此外，使 用調整過的PCIE訊號的方法，也可以應用在動態隨機存取記憶體的串列緩 30 201124852 衝記憶體模組的設計。 鑑於上述多驗快閃記憶卡的描述，可以看出習知記憶卡為基礎的通 訊協定（譬如為安全數位記憶卡、多媒體記憶卡、緊密快閃記憶卡）的限 制’可藉㈣合第二種標準的高速觀協定介面雜能來克服，譬如為通 用串列匯流排、SATA、Firewire 或 PCI Express。 然而，根據另外-個實施例，快閃記憶卡以及/或主機控制器也可包含 有特定記憶卡差分資料傳輸邏輯電路，來致能差分資料於快閃記憶卡以及 φ 主機裝置間的傳輸。 舉例來說，第13A圖繪示主機裝置13〇2以及快閃記憶卡13〇1藉由差 分訊號DDAT溝通的實施例示意圖，主機裝置13〇2可以是任何型態的電子 裝置’並具有快閃s己憶卡的介面，譬如為數位相機、MP3播放機或是錄音 機等’快閃記憶卡1301可能包含有任何形式的快閃記憶卡，包括多媒體記 憶卡、安全數位記憶卡、記憶棒記憶卡、或是緊密快閃記憶卡❶其中值得 注意的是，當快閃記憶卡13〇1插入主機裝置1302的插槽13〇3時，快閃記 ® 憶卡1301以及主機裝置1302之間發生溝通（或是快閃記憶卡13〇1藉由轉 接器或是擴充器耦接於插槽1303時），為了更加清楚地說明，第13A圖中 快閃記憶卡1301乃是與主機裝置1302分離的。 快閃記憶卡1301包含有記憶體陣列1310、協定控制器1320、差分資 料路徑1330以及可選擇的舊有資料路徑1330L，主機裝置1302包含有主機 記憶卡控制器1340’其具有應用轉換器1350、協定控制器1360、差分資料 路徑1370以及可選擇的舊有資料路徑1370L。差分資料路徑1330、1370 可以分別提供相同的功能給予快閃記憶卡1301以及主機記憶卡控制器 31 201124852 1340 ’藉由將記憶卡特定協定訊號（譬如來自協定控制器132〇、丨360的控 制訊號CTRL、狀態訊號ST以及資料訊號DAT)轉化為差分訊號DDAT， 而可在快閃記憶卡1301以及主機記憶卡控制器134〇之間橫跨記憶卡匯流 排1390進行傳輸。 類似繪示於第1A圖之習知多媒體記憶卡的資料路徑m、121，差分 資料路徑1330、1370可以提供串列轉平行輸入與平行轉串列輸出，訊框偵 測用以域保記憶體陣列113的讀取/寫入操作正常，以及錯誤檢查（訊號 SDAT與CMD之一般的CRC檢查）。然而，差分資料路徑1330、1370也鲁 可以提供差分資料的編碼與解碼，而可致能於快閃記憶卡13〇1以及主機記 憶卡控制器1340之間的差分資料通訊。 同時’分別位於快閃記憶卡1301以及主機記憶卡控制器1340的協定 控制器1320、1360可以大致上如同繪示於第ία圖的多媒體記憶卡協定控 制器112、122般操作。尤其快閃記憶卡1301的協定控制器132〇可以執行 適當地操作（譬如記憶體陣列1310的讀取/寫入操作以及藉由差分資料路徑 1330所偵測的封包值錯誤的處理），來回應輸入的狀態訊號訂以及資料訊籲 號DAT ’並且當完成此些操作後產生適當地輸出控制訊號ctrl以及資料 訊號DAT (譬如讀取/寫入之通過或是失敗的指示值與資料）。 同樣的，主機記憶卡控制器1340的協定控制器1360可以產生適當地 輸出控制訊號CTRL以及資料訊號DAT (譬如讀取/寫入之指令以及記憶體 位址）’來回應來自應用轉換器1350的指令，並且執行適當地操作（譬如 提供讀取資料或是寫入操作的確認）來回應輸入的狀態訊號ST以及資料訊 號DAT。值得注意的是’資料訊號DAT以及狀態訊號δΤ可以藉由協定控 32 201124852 制器1360直接提供給予主機裝置·，或是由應用轉換器135〇來將其由 特定記憶卡通訊協定轉換至特定主機通訊協定。如同第1A圖般針對應用轉 換器⑵之描述，應用轉換器測可以作為特定主機通訊以及特定記憶卡 通訊之間的橋樑。 快閃記憶卡1301以及主機裝置1302之間的通訊藉由快閃記憶卡酿 插入插槽1303時予以初始化，並且啟動快閃記憶卡13〇1，接著，應用轉換 器1350可以提供來自主機裝置1302的指令（譬如讀取或是寫入命命）至 φ協定控制器1360 ’使其接續提供適當的控制訊號CTRL、資料訊號DA丁至 差分資料路徑1370。差分資料路徑1370接續將控制訊號CTRL與資料訊號 DAT轉化為差分訊號DDAT’而可以透過快閃記憶卡13〇1的差分資料路徑 1330來傳送，差分資料路徑1330將差分資料DDAT予以解碼為狀態訊號 ST以及資料訊號DAT，使得協定控制器1320可以在記憶體陣列131〇執行 所要求的操作（除非錯誤的傳送發生被差分資料路徑1330指出）。協定控 制器1320回覆一個回應以及任何來自於記憶體陣列131〇的相關資料，透 春過控制訊號CTRL以及資料訊號DAT傳送到差分資料路徑133〇，差分資料 路徑1330將控制訊號CTRL、資料訊號DAT轉換為差分訊號DDAT後， 回傳至主機記憶卡控制器1340的差分資料路徑137卜接著，差分資料路徑 1370將輸入的差分資料訊號DDAT解碼為狀態訊號ST以及資料訊號 DAT ’而可予以轉化為適當地特定主機訊號來供主機裝置13〇2使用。 快閃記憶卡1301與主機裝置1302之間的通訊可以視為層級的事務 (layered transaction )’ 在不同程度的抽取之下（at vaiying ieveis 〇f abstraction )，當穿過不同的層級時（across the different layers )來傳遞資訊， 33 201124852 舉例來說，第13B圖繪示快閃記憶卡1301以及主機裝置13〇2之間通訊的 示意圖’繪示有組成通訊堆疊的各種層級，協定層Π92以及應用層1393 在主機裝置1302以及快閃記憶卡1301之間為虛擬連接（圖中繪示為虛 線），於應用層1393，主機裝置1302的應用轉換器1350會存取快閃記憶卡 1301的快閃記憶體陣列1310，此一最上層的事務可以藉由協定層1392來 予以達成’其中特定應用的通訊會跨越協定控制器1320、1360來轉譯成特 定記憶卡的通訊。協定層的通訊可以藉由物理層1391來予以實現，其中實 體訊號（換句話說，差分訊號DDAT以及可選擇的老舊訊號SDAT、CMD φ 以及CLK)將於主機裝置1302以及快閃記憶卡ΐ3〇ι之間透過記憶卡匯流 排1390來傳輸。 其中，主機裝置1302以及快閃記憶卡13〇1之差分資料傳輸的功能， 可以藉由物理層1391來實現，因此允許使用任何記憶卡協定來分別實現協 疋控制器1360、1320。舉例來說，在此實施例中’協定控制器136〇、132〇 可包含有標準多媒體記憶卡協定控制器來使用標準的特定多媒體記憶卡協 定訊號（譬如訊號CTRL、ST以及DAT)。在其他變化的實施例中，協定鲁 控制器1320、1360可以包含有標準的安全數位記憶卡、記憶棒記憶卡或是 緊在快閃記憶卡協定控制器’藉以產生並運作回應特定的安全數位記憶 卡特疋的s己憶棒記憶卡或是特定的緊密快閃記憶卡之協定訊號，習知特 定快閃記憶卡協定控制器的使用具有簡化高速差分通訊的實現。 舉例來說’用習知時脈資料與多媒體記憶卡通訊之習知主機裝置可重 新叹定為差分資料通訊，只需簡單地用差分資料路徑取代現有的標準多媒 體兄憶卡資料路徑（譬如取代第1A圖中的多媒體記憶卡資料路徑121為差 34 201124852 分資料路徑mo) ’假如多媒體記憶卡資料路徑以勃體方式實現（或是其他 可重新編程的格式）’則重新設定變為更加簡單，僅需將勒體更新來實現差 分資料路徑即可。 在此也特別指出，標準特定記憶卡協定控制器的使用（譬如多媒體記 憶卡協定控制器或安全數位記憶卡協定控制器），可允許主機記憶卡控制器 1340以及/或快閃記憶卡13〇1(見第13A圖），根據介面裝置/記憶卡的特性， 而可選擇性地執行差分資料傳輸以及時脈資料傳輸。舉例來說，協定控制 φ器1360可包含有標準多媒體記憶卡協定控制器，並同時耦接於差分資料路 徑1370以及舊有資料路徑137〇L，接著’透過標準時脈命令訊號cmd以 及串列資料訊號SDAT來溝通，舊有資料路徑137〇1^將可成為標準多媒體 記憶卡資料路徑，依照此法，主機記憶卡控制器134〇可藉由使用習知的時 脈資料傳輸來與習知的多媒體記憶卡進行通訊，也可在當利用差分資料致 能之多媒體記憶卡時’使用較高速、低耗能的差分資料傳輸。 類似的’快閃記憶卡1301的協定控制器1320也可包含有習知多媒體 • 記憶卡協定控制器，來同時耦接於差分資料路徑1330以及舊有資料路徑 1330L ’其中舊有資料路徑1330L可包含有習知多媒體記憶卡資料路徑；依 照此法，快閃記憶卡1301可藉由使用習知的時脈資料傳輸來與習知的多媒 體記憶卡為基礎的主機裝置進行通訊’同時也可在當利用具有差分資料致 能之主機裝置時，可切換使用較高速、低耗能的差分資料傳輸。 第14A圖繪示版本3.31之多媒體記憶卡相容記憶卡1301a的機械外觀 規格（mechanical form factor diagram )示意圖，來提供差分資料傳輸的功能， 版本3.31之多媒體記憶卡相容記憶卡1301A之接腳分配如下列表3所示。 35 201124852 表3 接腳編號 名稱 P1 D- — P2 CMD (OPT.) P3 VSS1 P4 VDD P5 CLKfOPT.) P6 VSS2 P7 D+/DAT0 —

記憶卡1310A包含有接腳P1〜P7,等同習知版本3·31之多媒體記憶卡（馨 如第1Β圖所繪示之多媒體記憶卡110Α)，接腳Ρ3、Ρ4、ρ6為分別用以接 收電壓VSS卜VDD、VSS2的電源接腳，然而，不同於僅利用接腳ρ7作為 資料（DAT0)接腳’記憶卡1301Α使用接腳PI、Ρ7來分別傳送/接收構成 差分訊號之互補的訊號D-、D+(換句話說，如第13Α圖的差分訊號DDAT)。

假如多媒體記憶卡相容記憶卡1301A也包含有標準多媒體記憶卡資料 路徑（譬如第13A圖所繪示之舊有資料路徑1330L)，接腳P2、p5、p7可 依照習知方法來使用在訊號CMD、CLK、以及串列資料訊號DAT〇 (譬如 第1A圖之率列資料訊號SDAT)，其中接腳P7為兩用接腳’於時脈資料傳 輸時可以提供串列資料訊號DAT0，而於差分資料傳輸時可以提供差分訊號 D+，以此一方式，差分資料傳輸致能之多媒體記憶卡可以保有外觀規格以 及接腳配置’並相容於習知多媒體記憶卡為基礎的主機裝置。 第14B圖繪示版本4.0之多媒體記憶卡相容記憶卡酿B賴械外觀 規格（mechanical form factor diagram)示意圖，來提供差分資料傳輸的功能， 版本4.0之多媒體記憶卡相容記憶卡ι3〇ιΒ之接腳分配如下列表*所示。 36 201124852 表4 接腳編號 名稱 一 P1 D-/DAT3 P2 CMD (OPT.) P3 VSS1 P4 VDD P5 CLK (OPT.) ~~ P6 ~~~ VSS2 P7 D+/DAT0 P8 A+/DAT1 P9 A-/DAT2 P10 B+/DAT4 P11 B-/DAT5 P12 C+/DAT6 P13 C-/DAT7 多媒體記憶卡相容記憶卡13〇1Β概略近似於第14A圖之記憶卡

1301A，除了額外的接腳P8〜P13針對互補性訊號a+、A-、B+、B-、C+、 C-來使用’如同上述接腳配置表所指出，因此可以提供三個額外的差分資 料通道（A+/A-、B+/B-、以及C+/C-)，值得注意的是，為了提供習知版本 4.0的多媒體記憶卡裝置的相容性，接腳P8〜P13可以為兩用的接腳，而能 在時脈資料傳輸時，分別提供時脈串列資料訊號DAT1〜DAT7。 其中，針對其他各種型態的快閃記憶卡也可以在沒有變動外觀規格或 是接腳相容性的情況下，近似地修改。舉例來說，第圖繪示安全數位 δ己憶卡1301C的機械外觀規格（mechanical form factor diagram)示意圖， 而具有差分資料傳輸的功能，安全數位記憶卡13〇lc的接腳分配如下列表 5所示。 37 201124852 表5 接腳編號 名稱 S1 D-/DAT3 S2 CMD (OPT.) S3 VSS1 S4 VDD S5 CLK (OPT.) S6 VSS2 S7 D+/DAT0 S8 A+/DAT1 (OPT.) S9 A-/DAT2 (OPT.)

安全數位記憶卡1301C包含有接腳si〜S9，其中接腳S3、S4、S6為 分別用以接收電壓VSS1、VDD、VSS2的電源接腳，接腳si、S7來分別 傳送/接收構成差分訊號之互補的訊號D-、D+，使得安全數位記憶卡1301C 以及主機裝置之間得以利用差分訊號來加以通訊。在一個實施例中，接腳 S8、S9可以分別提供另外的差分資料路徑給予互補性訊號A+、A_，假如 女全數位δ己憶卡1301C也包含有標準安全數位記憶卡資料路徑（換句話 說，如第13Α圖所繪示的舊有資料路徑133〇£)，則安全數位記憶卡13〇lc 可以於接腳S5接收時脈訊號CLK，而接腳S7、S8、S9、S1則分別可以用 來提供時脈串列資料訊號DAT0、DAH、DAT2、DAT3使用（接腳si、S7 或是可能S8、S9皆為兩用的接腳）。 舉另-個例子來說明’第14D圖繪示記憶棒記憶卡·D的機械外觀 規格（mechanical form factor diagram)示意圖，而具有差分資料傳輸的功能， §己憶棒§己憶卡1301D的接腳分配如下列表6所示。 38 201124852

表6

接腳編號 名稱 Ml VSS M2 BS M3 D-/DAT1 M4 D+/DAT0 M5 A-/DAT2 M6 INS M7 A+/DAT3 M8 SCLK (OPT.) M9 VCC M10 VSS 記憶棒記憶卡1301D包含有接腳Ml〜M10，其中接腳m、M9、M10 為分別用以接收電壓VSS、VCC、VSS的電源接腳，接腳M2、M6分別提 供給予記憶棒記憶卡規範所需要的匯流排狀態訊號BS以及插入訊號INS， 因此’接腳M3、M4分別針對構成差分訊號之互補的訊號D_、D+來使用， 使得記憶棒記憶卡1301D以及主機裝置之間得以利用差分訊號來加以通 訊。可選擇地，接腳M5、M7可以分別提供另外的差分資料路徑給予互補 性訊號A+、A-，假如記憶棒記憶卡1301D也包含有標準記憶棒記憶卡資料 ® 路徑（換句話說’如第13A圖所繪示的舊有資料路徑1330L)，則記憶棒記 憶卡1301D可以於接腳M8接收時脈訊號SCLK，而接腳M4、M3、M5、 M7則分別可以用來提供時脈串列資料訊號DATO、DAT1、DAT2、DAT3 使用（接腳M3、M4或是可能M5、M7皆為兩用的接腳）。

第15A圖係繪示第13A圖之快閃記憶卡1301之詳細實施例示意圖。 協定控制器1320包含有核心引擎（core engine) 1321、可選擇的緩衝隨機 存取記憶體（bufferRAM) 1322以及可選擇的錯誤檢查電路（errorchecking circuit; ECC) 1323 ’核心引擎1321根據狀態訊號ST和輸入資料訊號DAT 39 201124852 來控制記憶體陣列1310’並且產生控制訊號CTRL和輸出資料訊號DAT(如 同對應上述第13A圖之描述）作為回應。緩衝隨機存取記憶體1322可以包 含來緩衝輸入、輸出資料訊號DAT並針對記憶體陣列1310較慢的存取時 間來予以補償，最後，錯誤檢查電路（ECC ) 1323可包含於協定控制器1320 來確認並適當維持訊號CTRL、ST、DAT之訊號完整性（integrity)。 在一個實施例中，差分資料路徑1330包含有差分串列介面引擎1331 以及差分收發器（transceiver) 1332，差分串列介面引擎1331提供訊號 CTRL、ST、DAT之任何編碼/解碼、序列化/反序列化、以及分包 (packetization)，來滿足適當差分訊號傳輸的需求（詳細描述請參閱以下對 應於第16A圖之描述）。差分串列介面引擎1331產生/接收多用途（資料以 及/或命令資訊）串列訊號SERS，並透過差分收發器1332予以轉換為差分 資料訊號DDAT ’因此’可以使記憶卡1301以及差分資料傳輸致能化主機 裝置之間的差分資料傳輸進行。 第15B圖係繪示第13A圖中之主機裝置1302的詳細實施例示意圖，其 並可與第15A圖中的快閃記憶卡1301連接。協定控制器136〇包含有核心 引擎（core engine) 136卜可選擇的緩衝隨機存取記憶體（buffer ram) 1362 以及可選擇的錯誤檢查電路（error checking circuit ; ECC) 1363，回應於應 用轉換器1350,核心引擎1361產生適當輸出的控制訊號CTRL以及資料訊 號DAT，並且處理輸入之狀態訊號ST以及資料訊號DAT來給予應用轉換 器1350 (如同對應上述於第13A圖之描述）。緩衝隨機存取記憶體1362可 以包含來緩衝輸入、輸出資料訊號DAT並針對資料訊號DAT之資料頻寬以 及應用轉換器1350(或主機裝置）之資料處理性能之間的差額（diffe rences ) 201124852 予以補償’最後，錯誤檢查電路1363可包含於協定控制器136〇來確認並 適當維持訊號CTRL、ST、DAT之訊號完整性（integrity)。 同時’差分資料路徑1370包含有差分串列介面引擎1371以及差分收 發器（transceiver) 1372 ’如同在快閃記憶卡1301 (見第15A圖）中之差分 串列介面引擎1331，差分串列介面引擎1371提供訊號CTRL、ST、DAT 之任何編碼/解碼、序列化/反序列化、以及分包（packetizati〇n)，來滿足適 當差分訊號傳輸的需求（詳細描述請參閱以下對應於第16B圖之描述）。差 φ分串列介面引擎1371產生/接收多用途串列訊號SERS，並透過差分收發器 1372予以轉換為差分資料訊號DDAT，因此，可以使主機裝置1302以及差 分資料傳輸致能化快閃記憶卡之間的差分資料傳輸進行。 第16A圖係繪示有第15A圖中之差分串列介面引擎1331之詳細實施 例示意圖。差分串列介面引擎1331包含有讀取先進先出（firstinfirst〇ut ; FIFO)記憶體1621、平行轉串列轉換器1622、編碼器1623、循環冗餘檢 查（cyclicredundancy check;CRC)產生器 1624、命令/資料設定電路 1625、 鲁同步產生器1626、封包結尾（endofpacket; EOP)產生器1627、寫入先進 先出記憶體1631、串列轉平行轉換器1632、解碼器1633、循環冗餘檢查偵 測器1634、命令/資料偵測器1635、同步偵測器1636、封包結尾偵測器1637、 起始訊框（start of frame ; SOF)偵測器1638、以及鎖相迴路（phasel〇cked loop ; PLL) 1639。如第16A圖中所繪示之差分串列介面引擎1331可以透 過資料分包來致能串列資料傳輸，因而可消除時脈資料傳輸的需求’其中 需特別留意，下層的記憶卡協定（譬如多媒體記憶卡協定）自身可能包含 有一些分包的格式，使得差分串列介面引擎（SIE) 1331可以簡單地針對下 201124852 層封包資料予以執行分包。 解碼器1633輕接並接收來自差分收發器1332之串列訊號SSER，而予 以根據預定的編碼協定來解碼，舉例來說，在一個實施例中，反向不歸零 (non return to zero inverted; NR2I)編碼可以被用來致能差分資料傳輸，同 時位元填充（bitstuffing)可以被結合來促麵^框侧。在如此的環境下， 解碼器1633可以包含有反向不歸零（NRZI)解碼以及位元挖掘（bit unstuffing)邏輯電路’觸器1633也可以包含有時脈回復邏輯電路以及彈 性儲存緩衝器來針對局部時脈問題（譬如信號抖動⑽⑼予以補償。φ 藉由解碼器1633所產生的解碼訊號可藉由串列轉平行轉換器1632來 予以平行化（parallelized)使其處理更有效率，接著，資料將被傳送到寫入 先進先出記憶體163卜循環冗餘檢查偵測器1634、命令/資料偵測器1635、 同步偵測器1636、封包結尾偵測器1637 '以及起始訊框偵測器1638。同步 偵測器1636針對輸入訊號予以辨別同步信息組，當偵測到同步信息組時， 會藉由提供起始訊號START至寫入先進先出記憶體163i、循環冗餘檢查偵 測器1634、命令/資料偵測器1635、以及起始訊框（福of frame ; s〇F) φ 偵測器1638，來開始封包的接收。 回應起始sfl號START’開始寫入先進先出記憶體1631儲存輸入訊號的 内容（來自串列轉平行轉換器1632的訊號），同時循環冗餘檢查偵測器ι634 會針對輸入資料進行循環冗餘檢查的動作《假如不同的循環冗餘檢查格式 被用來檢查命令以及資料訊號（譬如CRC7用來檢查命令，而CRC16用來 檢查資料）’由命令/資料偵測器1635決定是否輸入的資料區塊為命令區塊 或是資料區塊’並藉以指示循環冗餘檢查债測器1634，請注意，如果循環 42 201124852 冗餘檢查之檢測結果為失敗，將可有各種不同的錯誤處理程序可以執行， 包含終止程序、要求重新傳輸命令/資料等。 同時’起始訊框偵測器1638針對輸入資料來進行起始訊框信息組的摘 測，並將檢測結果訊框時脈頻率（frametimingfrequency)提供給予鎖相迴 路1639，而使其回應產生局部時脈訊號LCLK (起純框信息組會藉由主 機裝置在酬的時間間隔何以插人輸人訊翻結果，局部時脈訊號 LCKL會與在主機裝置峨麟原本輸人城編碼的原本祕之時脈同步 •化，並且可以作為輸入訊號的回復時脈。 最後，當封包結尾偵測器1637偵測到封包結尾信息組時，封包結尾偵 測器1637會藉由發佈終止峨ST〇p到寫入先進先出記憶體應、循環冗 餘檢查偵測器1634、命令/資料偵測器1635、封包結尾偵測器1637、以及 起始讯框偵測器1638，來結束封包的接收，接著，協定控制器132〇由寫入 先進先出記憶體1631來讀取封包資料（可以為狀態訊號ST或是資料訊號 DAT)，然後才開始下一個封包的接收。藉由此一方式，寫入先進先出記憶 9體1631、循環冗餘檢查偵測器1634、命令/資料偵測器1635、封包結尾偵 測器1637、以及起始訊框偵測器1638可以作為差分串列介面引擎1331的 解分包（de-packetizing)邏輯電路。 控制訊號CTRL以及/或資料訊號DAT藉由協定控制器1320予以回 覆，然後並儲存入讀取先進先出記憶體1621，同時，循環冗餘檢查產生器 1624以及同步產生器1626會針對輸出訊號分別產生循環冗餘檢查信息組以 及同步信息組，請注意，假如不同的循環冗餘檢查格式使用在命令以及資 料封包，命令/資料設定電路1625將會提供適當地指示給予循環冗餘檢查產 43 201124852 生器娜。讀取先進先脱憶體腿_容接著會傳制平行轉串列轉換 器1622來予以串列化，且在每一個封包結束時，封包結尾產生器⑽將 會發佈封包結尾信息組，齡m讀取先進先岐麵⑽、循環 冗餘檢查產生n觀、命令/㈣設定祕、同步產生器臟、以及 封包結尾產生器1627可以作為差分串列介面引擎133i的分包(packetizing) 邏輯電路。 平行轉序列轉換器1622接著將輸入平行資料轉換為序列字元串流 (bitstream )，接續由編碼器1623予以進行編碼，如同上述針對解碼器1633 的描述，編碼器1623也應用預先設定的編碼協定到來自平行轉串列轉換器 1622的字元串流’而產生輸出的串流訊號SSER，接著串流訊號SSER會藉 由差分收發器1332予以轉化為差分資料訊號DDAT。舉例來說，在一個實 施例中’編碼器1623可以包含有位元填充（bit stuffing)以及反向不歸零 (NRZI)編碼邏輯電路。 第16Β圖係繪示有第15Β圖中之差分串列介面引擎1371之詳細實施例 示意圖。差分串列介面引擎1371包含有寫入先進先出（first in first out ; FIFO)記憶體1641、平行轉串列轉換器1642、編碼器1643、循環冗餘檢 查（cyclic redundancy check ; CRC )產生器 1644、命令/資料設定電路 1645、 同步產生器1646、起始訊框（start of frame ; SOF )/封包結尾（end of packet; EOP)產生器1647、讀取先進先出記憶體1651、串列轉平行轉換器1652、 解碼器1653、循環冗餘檢查偵測器1654、命令/資料偵測器1655、同步偵 測器1656、封包結尾偵測器1657、以及鎖相迴路（phase locked loop;PLL) 1659。與第16A圖中的差分串列介面引擎1331相同，第16B圖中所繪示之 201124852 差分串列介面引擎1371可以透過資料分包來致能串列差分資料傳輸，因而 可消除時脈資料傳輸的需求。 儲存於寫入先進先出記憶體1641並來自於協定控制器136〇的控制訊 號CTRL以及/或資料訊號DAT會開始與快閃記憶卡進行通訊，同時，循環 冗餘檢查產生器1644以及同步產生器1646會針對輸出訊號分別產生循環 几餘檢查彳§息組以及同步信息組’請注意，假如不同的循環冗餘檢杳格式 使用在命令以及資料封包’命令/資料設定電路1645將會提供適當地指示給 φ 予循環冗餘檢查產生器1644。 寫入先進先出記憶體1641的内容接著會傳送到平行轉_列轉換器1642 來予以串列化，且在每一個訊框的起始，起始訊框/封包結尾產生器1647 將會發佈訊框起始信息組；而在每一個封包的結束，起始訊框/封包結尾產 生器1647將會發佈封包結尾信息組。其中請注意，藉由鎖相迴路1659所 產生的系統時脈訊號SCLK將被用來提供給予起始訊框/封包結尾產生器 1647的訊框時脈’具體來說’系統時脈訊號SCLK將被起始訊框/封包結尾 φ 產生器1647用來於適當時間間隔提供訊框起始信息組。藉由此一方式，寫 入先進先出記憶體1641、循環冗餘檢查產生器1644、命令/資料設定電路 1645、同步產生器1646、以及起始訊框/封包結尾產生器1647可以作為差 分串列介面引擎1371的分包（packetizing)邏輯電路。 平行轉序列轉換器1642接著將輸入平行資料轉換為序列字元串流 (bitstream) ’接續由編碼器1643予以進行編碼，編碼器1643也應用預先 設定的編碼協定（譬如為位元填充編碼、或是反向不歸零編碼）到來自於 平行轉串列轉換器1642的字元串流，而產生輸出的串流訊號SSER，接著 45 201124852 串流訊號SSER會藉由差分收發器1372予以轉化為差分資料訊號〇£)八丁。

輸入的串列訊號SSER (由差分收發1372根據輸入差分訊號ddAT 所產生）將被解碼器1653根據預定的編碼協定（譬如為位元填充編碼、或 是反向不歸零編碼）來解碼，在一個實施例中，解碼器1653也可以包含有 時脈回復邏輯電路以及彈性儲存緩衝器來針對局部時脈問題（譬如信號抖 動（jitter))予以補償。 藉由解碼器1653所產生的解碼訊號可藉由串列轉平行轉換器1652來 予以平行化（parallelized) ’並傳送到讀取先進先出記憶體1651、循環冗餘❿ 檢查偵測器1654、命令/資料偵測器1655、同步偵測器1656、以及封包結 尾偵測器1657»同步偵測器1656針對輸入訊號予以辨別同步化信息組，當 偵測到同步化信息組時，會藉由提供起始訊號START至讀取先進先出記憶 體1651、循環冗餘檢查偵測器1654、命令/資料偵測器1655、以及封包結 尾偵測益1657，開始封包的接收。 回應起始訊號START，讀取先進先出記憶體1651開始儲存輸入訊號的 内容（來自串列轉平行轉換器臟的訊號），同時循環冗餘檢查侧器刪鲁 會針對輸入資料（可選擇地基於來自命令/資料偵測器1655的訊號）進行循 環几餘檢查的動作。請注意’如果循環冗餘檢查之檢測結果為失敗，將可 有各種不同的錯誤處理程序可以執行，包含終止程序、要求重新傳輸命令/ 資料等。 最後，當封包結尾偵測器1657價測到封包結尾信息組時，封包結尾偵 WII 1657會藉由發佈終止訊號ST〇p到讀取先進先出記憶體顧、循環冗 餘檢查Ϊ貞測器1654、命令/資料偵測器1655、以及封包結尾偵測器㈣， 46 201124852 來結束封包的接收，接著，協定控制器1360由讀取先進先出記憶體i65l 來讀取封包資料（可以為狀態訊號ST或是資料訊號DAT)，然後才開始下 一個封包的接收❶藉由此一方式，讀取先進先出記憶體1651、循環冗餘檢 查偵測器1654、命令/資料偵測器1655、以及封包結尾偵測器1657可以作 為差分串列介面引擎1371的解分包（de-packetizing)邏輯電路。 雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在 不脫離本發明之精神和範圍内，所為之更動與潤飾，均屬本發明之專利保 φ護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。 【圖式簡單說明】 第1A圖為習知多媒體記憶卡與主機裝置之間通訊介面的方塊示意圖。 第1B圖為習知版本3.31多媒體記憶卡的接腳配置的示意圖。 第1C圖為習知版本4·〇多媒體記憶卡的接腳配置的示意圖。 第2A圖係繪示習知主機執行的例行性記憶卡偵測之流程示意圖。 第圖係為&知藉由女全數位記憶卡執行的例行性侦測回應之流程示意 圖。 第3圖係繪示女全數位g己憶卡主機接收多媒體記憶卡、安全數位記憶卡、 以及超尚速安全數位記憶卡之示意圖。 第4圖讀不擴充式超高速安全數位峨卡域接好_記憶卡、安全 數位記憶卡、以及超高速安全触記針之示意圖。 第5圖係物充式超高速安全數位記憶卡主機執行的例行性記憶卡_ 之流程示意圖。 第6圖係為藉由超高速安全數位記憶卡執行的例行性超高速安全數位記憶 47 201124852 卡偵測回應之流程示意圖。 第7圖係為具有安全數位記憶卡連接器的主機之方塊示意圖，其支援擴充 模式的通訊。 第8圖係為具有安全數位記憶卡連接器的超高速安全數位記憶卡裝置之方 塊不意圖’其域超高速安全數位記憶卡擴充模式的通訊。 第9圖係為訊號多工II之功能示意圖。 第10圖係為繪示具有9個接腳的安全數位記憶卡連接器之訊號多工列表。 第11圖係為繪示具有7個接腳的多媒體記憶卡連接器之訊號多工列表。 鲁 第12A圖係、為繪示具有13個接腳的擴充式連接器之訊號多工列表。 第12B圖係為繪示具有1〇個接腳的記憶棒記憶卡系統之訊號多工列表。 第13A圖係緣示具有差分資料傳輸能力的主機裝置與快閃記憶卡之實施例 示意圖。 第13B圖係繪示致能差分資料傳輸的主機裝置與快閃記憶卡之通訊的實施 例示意圖。 第HA、MB、MC、1仍圖係繪示各種不同快閃記憶卡可結合有差分資料籲 傳輸功能的接腳配置範例示意圖。 第15A圖係為針對_記憶卡之差分f料路徑的實補示意圖。 第15 B ®係為針齡觀置之差料料路㈣實施例示細。 第1从圖係繪示差分㈣介面5丨擎使用在,_記憶卡中產生（及解竭）串 列差分資料訊號的詳細實施例示意圆。 第16B圖係繪示差分串列介面引擎使用在主機裝置中產生（及解碼）串列 差分資料訊號的詳細實施例示意圖。 48 201124852

【主要元件符號說明】 10 及閘 110 多媒體記憶卡 110A 多媒體記憶卡 110B 多媒體記憶卡 111 多媒體記憶卡資料路徑 112 多媒體記憶卡協定控制器 113 記憶體陣列 12 輸出緩衝器 120 主機記憶卡控制器 121 多媒體記憶卡資料路徑 122 多媒體記憶卡協定控制器 123 應用轉換器 130 主機裝置 1301 快閃記憶卡 1301A 多媒體記憶卡相容記憶卡 1301B 多媒體記憶卡相容記憶卡 1301C 安全數位記憶卡 1301D 記憶棒記憶卡 1302 主機裝置 1303 插槽 131 插座 49 201124852 1310 記憶體陣列 1320 協定控制器 1321 核心引擎 1322 緩衝隨機存取記憶體 1323 錯誤檢查電路 1330 差分資料路徑 1330L 舊有資料路徑 1331 差分串列介面引擎 1332 差分收發器 1340 主機記憶卡控制器 1350 應用轉換器 1360 協定控制器 1361 核心引擎 1362 緩衝隨機存取記憶體 1363 錯誤檢查電路 1370 差分資料路徑 1370L 舊有資料路徑 1371 差分串列介面引擎 1372 差分收發器 1390 記憶卡匯流排 1391 物理層 1392 協定層 應用層 輸入緩衝器 多媒體記憶卡匯流排 及閘 讀取先進先出記憶體 平行轉串列轉換器 編碼 循環冗餘檢查產生器 命令/資料設定電路 同步產生器 封包結尾產生器 寫入先進先出記憶體 串列轉平行轉換器 解碼器 循環冗餘檢查偵測器 命令/資料偵測器 同步偵測器 封包結尾偵測器 起始訊框偵測器 鎖相迴路 寫入先進先出記憶體 平行轉串列轉換器 51 201124852 1643 編碼Is 1644 循環冗餘檢查產生器 1645 命令/資料設定電路 1646 同步產生器 1647 起始訊框/封包結尾產生器 1651 讀取先進先出記憶體 1652 串列轉平行轉換器 1653 解碼器 1654 循環冗餘檢查偵測器 1655 命令/資料偵測器 1656 同步偵測器 1657 封包結尾偵測器 1659 鎖相迴路 18 輸出緩衝器 20 輸入緩衝器 22 訊號線 30 安全數位記憶卡 32 多媒體記憶卡 34 超高速安全數位記憶卡 36 安全數位記憶卡匯流排 38 安全數位記憶卡主機 39 安全數位記憶卡主機控制器

52 超高速安全數位記憶卡匯流排 超高速安全數位記憶卡主機 超高速安全數位記憶卡連接器插槽 安全數位記憶卡插座 多媒體記憶卡插座 主機 超高速安全數位記憶卡主機系統 多用途匯流排開關 多用途匯流排介面系統 用途選擇器 安全數位記憶卡協定處理器 多媒體記憶卡協定處理器 通用串列匯流排協定處理器 PCI-Express協定處理器 SATA協定處理器 IEEE 1394協定處理器 主機處理器系統 超高速安全數位記憶卡插頭 超高速安全數位記憶卡裝置 多用途匯流排開關 多用途匯流排介面系統 用途選擇器 53 201124852 75 安全數位記憶卡主機系統 76 安全數位記憶卡協定處理器 77 多媒體記憶卡主機系統 78 多媒體記憶卡協定處理器 80 通用串列匯流排協定處理器 82 PCI-Express協定處理器 84 SATA協定處理器 86 IEEE 1394協定處理器 88 裝置處理器系統 900 訊號多工器 1〜11 接腳 P1 〜P9 接腳 Ml 〜M10 接腳 SI 〜S9 接腳 54

Claims (1)

1. 201124852 七、申請專利範圍： 1. 一種快閃記憶卡，其包含： 接腳配置，係基於該快閃記憶卡的接腳數量而預先決定，該接腳配置 包含有至少一個兩用接腳，使用於提供一舊有資料路徑以及一差分資 料路徑； 一快閃記憶體陣列； -協定控· ’肋存取該快閃記憶辦列；以及 Φ 該差分資料路徑，具有將一輸入差分訊號轉換為一狀態訊號和一輸入資 料訊號給予該協定控制器之功能，以及將來自該協定控制器之一控制 訊號和一輸出資料訊號轉換為一輸出差分訊號之功能，其中該差分資 料路徑包含有： 一差分收發器，用以轉換該輸入差分訊號為一輸入多用途串列訊號、 以及將一輸出多用途串列訊號轉換為該輸出差分訊號；以及 -差分串列介面引擎，贱轉換該輸人多蘭串列訊號為至少一個狀 Φ 態訊號和該輸入資料訊號、以及將至少一個控制訊號和該輸出資料 訊號轉換為該輸出多用途串列訊號，其中該差分串列介面引擎包含 有. 一解碼器’其根據一預定的編碼協定解碼該輸入多用途串列訊號， 並轉換為一輸入串列字元串流； -第-轉換器’用以將該輸人串列字元串流轉換為—第—訊號組； -同步侧H ’㈣針對該第-訊號組進行辨識1步信息組 (synchronization field)、以及於偵測該同步信息組時藉由產生 55 201124852 一起始訊號來開始封包的接收； 寫入先進先出（flrst_in_first_〇ut; FIF〇)記憶體，用以儲存該第一 »凡號組之内各以回應該起始訊號，以及輸出該至少一個狀態訊號 和該輸入資料訊號； 一循環冗餘檢查（cyclic redundancy check ; CRC)偵測器，用以針 對該第一訊號組執行一循環冗餘檢查以回應該起始訊號； 一命令/資料偵測器，用以決定是否該第一訊號組為一命令訊號或— 資料訊號，以回應該起始訊號，並提供此決定給予該循環冗餘檢 查偵測器； 一起始訊框（start-of-frame ; S0F)偵測器，用以偵測該第一訊號組 之複數個起始訊框信息組以回應該起始訊號，且於偵測時，觸發 一局部時脈的產生； 一封包結尾(end-of-packet;E〇P)偵測器，用以偵測該第一訊號組之 一封包結尾信息組以回應該起始訊號，且於偵測時，發布一終止 訊號來結束封包的接收； -讀取先進先出記憶體’用續存該至少—個控制訊號和透過該協 定控制器輸出的該輸出資料峨之内容、以及輸出一第二訊號組； -同步產生H ’用以針對該第二訊號組產生一同步信息組； -循環几餘檢查產生器’収針對該第二訊號組產生—循環冗餘檢 查信息組； -命令/㈣設定電路，用叫定該第二訊號組為—命令訊號或一資 料訊號，並提供此決定給予該循環冗餘檢查產生器； 56 201124852 一封包結尾產生器，用以針對該第二訊號組產生—封包結尾信息组； 一第二編’靖平行接收之該第二訊號組、频環冗餘檢查 信息組、簡頻息組、以及該封⑽尾信息轉輸出串 列字元串流；以及 4 -編碼n ’施加該預定的編碼齡至該輸㈣游元㈣，並轉換 為該輸出多用途串列訊號； 其中該快舰憶卡包含有-㈣體記憶卡、_安全數位記憶卡、一緊密 Φ 快閃記憶卡、以及一記憶棒記憶卡的其中之一。 2. 如申請專利範圍第i項所述之快閃記憶卡，其中該舊有資料路徑，用以 將-輸入雜命令訊號轉換_狀_额將—輸人時崎料訊號轉換 為該輸入資料訊號、以及肋將該控制訊聽換為—輸㈣脈命令訊號 與將該輸出資料訊號轉換為一輸出時脈資料訊號。 3. 如申請專利範圍第2項所述之快閃記憶卡，其中該快閃記憶卡係為該多 媒體記憶卡，該多媒體記憶卡包含有一第一接腳以及一第二接腳，其中 # 該輸入/輸出差分訊號分別提供於該第一接腳以及該第二接腳，且該輸入 /輸出時脈資料訊號則同時提供於其中之一該第一接腳或該第二接腳。 4. 如申請專利範圍帛1項所叙快閃記憶卡，其中當該輸入串列字元串流 包含有該狀態訊號，該循環冗餘檢查偵測器使用一第一循環冗餘檢查格 式來進行循環冗餘檢查；而當該輸入串列字元串流包含有該輸入資料訊 號，該循環冗餘檢查偵測器使用一第二循環冗餘檢查格式來進行循環冗 餘檢查。 5.如申凊專利範圍第1項所述之快閃記憶卡，更包含有一鎖相迴路，其中 57 201124852 該鎖相迴路係設定來產生一局部時脈訊號來回應該起始訊框信息組，用 以使用在由該輸入資料訊號來讀出資料’以及產生一輸出串列字元串流。 6. —電子裝置，其包含： 一接腳配置，係基於一快閃記憶卡的接腳數量而預先決定，該接腳配置 包含有至少一個兩用接腳，使用於提供一舊有資料路徑以及一差分資 料路徑； 一主機記憶卡轉接器，用以連接該快閃記憶卡，該主機記憶卡轉接器包 含有： φ 一協定控制器； 一應用轉接器，用以控制該協定控制器，且該應用轉接器提供特定裝 置通訊與特定記憶卡通訊之間的橋樑；以及 一差分資料路徑，具有將一輸入差分訊號轉換為一狀態訊號和一輸入 資料訊號給予該協定控制器之功能，以及將來自該協定控制器之一 控制訊號和一輸出資料訊號轉換為一輸出差分訊號之功能，其中該 差分資料路徑包含有： 隹 一差分收發器，用以轉換該輸入差分訊號為一輸入多用途串列訊 號、以及將一輸出多用途串列訊號轉換為該輸出差分訊號；以及 一差分串列介面引擎’用以轉換該輸入多用途串列訊號為至少一個 狀態訊號和該輸入資料訊號、以及將至少一個控制訊號和該輸出 資料訊號轉換為該輸出多用途串列訊號，其中該差分串列介面引 擎包含有： 一解碼器，其根據一預定的編碼協定來解碼該輸入多用途串列訊 58 201124852 號，益轉換為一輸入串列字元串流； 一第一轉換器’用以將該輸入串列字元串流轉換為一第一訊號組； 一同步^貞測器，用以針對該第一訊號組進行辨識一同步信息組、 以及於偵測該同步信息組時，藉由產生一起始訊號來開始封包 的接收； 一讀取先進先出δ己憶體，用以儲存該第一訊號組之内容以回應該 起始訊號，以及輸出該至少一個狀態訊號和該輸入資料訊號； φ 一循環冗餘檢查偵測器，用以針對該第一訊號組執行一循環冗餘 檢查以回應該起始訊號； -命令/資料侧H ’用以決定是否該第—訊號組為__命令訊號或 -資料減，明麟域峨，麟供此蚊舒該循環冗 餘檢聋偵測器； -封包結尾制n，用以偵測該第__訊號組之—封包結尾信息組 以回應該起始訊號，且於偵测時，發布一終止訊號來結束封包 • 的接收； -寫入先進先due·‘隨’肋儲存該至少_健制域和透過該 協定控制n輸出的該輸出資料峨之内容、以及輸出一第二訊 號組； -同步產生器，収針對該第二訊號組產生—同步信息組； —循環冗餘檢查產生n，肋針觸第二城組產生—循環冗餘 檢查信息組； 一命令/資料設定電路’㈣決定是碰第二訊·為—命令訊號 59 201124852 號’麟供此決定給找循環冗餘檢查產生器； —起始訊框與-封包結尾產生器，肋針對該第二訊餘產生一 起始訊框信息組與一封包結尾信息組； —第二轉換器’ _將平細㈣第：靡、該循環冗餘檢 f信息組、湖频息組、該起始練信息_及該封包結尾 信息組轉換為一輸出串列字元串流；以及 編碼器施加該預定的編碼協定至該輸出串列字元串流，並轉 換為該輸出多用途串列訊號； 其中該快閃記憶卡包含有-多媒體記憶卡、一安全數位記憶卡、一緊密 快閃c憶卡、以及一記憶棒記憶卡的其中之一。 7. 如申請專利範圍第6項所述之電子裝置，更包含有—舊有資料路徑，用 以將-輸入時脈命令訊號轉換為該狀態訊號與將一輸入時脈資料訊號轉 換為該輸入資料訊號、以及用以將該控制訊號轉換為一輸出時脈命令訊 號與將該輸出資料訊號轉換為一輸出時脈資料訊號。 8. 如申請專利範圍帛6項所述之電子裝置’其中當該輸出串列字元串流係 產生自該控制訊號，該循環冗餘檢查產生器施加一第一循環冗餘檢查格 式至該輸出串列字元串流；而當該輸出串列字元串流係產生自該輸出資 料訊號，該循環冗餘檢查產生器施加一第二循環冗餘檢查格式至該輪出 串列字元串流；其中該輸入串列字元串流包含有該狀態訊號，該循環冗 餘檢查偵測器使用該第一循環冗餘檢查格式來進行循環冗餘檢查；而當 該輸入_列字元串流包含有該輸入資料訊號，該循環冗餘檢查偵測器使 用該第二循環冗餘檢查格式來進行循環冗餘檢查。 201124852 9.如申請專利範圍第6項所述之電子裝置，更包含有一鎖相迴路，用以產 生一系統時脈訊號，其中該起始訊框信息組係回應該系統時脈訊號所產 生。

   61