TW201123745A - Low density parity check codec and method of the same - Google Patents
Low density parity check codec and method of the same Download PDFInfo
- Publication number
- TW201123745A TW201123745A TW098146070A TW98146070A TW201123745A TW 201123745 A TW201123745 A TW 201123745A TW 098146070 A TW098146070 A TW 098146070A TW 98146070 A TW98146070 A TW 98146070A TW 201123745 A TW201123745 A TW 201123745A
- Authority
- TW
- Taiwan
- Prior art keywords
- parity check
- density parity
- codec
- low
- matrix
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/114—Shuffled, staggered, layered or turbo decoding schedules
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
- H03M13/1188—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal wherein in the part with the double-diagonal at least one column has an odd column weight equal or greater than three
Description
201123745 六、發明說明: 【發明所屬之技術領域】 本發明相關於一種低密度奇偶檢查碼編解碼器(LDp c Codec) ’特別是相關於一種低複雜度(ι〇νν complexity)以及多模 式(multi-mode)的低密度奇偶檢查碼編解碼器;本發明另相關. 於該低密度奇偶檢查碼編解碼之方法。 【先前技術】 低密度奇偶檢查碼(low-density parity-check codes,簡稱 LDPC)是一種錯誤更正碼(error correcti〇n c〇(je),應用於具雜訊 通道(noisy channel)傳輸信息之編解碼。LDPC碼C係由一稀 疏奇偶檢查矩陣(sparse parity-check matrix) Η 所定義。LDPC 碼因對應之奇偶檢查矩陣(parity-check matrix,簡稱PCM) Η内 的「1」进度低’故名為「低密度」(l〇w-density)。此特性使其 在解碼動作上可降低複雜度。由於其優異的改錯效能,次世代 的通道編碼技術多採用LDPC碼,例如lEEE802.16e之無線都 會區域網路(Worldwide Interoperability for Microwave Access, 簡稱 WiMAX)。
WiMAX標準採用準循環LDPC碼(quasi-cydic LDPC,簡 稱QC-LDPC),為區塊(block)型的錯誤更正碼。於定義一個 QC-LDPC碼C,通常需要定義與其對應的奇偶檢查矩陣η。H 可表示為一個大小為Μ X N (M by N)的矩陣,其可由一個大 小為Mb X Nb的一進位基底矩陣(binary base matrix)Hb所展 201123745 開,其中M=ZXMbMN=zxNb,而z為一正整數,稱 為展開因子(expansion fac㈣。於呒矩陣中,每一個對應啦⑽ 的位置皆可為'個z x z之零矩陣(zemmatrix)所取代,而每一 個對應1(_)的位置皆可為—個ζ χ z之排列矩陣 (permutation matrix)所取代。該ζ χ z之排列矩陣加咖她n 驗1X)係將一個單位矩陣(ide_贈_環右移(cyd响 nght shit)所得。第-圖顯示一個奇偶檢查矩陣H的表示法如 上所述,矩陣7〇素Pu可為一個ζ χ z之排列矩陣論η maMXMH X ζ <_陣(咖驗⑷,其中丨為祝矩 陣的触引㈣化㈣且鳩祝矩陣的行索引⑽麵化㈣。 因每一排列矩陣由一單位矩陣循環右移而得,因此二進 位基底矩陣以及由排列矩陣取代之資料可以相互結合,而形成 單-較為簡潔之原型矩陣(prot〇type matrix)Hbm,其與基底矩陣
Hb具有相同的大小,每一個基底矩陣&的〇(獅s)由一個空 白或者負值’例如-1取代,表示__個完全零所構成之零矩陣; 而每一個基底矩陣Hb的l(ones),則由其循環右移的位移量所 取代。該原型矩陣Hbm亦可直接展開而得奇偶檢查矩陣η。第 二Α圖以及第二Β圖分別顯示一個原型矩陣Hbm以及一個奇 偶檢查矩陣Η之範例’其中第二b圖中的〇如表示一個3 χ 之零矩陣。
WiMAX 標準包括 1/2、2/3Α、2/3Β、3/4Α、3/4Β、5/6 六 種碼率(code rates),或者稱為類別(class);對於每一種碼率, WiMAX標準提供一原型矩陣,因此於WiMAX標準下共有六 種原型矩陣。第三圖顯示WiMAX標準下,其中當2為96而 201123745 =率為5/6時之原型矩陣Hbm,其中z為展開因子。於ΜΜΑχ 標準下,每—個類別包括^種不同碼長之QC-LDPC碼,分 別由24, 28, 32,...,96等19個不同之展開因子z所指定,其中 碼長可表示為24z。因此於WiMAX共有6χ19=114種不同之 QC-LDPC 碼。 因WiMAX標準係根據碼率來個別指定不同之原型矩 陣;進一步而言,於WiMAX標準下,LDpc碼係以碼率以及 碼長為參數而指定。因此,設計一種具有彈性的硬體設備,使 大。P伤的硬體_貞源可在不同WiMAX模式_如)下重複使用 (re-use)且使硬體建構簡化乃是一重要的課題。 LDPC碼經常以賦的方式表示,稱為Ta麵圖;Ta丽 圖為-偶IKbipartite gmphs)。第四A圖以及第四B圖分別顯 示個LDPC碼以及其所對應之Tanner圖。一個pCM矩陣η 的每一列相對應於一個檢查節點(check n〇de),而其每一行則 相對應於一個變數節點(variab丨e n〇de);第四a圖之pcm矩陣 Η共有9行以及6列,因此其所對應之Tanner圖第一層有9 個變數節點’以圓圈内的數字表示對應之行索引;而第二層則 有6個檢查節點,以方塊内的數字表示其對應之列索引。pcM 矩陣Η中(i’j)元素(£匕111£1^)為!者代表第i個檢查節點與第』 個變數節點之間存在一棱(edge)相連。 LDPC碼的錯誤更正效率與迭代(iterati〇n)次數呈正相 關,因此對於不佳之通道,必須進行較多之迭代,以期提高錯 誤更正效率。為了增加部分平行(partially-parallel)解碼器的產 出量(throughput),完成一次迭代的處理週期扭⑽如呢cydes) 201123745 的數目或疋需要獲致一個給定位元誤碼率(bit error rate,簡稱 BER)所需要迭代數目必須減少。習用技藝中提出一種重疊解 碼(overlapped decoding) ’ 將變數節點(variabie n〇de)以及檢查節 點(check node)的運算(〇perati〇ns)排程(scheduiing),使兩者其中 的一些部分可以同步(c〇ncurremly)執行,因此可減少處理週期 的數目尚有習用雙相位信息傳遞(two phase message passing,簡稱TPMP)解碼,變數節點僅能使用上一次迭代所 • 產生之檢查節點至變數節點(C2V)信息來進行更新。因此,需 要較多之迭代次數,才可獲致一個給定的BER效能。 【發明内容】 本發明之一目的在於提供一種低複雜度以及多模式的奇 偶檢查碼編解碼器以及其方法,將編碼和解碼運算分割為基本 的分層、子層和任務,並且棚低密度奇偶檢查碼的準循環結 構’使不同碼率以及碼長的LDPC碼可共享硬體架構,因此可 鲁 ㉟彡、硬H建構上w複雜度。 本發明之另一目的在於提供一種可減少迭代數量的低密 度奇偶檢查碼編解碼器以及其方法,其可使用同-次迭代所產 生之信息進行其他信息之更新,因此僅需要約半數之迭代,即 可獲致一個給定的BER效能。 本發明之再-目的在於提供一種具有早期終止的低密度 奇偶檢查編解碼器以及其方法,其可減少解碼迭代運算次數, 並與分層解碼相容’因此可使祕所消耗的功率減少。該早期 終止並與本㈣之編共享部分的硬體麵,因此亦可降低 201123745 硬體建構之複雜度。 根據本發明—實補之健度相檢查碼辅碼方法, 其包括:對於-低密度奇偶檢查碼之一奇偶檢查矩陣以一列排 列方式進行分層,使得該奇偶檢查矩陣包括複數個分層;以列 為皁位分割每一該些分層為複數個子層;以一盔序 (out-of·。㈣錄湖分割每—雜谓域數她務,而每 該些刀層包括該些任務;藉以—序列(等如㈣方式處理每 一該分層之該些⑽。因以任務為處理單元,因此可適用於 WiMAX的各種類別以及不同碼長。 根據本發明一實施例之低密度奇偶檢查碼編解碼器,其 包括:複數個位址產生器;—第—儲存裝置,該第—儲存裝置 之存取位⑽由對應之位址產生騎提供;—第—路徑網路; 一第二路徑網路;以及複數個處理單元,與對應之第-儲存裝 置以該第-路徑網路電性相連,用以進行一迭代解碼運算丨每 -該處理單元之複數個解碼運算輸出值可 徑網路儲存第-儲存裝置。 ,發明並包括-早麟止’其_上述迭代解碼運算中 的運算值並經進-步計算’如該計算輸出值滿足—定限,則可 提早停止邊迭代解碼運算,因此可減少迭代處理次數,使功率 耗損降低。此外,本發明更包括一編碼器,其與該早期終止共 享部分的硬體,因此可簡化硬體建構。 、 【實施方式】 以下的說明以及範例用以解釋本發明的細節。然,熟習 201123745 此項技藝之人士應可輕易瞭解’在本發明之實施例所涵蓋下, 所述及之該些實施例應有相當的變化以及改良。因此,所述的 實施例並不用以限制本發明的範圍。以下說明將本發明分為數 個部份分別詳述,但本發明並未限定須如所切割部分分別實 施’抑或選擇某些特定區塊組合而實施,分割說明僅為方便陳 述與解釋。此外,為方便說明,以下實施例以應用於WiMAX 為範例’但本發明並未限定於其實施僅得於WiMAX。 [LMPD-ICM 與任務(tasks)] 考慮達成BER效能(performanee)的快速收斂
(fast-converge)以及多模式(multi-mode) ’ 例如適用於 WiMAX 所有的114種QC-LDPC碼,本發明採用一種改良的分層解 碼’稱為「使用相同核心矩陣的LMPD」(LMPD using an identical core matrix,簡稱 LMPD-ICM)。 根據本發明之LMPD-ICM,將一 QC-LDPC碼C的PCM 矩陣Η的列切割為z層,並重新進行列排列(r〇w permutati〇n), 其中第£層以Η«’表示’其包括PCM矩陣Η的第£列、第z+£ 列、….、以及第(Mb-l)z+£列,而〇g<z且Mb為基底矩陣Hb 之列數。上述之分層方式僅為一實施例,實務上的分層無須以 上述者為限。例如,於另一實施例中,的第£層可包括pcm 矩陣Η的第(¢+a〇)mod(z)列、第z+( ¢+a丨)mod(z)列、….、以及 第(Mb-l)z+ (¢+ aMb—Omoc^z)列,其中 〇g<z,a〇、a卜…至 a., 可選自非負整數’而Mb為該奇偶檢查矩陣之一基底矩陣的列 數。之後,去除該矩陣EU,之零行,則可得到第_ £層之核心矩 9 201123745 陣(core martiX)H£。以第二B圖舉例說明,其顯示一個pcM 矩陣Η,將該矩陣Η經過上述之重新列排列,可得如同第五a 圖所顯示三個矩陣H〇’、Η,,和h2,之HL其中以矩陣η。,為 例,其包括原PCM矩陣Η之第〇、3、6、9、以及12列,矩 陣凡’以及H?所包含的列數可以此類推。進__步將該矩陣Η。, 之零行刪除,則可得如第五Β _顯示之核心子矩陣Η〇。核 心子矩陣乩以及Η2可依同樣方法分別由Ηι,以及η2,獲 得。 本發明之LMPD-ICM的分層切割,其目的在於將 QC-LDPC碼之PCM矩陣簡化’減少硬體的處理或儲存配置。 所知之Η«為由QC-LDPC碼的碼位元(c〇de bits)而來之較精簡 型式。須說明的是,0g£<z,該些核心矩陣Ηί為彼此之間的 行排列版本(0〇11111111卞61*1111^6(1¥6以0115)。另外,因?〇]\/1矩陣 Η之行順序與解碼無相關,雖進行LMpD_ICM的列排列,但 PCM矩陣的簡化或重新排列對解碼並無影響。 再者對於WiMAX而言,在同一類別下的LDpc碼,其 核心矩陣幾乎相同,致使WiMAX於同一類別下的19種不同 LDPC碼了共旱相同的路徑網路扣此啤network)。此一性質使 本發明於建構解碼之路徑網路可加以簡化,致使所有的分層可 共享相同的路徑網路(routingnetw〇rks)。此外,由第五B圖的 核心子矩陣可發現,原型矩陣之雙對角結構(dual diag〇nal)仍保 留(B部分之最後一行與C部分),此一特性將有利於分層編碼 (layeredencoding)上的運用,請容後詳述。 本發明使用上述之LMPD-ICM作為解碼器之建構基礎。 201123745 第一表整理出WiMAX下之6種不同類別之相關參數,其顯示 WiMAX於不同類別下’分層下之列數皆不同,也就是層尺寸 (layer size)皆不相同。考慮到硬體上的重複使用性,必須將所 有WiMAX的不同類別的層尺寸單一化。本發明根據不同類別 的層尺寸,選擇一個最小的層尺寸作為標準,也就是4。對於 層尺寸大於4的類別’利用最小層尺寸4,將分層再度切割為 子層(sub-layer),致使每一類別的子層的層尺寸皆不大於4。其
中對於5/6碼率,其分層之層尺寸恰為4,因此其子層等於^ 層。 乐六圖顯不WiMAX不同類 (sub-layers)、任務(tasks)以及任務處理序列 sequence)。以1/2碼率為例,其原型矩陣I為一個i2 u 之矩陣’將之PCM以LMPD-ICM重新進行列排列,並刪除零 行’可得-個核心矩陣。進〜步刪除該核心矩陣元素中為零 者’可得-個約略為12 X 7之分層。輯1/2碼率而言,^ 大於所之標準4,因此以4為基準,將該分 :為子層,令每一個子層包括4列,一個ΐ2Χ :起::分割成為三個4χ7之子•陣。第六圖所顯示之; 務以及任務處理序列上的標號,表示其對應之索弓I號。 第一表
1------ 」/3Α{Β} —-------- 3/4Α{Β} —----- 5/6 {6,7} Α:{1〇} {14,15} ---- {20} I L_ Β:{1〇,11} * - - · ·. 丄 201123745 列數/分層 12 8 6 4 子層數/分層 3 2 2 1 解碼平行度 4 4 3 4 (decoding parallelism) 處理一層所需要 6 6 8 5 之週期數目 第一表中的列權重(row weights)為每一列所對應之行 數,其中以大括號内的數字代表列權重的集合。基於第一表與 第六圖,進一步觀察到WiMAX下不同類別之列權重都相近於
4的倍數’因此麵4作為子層進-步蝴為任務(触跑 準。此舉可使所有不同類別的任務有相同或相似之尺寸度,g 此以任務作為處理單元,使财細皆可重複_單一的硬截 架構(unified architecture),減少硬體架構之複雜度。
舉例說明任務之分割,再度_第六圖的1/2碼率之子 層’以4為基準可將一個4χ7之子層矩陣切割為兩個扣4之任 務矩陣,不足的元素可以一個臨界值(limitvalue)的方式填充。 對於其他的WiMAX _亦得叫目财式_,可得到如 同第六圖下所有類別的任務。 本發月之刀層、子層、以及任務的列數代表第四B圖的 =圖t檢錄狀,蝴崎㈣__代表連 簡化於查㈣的變鱗職量。因此,藉由簡化的任務可 l即點與變數節點的對應連接闕係,而對於不同類別之 12 201123745 單一化任務可簡化硬體建構,使不同類別仍可重複利用單一的 硬體架構(unified architecture)處理任務單元。此一部分,容後 詳述。 第六圖顯示WiMAX下不同碼率之任務分割,以及該些 任務之處理序列(processing sequence)。以丨/2碼率為例,其第 £層任務的處理順序為任務11、任務12、任務21、任務22、 任務31以及任務32,接下來為第層的任務u,以此類推。 • 因此’一個分層必須有6個週期(Cydes)執行運算,而需要6z 週期完成具有1/2碼率的LDPC碼的一次迭代,其中z為展開 因子。 須解釋的是,子層切割為任務的過程須進一步考慮到硬體 的配置。以第七圖舉例說明,5/6碼率且z=24之原型矩陣 共有24行’對應每一行使用一個記憶體區塊(mem〇ry bl〇ck) 儲存對應的資料,因此共有24個記憶體區塊。 第七圖中原型矩陣之該個非負元素(n〇n_negaUve * dements)被分割至五個組群(矩陣),每一個組群(矩陣)包括16 個非負元素。於一個週期内,一個任務矩陣的16個值(更進一 步而s為APP值,容後詳加說明)必須同時讀取完成。惟,受 限於一個週期内,一個記憶體區塊僅能提供一個值,因此該 16個值的存取必須同時分散於24個記憶體的不同區塊造成無 序處理(out-of-orderprocessing),如第七圖之箭頭所顯示。一般 使用電腦來進行該等搜尋,第七圖同時顯示經電腦排序之碼率 5/6 且 z=24 的 5 個任務,標示為 TASK1、TASK2、TASK3、 TASK4、以及 TASK5。 13 201123745 [對應不同展開因子(expansion factors)] 於WiMAX標準下’ QC-LDPC碼除了由碼率指定(辦卿) 外,展開因子z亦為一指定參數,展開因子可為24,28,32 96 等19種。第七圖顯示與第三圖同為WiMAX下5/6碼率的PCM 矩陣。惟,第七圖之展開因子z為24,而第三圖的展開因子z 則為96。WiMAX標準對於相同碼率但不同碼長之⑶^碼, 其於原型矩陣之(i,j)非負元素可利用下列式(1)進行轉換:
外,丄96)2; 96 ~~ 其中s(i,j,96)為5/6碼率於z=96的原型矩陣中第丨行與第 j列的非負元素,而z參數的值可為24,28,32 ,以及%之 其中之-。使用式⑴’可以將第三圖轉換成第七圖之矩陣。 對於其他碼率的LDPC碼亦可朗相_方式,以進行不 長之間的轉換。 至此,本發明達成WiMAX下對於不同碼長之LDpc碼 轉換,並可根據上述,將-個指定碼率下的pcM矩陣Η分層 切割’並進-步分割以簡化為任務。此舉使得ΜΜΑχ下每二 =別以及碼長有相同的任務單位,因此可_相同的硬體架 構處理簡化後的任務,俾使硬體的複雜度減少。 [解碼演算] 本發明·「偏移最小和演算法之分層信息傳遞解 201123745 碼(Layered Message Passing Decoding using Offset Min-Sum Algorithm,簡稱LMPD-OMSA)」作為解碼演算,其於分層信 息傳遞解碼(Layered Message Passing Decoding,簡稱 LMPD) 中採用偏差最小和演算法(Offset Min-Sum Algorithm)。惟,本 發明之精神和原理可應用其他可能之解碼演算法,並不限定於 上述者。 習用的 TPMP(Two-phase Message Passing)將一次迭代的 解碼計算(decoding operation)分割為檢查節點計算 (check-node-operation) 以 及 變數節 點計 算 (variable-node-operation)兩相(phases),其中令心⑻表示由第 j 個檢查節點至第j個變數節點於第k次迭代中所產生之檢查至 變數信息(check-to-variable message,簡稱 C2V)。相似地,可 令Qji(k)表示由第j個變數節點至第i個檢查節點於第k次迭代 中所產生之變數至檢查信息(variable_t0-check message,簡稱 V2C)。於第k-1次迭代的檢查節點計算相⑦以此)中,所有Tanner 圖中檢查節點的C2V信息Rij㈣皆計算出,並且傳遞至所對應 之變數節點,供變數節點運算以計算第迭代中的更新V2C 信息Q/)。因此’於習用TPMP中,帛k次迭代變數節點僅 能使用上-次(k_i)迭代所產生之C2V信息來進行更 新。 反觀LMPD ’ -個PCM矩陣H的列(相當於檢查節點) 分割為L組群(分層),每一個組群包含队個列數(相當於檢查 節點數量)’因此L X z X Mb。首先’先對所有丨值和所有 屬於iR〇)的j值(以je iR(i)表示),將C2V信息々ο)初始化為 15 201123745 0 (zero);其中IR(i)表示與檢查節點i相連之變數節點之索引 合(index set)。之後,對第〇層、第J層、、第層集 序列(sequentially)方式進行檢查節點以及變數節點運算二完= 一次迭代。藉此LMPD可以使用同一次(k)迭代下所產^之 C2V信息來進行V2C信息Qji(k)的更新。因此,相較於丁驗 演算,LMPD僅需要約半數之迭代,即可獲致一個給定脈 的效能。容後有更進一步之說明。 LMPD於第k次的迭代’在第£層對於魏節點以及檢查 節點所進行之運算如下: 1.第£層之變數節點運算: 對於第£層與檢查節點i相關之每一變數節點』,也就是£ X mL Si<(£+i) χ叫’對應每一個檢查節點i的〉可由下 列式(2)計算: 、…中λ』為變數痛點j之可靠度卿)值,而㈣表示 相連於I數節點j之檢查節點的索引集合。 2.第£層之檢查節點運算: 對於第£層的檢查節點i,對應每-個變數節點j的Ri/k) 16 201123745 可根據下列式(3)計算: 增)4).1臓嫂1 β, 〇 (3) 其中y5為一個正的定值(positive constant),且 (4) Π sgn(Q 货) 其中sgn表示正負號函數。 於第k次迭代的最末,第j個位元(變數節點)的後驗機率 (aposterioriprobability,簡稱 APP)值Λj(k)為: Λ ㈦ ⑶ 由式(5)與式(2),可得下列式(6): ⑹ -i)i
i'<e.· M L Σ [^ή/j
ir <eML 則式(6)可簡化為式(7): (7) 17 201123745 綜上所述’可整理出LMPD適驗硬體建構的形t對第£ 層變數節轉算以及檢查節點·可分職據式⑺以及式 (3)-(4)而得。於口層對第k二欠的迭代,〜/k)值可以式⑻計 算出: ’ j,e-i Σ [R^ 'j -
M
L
若於第嶒,一個特定的變數節點』僅與一個檢查節點i 相連’則第⑻式可簡化為:
(9)
相同地右於第£層’ 一個特定的變數節點』僅與兩働 查節點ii以及h相連,則第(8)式可簡化為: Λ$) = Λϋ - i#-1)
R
HU
[硬體架構概述(overview)J (10) 第八圖為本發明之-實施㈣硬體控制方細,其顯示 根據本發明之-實施綱達叙硬财構,但並不為其所限, 且第八關進行功能,關化朗’因此並未標示各方塊之確實 數量。 如第八圖所顯示 本發明包括一位址 18 201123745 ROM(address-read-only memory)l,利用本發明對 pcm 矩陣的 分層與任務分割(partition),以及LDPC碼的準循環結構,該位 址ROM 1可簡化所儲存的資料容量,並藉位址產生器(address generator^計算產生其他所需的位址,讀取或寫入一 Mp記 隐體3 ’ 5亥APP s己憶體為一儲存裝置,其包括複數個記憶體區 塊。該位址ROM1係用以儲存該APP記憶體所需之初始位址
(initial addresses)。基於LDPC碼的準循環結構以及分層解碼, 同一類別可使用固定的連接方式(interc〇nnecti〇ns),如第八圖 所顯示一第一路徑網路4,連接對應的一變數節點單元
(variable node unit,簡稱 VNU 單元)5。於該變數節點單元 中,由APP記憶體3所讀取之一 值與上一 所產生之心㈣值’根據上列式⑺可得⑽值。計算出的q产) 值可於-檢查節點單_^ nGde讀,簡稱CMj單元)^利 用上述的式(3)與(4)計算出所需要之以值,並且存取入一 r
記憶體7,請容後詳細說明。再者,變數節點單元5亦利用上 列式⑻計算出Aj, £⑻值,並經—第二路徑網路⑴寫入對應之 APP s己憶體3區塊。第八圖中之單元 元6可視為一處理單元12,以虛線表示。 以及與CNU單 發明並包括-早期終止(early terminati_8,立輸 終止定__tion thre顿),例如第八圖所顯示以脚 子z作為該終止定限。當滿足終止條件下,可由—控制器ι 财終歧代缝。解期終止8與本發敗一編碼器 共子Μ的硬體貧源,如第八圖所顯示’因此可減少硬體建才 複雜度並降低神她,亦容後詳細說明。 19 201123745 [位址產生器與APP記憶體] 第六圖顯示5/6碼率之任務的處理順序分別為第£層的任 務卜任務2、任務3、任務4、任務5,之後為第£+1層的任 務卜任務2..·· ’以此類推。基於PCM矩陣的準循環特性, 第£層的任務1與第£+1層的任務1將來自於相同之App記憶 體區塊,僅是位址(address)上的差異。以第七圖的任務 l(TASKl)舉例說明’於第〇層中TASK1的第〇列提供予 VNU〇的第3輸入,APP記憶體第1區塊的第6個位址的App 值須被存取,表示為6(1)。對第1層中TASK1的第〇列,提 供予VNU〇的第3輸入’則被存取的APP值將於相同的App 記憶體區塊向右平移一個位址,也就是第1區塊的第7個位址 須被存取,表示為7(1),並以此類推。 综上所述,基於WiMAX之LDPC碼的準循環特性,如 第0層的起始位址為s(j),表示來自第j個記憶體區塊(mem〇ry block)的位址s ’則第£層的位址可通則表示為(s(j)+£)m〇d(z), 其中mod表示模數(module)。須瞭解到的是,當展開因子z改 變時,僅有初始位址(initial address)將隨之改變,但記憶體區 塊的索引號j仍維持不變。 第九圖顯示本發明於5/6碼率之一實施例的硬體方塊 圖,其中左上方顯示位址產生器2以及APP記憶體3,其中 的APP記憶體3為一儲存裝置,且該APP記憶體3包括複數 個記憶體區塊。回到第七圖,5/6碼率且z=24之原型矩陣共有 24行,每一行須使用一個記憶體區塊(memory block)儲存對應 20 201123745 的資料,因此第九圖所顯示之App記憶體3包括24個記憶體 區塊標示為APpMemi,〇^i<24,每一^^該A沖記憶體區 塊用以儲存對應PCM矩陣的一個區塊行(w〇ck c〇i_)的辦 值24個APP記憶體區塊分別對應24個位址產生器2,標示 為Address Ge職邮,_<24。經由所對應的位址產生器2 以^第-徑網路4 ’ 16個聊值Λ】m (k)可以由辦記憶體 3:貝取。此16個APP值經由單元5及CNU單元6的運 • 倾被更新為Aj,£(k) ’再經由第二路徑網路10寫人APP記憶 體3。 〜 根據第六® ’對於5/6碼柄言,處理-個分層需要5 個週期(cycles)執行運算’而需要5z職完成5/6碼率的一次 迭代’其中z為展開因子。因此,第九圖中的每一個位址產生 器2包括五個移位暫存器21。 根據上述,基於WiMAX之LDPC碼的準循環特性,第£ 層的位址可由第0層的位址sG)推算並表示為(s_)mod(z), 其中mod表示模數(module)。因此,參見第九圖,移位暫存器 21輸出一位址x至APP記憶體3,該位址χ同時經一移位功 能單疋22的(x+i)mod(z)計算,求得下一分層(加上1}的位址, 並且回饋至五個移位暫存器21的輸入端。 另外,因處理每一個任務的延遲(latency)#是固定,是故 每一個任務的讀取以及寫入的時間差維持相同。因此,根據一 個位址產生器2中的移位暫存器(此迅register)一階段之讀取位 I3了°十鼻出寫入位址。但要注意的是,當一個任務寫入 ApP s己憶體3,其對應寫入位址比較其讀取之際已經增加三 201123745 次’因每—個任務的處理延遲為12,較處理—分層所需之週 期(也就是5個暫存器)的兩倍為大,因此必須有一個 (x’-3)mod⑵的功能單元來計算出正確的寫入位址。配合第九 圖的位址產纟器2所顯示,每一個位址產生器2包括一寫入位 址功能單元23,因每-寫入位址的寫入處理延遲為12,對於 -位址X’計算出(x’_3)mod⑵,並以該計算位址作為App記憶 體3的寫人位址。每-個位址產生器2也包括—索引計算器 (Index Calculator^’可根據上列式⑴來計算在不同展開因子 z時的初始位址。 · [CNU單元以及VNU單元] 如第六圖顯示,5/6碼率的每一分層共有4列,而每一子 層亦有4列’也就是分層等於子層。因每—個子射所含的列 數即為其解碼平行度’因此對於5/6碼率而言,其解碼平行度
為4’其他碼率之解碼平行度如第-表·理。5/6碼率之pcM 矩陣Η之列權重為20,因此每一列將與2〇個V2C信息以及 φ 20個C2V信息湖。每__個週期τ,與同1細連的四個 V2C信息被送入相同之CNU單元6進行處理,因5/6碼率的 解碼平行度為4,因此需要四個CNU單元6來處理每一分層 的四個列。 如第九圖所顯示,本發明於5/6碼率之一實施例包括四個 CNU單元6 ’標示為CNUj且0Si<4。於四個單元5, 利用相關連的APP值Aj,q㈨以及C2V信息Rij_計算出總數 16個的V2C k息Qj⑻,並且將值分別送入4個單 22 201123745 元6每個該CNU單元6可管線化為四個階段。於第一階 段,。四個V2C信息的絕對值丨Qji(k)丨送人—個4個輸入的比 較早7L,簡稱CMP4單元61。該c跑單元61包括六個比較 器(_parators)(未顯示),因四個輸入兩兩相比,故牽涉以=6 個比較器,用以在4個輸入值丨%⑻丨中選擇兩個最小值。 _於第二階段,一個簡化的CMP4單元,_ S_CMP4單 元62,該S-CMP4單元62僅包括三個比較器(未顯示),用以 • 迭代地找出在四個輸入中的最小的兩個值,其中四個輸入的兩 個值為由S-CMP4單元62的輸出回饋所得。目s_CMp4單元 62的四個輸入值已部份排序①細卿沉如㈣,因此 單元62的比較器數量可較上一階段減少。 於第二階段,一個正負號單元(signunit)631根據上列式(4) 來片算新的C2V化息巧⑻的正負號。於此階段,基於式⑶ 的兩個袁小值的偏移補償(0ffset compensati〇n)同時於兩個第 一減法器632中完成。本階段的輸出為壓縮之更新C2V信息 ® Rij(),其同時被送至一 R記憶體7中對應的一壓縮C2V記憶 體區塊71,並以壓縮格式儲存,之後可經一解壓縮器72解壓 縮’並作為下一次迭代之使用。該r記憶體7數量相等於解 碼平行度’標示為RMemi且0Si<4。於最末一個階段,C2V 計算器(calculator)64同步計算出20個C2V信息R/、該些 C2V信息將被送至vnu單元5,用以更新App值。 每一個該CNU單元6迭代地比較4個進入的V2C信息 Qji(k)的大小(magnitude),以計算20個C2V信息。之後,20個 更新之C2V信息Ry(k)值同時送入相對應的VNU單元5。因須 23 201123745 有五個週期以處理一個分層 一次迭代。 因此需要總數5z個週期以完成 再度回到第九圖’其顯示本發明於%碼率之一實施例包 括四個丽料5 ’縣為丽丨且_<4,並於每-該 :單元5,侧目關連的辦值^ ,)以及⑽信息 1¾,根據上列式⑺於第二減法器51中,可算出總數16個 的V2C信息Q/)。如上所述,該V2C信息%(k)可送入前述 的4個^NU單元6 ;另-方面,該V2C信息q,)亦送人每—· VNU單元5的先進先出緩衝區5QQ以進行所需之變數節點運 算。 第十A ®顯示—個變數冑點處理器(variable node processor,簡稱vnp)的硬體架構示意圖,其包括四個· 單元5以及一個平行更新單元⑦虹心义叩如把仙丨啦1 〇,其中該 平行更新單元510是用以克服資料衝突_ hazard)。如第十 A _顯示” _單元5可管線化為十個階段,且第 1階段以STi表示。該些階段STi用以計算出V2C信息q/io、 # 暫時儲存V2C信息、並且更新APP值。如第七圖,因^碼 率包括五個任務矩陣,因此_單元5運算可分為五個任 務。第十B圖顯示五個任務在VNP於5/6碼率之解碼操作時 序圖(timing diagram) ’其中TASKi表示第i個任務,且 蕊5。 請參見第十A圖,與一個任務相關之App值由App記 憶體3讀出後,經第一路徑網路4,送至VNU單元5的ST1 24 201123745 階段。該ST1階段由該第一減法器51所執行,根據式⑺由對 應的APP值Aj,“ (k)減去上一次迭代之C2V信息值R^-υ,求 得V2C信息值Q/h VNU單元5的ST2至ST10階段皆於該先進先出緩衝區 500内執行。於ST2階段,V2C信息值Q/k)被送入ST3階段 以及相對應之CNU單元6。其中ST2至ST9階段之暫存器(未 顯示)皆係於對應之CNU單元6計算出C2V信息值Ri/k)時, 暫時儲存V2C信息,容後詳述。 此外,因五個任務係以序列(sequence)方式執行,因此相 同分層之五個任務必須於連續之五個階段執行。如第十B圖
所示’當TASK1於ST9(相等於TASK5於ST5),更新之C2V 仏息Ri/k)值已可加以利用(available)。因此,與五個任務(或者 一個分層)相關之APP值將根據上列式(9),平行同步更新。 換言之,與TASIG、TASK2、....、TASK5相關之APP值分 別於對應之ST9、ST8、….、ST5階段更新。另外,第十B圖 亦顯示一個任務於不同時序所執行之操作;其中R代表由Αρρ 記憶體3讀取APP值;B代表一個緩衝階段;Q代表以Μ? 值減去C2V值R計算出V2C值Q;W代表由第二路徑網路將 APP值寫回APP記憶體3 ; Πι代表第一路徑網路;而FIF〇 代表進入VNU單元5之先進先出緩衝區5〇〇。第十B圖同時 以灰階區塊顯示於該STi階段中,APP值已經更新。 如前所述’ ST2至ST9階段之暫存器係暫時儲存俨 息,直到所對應之CNU單元6計算出C2V信息。因此γ 每一該ST5至ST9階段包括一加法器52以及一多^器%,如 25 201123745 C2V信息值Ri/k)尚未能加以利用,則該多工器53將選擇V2C 信息值Qji(k)。然,當C2V信息值Ri/k)已經被對應之CNU單元 6計算出’則將根據式(9)以該加法器52將V2C信息值Q/P 與C2V信息值Ri/k)疊加以獲得被更新的APP值八]/k),此時 多工器53將選擇疊加結果傳遞至下一級。最後,與每一任務 相關連之更新APP值Aj/k)經第二路徑網路1〇寫回App記憶 體3。
[路徑網路(routing network^ 該第-路徑網路4包括16個多工器(multiplex〇rs),分別 作為四個VNU單元的16個輸入。因5/6碼率涉及五個任 有五個APP記憶體3無多工器(未顯示)相連,因此每一健 多工器為五選-(5-tG_l)。舉例說明’第七圖顯示五個任務 TASK卜 TASK2、TASK3、TASK4 以及 TASK5 的第-行與第
一列元素分別為0(21)、G(15)、1(14)、2G(12)、以及21⑻,該 些位址與第0個娜單元(卿⑽第G輪人細。因此多 工器連接於APP記憶體3的第21區塊、第15區塊、第Μ區 塊、第12區塊以及第8區塊。 相似於第一路徑網路4,第二路徑網路⑺包括%個多工 器’每-個該多工器(未顯示)包括至多四個輸入,因為一個 絕己憶體區塊僅最多對一個分層貢獻四個Αρρ值。注音到, 一個分層的行缝M_ wdght)未超過4。 〜 本發明之路徑網路4, 別下的19個不同碼,因當 10建構可應用於WiMAX同一種類 z改變時,APP記憶體區塊與vNu 26 201123745 單元5的連接方式(interconnections)並未改變。此外,須注意 到第九圖中匯流排上數字表示匯流排上信息的數量。 [早期終止與編碼器] 請參見第九圖,當每一該VNU單元5更新APP值後, 分別儲存於VNU單元5中,對應TASK1至TASK5的ST10 至ST6階段該些APP值的正負號,分別以4個列總和計算器 (row-sum calculators) 81 以及一個零檢查單元(zero_check unit)82 ’確§忍是否滿足奇偶檢查限制⑶仍加丨他)。 於該零檢查單元82中檢查,當列總和計算器81的輸出為 o(zer〇)時,則該分層被定義為一有效分層(validlayer),並於第 九圖之一累加器(accumulator)83計算有效分層的連續數量。該 累加器83輸入一終止定限(拉1111丨11站丨〇11如地〇1(|),例如相等於 展開因子z。如最終連續有z個有效分層,代表每一分層之列 總和計算器81的輸出值皆為0(zer〇),則解碼的碼字(c〇dew〇rds) 被認定為正確’因此解碼器將提前被終止,稱為早期終止(eariy termination)。因 z 分層的規律特性(regularity inherent),每一分 層可使用相同的舰和計算器8卜且同—細的LDpc喝亦 可使用相同之早祕止硬體f源。須注朗的是,對於同一類 別下不同展_子z的LDPC碼,麵調胁止鎌,例如連 續的有效層為展開目子z,即可贿_關早祕止硬體資 源。本發明之早麟止魏可提早終止迭代運算次數,並與上 述分層解碼相容。 關於本發明之分層編碼,以下個第二B圖解釋說明。 27 201123745 該PCM矩陣Η可分割為A、B、以及C三個部份,其中八部 分的行對應資料位元(information bits),而B和c部分則對庶 奇偶位元(parity bits)。第二B圖的B部分包括兩個相同的排歹^ 矩陣(permutation matrices)(由第〇列至第2列,以及第12列至 第Η列所構成)。一個核心矩陣的行可依照其原本在pcM矩 陣Η中的位置同樣地分類為如第五β圖的八,Β,以及c二個 ^份。第五B _ C部分以及B部分最後—行組合一雙^ 結構(dual-diagonal structure),該特性可用來有效地進行編碼。 參見第五B圖’對應到一個核心矩陣%的16個位元v, · j 〇’ 1’...,15滿足由H〇所給定的五個奇偶檢查方程式。如卜 表示於核心矩陣的(丨,j)元素,則: j 15 (11) 把五個奇偶檢查方程式相加,可以得到: 4 9 4 0 ϊ=〇 j=:u (12) 構,式C12;) •項為v1(), ,於第五B圖中B部分與c部分之雙對角詞 左手邊的第三項為G(腦),而式(12)左手邊的第二 而心。為所欲求得者,因此式(12)可簡化為: 4 9 1,1° = ΣΣν^ιυ i=0 j=0 (13) 28 201123745 至〗式(13)的右手邊僅涉及信息位元(message bits)。因 、’可偶位元VlQ可根據式(13)而得。換言之,對於編碼所欲 求之奇偶位7C ’可僅基於信息位元而計算出。對其他Z]個分 層(或者核心矩陣)可重複相同的程序’則第二B圖中所有對應 Μ矩陣的b部分皆可求得。因核心矩陣的第十位元A。與第 11 元vu來自於相同App記憶體區塊行(B部份),因此在 ,>後vu亦可隨之求得。之後,涉及一個核心氏矩陣該分 層之C部分的其他四個奇偶位元亦可由下列式(14)-(15)所定義 之複數個奇偶方程式而得: 4 9 (14) (15)
Vl2+rn =. Σ +wo+wi j=〇 vu+m= ?;=:3+m j=〇 其中m=0,l。
對其他z·1分層重複相同的程序,對應PCM矩陣C部分 之所有奇偶位元皆可求得。據此,根據分層或者子層,編碼欲 求之奇偶位元藉由信息位元可完全計算出。 筝見第九圖 上述使用於早期終止8之列總和計算器81 亦使用於本發明之該編碼H 9。經由_令姆於奇偶位元之 正負號位元輸入為0,列總和計算器的結果即成為 。 所侍之该些值被送入一奇偶位元計算器_㈣t c—价並根據式⑽至式(15)求得奇偶位元¥ %、 %。奇偶位元計算器91的輸出經該第二路徑網路ι〇儲存於 29 201123745 APP記憶體3。 本發明之一實施例的編碼器9所使用之路徑網路4, 1 〇、 位址產生器2、以及APP記憶體3皆與解碼運算共享,因此 編碼器9的費用耗損可以減少。此外,該編石馬器9與早期終 止8亦共享部分之硬體資源,因此可減少硬體建構複雜度。 [多碼率(multi-rate)之應用] 為使本發明之硬體應用擴至WiMAX下不同類別(碼率) 的使用,第Η Α圖顯不一個多模式(multi-mode)位址產生器 _ 20。根據第六圖,於WiMAX的六個不同類別下,每一分層的 最大處理週期為8’因此第Η Α圖顯示8個移位暫存器2〇1。 再者,對於多碼率之應用,必須考慮到每一類別對讀取以及寫 入有不同之時間差以及位置。舉例說明,對於碼率,因管 線化延遲(pipeline latency)較每一分層處理週期數量的兩倍為 大,因此參見第九圖,其寫入位址功能單元23之(x,_y)m〇d(z) 中的y值等於3。然對於其他的類別,因延遲較每一分層處理 鲁 週期數量的兩倍為小,因此該些類別的y值則須設定為2。爰 此,如第十一 A圖所顯示,該多模式位址產生器2〇額外包括 三個多工器205,用以根據不同類別,選擇適當的暫存器2〇1 位址輸出以回饋至一移位功能單元2〇2,以及輸入適當之y值 以及適g的暫存器2〇1位址輸出至一寫入位址功能單元203。 此外第十一 A圖亦包括一位址多工器,該位址多工器 206可選擇由一索引計算器204計算出之不同展開因子的初始 位址,或由該移位功能單元202而來的下一分層之位址。. 30 201123745 對於CNU單元6以及VNU單元5,不關觸差異性 在於子層的任務數量。舉例說明,於1/2碼率解碼時,cnu單 元6以及VNU單元5的運算每兩個週期重複—次,因每一子 層包括兩雜務。第十-B醜*—個乡料聰j單元%, 其僅顯示ST4至ST9。於多模式vnu單元5〇,ST5至ST9 的五個階段制以更新APP值。於該5/6碼率之解碼時,該些 階段將全數使用,且對於任務TASK1、TASK2、task3、 TASK4、以及 TASK5 ’ 分別於 ST9、ST8、....、ST5 更新 App 值。然而,以1/2碼率為例,運算牽涉到一個子層被分割的兩 個任務,APP值將於ST8和ST9被更新,因此由ST4階段的 輸出直接傳送(forward)至ST8階段的輸入。換言之,於1/2碼 率,ST5、ST6、以及ST7階段被跳過(bypass),以減少管線化 延遲。因此,於第十一B圖,其包括複數個多工器5〇1,用以 因應於不同碼率而選擇須被跳過的階段(STi)。 第十一 C圖顯示本發明之一實施例的多模式列總和計算 器90。用於5/6解碼時,任務TASKi位於ST1〇階段時驅動 該多模式列總和計算器90,由VNU單元5最後五個階段而來 的20個APP值正負號位元送入多模式列總和計算器。該 列總和計算器90包括複數個第一階段互斥或單元9〇1 以及一第二階段互斥或XOR單元902,計算出該列所有App 值正負"5虎之一最終互斥或計鼻值。因為每一類別之子層的任務 數目不相同,該些第一階段互斥或X〇R單元9〇1的某部分可 被忽略。因此,如第十一 C圖所顯示,該多模式列總和計算 器90可包括複數個多工器903,根據不同類別,將ST6、ST7、 31 201123745 ST8階段,輸入0(zero)使其不作用(disable)。 [效能分析] 根據本發明之一實施例所提供之硬體架構,一個具有早 期終止功能的多模式(multi-mode)LDPC碼編解碼器使用一 90nm且包含9個金屬層的CMOS製程建構。其中app值以 及V2C信息以7位元量化,而C2V位元則量化為5位元。第 十二圖顯示本發明之一實施例所提出碼長長度為2304解碼器 之BER結果。圖中同時顯示浮點(floating_p〇int)BER以及固定 點(fixed-point)BER,分別以FLO實線段以及FIX虛線段表示; 而A與B代表碼率之類型(type)。 舉例說明,比較於Liu等人於IEEE J.敵Cz>o^,
vol. 43,no. 3, pp. 684-694, March 2009 所提出之,,An LDPC decoder chip based on self-routing network for IEEE802.163 applications” ’ 其使用 phase overlapped MPD 當迭代數目 Nit=20 時於Eb/No=2.2dB可獲致一 l〇_5的beR值,其中Eb/No為SNR 值。根據本發明之一實施例,當Nit=12時,所提出之1/2碼率 之解碼器可以於Eb/No=2.15dB獲致相同之beR值。因此,根 據本發明所採用之LMPD-ICM解碼,比較於TPMP,可以大 幅地降低迭代的數目獲致相同之BER。 此外’本發明所提出之早期終止可減少所需要的迭代以 及運算,因此可減少功率消耗。下列第二表整理出當z=96於 獲致105的BER下特定SNR值的功率消耗。其顯示不同類別 32 201123745 下因使用硬體的不同區域’因此其功率消耗並不相同。惟,根 據本發明之一實施例之早期終止功能,所有碼率之功率消耗皆 大幅減少。 第二表 碼率 1/2 2/3A 2/3B 3/4A 3/4B 5/6 SNR(dB) 2.15 2.73 2.72 3.2 3.18 3.95 無早期終 止下之功 率(mW) 108.6 111.7 112.6 96.3 96.7 123.8 具早期終 止下之功 率(mW) 63.2 62.0 52.5 52.5 53.0 57.8 減少率 41.8% 44.5% 53.4% 45.5% 45.2% 53.3%
本發明雖已以-實施例揭露如上文,然其並_以限定 者。任何熟習此項技藝者,在;^離本發明之精神以及範圍 内’當可進行各種實質上相等的變動以及潤飾,因此本發明之 保護範圍當讀附之巾請專利範_界定者為準。 【圖式簡單說明】 為使本發明之上触其他目的、舰、伽與實施例可 容易了解,所附圖式之詳細說明如下: 第圖顯不一個類循環(quasi-cydic)奇偶檢查矩陣 33 201123745 表示法; 第二A圖以及第二B1I分別顯示—個原型矩陣Hbm以及 一個PCM矩陣η之範例; 第三圖顯示WiMAX標準下,其中當ζ為%而碼率為5/6 時之原型矩陣,其中z為展開因子; 第四A圖與第izgB圖分別顯示一個LDpc碼以及其所對 應之Tanner圖; 第五A圖顯示經LMPD-ICM重新排列第二B圖所表示 之PCM所得之三個子矩陣η。,、,和h2,; 第五B圖顯示對應第五A圖Ho,之核心矩陣Η〇; 第六圖顯示WiMAX不同類別的分層(layers)、子層 (sub-layers)、任務(tasks)以及其任務處理序列 sequence); 第七圖顯示WiMAX下5/6碼率且z為24之原型矩陣以 及經電腦搜尋之五個對應任務; 第八圖顯示本發明之一實施例的硬體控制方塊圖; 第九圖顯示本發明於5/6碼率之一實施例的硬體方塊圖; 第十A圖顯示一個變數節點處理器(variaWe n〇de processor’簡稱vnp)的硬體架構示意圖; 第十B圖顯示五個任務在於5/6碼率的解碼操作時 序圖(timing diagram); 第十A圖顯示本發明之一實施例的多模式(muiti_m〇de) 位址產生器; 第十一 B圖顯示本發明之一實施例的多模式單元; 34 201123745 器;以及 第十c圖顯示本發明之一實施例的多模式列總和計算 1 十本判之—實酬顺㈣長長度為 解碼器之BER結果 2304
多工器 CNU單元 ------- CMP4單立 S-CMP4單元 件符號說明】
位址產生器 多模式位址產峰界 移位暫存器 移位功能單元 寫入位址功能草开 索引計算器 多工器 位址多工器 APP記憶體^ 第一路徑網路 VNU單元 多模式VKqj^" i法器- 先進先出緩gy 多工器 35 201123745 631 正負號單元 632 減法器 64 C2V計算器 7 R記憶體 71 壓縮C2V記憶體區塊 72 解壓縮器 8 早期終止 81 列總和計算器 82 零檢查器 83 累加器 9 編碼器 91 奇偶位元計算器 90 多模式列總和計算器 901 第一階段互斥或XOR單元 902 第二階段互斥或XOR單元 903 多工器 10 第二路徑網路 11 控制器 12 處理單元 X,X’ 位址 STi 第i階段 z 展開因子 TASKi 第i任務 C2V 檢查節點至變數節點信息 V2C 變數節點至檢查節點信息
Claims (1)
- 201123745 七、申請專利範圍: 1· 一種低密度奇偶檢查碼編解碼方法,包括: ⑷對於-健度奇偶檢查碼之—奇偶檢查轉以一列排 列方式進行分層’使得該奇偶檢查矩陣包括複數個分 層; (b) 以列為單位分割每一該些分層為複數個子層; (c) 以行為單位分f彳每—該些子層為複數個任務,而每一該 φ 些分層包括該些任務;以及 (d) 以一序列(seqUentiai)方式迭代處理每一該些分層之該些 任務。 Z如申請專職圍第丨項所述之低密度奇偶檢查碼編解碼方 法,其中⑻步驟所述之列排列方式係指分層後的第£層包括 該奇偶檢查矩陣之第炉a〇)mod(Z)列、第z+(紝ai)m〇d(z) 列、….、以及第(Mb-l)z+(£+aMb·丨)mod(z)列,其中 〇g<z, 却、%….至aM1>1可選自非負整數’且Mb為該奇偶檢查矩陣 • 之一基底矩陣的列數。 3.如申請專利範圍第1項所述之低密度奇偶檢查碼編解碼方 法’其中於(d)步驟中,該迭代處理的第k次迭代係同步包括 以下步驟: (dl)根據第£層的每一該些任務相對應之複數個檢查節點 以及複數個變數節點,並以複數個第£-1層且第k次迭 代的APP值以及複數個第k-1次迭代的檢查節點至變數 節點(C2V)信息,計算出複數個第k次迭代之變數節點 .至檢查節點(V2C)信息; 37 201123745 (d2M算複數個第e層且第^欠迭代的更新之聊值;以及 (d3)以該些第k次迭代之變數節點至檢查節點信息計算出複 數個更新之第k次迭代的檢查節點至變數節點信息。 •如申μ專利範圍帛3項所述之健度奇偶檢查碼編解碼方 法’其中可於(dl)步驟之中間,以該些更新之第k次迭代的 檢查節點至變數節點信息取代該些第k-Ι次迭代的檢查節點 至變數節點信息,計算出該些第k次迭代之·_至檢查 節點信息。 5. 如申請專利範圍第3項所述之低密度奇偶檢查碼編解碼方# 法,更包括: (el)根據(d2)步驟’胁第k次迭代的每—該些子層之該些 更新APP值的正負號計算出—數值;以及 — (e2)如該些子層之該些數值為零之一連續次數相等於一定 限’則停止(d)步驟之迭代處理。 6. 如申請專利範圍第!項所述之低密度奇偶檢查碼編解碼方 法,其中根據⑷步驟’以該奇驗查轉 元,對於每-該些分層計算出相對應之複數個奇偶位^位鲁 7. 如申請專利範圍第!項所述之低密度奇偶檢查碼編解碼方 法’其中根據(b)步驟,以料偶檢查轉之複數個信息位 70 ’對於每-該些子層計算出树應之魏個奇偶位元。 8. 如申請專利範圍第i項至第7項其中任一項所述之低密度奇 偶檢查碼鱗碼方法,其中該低密度奇偶檢查碼係為^合 WiMAX標準之—準循環低密度奇偶檢查碼^ 9. -種減料讀躺轉啦,_纽—健度奇偶檢 38 201123745 查竭之-奇偶檢查轉之編解碼運算,其包括: (a) 複數個位址產生器; (b) 第-儲存裝置,卿—儲存裝置之複數瓣取位址係 由對應之位址產生器所提供; (c) 一第一路徑網路; (d) —第二路徑網路;以及 ⑹複數個處理單疋’與該第—儲存裝置_第—路徑網路 電性相連’用以進行—迭代解碼運算;每一該些處理單 疋之複數個解碼運算輸出值可回饋並經由該第二路捏 儲存至該第一儲存裝置。 10. 如申請專利範圍第9項所述之低密度奇偶檢查碼編解碼 器’其中每一該些處理單元包括- VNU單元以及- CNU單 =’該二VNU單减崎行複數賴數節闕檢查節點信 息以及複數個APP值之,而該些⑽單元則用以進行 複數個檢查節點對變數節點信息之運算。 11. 如申請專利範圍第H)項所述之低密度奇偶檢查碼編解碼 ^,其更包括一早期終止,·其中該些VNU單元之該些聊 值的正負H計算後作為該早祕止之—數值;如該數值 之滿足於-終止條件,餅止該迭代解碼運算。 12. 如申專纖圍第u項所述之低密度奇偶檢查碼編解碼 器ΪΪ該早期終止包括對應該些聰單元之複數個列總 和^器、-零檢查器以及—累加器;該些列總和計算器用 以计算出該數值,並將該數值輸入該零檢查器與〇㈣〇)進行 比較,如該數值連續為〇(zer〇)次數與一定限相等,則停止該 39 201123745 迭代解碼運算。 13. 如申請專利範圍第12項所述之低密度奇偶檢查碼編解碼 器,其更包括一編碼器,以進行一分層編碼運算或子層編碼 運算。 14. 如申請專利範圍第13項所述之低密度奇偶檢查碼編解碼 器’其中該編碼器包括早期終止之該些列總和計算器以及一 奇偶位元計算器,並以該列總和計算器之輸出作為該奇偶位 疋計算器之輸入,藉以進行該分層編碼運算或子層編碼運算。 15. 如申請專利範圍第1〇項所述之低密度奇偶檢查碼編解碼 器,其中每一該些VNU單元包括一減法器以及一先進先出 緩衝區;其中該先進先出缓衝區係作為等待該些單元 對應之CNU單元計算出該些檢查節點對變數節點信息的一 時序緩衝區域。 16. 如申請專利範圍第1〇項所述之低密度奇偶檢查碼編解碼 器’其中每一該些CNU單元包括複數個比較單元,用以於 複數個輸入中比較出複數個極值。 17. 如申請專利範圍第9項所述之低密度奇偶檢查碼編解碼 器,更包括一第二儲存裝置,用以儲存該第一儲存裝置所需 之複數個初始位址;其中該位址產生器以該些初始位址作為 輸入’藉以計算出該第一儲存裝置所需之該些存取位址。 18. 如申請專利範圍第9項所述之低密度奇偶檢查碼編解碼 裔’其中每一該位址產生器包括複數個移位暫存器,以及_ 移位功能單元。 19·如申請專利範圍第14項所述之低密度奇偶檢查碼編解碼 201123745 器’其中該位址產生器、該些VNU單元、以及該些列總和 計算器皆包括複數個多工器;該些多工器係以複數個碼率作 為選擇輸入值,致使該低密度奇偶檢查碼編解碼器可根據該 些碼率之其一而致能。 2〇.如申請專利範圍第9項至第19項其中任一項所述之低密度 奇偶檢查碼編解碼器,其中該低密度奇偶檢查碼係為符合 WiMAX標準之一準循環低密度奇偶檢查碼。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098146070A TWI419481B (zh) | 2009-12-31 | 2009-12-31 | 低密度奇偶檢查碼編解碼器及其方法 |
US12/870,226 US8392795B2 (en) | 2009-12-31 | 2010-08-27 | Low density parity check codec and method of the same |
US13/752,879 US8839077B2 (en) | 2009-12-31 | 2013-01-29 | Low density parity check codec |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098146070A TWI419481B (zh) | 2009-12-31 | 2009-12-31 | 低密度奇偶檢查碼編解碼器及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201123745A true TW201123745A (en) | 2011-07-01 |
TWI419481B TWI419481B (zh) | 2013-12-11 |
Family
ID=44188967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098146070A TWI419481B (zh) | 2009-12-31 | 2009-12-31 | 低密度奇偶檢查碼編解碼器及其方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8392795B2 (zh) |
TW (1) | TWI419481B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI641233B (zh) * | 2016-02-02 | 2018-11-11 | 慧榮科技股份有限公司 | 用於對低密度奇偶校驗資料進行解碼以對碼字進行解碼的方法以及解碼器 |
CN109286401A (zh) * | 2017-07-20 | 2019-01-29 | 晨星半导体股份有限公司 | 准循环低密度奇偶校验码的解码电路及其方法 |
TWI651649B (zh) * | 2016-09-30 | 2019-02-21 | 美商萬國商業機器公司 | 用於執行正負號運算十進位指令的電腦程式產品、電腦系統及電腦實施方法 |
CN109923787A (zh) * | 2016-11-02 | 2019-06-21 | 高通股份有限公司 | 用于分层ldpc解码器的早期终止 |
TWI691833B (zh) * | 2014-06-17 | 2020-04-21 | 英商Arm股份有限公司 | 在儲存資料值中的錯誤偵測 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI425519B (zh) * | 2009-12-09 | 2014-02-01 | Nat Chip Implementation Ct Nat Applied Res Lab | 低複雜度低密度同位元檢查碼解碼器之記憶體配置方法及其解碼器結構 |
US9230596B2 (en) * | 2012-03-22 | 2016-01-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for variable rate coding in a data processing system |
KR20140041071A (ko) * | 2012-09-27 | 2014-04-04 | 한국전자통신연구원 | Ldpc 부호화 장치 및 방법 |
US9116822B2 (en) * | 2012-12-07 | 2015-08-25 | Micron Technology, Inc. | Stopping criteria for layered iterative error correction |
US9619317B1 (en) | 2012-12-18 | 2017-04-11 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
US20140223255A1 (en) * | 2012-12-18 | 2014-08-07 | Western Digital Technologies, Inc. | Decoder having early decoding termination detection |
TWI533620B (zh) * | 2013-03-15 | 2016-05-11 | 國立清華大學 | 減少硬體緩衝器之低密度奇偶檢查碼階層式解碼架構 |
TWI540844B (zh) * | 2013-03-27 | 2016-07-01 | 國立清華大學 | 雙重準循環低密度同位校驗碼 |
KR101913900B1 (ko) * | 2013-04-30 | 2018-10-31 | 웨스턴 디지털 테크놀로지스, 인코포레이티드 | 조기 디코딩 종료 검출을 갖는 디코더 |
US9048867B2 (en) * | 2013-05-21 | 2015-06-02 | Lsi Corporation | Shift register-based layered low density parity check decoder |
US20150254130A1 (en) * | 2013-12-03 | 2015-09-10 | Kabushiki Kaisha Toshiba | Error correction decoder |
KR101800571B1 (ko) * | 2014-03-05 | 2017-11-22 | 미쓰비시덴키 가부시키가이샤 | 데이터 압축 장치 및 데이터 압축 방법 |
US9595977B2 (en) | 2014-09-29 | 2017-03-14 | Apple Inc. | LDPC decoder with efficient circular shifters |
KR102287623B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
US11177835B2 (en) | 2015-09-25 | 2021-11-16 | SK Hynix Inc. | Data storage device |
US11611359B2 (en) | 2015-05-29 | 2023-03-21 | SK Hynix Inc. | Data storage device |
US10419024B2 (en) | 2017-05-26 | 2019-09-17 | SK Hynix Inc. | Early termination of low-density parity-check (LDPC) decoding |
US11515897B2 (en) | 2015-05-29 | 2022-11-29 | SK Hynix Inc. | Data storage device |
KR102285940B1 (ko) | 2015-05-29 | 2021-08-05 | 에스케이하이닉스 주식회사 | 데이터 처리 회로, 데이터 처리 회로를 포함하는 데이터 저장 장치 및 그것의 동작 방법 |
US10396827B2 (en) | 2015-09-25 | 2019-08-27 | SK Hynix Inc. | Data storage device |
US9785502B2 (en) * | 2015-10-27 | 2017-10-10 | Sandisk Technologies Llc | Pipelined decoder with syndrome feedback path |
US10700708B2 (en) * | 2015-11-05 | 2020-06-30 | Shenzhen Epostar Electronics Limited Co. | Permutation network designing method, and permutation circuit of QC-LDPC decoder |
TWI580197B (zh) * | 2016-04-27 | 2017-04-21 | 國立清華大學 | 低密度奇偶檢查碼之編解碼方法 |
CN116827357A (zh) * | 2016-05-13 | 2023-09-29 | 中兴通讯股份有限公司 | 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置 |
US10128869B2 (en) | 2016-05-17 | 2018-11-13 | Apple Inc. | Efficient convergence in iterative decoding |
KR102626162B1 (ko) * | 2016-06-14 | 2024-01-18 | 삼성전자주식회사 | 연산 복잡도를 감소시킬 수 있는 디코더의 동작 방법과 이를 포함하는 데이터 저장 장치의 동작 방법 |
TWI651730B (zh) * | 2017-01-03 | 2019-02-21 | 慧榮科技股份有限公司 | 用來於記憶裝置中進行資料管理之方法以及記憶裝置及其控制器 |
TWI602188B (zh) | 2017-01-03 | 2017-10-11 | 慧榮科技股份有限公司 | 用來於記憶裝置中進行資料管理之方法以及記憶裝置及其控制器 |
US10348329B2 (en) * | 2017-02-13 | 2019-07-09 | Qualcomm Incorporated | Low density parity check (LDPC) circular buffer rate matching |
CN109995379B (zh) * | 2017-12-29 | 2021-07-16 | 华为技术有限公司 | 处理信息的方法和装置 |
US20190326931A1 (en) * | 2018-04-24 | 2019-10-24 | Avago Technologies General Ip (Singapore) Pte. Ltd | Low-density parity check decoders and methods thereof |
US10354717B1 (en) * | 2018-05-10 | 2019-07-16 | Micron Technology, Inc. | Reduced shifter memory system |
WO2021190887A1 (en) * | 2020-03-23 | 2021-09-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Accelerating bit error correction in layered ldpc decoding |
US11265015B2 (en) * | 2020-05-15 | 2022-03-01 | SK Hynix Inc. | Out-of-order processing for bit-flipping decoders in non-volatile memory devices |
CN115037310B (zh) * | 2022-05-17 | 2024-04-26 | 北京航空航天大学 | 一种基于随机计算的5g ldpc译码器性能优化方法及架构 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7107511B2 (en) * | 2002-08-15 | 2006-09-12 | Broadcom Corporation | Low density parity check (LDPC) code decoder using min*, min**, max* or max** and their respective inverses |
KR100891782B1 (ko) * | 2002-06-11 | 2009-04-07 | 삼성전자주식회사 | 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법 |
US7251769B2 (en) * | 2004-03-17 | 2007-07-31 | Lucent Technologies Inc. | Methods and apparatus for communication using generalized low density parity check codes |
KR100594818B1 (ko) * | 2004-04-13 | 2006-07-03 | 한국전자통신연구원 | 순차적 복호를 이용한 저밀도 패리티 검사 부호의 복호장치 및 그 방법 |
US7395490B2 (en) * | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
US7562280B2 (en) * | 2004-09-10 | 2009-07-14 | The Directv Group, Inc. | Code design and implementation improvements for low density parity check codes for wireless routers using 802.11N protocol |
US7627805B2 (en) * | 2005-06-08 | 2009-12-01 | Cimarron Mittelsteadt | Data coding with an efficient LDPC encoder |
US7716553B2 (en) * | 2005-07-13 | 2010-05-11 | Leanics Corporation | System and method for designing RS-based LDPC code decoder |
US7617433B2 (en) * | 2006-01-03 | 2009-11-10 | Broadcom Corporation | Implementation of LDPC (low density parity check) decoder by sweeping through sub-matrices |
US8055979B2 (en) * | 2006-01-20 | 2011-11-08 | Marvell World Trade Ltd. | Flash memory with coding and signal processing |
US8359522B2 (en) * | 2007-05-01 | 2013-01-22 | Texas A&M University System | Low density parity check decoder for regular LDPC codes |
US20090282316A1 (en) * | 2008-05-07 | 2009-11-12 | Texas Instruments Incorporated | Memory Access in Low-Density Parity Check Decoders |
US8341488B2 (en) * | 2008-08-04 | 2012-12-25 | Broadcom Corporation | Accumulating LDPC (low density parity check) decoder |
-
2009
- 2009-12-31 TW TW098146070A patent/TWI419481B/zh not_active IP Right Cessation
-
2010
- 2010-08-27 US US12/870,226 patent/US8392795B2/en active Active
-
2013
- 2013-01-29 US US13/752,879 patent/US8839077B2/en active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI691833B (zh) * | 2014-06-17 | 2020-04-21 | 英商Arm股份有限公司 | 在儲存資料值中的錯誤偵測 |
TWI641233B (zh) * | 2016-02-02 | 2018-11-11 | 慧榮科技股份有限公司 | 用於對低密度奇偶校驗資料進行解碼以對碼字進行解碼的方法以及解碼器 |
TWI685211B (zh) * | 2016-02-02 | 2020-02-11 | 慧榮科技股份有限公司 | 用於對低密度奇偶校驗資料進行解碼以對碼字進行解碼的方法以及解碼器 |
TWI651649B (zh) * | 2016-09-30 | 2019-02-21 | 美商萬國商業機器公司 | 用於執行正負號運算十進位指令的電腦程式產品、電腦系統及電腦實施方法 |
CN109923787A (zh) * | 2016-11-02 | 2019-06-21 | 高通股份有限公司 | 用于分层ldpc解码器的早期终止 |
CN109923787B (zh) * | 2016-11-02 | 2023-04-04 | 高通股份有限公司 | 用于分层ldpc解码器的早期终止 |
CN109286401A (zh) * | 2017-07-20 | 2019-01-29 | 晨星半导体股份有限公司 | 准循环低密度奇偶校验码的解码电路及其方法 |
Also Published As
Publication number | Publication date |
---|---|
US8839077B2 (en) | 2014-09-16 |
US8392795B2 (en) | 2013-03-05 |
US20130139031A1 (en) | 2013-05-30 |
TWI419481B (zh) | 2013-12-11 |
US20110161770A1 (en) | 2011-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201123745A (en) | Low density parity check codec and method of the same | |
CN111162797B (zh) | 一种速率兼容的5g ldpc码的编码装置及编码方法 | |
Zhang et al. | Reduced-latency SC polar decoder architectures | |
EP1829223B1 (en) | Parallel, layered decoding for Low-Density Parity-Check (LDPC) codes | |
KR100502609B1 (ko) | Ldpc 코드를 이용한 부호화기 및 부호화 방법 | |
US8352847B2 (en) | Matrix vector multiplication for error-correction encoding and the like | |
JP5579798B2 (ja) | パリティチェックデコーダで使用するノードプロセサ | |
CN100425017C (zh) | 基于预编码的并行卷积ldpc码的编码器及其快速编码方法 | |
JP4282558B2 (ja) | 低密度パリティチェック符号復号器及び方法 | |
CN103248372A (zh) | 基于循环左移的准循环ldpc串行编码器 | |
JPWO2007132656A1 (ja) | 誤り訂正符号化方法及び装置 | |
JP2006339799A (ja) | イレギュラー低密度パリティチェック符号復号器及び方法 | |
CN104617959A (zh) | 一种基于通用处理器的ldpc编译码方法 | |
CN102088294A (zh) | 一种qc-ldpc编码器及编码方法 | |
CN102340320A (zh) | 卷积Turbo码双向并行译码方法 | |
Liu et al. | A new cooperative repair scheme with k+ 1 helper nodes for (n, k) Hadamard MSR codes with small sub-packetization | |
WO2010053152A1 (ja) | 復号装置、この復号装置を有するデータ通信装置およびデータ記憶装置 | |
CN111384970B (zh) | 一种译码方法、装置及通信设备 | |
Presman et al. | Recursive descriptions of polar codes | |
JP5510447B2 (ja) | 復号装置および復号方法 | |
CN103236858A (zh) | 基于循环左移的cmmb中准循环ldpc串行编码器 | |
CN103269227A (zh) | 基于循环左移的深空通信中准循环ldpc串行编码器 | |
CN102347774A (zh) | 低密度奇偶检查码编解码方法 | |
Raviv | Asymptotically optimal regenerating codes over any field | |
CN112583420A (zh) | 一种数据处理方法和译码器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |