TW201123381A - Ball grid array package substrate without peripheral plating line - Google Patents

Ball grid array package substrate without peripheral plating line Download PDF

Info

Publication number
TW201123381A
TW201123381A TW98144315A TW98144315A TW201123381A TW 201123381 A TW201123381 A TW 201123381A TW 98144315 A TW98144315 A TW 98144315A TW 98144315 A TW98144315 A TW 98144315A TW 201123381 A TW201123381 A TW 201123381A
Authority
TW
Taiwan
Prior art keywords
ball
plating
grid array
substrate
wire
Prior art date
Application number
TW98144315A
Other languages
English (en)
Other versions
TWI390693B (zh
Inventor
Ya-Hui Wang
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW98144315A priority Critical patent/TWI390693B/zh
Publication of TW201123381A publication Critical patent/TW201123381A/zh
Application granted granted Critical
Publication of TWI390693B publication Critical patent/TWI390693B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

201123381 六、發明說明: 【發明所屬之技術領域】 關於 本發明係有關於半導體裝置之零部件,特別係有 一種可省略周邊電鍍導線之球格陣列封裝栽板。 【先前技術】 按’球格陣列(BallGridArray,BGA)為—種先進的半 導體晶片封裝技術,其係採用—基板(substme)來設
導體曰曰片’並且在基板下植設有複數個栅狀陣列排列之 銲球,藉由該些銲球將其中所封裝之半導體晶片電性連 接至外部裝置。—般而言,球格陣列封裝結構之基板之 -表面形成有—線路層’包含了功能球墊(心川b川
Pad)、線路、内接墊以及無連接球墊(Ncbaii_。由每 一個内接塾經相連之線路至對應之功能球塾即構成半 導體晶片的一條對外電性連接之通路。無連接球墊則不 與=接墊電性連接,作為以腳位,連接於無連接球塾 的銲球只有機械結合作用,並不作電性傳遞之用途。 以印刷電路板或已知載板技術大量製造基板,通常基 板為一載板中的單元型態並矩陣排列,在單元之間預留 切割道,以方便單體化分離。為了使基板單元内線路層 具有較佳的銲結性,一般之作法係對線路層進行一電鍍 製程,例如可鍍上銅金(Cu/Au)或鎳金(Ni/Au)。在一般 戴板的原S言十+,纟載板之的切割道上佈設有周邊電鍵 導線,與切割道同一方向延伸並且寬度小於切割道,其 係為「井」形圍繞每一基板單元。切單顆時分離之基板 201123381 單元易有周邊電鐘導線之銅殘留,並且連接至周邊電鑛 導線之電艘支線易產生毛邊。此外,載板上設計於基板 單元内之基標(fiducial mark)也必須經由連接切割道上 的周邊電鑛導線進行電鐘,切單顆時也會有銅殘留與毛 邊問題’進而造成後續製程的困擾,例如最終測試(Final
Test)、表面安裝製程(Surface MountTechnology,SMT) 等。此外’在基板單元單離之切割過程中,裁切刀具持 續切磨切割道内周邊電鍍導線又必須切斷為數眾多的電 鍍支線,導致刀具磨耗率增加,故裁切刀具容易損壞且 使用壽命短。 【發明内容】 為了解決上述之問題,本發明之主#目的係在於一種 可劣略周邊錢導線之球格陣列枝載板,除了省略周 邊電鍵導線也減少了習知連接至周邊電鍍導線之電鍛支 線之數量,切單顆時不會有f知周邊電料線的銅殘 留,並且有效減少電鍍支線處的金屬毛邊。 本發明之次一目的将名於· Jxl 叼你在於槌供—種可省略周邊電鍍 導線之球格陣列封裝萤妬 釘衮戰扳能减少在電鍍線上的電鍍面 積,可降低基板之製造成本。 —種可省略周邊電鍍 長裁切刀具之使用壽 本發明之再一目的係在於提供 導線之球格陣列封裝載板,能延 命’進而降低刀具成本。 本發明的目的及解決其 案來實現的。本發明揭示一 技術問題是採用以下技術方 種可省略周邊電鍍導線之球 m 4 201123381 格陣列封裝載板,係包含複數個基板單元與複數個在該 些基板單7C之間的切割道’該球格陣列封裝載板之一核 心下表面係設有-線路層,其係在每_基板單元内包含 有複數個功能球墊、複數個線路、複數個轉墊、至少 -個無連接球墊以及一偏離同平行向切割道之電鍍導 線’該些功能球塾係經由該些線路連接至對應之該政内 接塾’再連接至該電鑛導線,該線路層更包含至少一個 第-電鍍支線,係穿越其中—之切割道並連接該無連接 球墊至相鄰基板單元之該些功能球墊之其中之一,而不 與所屬基板單元内之電鍍導,線直接電性導通。 本發明的目的及解決其技術問題還可採用以下技術 措施進一步實現。 在前述之可省略料電錄導線之料陣列封裝載板 中,該第-電鑛支線之穿《線段係可垂直於上述被穿越 切割道,並且該第一電鍍支線為不串連且不分叉連接之 籲 型態。 在前述之可省略周邊電鍍導線之球格陣列封裝載板 中,該電鍍導線係可穿越所述基板單元内之—欲裁切槽 孔區。 在前述之可省略周邊電鍍導線之球格陣列封裝載板 中,該些切割道内係缺乏與該些切割道同向延伸之周邊 電鍍導線8 在前述之可省略周邊電锻導線之球格陣列封裝载板 中,該線路層係在每一基板單元内更可包含複數個基標 201123381 與複數個第二電鍍支線,該些基標係位於每—基板單元 之角隅,該些第二電鍍支線係完全位於對應基板單元内 並連接該些基標至鄰近之功能球墊。 在前述之可省略周邊電鍛導線之球格陣列封裝載板 中,在每一基板單元内該些基標係可呈現不同形狀。 在前述之可省略周邊電鍍導線之球格陣列封裝載板 中,在每一基板單元内該些基標之形狀係可選自於三角 形、條形與L形之非圓形組合。 在前述之可省略周邊電鍍導線之球格陣列封裝載板 中’該球格陣列封裝載板係可為單層線路結構。 在前述之可省略周邊電鍍導線之球格陣列封裝載板 中,可另包含一防焊層,係形成於該球格陣列封裝載板 之該核心下表面並覆蓋該些線路、該電鍍導線與該第一 電鍍支線,但顯露該些功能球墊、該些内接墊與該無連 接球墊。 由以上技術方案可以看出,本發明之可省略周邊電期 導線之球格陣列封裝載板,有以下優點與功效: 一、可藉由球格陣列封裳載板之特定組合關係作為其4 一技術手段,功能球墊係經由線路連接至對應之户 接塾再連接至電錄導線,不需要以電鑛支線連接』 習知周邊電鍍導線,無連接球塾以電鐘支線至相與 基板單元之功能球墊之其中之一,而不與所編 单兀内之電锻導線直接電性導通,故能省略習知月 邊電链導線以及減少電鍍支線的數量,切單顆時习 201123381 會有習知周邊電鍍導 . $、緣的鋼殘留且有效減少電鍍支 線處的金屬毛邊。 可藉由球格陣列封裝 板之特定組合關係作為其中 一技術手段,因電妙 A ^ 艰叉線的數量減少與習知周邊電 鐘導線的省略,能、、士 | /咸^、在電鍍線上的電鍍面積,降 低基板之製造成本。 可藉由球格陣列封裝截k 装策1板之特定組合關係作為其中
一技術手段,切割指μ T A 境上不會有同向延伸的周邊電鑛 導線並且穿過切到憎从 、、 道的電鍍支線不但在數量上明顯 減少亦不需要連接丨 逆接到%知周邊電鍍導線,故切單顆 時裁切刀具壽命得u M e r ^ 卜侍以延長,進而降低刀具成本。 【實施方式】 以下將配合所附圖示詳細說明本發明之實施例,然應 注意的是’該些圖示均為簡化之示意圖,僅以示意方法 來說明本發明之基本架構或實施方法,故僅顯示與本案 有關之元件與組合關係,圖中所顯示之元件並非以實際 實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例 與其他相關尺寸比例或已誇張或是簡化處理,以提供更 清楚的描I。實際實施之冑目、#狀及尺寸比例為_、種 選置性之設計,詳細之元件佈局可能更為複雜。 依據本發明之一具體實施例,一種可省略周邊電鍍導 線之球格陣列封裝載板舉例說明於第〗 表面局部 不意圖、第2圖之繪示其中一切割道周邊 一 下表面局部 不意圖與第3圖之局部截面示意圖。該球格陣列封裝 裁 S) 7 201123381 板100係包含複數個基板單元no與複數個在該些基板 單元110之間的切割道120〇該球格陣列封裝載板Αι〇〇 之一核心下表面1〇1係設有一線路層13〇(如第3圖所 示)。該線路層130係在每一基板單元110内包含有複數 個功能球墊i31(functionalballpad)、複數個線路η]、 複數個内接塾⑴、至少一個無連接球塾134(NcbaUpad) 以及一偏離同平行向切割道之電鍍導線135,該些功能 •球墊Π1係經由該些線路132連接至對應之該些内接墊 133,再連接至該電鍍導線135。該電鍍導線的偏離 程度必須使該電鍍導線135不位在同平行向的切割道 内。詳細而言,該些功能球墊131係提供該球格陣列封 裝載板100基本電性傳遞功能,並以該些線路丨32電性 連接至該些内接墊133。在封裝製程中,該些内接墊133 係可藉由打線方式達成與晶片之間的電性連接關係。該 電鍍導線135係用以提供該球格陣列封裝載板1〇〇之該 • 些功能球墊131與該些内接墊133進行電鍍之作用。在 本實施例中,該電鍍導線135係可穿越所述基板單元ιι〇 内之一欲裁切槽孔區137。在本實施例中,該欲裁切槽 孔區137係為細長狀並位於所屬基板單元11〇之中央區 域。更進一步地,當由該欲裁切槽孔區137裁切出槽孔 之後’該電链導線135的大部份,包含與該些内接整us 的連接處會被移除。 該線路層130更包含至少一個第一電鍍支線ι41,係 穿越其中一之切割道120並連接該無連接球墊134至相 201123381 - 鄰基板單元110之該些功能球墊131之其中之一,而不 與所屬基板單元ΠΟ内之電鍍導線丨35直接電性導通。 而本發明所稱之「電鍍支線」與「電鍍導線」皆用以電 鍍時能串聯或並聯所有欲電鍍墊,兩者的最大差異在於 線長度與連接關係,「電鍍導線」係導通多個「電鍍支線」 或線路至載板之側緣’即不直接連接欲電鍍墊且用以達 到電鍍作用的匯集線,其線長度至少超過被貫穿基板單 φ 70的平行側邊的長度,「電鍍支線」的端點是導通單顆或 ν'數欲電錢塾至「電鐘導線」或至鄰近球墊,即直接連 接欲電鍍墊且用以達到電鍍作用的分枝線’其線長度通 常小於所屬基板單元的鄰近側邊的長度二分之一。在本 發明中,該第一電鍍支線141係與該電鍍導線135及任 何可能形成之電鍍導線皆無直接連接的關係。 如第2圖所示,被該第一電鍍支線141連接之功能球 塾之圖號特別標示為131A,以方便辨認。具體而言,上 籲述所稱的「不直接電性導通」係指利用同一基板單元i i 〇 内以及包含周邊切割道120的區域所具有的線路或電鍍 支線皆無法使該無連接球墊134電性導通至同一基板單 元110内之該電鍍導線135。當封裝時沿著該些切割道 120切割單離每一基板單元11〇之後,該無連接球墊ι34 即呈電性獨立’也就所謂的「無連接NC(no-connected)」 之狀態。因此’能不需要習知周邊電锻導線進行電鑛作 業’能在該無連接球墊134與該些功能球墊131上形成 電鍍層,省略了習知周邊電鍍導線與習知連接功能球墊 201123381 - 至周邊電鍍導線之電鍍支線,達成電鍍支線數量之明顯 減少。此外’本發明更有利於後續的裁切製程進行,切 單顆時不會有習知周邊電鍍導線的銅殘留且有效減少電 鍍支線處的金屬毛邊。 請再參閲第2圖所示,較佳地,該第一電鍍支線141 之穿越線段係刻意垂直於上述被穿越切割道1 2〇,並且 該第一電鍵支線141為不串連且不分叉連接之型態,即 φ 不會有習知周邊電鍍導線的連接。由於該些切割道120 内係可省略與該些切割道120同向延伸之周邊電鍍導 線,在使基板單元切單顆時,該第一電鍍支線141與被 穿越切割道1 20垂直之線段容易被切斷。 此外’在本實施例中,該線路層13〇係可在每一基板 單元110内更包含複數個基標136(fiducial mark)與複數 個第二電鍍支線142 ’該些基標136係位於每一基板單 元110之角隅’作為定位以確定基板單元位置之用途。 [S] 籲 由於該些基標136係包含於該線路層130内,故為欲電 鐘的墊片’但應不為球墊狀^而該些第二電鍍支線142 係完全位於對應基板單元11〇内並連接該些基標136至 鄰近之功能球墊131»如第2圖所示,被該些第二電鍍 支線142連接之功能球墊之圖號特別標示為i31b,以方 便辨認。因此,可以省略習知連接基標至周邊電鍍導線 之電鍍支線,以減少電鍍支線的數量。在一較佳實施例 中’在每一基板單元110内該些基標136係可呈現不同 形狀。更具體地,該些基標136之形狀係可選自於三角 10 201123381 形條形與L形之非圓形組合。較佳地,藉由該些基標 =6能供運用視覺檢測裝置對基板|元的$位用以提 高在後續封裝製程的良率與準確度。在本實施例中該 些切割道120❺了被該些第二電鍵支線142肖該電鍵導 線135穿過,並不需要習知與切割道同向之周邊電鍍導 線以及連接至周邊電鍍導線之電鍍支線,在該些切割道 120的線路結構極為少量。 • 請再參閱第3圖所示,在本實施例中,該球格陣列封 裝載板100係可為單層線路結構,例如可為一單層印刷 電路板(printed circuit board, PCB)或是單層軟性電路板 (flexible Pdnted circuit,FPC)。更進一步地該球格陣 列封裝載板100係可另包含一防焊層15〇 ,係形成於該 球格陣列封裝載板100之該核心下表面並覆蓋該些 線路132、該電鍍導線135與該第一電鍍支線141,但顯 露該些功能球墊131、該些内接墊133與該無連接球墊 • 134。因此,藉由該防焊層150能保護該些線路132,並 隔絕空氣以預防氧化情形發生。此外,由於該防焊層15〇 係覆蓋住該電鍍導線135與該第一電鍍支線ι41,亦能 防止在後續製程時零件被焊接至不正確的位置,甚至導 致電性連接失敗。 請參閱第4圖所示,該球格陣列封裝載板ι〇〇在完成 電鍍之後’令該些欲裁切槽孔區137(如第i圖所示)被切 除而形成為複數個槽孔160。更具體地,原本位於該些 槽孔160内之電鍍導線135及其連接線係可被移除。該 201123381 以作 些槽孔160係貫通所屬基板單元11〇 J上下表面 為後續打線製程中電性連接之通道。 本發明另揭示一種球格陣列封裝 J 3丁展構造舉例說明於第 5圖,其係包含上述球格陣列封裝載& 1〇〇之其中一基 板單元110、一晶片210以及一刼膜地 封膠體230。該晶片210 係藉由—黏晶層212貼附於該基板單元m上,其中該 晶片210之主動面係朝向該基板 低早疋110,並且該槽孔
160係顯露該晶片210之複數個經初^ 後数個銲墊211。在本實施例 中,複數個銲線2則通過該槽孔16()電性連接該些鲜 墊211與該些内接墊133,以導 乂等通該晶片210與該基板 單元110。具體而言,該封膠體23()係形成於該基板單 元U〇上且填滿該槽孔160 ’以同時密封該晶片210與 該些銲線220。此外,該球格陣列封裝構造可另包含複 數個録球240,該些録球鳩係焊接於該些無連接球塾 m與該些功能球整131,用以提供對外接合之作用。 因此,在本發明中,可藉由球格陣列封裝載板之特定 組合關係、作為其中-技術手段,在切單顆時不會有習知 周邊電鍍導線的銅殘留且有效減少電鍍支線處的金屬毛 邊。更具體地’由於該些切割道12()内係可缺乏與該些 切割道120同向延伸之周邊電鍍導線,能減少電鍍線上 電鍍面積,以降低該球格昧列封裝載板1〇〇之製造成 本…卜’由於在後續裁切製程時,裁切刀具不需要磨 除習知周邊電鍍導線,故能減少裁切刀具之磨耗,進而 延長裁切刀具之壽命,以降低刀具之耗材成本。 [S1 12 201123381 以上所述,僅是本發明的較佳實施 發明作任何形式上的_,雖#本㈣/並非對本 術者,在不脫離本發明之拮 孜 佟冲妨 '"之技術範圍θ,所作的任何簡單 多文、等效性變化與修飾, 太 内。 均仍屬於本發明的技術範圍 【圖式簡單說明】 依據本發明之—具體實施例的-種可省略周邊 第2圖 電鍍導線之球格陣列封裝載板包含其中兩基板 單70之下表面局部示意圖。 依據本發明之一具體實施例的該球格陣列封裝 載板緣示其中一切割道周邊之下表面局部示意 圖0 第3圖 第4圖 :依據本發明之一具體實施例的該球格陣列封裝 载板緣示電鑛支線連接無連接球塾至相鄰基板 單元之功能球墊之局部截面示意圖。 :依據本發明之一具體實施例的該球格陣列封裝 载板在電鑛與裁0出槽孔後之下表面局部示 圖。 第5圖 依據本發明之一具體實施例的具有該球格陣列 封裝載板之其中一基板單元之球格陣列封裝構 造之截面示意圖。 【主要元件符號說明】 1〇〇球格陣列封裝載板 ES} 13 201123381 101 核心下表面 110 基板單元 120 切割道 130 線路層 131 功能球墊 131A .功能球墊 131B 功能球墊 132 線路 133 内接墊 134 無連接球墊 135 電鍍導線 136 基標 137 欲裁切槽孔區 141 第一電鍍支線 142 第二電鍍支線 150 防焊層 160 槽孔 210 晶片 211 銲墊 2 1 2黏晶層 220 銲線 230? 封膠體 240銲球 14

Claims (1)

  1. 201123381 七、申請專利範圍: 裡m周遭電鑛導線之球格陣列封裝載板,係 包含複數個基板單元與複數個在 一.番板單70之間
    的切割道,該球格陣列封裝載板之一核心下表面係 設有一線路層,其係在每一基板單元内包含有複數 個功能球墊、複數個線路、複數個内接墊、至少一 個無連接球墊以及-偏離同平行向㈣道之電鍵導 線,該些功能球墊係經由該些線路連接至對應之該 些内接墊’再連接至該電鐘導線,該線路層更包: 至少-個第-電鍍支線’係穿越其中一之切割道並 連接該無連接球墊至相鄰基板單元之該些功能球墊 之其中之一,而不與所屬基板單元内之電鍍導線直 接電性導通。 2、依據申請專利範圍第丨項之可省略周邊電鍍導線之 球格陣列封裝載板,其中該第一電鍍支線之穿越線 段係垂直於上述被穿越切割道,並且該第一電鍍支 線為不串連且不分又連接之型態。 3 依據申請專利範圍第1項之可省略周邊電鍍導線之 球格陣列封裝載板’其中該電鍍導線係穿越所述基 板單元内之一欲裁切槽孔區。 4 依據申請專利範圍第1項之可省略周邊電鍍導線之 $ I I1車列封裝·載板,其中該些切割道内係缺乏與該 些切割道同向延伸之周邊電鍍導線。 中請專利範圍第1項之可省略周邊電鍍導線之 m 15 201123381 ’其中該線路層係在每一基板單 基標與複數個第二電鍍支線,該 基板單元之角隅,該些第二電錄 應基板單元内並連接該些基標至 6 第5項之可省略周邊電鍍導線之 ,其中在每一基板單元内該些基 〇 第6項之可省略周邊電鍍導線之 ,其中在每一基板單元内該些基 三角形、條形與L形之非圓形組 、:據申請專利範圍第i項之可省略周邊電鑛導線之 =陣列封裝載板,其中該球格陣列封裝載板係為 早層線路結構。 9 球格陣列封裝載板 ^内更包含複數個 些基標係位於每一 支線係完全位於對 鄰近之功能球墊。 依據申請專利範圍 球格陣列封裝載板 標係呈現不同形狀 依據申請專利範圍 球格陣列封裝載板 標之形狀係選自於 合0 :據申請專利範圍第1或8項之可省略周邊電鍍導 錄·之球格陣列封!恭你 你兮如 裝載板另包含一防焊層,係形成 後二格陣列封裝載板之該核心下表面並覆蓋該些 該電鑛導線與該第一電鑛支線,但顯露該些 力能球塾、該些内接墊與該無連接球墊。 [S1 16
TW98144315A 2009-12-22 2009-12-22 可省略周邊電鍍導線之球格陣列封裝載板 TWI390693B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW98144315A TWI390693B (zh) 2009-12-22 2009-12-22 可省略周邊電鍍導線之球格陣列封裝載板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW98144315A TWI390693B (zh) 2009-12-22 2009-12-22 可省略周邊電鍍導線之球格陣列封裝載板

Publications (2)

Publication Number Publication Date
TW201123381A true TW201123381A (en) 2011-07-01
TWI390693B TWI390693B (zh) 2013-03-21

Family

ID=45046664

Family Applications (1)

Application Number Title Priority Date Filing Date
TW98144315A TWI390693B (zh) 2009-12-22 2009-12-22 可省略周邊電鍍導線之球格陣列封裝載板

Country Status (1)

Country Link
TW (1) TWI390693B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935038B2 (en) 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935038B2 (en) 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods

Also Published As

Publication number Publication date
TWI390693B (zh) 2013-03-21

Similar Documents

Publication Publication Date Title
CN103681577B (zh) 树脂密封型半导体装置及其制造方法
US7906375B2 (en) Compact co-packaged semiconductor dies with elevation-adaptive interconnection plates
US6589810B1 (en) BGA package and method of fabrication
JP2002353373A (ja) パワー・チップ・スケール・パッケージ
KR20060123454A (ko) 플립칩 qfn 패키지 및 그 방법
CN102347299A (zh) 晶圆级芯片尺寸封装
TW201125077A (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it
TW421980B (en) Electronic component device, its manufacturing process, and collective circuits
US20080081455A1 (en) Methods of forming a single layer substrate for high capacity memory cards
EP0978871A2 (en) A low power packaging design
US9373609B2 (en) Bump package and methods of formation thereof
CN207474454U (zh) 半导体装置
US7198979B2 (en) Method for manufacturing a stack arrangement of a memory module
KR100346899B1 (ko) 반도체장치 및 그 제조방법
US20080073773A1 (en) Electronic device and production method
TW201123381A (en) Ball grid array package substrate without peripheral plating line
CN216411361U (zh) 一种用于并行测试igbt芯片和frd芯片的测试夹具
US10230365B2 (en) Bridge leg circuit assembly and full-bridge circuit assembly
CN114496959A (zh) 一种基于芯片结构中Via与TSV导通的封装结构及方法
US10056307B2 (en) Semiconductor device
US9929076B2 (en) Semiconductor package of a flipped MOSFET chip and a multi-based die paddle with top surface groove-divided multiple connecting areas for connection to the flipped MOSFET electrodes
KR200458255Y1 (ko) 집적회로의 연결구조
CN211182162U (zh) 一种ic引线测试点跟踪与定位装置
CN114649305B (zh) 半导体封装结构及其形成方法、导电治具及电镀设备
JP2006032871A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees