TW201044542A - Electrically alterable circuit for use in an integrated circuit device - Google Patents
Electrically alterable circuit for use in an integrated circuit device Download PDFInfo
- Publication number
- TW201044542A TW201044542A TW099110181A TW99110181A TW201044542A TW 201044542 A TW201044542 A TW 201044542A TW 099110181 A TW099110181 A TW 099110181A TW 99110181 A TW99110181 A TW 99110181A TW 201044542 A TW201044542 A TW 201044542A
- Authority
- TW
- Taiwan
- Prior art keywords
- interconnect
- vias
- fuse
- link
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
Description
201044542 六、發明說明: 【發明所屬之技術領域】 所揭示之標的物係處於積體電路領域中,且更特定古 之,係處於採用鏈路或其他電性地可程式化元件的積體; 路中。 、 本申請案已於2009年4月3曰於μ m 1 千4月J日於吳國提出申請為專利申請 案12/418327號。 【先前技術】 在一些積體電路農置中,校絲 溶4、鏈路及其他可改變元件 可用於實施可組態的功能性、,-p. ^ “耵刀此往几餘或備用裝置元件及用於 各種其他原因。料及鏈路可實施為相對薄且it常為筆直 且較短結構的-料或半料材料。當㈣㈣完好無損 時,該等熔絲可提供介於該積體電路之二個其他元件之間 的-電傳導路徑。當該等熔絲「燒斷」時,該電傳導路徑 理想上被改變成一斷路。可使用(例如)雷射技術、電流或 其他方法而使料及鏈路「燒斷」或者或是改變。不管所 使用之材料及程式化技術如何,熔絲及鏈路可能不總是以 促成一穩定或可靠斷路狀態的一致方式燒斷。 【實施方式】 在一態樣中,一所揭示之積體電路包含一鏈路元件,該 鏈路兀件上覆於-基板且—第—層間介電層(ILD)上覆於 為第鏈路元件。-第__互連層上覆於該第一 ILD。該第 一互連層包含一第一互連件及一第二互連件。形成於該第 一 ILD中之一第一組一或多個互連通孔使該第一互連件連 147194.doc 201044542 接至該鍵路元件。形成於該第一ILD中之一第三組一或多 個互連通孔使該第二互連件連接至該鏈路元件。 在-實施例中,-第二ILD上覆於該[互連層且一第 三互連件上覆於該第二ILD。穿過該第二ILD及該第一肋 之-炼絲通孔使該第三互連件連接至該鏈路元件。在一替 代實施例中’該第三互連件係包含於該第—互連層中。在 Ο 〇 此實施例中’㈣絲通孔經形成以穿過第_ILD且使該第 三互連件連接至該鏈路元件。 該第-互連件、該第二互連件及該第三互連件可由一第 -材料製成且該鏈路元件可由不同於該第一材料的一第二 材料製成。該第-材料可為(例如)_金屬且該第二材料 為多晶碎或另一類型的半導體。 該第-組-或多個互連通孔使該鏈路元件之—第一端連 接至該第一互連件且該筮-έΒ 々々t 该第—組一或多個互連通孔使該鏈路 兀件之-第二端連接至該第二互連件。該組—或多個溶絲 通孔可僅包含-單個熔絲通孔。在此等實施例中,該單個 炼絲通孔可使該第三互連件連接至該鏈路元件之—部分, 該部分係位於該鏈路元件之該第—端與該鏈路元件之: 二端之間的中間。該單個料通孔可(例如)使該第三二連 件之一端連接至該鍵路元件的一中點。 在另-態樣中’適於在一積體電路中使用之一所揭示之 ,性地可改變電路包含—第—互連件、—鏈路元件及一第 :互連件。―第—組―❹個互連通孔提供介於該第-互 連件與該麟元件之-第—端之㈣—電料連接。 147194.doc 201044542 二組互連通孔提供介於該第:互連件與該鏈路元件之一第 二端之間的電傳導連接。 該電性地可改變電路進—步包含—第三互連件及一組一 或多個溶絲通孔,該組一或多個炼絲通孔提供介於該第三 互連件與該鏈路元件之間的一電連接。該組—或多個炼絲 通孔之-傳導度可係小於該第一組互連通孔之一傳導度、 該第二組互連通孔之一傳導度或二者。 用於該第一、鬼一 Vt嗤一 T先 、一 弟一及弟二互連件之材料可包含鋁、銅或 另一適當金屬。該鏈路元件可為多晶石夕或不同於該等互連 件之5亥材料的另一材料。在;ϊ; Ρ1 ττ η 士山η 、、 仞付在不冋ILD中出現熔絲通孔及互 連通孔的貫施例中,马r ^梦 ^ (等)熔·、糸通孔及該(等)互連通孔可 Μ _料或不同材料1於該㈣絲通孔及/或該等互 連通孔之一適當材料包含鱗或另一適當金屬。該第一植及 ㈣-組通孔可各包含多個通孔且該組一或多個溶絲通孔 可由一單個熔絲通孔組成。 在又另一態樣中,改轡— 入 义I積體電路之一所揭示之方法包 3將一電源之一第一姐J〆 ^ (例如一電壓源之一接地端子)連 接至一第一互遠杜、—够— 第—互連件或二者。藉由各自組一 或夕個互連通孔而脾马 Μ _ ^ ^ ΟΛ —互連件及該第二互連件連接至 一鏈路兀件。可將該電 ^ 弟一端子(例如,一電壓源 之一 VDD端子)連接至一 ^ ^ ^ 第二互連件,其中可藉由一熔絲 通孔而將㈣三互料料㈣麟元件。 而後該電源可產生—强也 雷强制電壓或强制電流電力狀態,該 電力狀態可維持達足以 雙絲通孔之一電特徵而(例 147194.doc 201044542 如)引起一斷路的—段持續 電特徵之後,在該第 改變該熔絲通孔之該 #略罘一互連件鱼一 電流通過該鏈路元件。 /、Μ —互連件之間可能使 並將其用於基於該電牿η 電特徵之一值 士敕彳 生1< 以值而驗證該熔絲通孔改變之 兀整性。料鏈路元件與該第—互連件及 ^之 間之多個通孔可遠離該鏈路 :-連件之 元件中點的不同端處)接料鏈件路中:(亦即,在該鍵路 Ο Ο 要觸°亥鏈路兀件,且同時該熔絲通 孔可鄰近该中點而接觸該鏈路元件。 本發明係以實例之方式爷 Λ '兄明且不為附圖所限制,其中相 似參考符號指示類似元件。 Τ圖式中之兀件係為簡單及清晰 之目的而繪示且無需按比例緣製。 參考圖式’圖1描繪-可程式化熔絲10的-俯視圖,且 圖2描繪沿圖1中所指之截面線截取之可程式㈣絲10的-截面圖。可程式化料1G係可於(例如)非揮發性記憶裝置 或其他積體電路裝置中使用。可程式化熔絲1G之所繪實施 例包含一第一互連件12’該第一互連件12透過一第一通孔 14而連接至一鏈路20;及一第二互連件22,該第二互連件 22透過一第二通孔24而連接至一鏈路2〇。在一些實施例 中,第一互連件12及第二互連件22係鋁,鏈路20係多晶 石夕’且第一通孔14及第二通孔24係鎢。半導體製造製程領 域中之一般技術者將明白,為清晰之緣由,圖2之圖解說 明已省略任一層間介電層。 可程式化熔絲10之程式化可藉由使大量DC電流通過該 可程式化熔絲而達成。若該電流之量值係足夠的,則歸因 147194.doc 201044542 於鏈路20之多晶砂電阻率而發生迅速局部加熱。若該電流 維持足夠的持續時間,則鏈路2〇中之多晶矽及通孔中之鎢 可起反應以於鏈路2〇與該等鎢通孔14及24之一者之間之界 面處开v成石夕化物。若該矽化物形成消耗通孔14或Μ中之充 刀的鶴,則可於可程式化熔絲1 〇中導致一斷路。 右發生一製程偏移或其他類型的變化,則可程式化熔絲 1 〇可此以一非期望之方式程式化。舉例而言,多晶矽鏈路 20可此在鎢通孔i 4及24之任一者被矽化物形成消耗之前而 失效。在此狀態中之一可程式化熔絲1〇可引起一長期的可 罪度問題,若(例如)該多晶矽鏈路2〇隨後恢復其導電性。 因為非適當程式化之熔絲引起一可靠度問題,故可能需要 投入時間及資源來組態測試系統及測量熔絲橫截面以供適 當程式化。 現參考圖3及圖4,一俯視圖及一對應截面圖繪示一電性 地可改變電路(EAC)〖〇丨之一實施例所選擇的元件。所示 EAC 10H系一積體電路1〇〇的一組件。為清晰之緣由該等圖 式省略未包含於EAC 1 01中的積體電路丨〇〇之態樣。但是, 積體電路100可表示各種積體電路裝置之任一者,包含(作 為實例)揮發性及非揮發性記憶體、通用及專用處理器等 等。 在圖3及圖4中所繪之實施例中,EAC丨〇丨包含上覆於— 基板105之一鏈路元件no» 一第一ILD ι31上覆於鏈路元 件no且一第一互連層102上覆於第一ILD 131。所示第— 互連層102包含一第一互連件103及一第二互連件1〇8。— 147194.doc 201044542 第二ILD 132上覆於第一互連層i〇2且第二互連層ι〇7上覆 於第二ILD 132。所示第二互連層;ι〇7包含一第三互連件 120 〇 第一互連件103係透過一第一組1〇4-1—或多個互連通孔 106而連接至鏈路元件11〇。第二互連衿ι〇8係展示為透過 一第二組1〇4_2一或多個通孔1〇6而連接至鏈路元件11〇。 第三互連件120係透過一組I22—或多個熔絲通孔124而連 接至鏈路元件11 〇。在圖3所纷之實施例中,該第一组丨〇4_ 〇 1及該第二組104-2互連通孔106包含多個互連通孔1〇6且該 組1 22溶絲通孔124僅包含一單個熔絲通孔124。其他實施 例可於組122中採用多個熔絲通孔124且在組104-1及組104-2中採用更多或更少的互連通孔1〇6。 在所繪實施例中,互連通孔1 〇6及炫絲通孔124具有約相 同的橫截面積。在此等實施例中,一組通孔之累積橫截面 積係與該組中之通孔的數量成比例。一組通孔之橫截面積 Q 影響在任一給定電流/電壓狀態下流動通過該等通孔之電 流的密度。就一給定電流/電壓狀態而言,一更大累積橫 截面積會導致一更小的電流密度。電流密度係EAC 101改 變中的一重要參數。 在其他實施例中’相較於互連通孔1 〇6,(若干)熔絲通 孔124可具有一不同的橫載面積。在此等實施例中,任一 給定組通孔中之通孔數量的重要性少於該組中之該等通孔 的累積橫載面積。舉例而言,雖然圖3在第一組104-1及第 一組104-2中描繪二個互連通孔1 〇6,但是其他實施例可採 147194.doc -9- 201044542 用「單個互連通孔106,該單個互連通孔⑽具有比所示互 連通孔106之松截面積大約兩倍的一橫截面積。在其他實 鉍例中官通孔之各自橫截面積為多少,該組熔絲通孔 124之傳導度係小於第—組⑽」或第:组·2互連通孔 106之傳導度。 在所繪實施例中,該組122一或多個熔絲通孔124僅包含 一單個熔絲通孔124且該第一組及該第二組1〇4_2互連 通孔106各包含多個通孔。無論是否透過一組中通孔之數 量、一組中該等通孔的累積橫戴面積、或透過二者,EAC 101可經組態使得當一電流從(例如)第三互連件12〇流至第 互連件103及第二互連件108時,(諸)熔絲通孔124中之電 流密度係大於互連通孔106中的電流密度。以此方式,當 將一足夠高的電流施加至電路時,熔絲通孔124將極有可 能是EAC 1 01之第一個改變的元件。 在些貫^例中,互連通孔106遠離鏈路元件11〇之一中 點113而接觸鏈路元件丨10。在所繪實施例中,舉例而言, 第一組104-1—或多個互連通孔1〇6鄰近鏈路元件11〇之— 第一端111而接觸鏈路元件110且接觸第一互連件1〇3。類 似地,第二組104-2—或多個互連鄰近鏈路元件11〇之一第 二端112而接觸鏈路元件110且接觸第二互連1〇8。該組122 一或多個熔絲通孔124約在鏈路元件i丨〇之中點i丨3處接觸 該鏈路元件110。在採用一單個熔絲通孔124的一些實施例 中’熔絲通孔124鄰近鏈路元件11〇之—中點113而接觸鏈 路元件。在此等實施例中,EAC 101具有一對稱組態,其 147194.doc -10· 201044542 中從第三互連件12〇流至第一互連件1〇3及第二互連件⑽ 之任一電流的約半數將流動通過該第—組淋卜或多個 互連通孔106 ’且約半數將流動通過該第二組刚一或多 個互連通孔106。 在所緣實施例中,第一互連件1〇3及第二互連件1〇8係第 -互連層102的部分’ #即第—互連件iQ3及第二互連件 1〇8係同時沈積、圖案化及蝕刻。在其他實施例中,第一 互連件103及第—互連件丨Q8係可於相異處理步驟期間形 在圖4所緣之實施例中,鏈路元件110上覆於基板105。 基板105可包含-塊體基板材料,諸如⑦、另—半導體元 素或半導體化合物、—介電質或其他電絕緣材料或其之組 。舉例而α ’基板105可包含一絕緣體上覆石夕(則)結 構其中一作用半導體層(例如,其中可形成電晶體及其 他裝置及結構的-層)上覆於一埋入氧化物層(其上覆於一 〇 石夕塊卜在非SCM實施例中,基板⑽可包含—塊體半導體 或半一體化合物,其上方部分可經利用以形成電晶體及其 他裝置。基板1G5亦可包含積體電路1⑽的—些或所有「前 端結構」。前端結構可包含電晶體、二極體、電容器、電 阻器及其他裝置。此外’基板1〇5可進一步包含後端結 構諸如或夕個互連層及先於鏈路元件m形成的對應 ILD。 雖然用於EAC 1〇1之材挝总 杳从, 何14係一只施細節,但是EAC 101 之一些實施例採用多晶矽用於铖政 用於鍵路兀件110,且採用鋁、 147194.doc •11· 201044542 銅或另-金屬或金屬化合物用於第一互連件如 連件108及/或第二互連件12〇。雖缺多曰功〆 維…、夕曰日矽係用於鏈路元 件U〇的一適當候選物,但是可使用其他傳導或半傳^ 料。在包含-後端多晶石夕層以供其他結構的製程(例如包 含二或多於二層多Μ層的製程)中’多晶妙可係用於鏈 路元件U0的-可期望候選物。若在未另外包含—後端多 晶石夕層的-製程中將多晶石夕用於鏈路元件i ,則鍵路元 件U0之形成可能非期望地增加處理步驟的數量(包含微= 步驟的數量)。 Λ ~ 在-些實施例中,第一互連層102可使用—種類型的金 屬且第二互連層107可使用另—種。在其他實施例中,用 於第一互連層1〇2及第二互連層1〇7的材料係相同或大體上 相同的。在一些實施例中,互連通孔1〇6係鎢(或另一適當 金屬)或包含鎢(或另一適當金屬)。 田 現參考圖5,描繪EAC 101之一替代實施例的一部分橫截 面圖。在圖5中所繪之實施例中,第三互連件12〇係第—互 連層102的部分。在此實施例中,第—互連層ι〇2上覆於第 一 ILD 131及形成於該第一 ILD 131中的互連通孔ι〇6及— 或多個熔絲通孔124。雖然圖4中所繪之實施例有利地提供 以下較佳的能力,即區別用於第三互連件12〇與第一互連 層102中之互連件之間之材料,區別形成於第一 ild 及 第二ILD 132中之通孔間之所用材料及該等通孔之尺寸, 以及不考慮第一互連件103及第二互連件1〇8之佈線而對第 二互連件120佈線,但是圖5及圖6中所繪之實施例有利地 147194.doc -12- 201044542 使EAC 101達成潛在更少的處理步驟(包含更少的微麥 驟)。 " 現參考圖6 ’ EAC 1()1之-實施㈣騎成—程式化植 態。在所繪的程式化組態中,一電源17〇係連接至eac ι〇ι 的三個端子,亦即,與第一互連件1〇3相關聯之第一端子 2〇1、與第二互連件108相關聯之第二端子2〇2及與第三互 連件120相關聯之第三端子2〇3。電源17〇可係一電壓源、 〇 一電流源或其之組合,例如,推動電壓直至所得電流達成 一臨限值(在此點處該電源可推動電流)的一電源17〇。其他 實施例可推動電流直至達成一指定電壓且其後推動電壓。 在圖6中所繪之實施中,電源17〇係可操作以產生一供應 電壓(VDD)的-電壓源。為電改變EAC i 〇 i (有時亦稱為程 式化EAC 101),使第一端子2〇1及第二端子2〇2接地的同時 將由電源1 70產生之供應電壓VDD施加至第三互連件丨2〇。 在其他組態中’使第三端子203接地的同時將vdd連接至 Q 第一端子201及第二端子202。在所繪組態中,一電流 (IDD)流動通過第三互連件i 2〇及熔絲通孔i 24而流至鏈路 元件110。圖3、圖4或圖6中所繪之EAC 101之對稱導致約 半數的電流(即VDD/2)流動通過第一組1〇4_1—或多個互連 通孔106 ’而约相同數量的電流流動通過第二組1 〇4 2一或 多個互連通孔106。在所繪組態中,其中第一組1 〇4_丨及第 二組104-2各包含二個互連通孔1〇6,組122包含一單個熔 絲通孔124,且互連通孔ι〇6之橫截面積係約等於熔絲通孔 124的橫截面積’通過任一互連通孔ι〇6之電流係約為流動 147194.doc -13- 201044542 通過熔絲通孔124之IDD電流的25%。 雖然圖6將-電源m描繪成—電壓源,但是程式化獄 ιοί之其他實施例可採用電流源作為電源17〇。在任一情形 中’電源170產生被施加至EAC⑻之三個端子的一電力狀 態。無論是否係-强制電壓或一强制電流,該電力狀態皆 使供應電流流動通過該組122一或多個熔絲通孔124且使供 應電流之一小部分流動通過互連通孔1〇6。藉由使產生足 夠供應電流的—電力狀態維持足夠的持續時間,eac ι〇ι :所得改變或程式化包含一增加的熔絲通孔阻抗。在一些 貫&中、准持電力狀悲直至一或多個熔絲通孔][24變為斷 路或具有超過—指定臨限值(例如,1 ΜΩ)的-阻抗。 圖綠用於程式化EAC 1〇1之一方法则之一實施例所 選擇,原理的-流程圖’其中-電力狀態係由一電源產生 且被施加至該EAC°該電力狀態使—電流流動通過溶絲通 孔且(例如)藉由建立一斷路或一高阻抗電路而改變該熔絲 通::的電特徵。在發生熔絲之改變之後,可(例如)藉由量 ' 第互連件及第二互連件之鏈路元件11 0的電阻率 σ電特敛化或電驗證程式化操作。該量測值可用作針對 月穩疋度或可靠度之程式化操作之完整性(例如基於相 關电阻率或另—電性地可量測參數的歷史資料)的-代理 表示。 之^圖7所繪之實施例中,#法烟包含將來自—電源170 第電壓(例如,VDD)施加(操作3〇2)至EAC 1〇1之一 連件(例如,第三互連件120) ’其中該第三互連件120係 147194.doc 201044542 藉由-組(例如,組122)一或多個溶絲通孔而連接至一鍵路 兀件(例如,鏈路元件110)β將來自電源17〇之—第二電麼 (例如,接地)施加(操作304)至一或多個互連件㈠列如,第 -互連件!03、第二互連件⑽或二者),其中該第一互連 件及該第二互連件係藉由各自組一或多個互連通孔而連接 至該鏈路元件。 所繪之方法300進一步包含使電力狀態維持(操作3〇6)達 〇 Α夠改變熔料孔之—電㈣的n續時間。在改變該 熔絲通孔之電特徵之後,所示方法3〇〇包含使電流在第一 互連件與第二互連件之間(操作3〇8)通過鏈路元件,及量測 (操作309)該鏈路元件之一電特徵的一值。在圖7中所繪之 實施例中,方法300可進—步包含量測⑽)第三端子加與 第一端子201及第二端子2〇2之至少一者之間的一電特徵 (例如阻抗),以驗證熔絲鏈路124獲適當改變,例如在程式 化操作期間被斷路。而後可基於該鏈路元件之該電特徵之 〇 該量測值及/或該第三互連件與該第一互連件及該第二互 連件之間之阻抗或其他參數之量測值而驗證(方塊312)該程 式化操作的完整性。在一些實施例中,電特徵可係鏈路元 件的電阻'阻抗或電阻率且驗證程式化操作之完整性可意 味著確定電特徵之值落入一預定範圍之内。舉例而言,若 該鏈路元件之量測電阻率過高,則可推斷程式化在該鏈路 元件中引起一非期望的斷路。類似地,若第三互連件與第 一或第二互連件之間之阻抗低於一指定臨限,則可能指示 該程式化在電流、持續時間或二者上使熔絲通孔斷路係不 147194.doc -15· 201044542 充分的。不管驗證操作之實施細節如何,方法則涵蓋使 用EAC本身之程式化操作的電驗證。相較於橫載面測量或 其他類似技術,此特徵有利地實行用於測試程式化操作的 一技術更便宜、耗時更少且破壞性更低。 雖然本文參考特定實施例來描述本發明,但是各種修改 及變化可在不脫離如以下申請專利範圍中所提出的本發明 之範圍下進行。舉例而言’雖然利用一特定佈局來說明 EAC 1〇1的所繪實施例,例如使第—互連件及第二互連件 與鏈路元件m共線,及第三互連件12〇佈置成垂直於鍵路 几件110,但是其他實施例可採用不同的佈局。相應地, 應以說明性而非限制性精神看待說明書及圖式且期望所 有此類修改係包含於本發明的範圍之内。不應將本文參考 特定實施例描述之諸問題的任一優勢、優點或解決方案解 釋為任一或所有申請專利範圍之一必要、必需或基本的特 徵或元件。 除非另有所指,術語諸如「第一」及「第二」係供該等 術語描述之元件之間作任意區分之用。因此,無需期望此 等術語指示此類元件在時間上或其他方面的優先次序。 【圖式簡單說明】 圖1係一溶絲鏈路之一實施例的一俯視圖; 圖2係圖1之熔絲鏈路的—截面圖,· 圖3係一電性地可改變電路之一實施例之一部分的一俯 視圖; 圖4係圓3之電路的—截面圖; 147194.doc 201044542 流程圖 圖5係圖3之電路之一替代實施的一截面圖; 圖6繪示用於電改變圖3之電路的一組態;及 圖7係電改變一電路之一方法之一實施例的-【主要元件符號說明】
10 可程式化熔絲 12 第一互連件 14 第一通孔 20 鏈路 22 第二互連件 24 第二通孔 100 積體電路 101 電性地可改變電路 102 第一互連層 103 第一互連件 104-1 第一組互連通孔 104-2 第二組互連通孔 105 基板 106 互連通孔 107 第二互連層 108 第二互連件 110 鍵路元件 111 鏈路元件之第一端 112 鏈路元件之第二端 113 鏈路元件之中點 147194.doc -17- 201044542 120 第三互連件 122 一組溶絲通孔 124 溶絲通孔 131 第一層間介電層/ILD 132 第二層間介電層/ILD 170 電源 201 與第一互連相關聯之第一端子 202 與第二互連相關聯之第二端子 203 與第三互連相關聯之第三端子 147194.doc - 18-
Claims (1)
- 201044542 七、申請專利範圍: 一種積體電路,其包括: 一鏈路元件,其形成為上覆於一基板; 一第一層間介電層(ILD),其上覆於該鏈路元件; 上覆於該第-ILD之-第—互連層,該第—互連層包 含一第一互連件及一第二互連件; 第-複數個互連通孔,該第一複數個互連通孔係形成 Ο 2. 3. ❹ 4. 5. 於該第^財且使該第_互連件接觸至該鏈路元件; 第—複數個互連通孔,該第二複數個互連通孔係形成 於該第-ILD中且使該第二互連件接觸至該鏈路元件; 一第三互連件;及 &熔絲通孔,其使該第三互連件連接至該鏈路元件。 如喷求項1之積體電路’其中該第一互連件、該第二互 連:及該第三互連件包括一第一材料,且該鏈路元件包 括二第二材料’其中該第二材料係舆該第一材料不同。 :”月求項2之積體電路,其中該第—材料係一金屬,且 八中該第二材料係多晶矽。 該鍵路項1之積體4路’其中該第―複數個互連通孔將 :a二件之一第一端連接至該第一互連件之一端,且 其中该第二複數個互連通孔將該鏈路元件之一第二端 接至該第二互連件之一端。 項4之積體電路,其中該積體電路包含-單個熔 6. 如請求項5之積體電路 其中該單個炼絲通孔將該第三 147194.doc 201044542 7. 8. 9. 10. 互連件之—端連接至約為該鏈路元件之-中點的一點 如請求項!之積體電路,其中該第三互連件係包含於— 第二互連層中’該第二互連層上覆於一第二⑽ 二ILD上覆於該第一互連層,且其中。 如請求則之積體電路,其中該第—互連層包含該第三 互連件。 一 -種適於在-積體電路中使用的電性地可 (EAC),該 EAC 包括: 一第一互連件; 一鏈路元件; 第一端之 -第-組-或多個互連通孔’該第一組一或多個互連 通孔提供介於該第一互連件與該鏈路元件之 間的一電傳導連接; 一第二互連件; 一第二組-或多個互連通孔,該第二組—或多個互連 通孔提供介於該第二互連件與該鏈路元件之一第二端之 間的一電傳導連接; 一第三互連件;及 一組一或多個熔絲通孔,該組熔絲通孔提供介於該第 三互連件與該鏈路元件之間的一電傳導連接; 其中該、组-❹個炼絲通孔之一料度係小於該第一 組一或多個互連通孔之一傳導度。 如請求項9之電性地可改變電路,其中該組一或多個熔 絲通孔之一複合橫截面積係小於該第二組一或多個互連 147194.doc •2· 201044542 〇 〇 通孔的一複合橫截面積。 u·如请求項9之電性地可改變電路,其申用於該第一互連 件及該第二互連件之一材料包含鋁。 △如請求仙之電性地可改變電路,其中該鏈路以牛之一 材料包括多晶石夕。 如請求項12之電性地可改變電路,其中該組—或多個炼 絲通孔包含具有一第一材料的通孔。 如請求項13之電性地可改變電路,其中該第—材料包括 鶴。 15·如請求項13之電性地可改變電路,其中㈣—組一或多 個互連通孔及該第二組一或多個互連通孔包含具有該第 一材料的通孔。 如請求項13之電性地可改變電路,其中該第一組一或多 個互連通孔及該第二組一或多個互連通孔包含具有一第 二材料的通孔,其中該第—材料及該第二材料係不同 的。 如請求項16之電性地可改變電路,其中該第一材料及該 第二材料之一者包括鎢。 18.如請求項9之電性地可改變電路,其中該第一組一或多 個互連通孔及該第二組一或多個互連通孔之至少一者包 3夕個通孔,且進一步其中該組一或多個熔絲通孔係由 一單個熔絲通孔組成。 19· 一種改變一積體電路的方法,其包括: 將一電源之一第一端子連接至一第一互連件及一第二 13. 14, 16. 17. 147194.doc 201044542 互連件之至)-者’該第—互連件係藉由第—複 連通孔而連接至—鏈路元件,且該第二互連件係^ 二複數個互連通孔而連接至一鏈路元件; ^ 將該電源之一第二端子連接至一第三互連件,該第一 互連件係糟H絲通孔而連接至該鏈路元件; 利用-電源建立-電力狀態,該電力狀態 一強制電壓及一強制電流之一者; 在於 使δ亥電力狀態維持達足夠改變該炫絲通孔 的一段持續時間; 電特被 在改變該溶絲通孔之該電特徵之後,使一電流在該第 一 ^連件與該第二互連件之間通㈣鏈路元件; 量測該鏈路元件之一電特徵之一值;及 於忒電特徵之該值而驗證該熔絲通孔改變 性。 20. ★ '員19之方法,其進一步包括量測該第三互連件與 第互連件及該第二互連件之至少一者之間之一電特 白勺 _ _ > > ’且其中該驗證該熔絲通孔之該完整性包括基 於。亥等电特徵之該值而驗證該熔絲通孔改變的該完整 性0 147194.doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/418,327 US8178942B2 (en) | 2009-04-03 | 2009-04-03 | Electrically alterable circuit for use in an integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201044542A true TW201044542A (en) | 2010-12-16 |
Family
ID=42825484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099110181A TW201044542A (en) | 2009-04-03 | 2010-04-01 | Electrically alterable circuit for use in an integrated circuit device |
Country Status (3)
Country | Link |
---|---|
US (1) | US8178942B2 (zh) |
TW (1) | TW201044542A (zh) |
WO (1) | WO2010114739A2 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11152300B2 (en) * | 2011-09-16 | 2021-10-19 | International Business Machines Corporation | Electrical fuse with metal line migration |
US8941110B2 (en) | 2011-11-17 | 2015-01-27 | International Business Machines Corporation | E-fuses containing at least one underlying tungsten contact for programming |
US8847350B2 (en) * | 2012-08-30 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal-via fuse |
US9293414B2 (en) * | 2013-06-26 | 2016-03-22 | Globalfoundries Inc. | Electronic fuse having a substantially uniform thermal profile |
DE102013223648B3 (de) * | 2013-11-20 | 2015-01-08 | Phoenix Contact Gmbh & Co. Kg | Multikontaktelement für einen Varistor |
US20160374203A1 (en) * | 2015-06-19 | 2016-12-22 | Mersen Usa Newburyport-Ma, Llc | Printed circuit board via fuse |
CN108649024B (zh) * | 2018-05-04 | 2019-10-11 | 中国电子科技集团公司第二十四研究所 | 一次性可编程电容型熔丝位及存储器 |
US10806026B2 (en) | 2018-07-12 | 2020-10-13 | International Business Machines Corporation | Modified PCB vias to prevent burn events |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814853A (en) | 1981-10-28 | 1989-03-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with programmable fuse |
US5376820A (en) | 1992-02-05 | 1994-12-27 | Ncr Corporation | Semiconductor fuse structure |
US6335228B1 (en) * | 1999-12-30 | 2002-01-01 | Infineon Technologies North America Corp. | Method for making an anti-fuse |
US6833291B2 (en) * | 2001-08-16 | 2004-12-21 | Micron Technology, Inc. | Semiconductor processing methods |
US6828652B2 (en) | 2002-05-07 | 2004-12-07 | Infineon Technologies Ag | Fuse structure for semiconductor device |
JP4127678B2 (ja) * | 2004-02-27 | 2008-07-30 | 株式会社東芝 | 半導体装置及びそのプログラミング方法 |
JP4959267B2 (ja) * | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
JP4825559B2 (ja) * | 2006-03-27 | 2011-11-30 | 富士通セミコンダクター株式会社 | 半導体装置 |
US7470929B2 (en) * | 2006-07-24 | 2008-12-30 | International Business Machines Corporation | Fuse/anti-fuse structure and methods of making and programming same |
KR100827664B1 (ko) | 2006-12-26 | 2008-05-07 | 삼성전자주식회사 | 전기적인 퓨즈, 이를 갖는 반도체 소자, 및 전기적인퓨즈의 프로그래밍과 리딩 방법 |
US7851885B2 (en) | 2007-03-07 | 2010-12-14 | International Business Machines Corporation | Methods and systems involving electrically programmable fuses |
US20080277756A1 (en) * | 2007-05-09 | 2008-11-13 | Freescale Semiconductor, Inc. | Electronic device and method for operating a memory circuit |
US8101505B2 (en) * | 2008-06-09 | 2012-01-24 | International Business Machines Corporation | Programmable electrical fuse |
-
2009
- 2009-04-03 US US12/418,327 patent/US8178942B2/en active Active
-
2010
- 2010-03-23 WO PCT/US2010/028278 patent/WO2010114739A2/en active Application Filing
- 2010-04-01 TW TW099110181A patent/TW201044542A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20100252908A1 (en) | 2010-10-07 |
WO2010114739A2 (en) | 2010-10-07 |
WO2010114739A3 (en) | 2011-01-13 |
US8178942B2 (en) | 2012-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201044542A (en) | Electrically alterable circuit for use in an integrated circuit device | |
CN107037350B (zh) | 具有监控链及测试导线的集成电路测试结构 | |
US6933591B1 (en) | Electrically-programmable integrated circuit fuses and sensing circuits | |
US7737528B2 (en) | Structure and method of forming electrically blown metal fuses for integrated circuits | |
US7851885B2 (en) | Methods and systems involving electrically programmable fuses | |
US7078817B2 (en) | Multiple copper vias for integrated circuit metallization | |
JPH1187442A (ja) | 半導体集積回路の検査方法、プローブカード及びバーンイン用ボード | |
US8736020B2 (en) | Electronic anti-fuse | |
US20120146710A1 (en) | Fuse Device | |
CN103000614B (zh) | 半导体器件部件及方法 | |
CN109585440B (zh) | 包括静电放电保护图案的半导体器件及其制造方法 | |
Lee et al. | Effect of Joule Heating on electromigration in dual-damascene copper low-k interconnects | |
TWI552303B (zh) | 金屬貫通熔絲及其製造方法 | |
US8482131B2 (en) | Via structure | |
TWI678703B (zh) | Tddb滲透電流誘導電熔絲結構及其編程方法 | |
CN102428563B (zh) | 形成用于集成电路的电断金属熔丝的结构和方法 | |
US20040155316A1 (en) | Evaluation wiring pattern and evaluation method for evaluating reliability of semiconductor device, and semiconductor device having the same pattern | |
US9214427B2 (en) | Method of self-correcting power grid for semiconductor structures | |
US11152300B2 (en) | Electrical fuse with metal line migration | |
US8143695B1 (en) | Contact fuse one time programmable memory | |
CN104752396B (zh) | 电熔丝结构 | |
JP2023551484A (ja) | プログラム可能なスイッチを使用した集積回路セキュリティ | |
KR20100079025A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
Holland et al. | Finite element modeling of misalignment in interconnect vias | |
JP2004165384A (ja) | 半導体装置 |