KR20100079025A - 반도체 소자의 퓨즈 및 그 형성 방법 - Google Patents
반도체 소자의 퓨즈 및 그 형성 방법 Download PDFInfo
- Publication number
- KR20100079025A KR20100079025A KR1020080137425A KR20080137425A KR20100079025A KR 20100079025 A KR20100079025 A KR 20100079025A KR 1020080137425 A KR1020080137425 A KR 1020080137425A KR 20080137425 A KR20080137425 A KR 20080137425A KR 20100079025 A KR20100079025 A KR 20100079025A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- copper
- semiconductor
- semiconductor device
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
Abstract
본 발명은 반도체 소자의 퓨즈 및 그 형성 방법을 제공하며, 이는 반도체 기판 상에 서로 이격되어 형성된 제 1 및 제 2 금속 배선들과, 상기 제 1 및 제 2 금속 배선을 연결하는 구리 퓨즈를 포함하는 것을 특징으로 한다. 그러므로, 구리 물질의 퓨즈를 이용한 전기적 퓨즈(electrical Fuse)를 구현함으로써, 보다 쉽게 정밀한 설계를 구현할 수 있으며 알루미늄 물질보다 비저항이 낮기 때문에 반도체 소자의 고집적화 및 고성능화 실현이 가능해진다.
전기적 퓨즈, 구리
Description
본 발명은 반도체 소자에 관한 것으로, 특히 반도체 소자의 퓨즈 및 그 형성 방법에 관한 것이다.
반도체 기술의 고집적화 되면서 공정상의 문제를 설계적으로 해결하기 위한 방법 또는 보다 정밀한 소자를 만들기 위해서 반도체 소자에서 수동(passive) 소자를 이용하여 퓨즈(Fuse)가 사용되고 있다.
정교한 저항을 요구하는 회로에서 공정 변화(Variation)로 아주 정교한 저항을 만들기 어려운 경우가 있으며 이를 극복하기 위해 설계적으로 요구되는 저항 값을 위해 적절히 퓨즈(Fuse)를 연결하여 이를 절단 함으로써 원하는 정교한 저항을 실현할 수 있다.
또한, SRAM의 용량이 증가하고 이의 동작 여부가 절대적으로 로직 전체의 수율을 좌우하게 된다. 이 경우도 여분의 SRAM을 추가하여 퓨즈(Fuse)를 절단함으로써 셀(Cell) 교체를 통해 칩(Chip) 전체를 동작하게 하게 된다.
일반적으로 퓨즈(Fuse)는 폴리(poly) 물질을 이용하여 형성된다. 여기서, 폴리로 형성된 퓨즈의 경우 레이저(Laser) 장치를 이용하여 절단하지만, 레이저로 인해 주변 영역에 데미지를 입는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 구리를 사용한 전기적 퓨즈를 형성할 수 있는 반도체 소자의 퓨즈 및 그 형성 방법을 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 퓨즈는 반도체 기판 상에 서로 이격되어 형성된 제 1 및 제 2 금속 배선들과, 상기 제 1 및 제 2 금속 배선을 연결하는 구리 퓨즈를 포함하는 것을 특징으로 한다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 퓨즈의 형성 방법은 반도체 기판 상에 서로 이격되도록 제 1 및 제 2 금속 배선들을 형성하는 단계와, 상기 제 1 및 제 2 금속 배선을 연결하도록 구리 퓨즈를 형성하는 단계와, 상기 구리 퓨즈를 전기적으로 단락시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 반도체 소자의 퓨즈 및 그 제조방법은 다음과 같은 효과가 있다.
레이저 컷팅 방법을 사용하여 단락시키는 폴리 물질의 퓨즈가 아닌 구리 물질의 퓨즈를 이용한 전기적 퓨즈(electrical Fuse)를 구현함으로써, 보다 쉽게 정 밀한 설계를 구현할 수 있으며 알루미늄 물질보다 비저항이 낮기 때문에 반도체 소자의 고집적화 및 고성능화 실현이 가능해진다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 1은 본 발명에 따른 반도체 소자의 퓨즈를 나타낸 사진이다.
본 발명에 따른 퓨즈(fuse)는 정교한 저항을 요구하는 회로에서 공정 변화(Variation)로 아주 정교한 저항 즉, 설계적으로 요구되는 저항 값을 위해 적절히 퓨즈(Fuse)를 연결하여 이를 절단 함으로써 원하는 정교한 저항을 만들기 위함이다.
여기서, 퓨즈는 구리 물질로 형성되며, 이와 같은 구리 물질은 알루미늄 물질보다 비저항이 낮기 때문에 반도체 소자의 고집적화 및 고성능화 실현이 가능해진다.
이와 같은 퓨즈는 설계적으로 요구되는 저항 값을 위해 스트레스를 가하여 구리 퓨즈를 절단한다. 절단한 구리 퓨즈는 도 2와 같으며, 폴리 물질로 형성된 퓨즈의 절단 현상과 유사하다.
도 3은 구리 퓨즈에 대한 저항 및 전류-전압(I-V) 커브(curve)를 나타낸 그래프이다.
구리 퓨즈는 전류-전압을 높임으로써 즉, 저항이 높아짐으로써 전기적으로 단락되는 전기적 퓨즈(electrical Fuse)로 사용한다.
구체적으로, 도 3의 그래프에서 전압이 1V에서 열화 현상이 발생되어 구리 퓨즈가 단락되게 된다. 여기서, 동작 전압(operation voltage)에서 순간적인 전류량을 이용하여 안정된 퓨징(fusing)이 가능하다.
구리 퓨즈의 전기적 단락이 완전하게 이루어졌을 경우, 열화 영역 이후 전류가 급격하게 감소되는 현상이 나타난다.
도 4는 본 발명에 따른 구리 퓨즈의 레이아웃을 나타낸 도면이다.
도 4를 참조하면, 서로 이격되어 형성된 제 1 및 제 2 금속 배선들(10, 20)과, 제 1 및 제 2 금속 배선(10, 20)은 구리 퓨즈(30)로 연결되어 있다. 여기서, 제 1 및 제 2 금속 배선 사이의 거리 즉, 구리 퓨즈(30)의 길이(Length; L)는 38㎛∼45㎛의 길이로 형성되며 구리 퓨즈(30)의 폭(Width; W)은 0.1㎛∼0.2㎛로 형성된다. 구체적으로, 구리 퓨즈(30)의 길이(Length)는 41.6㎛, 구리 퓨즈(30)의 폭(Width)은 0.16㎛로 형성되는 것이 가장 바람직하다.
이와 같이, 레이저 컷팅 방법을 사용하여 단락시키는 폴리 물질의 퓨즈가 아닌 구리 물질의 퓨즈를 이용한 전기적 퓨즈(electrical Fuse)를 구현함으로써, 보다 쉽게 정밀한 설계를 구현할 수 있으며 알루미늄 물질보다 비저항이 낮기 때문에 반도체 소자의 고집적화 및 고성능화 실현이 가능해진다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 본 발명에 따른 반도체 소자의 퓨즈를 나타낸 사진이다.
도 2는 본 발명에 따른 반도체 소자의 퓨즈가 단락된 모습을 나타낸 사진이다.
도 3은 구리 퓨즈에 대한 저항 및 전류-전압(I-V) 커브(curve)를 나타낸 그래프이다.
도 4는 본 발명에 따른 구리 퓨즈의 레이아웃을 나타낸 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 제 1 금속 배선 20 : 제 2 금속 배선
30 : 구리 퓨즈
Claims (4)
- 반도체 기판 상에 서로 이격되어 형성된 제 1 및 제 2 금속 배선들과,상기 제 1 및 제 2 금속 배선을 연결하는 구리 물질로 형성된 구리 퓨즈를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 제 1 항에 있어서,상기 구리 퓨즈의 길이는 38㎛∼45㎛로 형성되며, 폭은 0.1㎛∼0.2㎛로 형성되는 것을 특징으로 하는 반도체 소자의 퓨즈.
- 반도체 기판 상에 서로 이격되도록 제 1 및 제 2 금속 배선들을 형성하는 단계와,상기 제 1 및 제 2 금속 배선을 연결하도록 구리 물질로 형성된 구리 퓨즈를 형성하는 단계와,상기 구리 퓨즈를 전기적으로 단락시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 퓨즈 형성방법.
- 제 3 항에 있어서,상기 구리 퓨즈의 길이는 38㎛∼45㎛로 형성되며, 폭은 0.1㎛∼0.2㎛로 형성되는 것을 특징으로 하는 반도체 소자의 퓨즈 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080137425A KR20100079025A (ko) | 2008-12-30 | 2008-12-30 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080137425A KR20100079025A (ko) | 2008-12-30 | 2008-12-30 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100079025A true KR20100079025A (ko) | 2010-07-08 |
Family
ID=42640180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080137425A KR20100079025A (ko) | 2008-12-30 | 2008-12-30 | 반도체 소자의 퓨즈 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100079025A (ko) |
-
2008
- 2008-12-30 KR KR1020080137425A patent/KR20100079025A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4861051B2 (ja) | 半導体装置および電気ヒューズの切断方法 | |
| US20120127619A1 (en) | Input power port protection component | |
| Suto et al. | Programming conditions for silicided poly-Si or copper electrically programmable fuses | |
| CN104113323B (zh) | 半导体装置 | |
| KR20140113329A (ko) | 입력 전력 보호 | |
| US20120146710A1 (en) | Fuse Device | |
| JP5435713B2 (ja) | 半導体装置の製造方法、製造プログラム、及び半導体装置 | |
| TW201044542A (en) | Electrically alterable circuit for use in an integrated circuit device | |
| US8847350B2 (en) | Metal-via fuse | |
| US8492798B1 (en) | Electrical fuse with sacrificial contact | |
| US9165828B2 (en) | Semiconductor device comprising a fuse structure and a method for manufacturing such semiconductor device | |
| JP2010016062A (ja) | 半導体装置 | |
| KR20100079025A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
| CN107622991B (zh) | 电熔丝结构及其制作方法 | |
| KR101395584B1 (ko) | Ｍｉｍ 기반 디커플링 커패시터들을 구현하는 결함 면역 기술 | |
| JP7149886B2 (ja) | 半導体装置 | |
| JP6377507B2 (ja) | 半導体ウエーハ | |
| CN104752396B (zh) | 电熔丝结构 | |
| CN203351590U (zh) | 减少熔丝尖刺的修调结构 | |
| CN220775393U (zh) | 基于开路失效模式的保护芯片的结构与电子设备 | |
| US20160343719A1 (en) | Interposers for integrated circuits with one-time programming and methods for manufacturing the same | |
| US8624352B2 (en) | Mitigation of detrimental breakdown of a high dielectric constant metal-insulator-metal capacitor in a capacitor bank | |
| US8143695B1 (en) | Contact fuse one time programmable memory | |
| CN102034807A (zh) | 栅极保护方法和装置 | |
| CN108231506B (zh) | 小型熔断器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |