KR20140113329A - 입력 전력 보호 - Google Patents

입력 전력 보호 Download PDF

Info

Publication number
KR20140113329A
KR20140113329A KR1020140015586A KR20140015586A KR20140113329A KR 20140113329 A KR20140113329 A KR 20140113329A KR 1020140015586 A KR1020140015586 A KR 1020140015586A KR 20140015586 A KR20140015586 A KR 20140015586A KR 20140113329 A KR20140113329 A KR 20140113329A
Authority
KR
South Korea
Prior art keywords
heat
protection element
overcurrent protection
current
input power
Prior art date
Application number
KR1020140015586A
Other languages
English (en)
Inventor
크리스토퍼 나사
윌리엄 알. 뉴베리
아드리안 미콜라크작
제이미 브라보
Original Assignee
훼어촤일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 훼어촤일드 세미컨덕터 코포레이션 filed Critical 훼어촤일드 세미컨덕터 코포레이션
Publication of KR20140113329A publication Critical patent/KR20140113329A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
    • H02H3/202—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage for dc systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

하나의 일반적인 측면에서, 장치는 입력 단자, 출력 단자 및 접지 단자를 포함할 수 있다. 본 장치는 입력 단자 및 출력 단자 사이에 연결된 과전류 보호 소자를 포함할 수도 있다. 본 장치는 상기 출력 단자 및 상기 접지 단자에 연결된 열 분기(shunt) 소자를 더 포함할 수 있고, 열 분기 소자는 문턱 온도에서, 열-유도성 저-임피던스 상태에서 동작하도록 구성될 수 있다.

Description

입력 전력 보호{Input power protection}
본 명세서는 입력 전력 포트 보호 회로들 및 구성부품들에 관한 것이다.
입력 전력 포트들 및/또는 관련된 구성부품들은 퓨즈들, 열 크로바(thermal crowbar)들 및/또는 제너(Zener) 다이오드들과 같은 다수의 개별(discrete) 소자들을 사용하여 바람직하지 않은 전력 조건들(예컨대, 온도 과부하 조건들, 과전류 조건들 및/또는 과전압 조건들)로부터 보호될 수 있다. 입력 전력 포트가 다수의 개별 소자들을 사용하여 바람직하지 않은 전력 조건들로부터 보호되는 경우, 예상치 못한 그리고/또는 원치 않는 상호작용들이 개별 소자들 사이에서 일어날 수 있다. 예를 들면, 입력 전력 포트의 과전압 보호를 위해 선택된 어떤 개별 소자들은 입력 전력 포트의 과전류 보호를 위해 선택된 다른 개별 소자들과 적합한 방식으로 상호작용하지 않을 수 있다. 정합되지 않은(unmatched) 구성부품들은, 인쇄 회로 보드 화재를 비제한적으로 포함하는 다양한 불규칙한 고장 모드들 및/또는 입력 전력 포트에서 보호 목적의 다운스트림(downstream) 구성부품들에 손상을 유발할 수 있다. 또한, 다수의 개별 구성부품들이 입력 전력 포트 보호를 위해 사용된 종래 회로들에 사용되는 경우, 입력 전력 포트에서 보호 조립체의 복잡도 및 비용은 적절하지 않은 방식으로 증가될 수 있다.
따라서, 현재 기술의 단점들을 해소하고 다른 새롭고 혁신적은 특징들을 제공하는 시스템들, 방법들 및 장치들에 대한 요구가 존재한다.
하나의 일반적인 측면에서, 장치는 입력 단자, 출력 단자 및 접지 단자를 포함할 수 있다. 본 장치는 입력 단자 및 출력 단자 사이에 연결된 과전류 보호 소자도 포함할 수 있다. 본 장치는 출력 단자 및 접지 단자 사이에 연결된 열 분기 소자(thermal shunt device)를 더 포함할 수 있고, 열 분기 소자는 문턱 온도에서 열-유도성(thermally-induced) 저-임피던스(low-impedance) 상태에서 동작하도록 구성될 수 있다.
다른 일반적인 측면에서, 장치는 입력 단자, 출력 단자 및 접지 단자를 포함할 수 있다. 본 장치는 출력 단자 및 접지 단자 사이에 연결된 과전압 보호 소자도 포함할 수 있다. 본 장치는, 과전압 보호 소자와 병렬로 출력 단자 및 접지 단자 사이에 연결된 열-활성(thermally-activated) 전류 싱크(sink)를 더 포함할 수 있다. 본 장치는 입력 단자 및 출력 단자 사이에 연결된 과전류 보호 소자를 더 포함할 수 있고, 과전류 보호 소자의 정격 전류 아래의 전류에서 과전류 보호 소자에 의해 발생된 열이 과전압 보호 소자 및 열-활성 전류 싱크 중 적어도 하나가 고-임피던스 상태에서 저-임피던스 상태로 변하는 것을 야기하도록, 과전류 보호 소자는 과전압 보호 소자 및 열-활성 전류 싱크 사이에 열 결합(thermally coupled)될 수 있다.
또 다른 일반적인 측면에서, 장치는 과전압 보호부를 포함할 수 있고, 과전압 보호부는 열-활성 전류 싱크를 포함할 수 있다. 전압 조절(regulation) 상태 상태로부터 열-유도성 전도 상태로 변하는 과전압 보호부가 과전류 보호부를 전류 전도 상태로부터 전류 차단 상태로 변하는 것을 야기하도록, 본 장치는 과전압 보호부에 사용 가능하게 연결된 과전류 보호부도 포함할 수 있다.
하나 이상의 구현들에 대한 상세한 내용들이 아래 첨부된 도면들과 설명들에서 기술된다. 다른 특징들은 설명 및 도면들, 그리고 청구항들로부터 명백할 것이다.
도 1은 입력 전력 보호 소자를 도해하는 블록도이다.
도 2는 입력 전력 보호 소자의 개략도이다.
도 3a 내지 3d는 열 결합(thermal coupling) 메커니즘을 통해서 입력 전력 보호 소자에 의해 제공된 전력 보호를 도해하는 그래프들이다.
도 4a 내지 4c는 과전류 사태에 응답하여 입력 전력 보호 소자에 의해 제공된 전력 보호를 도해하는 그래프들이다.
도 5a 내지 5c는 과전압 사태에 응답하여 입력 전력 보호 소자에 의해 제공된 전력 보호를 도해하는 그래프들이다.
도 6a는 입력 전력 보호 소자의 정단면도를 도해하는 블록도이다.
도 6b는 도 6a에 도시된 입력 전력 보호 소자의 측단면도를 도해하는 블록도이다.
도 7a는 입력 전력 보호 소자의 구성부품들에 대한 상면도를 도해하는 블록도이다.
도 7b는 도 7a에 도시된 입력 전력 보호 소자의 구성부품들에 대한 측면도를 도해하는 블록도이다.
도 8은 과전류 보호 소켓 및 과전압 보호 소켓을 도해하는 블록도이다.
도 9는 입력 전력 보호 소자를 이용하는 방법을 도해하는 순서도이다.
도 10a는 일실시예에 따른 입력 전력 보호 소자의 측면도이다.
도 10b는 일실시예에 따라 도 10a에 도시된 입력 전력 보호 소자의 상면도이다.
도 11a는 일실시예에 따른 다른 입력 전력 보호 소자의 측면도이다.
도 11b는 일실시예에 따른 도 11a에 도시된 입력 전력 보호 소자의 상면도이다.
도 12a는 일실시예에 따른 입력 전력 보호 소자의 구성부품들에 대한 상면도를 도해하는 다른 블록도이다.
도 12b는 도 12a에 도시된 입력 전력 보호 소자의 구성부품들에 대한 측면도를 도해하는 블록도이다.
도 13a 및 13b는 예시적 실시예들에 따른 추가적인 입력 전력 보호 소자들을 도해하는 개략도들이다.
도 14는 일실시예에 따라, 열-활성 전류 싱크를 구현하는데 사용될 수 있는 p-형 쇼트키(Schottky) 다이오드를 도해하는 단면도이다.
도 15는 도 14에 도해된 p-형 쇼트키 다이오드와 같은 p-형 쇼트키 다이오드 및 표준 PN 접합 다이오드에 대한 온도에 따른 누설 전류의 비교를 도해하는 그래프이다.
도 16은 일실시예에 따라, 열-활성 전류 싱크(예컨대, 열 분기(thermal shunt))에 대한 온도에 따른 전류를 도해하는 그래프이다.
도 17은 일실시예에 따른 입력 전력 보호 소자의 레이아웃을 도해하는 블록도이다.
도 18은 일실시예에 따른 다른 입력 전력 보호 소자를 도해하는 블록도이다.
도 19는 일실시예에 따라, 도 18에 도해된 것과 같은 입력 전력 보호 소자(회로)를 포함하는 인쇄 회로 보드를 도해하는 개략도이다.
도 20은 일실시예에 따른 입력 전력 보호 소자를 이용하는 방법을 도해하는 순서도이다.
도 21은 일실시예에 따른 또 다른 입력 전력 보호 소자를 도해하는 블록도이다.
도 1은 입력 전력 보호 소자(100)를 도해하는 블록도이다. 도 1에 도시된 바와 같이, 입력 전력 보호 소자(100)는 과전류 보호부(110) 및 과전압 보호부(120)를 포함한다. 일부 실시예들에서, 과전류 보호부(110) 및 과전압 보호부(120)는 입력 전력 보호 소자(100)의 구성부품들로서 총괄적으로 지칭될 수 있다.
입력 전력 보호 소자(100)는 하나 이상의 바람직하지 않은 전력 조건들로부터 부하(140)에 대한 전력 보호를 제공하도록 구성된다. 일부 실시예들에서, (전원 노이즈와 관련된) 전압 스파이크 및 또는 (단락(short)과 같은 다운스트림(downstream) 과전류 사태에 의해 유발된) 전류 스파이크와 같은 그러한 (과전압 조건들 및/또는 과전류 조건들을 포함할 수 있는) 바람직하지 않은 전력 조건들은 전원(130)에 의해 생성될 수 있다. 예를 들면, 부하(140)는 전원(130)에 의해 생성된 전류 및/또는 전압에서의 상대적으로 빠른 상승들에 의해 바람직하지 않은 방식으로 손상될 수 있는 전자 구성부품들(예컨대, 센서들, 트랜지스터들, 마이크로프로세서들, ASIC(application-specific integrated circuit)들, 개별 구성부품들, 회로 보드)을 포함할 수 있다. 이에 따라, 입력 전력 보호 소자(100)는 전류 및/또는 전압에서의 상대적으로 빠른 상승이 부하(140) 및/또는 (회로 보드와 같은) 부하(140)와 관련된 다른 구성부품들을 손상시키는 것을 감지하고 방지하도록 구성될 수 있다.
일부 실시예들에서, 과전류 보호부(110)가 직렬 과전류 보호를 제공하고 과전압 보호부(120)가 접지로의 분기(shunt) 과전압 보호를 제공하도록, 과전류 보호부(110) 및 과전압 보호부(120)는 입력 전력 보호 소자(100)에 포함될 수 있다. 과전류 보호부(110)에 의해 제공된 직렬 과전류 보호 및 과전압 보호부(120)에 의해 제공된 접지로의 분기 과전압 보호는, 입력 전력 보호 소자(100)가 독립형 개별 구성부품이 되도록 입력 전력 보호 소자(100)의 단일 패키지에 집적될 수 있다.
입력 전력 보호 소자(100)의 과전압 보호부(120)는 부하(140)를, 예컨대 전원(130)에 의해 생성된 전압에서의 갑작스러운 또는 지속된 상승들로부터 보호하도록 구성될 수 있다. 다시 말해서, 입력 전력 보호 소자(100)의 과전압 보호부(120)는, 예컨대 과전압 사태에 응답하여 부하(140)에 대한 전압 보호를 제공하도록 구성될 수 있다. 일부 실시예들에서, 입력 전력 보호 소자(100)의 과전압 보호부(120)는 하나 이상의 전압 조건들(예컨대, 특정 기간을 넘어 지속되는 전압 레벨, 문턱 전압을 초과하는 전압)에 기초하여 전원(130)에 의해 생성된 전압으로부터 부하(140)를 보호하도록 구성될 수 있다.
일부 실시예들에서, 과전압 보호부(120)는 전도 상태를 전압 조절 상태에서 단락 상태(예컨대, 높은 전도/낮은 저항 상태)로 변하도록 구성될 수 있다. 전압 조절 상태에 있을 때, 과전압 보호부(120)는 문턱 전압(예컨대, 전압 허용치, 클램핑(clamping) 전압)에서 과전압 보호 소자 (및 다운스트림 부하)에 걸린 전압을 제한(예컨대, 클램핑)하도록 구성될 수 있다. 예를 들면, 과전압 보호부가 제너 다이오드이거나 제너 다이오드를 포함하는 경우, 제너 다이오드는 전압 조절 상태에 있을 때 제너 파괴 전압에서 제너 다이오드에 걸린 전압을 제한하도록 구성될 수 있다. 단락 상태에 있을 때, 과전압 보호부(120)는 열-유도성(thermally-induced) 단락 상태에 있을 수 있다. 일부 실시예들에서, 과전압 보호 소자의 구조에서의 물리적 변화가 단락을 야기하는 상황에서, 단락 상태는 소자의 고장 모드일 수 있다. 다시 말해서, 과전압 보호부(120)는 문턱 온도를 넘어서 상승하는 과전압 보호부(120)의 온도에 응답하여 전압 조절 상태로부터 단락 상태로 변하도록 구성될 수 있다. 예를 들면, 과전압 보호부(120)가 제너 다이오드인 경우, 제너 다이오드의 문턱 온도(BT) 위의 온도에 응답하여 제너 다이오드의 PN 접합을 가로지르는 금속들의 이동(migration)은 제너 다이오드 내부에서(예컨대, PN 접합을 가로질러) 단락을 초래할 수 있다.
일부 실시예들에서, 일단 과전압 보호부(120)가 단락 상태로 변하면, 과전압 보호부(120)는 전압 조절 상태로 다시 변하지 못할 수 있다. 다시 말해서, 단락 상태로부터 전압 조절 상태로의 변화는 비가역성 변화(예컨대, 물리적 변화)일 수 있다. 일부 실시예들에서, 과전압 보호부(120)는 단락 상태로부터 전압 조절 상태로 다시 역으로 변하도록 구성된 소자이거나 그 소자를 포함할 수 있다.
이에 따라, 전압 출력이 과전압 보호부(120)가 전압 조절 상태에 있으면서 문턱 전압을 초과할 때, 혹은 과전압 보호부(120)의 온도가 문턱 온도를 초과하고 과전압 보호부(120)가 단락 상태로 변하는 경우, 전원(130)으로부터의 (그리고 전압 보호부(120)에 걸리는) 전압 출력은 변할 수 있다. 예를 들면, 과전압 보호부(120)는, (과전압 보호부(120)가 전압 조절 상태에 있으면서) 전압 출력이 문턱 전압을 초과할 때 전원(130)으로부터의 (그리고 전압 보호부(120)에 걸리는) 전압을 제한하도록 구성될 수 있다. 일부 실시예들에서, 과전압 조건이 종료된 후, (과전압 보호부(120)에 걸린 전압이 문턱 전압 아래에 있을 것이기 때문에) 전압은 과전압 보호부(120)에 의해 더 이상 제한되지 않을 것이다. 다른 예시로서, 과전압 보호부(120)는, 전압 출력이 문턱 온도를 초과하고 과전압 보호부(120)가 단락 상태로 변할 때 전원(130)으로부터의 (그리고 과전압 보호부(120)에 걸린) 전압 출력을 제한하는 단락을 야기하도록 구성될 수 있다. 일부 실시예들에서, 과전압 보호부(120)는, 단락 상태로 변할 때 전원(130)으로부터의 전압 출력을 제한할 때, 높은 전도 상태로 변하는 것으로서 또는 고장시(failing) 단락으로서 지칭될 수 있다.
일부 실시예들에서, 입력 전력 보호 소자(100)의 과전압 보호부(120)는, 예컨대 (TVS(transient voltage suppressor) 소자로도 지칭될 수 있는) 어떠한 유형의 TVS도 될 수 있고, 또는 그 어떠한 유형의 TVS도 포함할 수 있다. 일부 실시예들에서, 입력 전력 보호 소자(100)의 과전압 보호부(120)는, 예컨대 (전압 변화들에 응답하여) 전압 조절 상태 및 (온도 변화들에 응답하여) 단락 상태 사이에서 변하도록 구성된 어떠한 유형의 소자도 될 수 있고, 또는 그 어떠한 유형의 TVS도 포함할 수 있다. 일부 실시예들에서, 과전압 보호부(120)는 전압 조절 상태 및 단락 상태 사이에서 가역적으로 또는 비가역적으로 변하도록 구성될 수 있다. 일부 실시예들에서, 입력 전력 보호 소자(100)의 과전압 보호부(120)는 하나 이상의 제너 다이오드들, 하나 이상의 금속 산화물 배리스터(metal oxide varistor)들 등을 포함할 수 있다.
입력 전력 보호 소자(100)의 과전류 보호부(110)는 부하(140)를, 예컨대 전원(130)에 의해 생성된 전류에서의 갑작스러운 또는 지속된 상승들로부터 보호하도록 구성될 수 있다. 다시 말해서, 입력 전력 보호 소자(100)의 과전류 보호부(110)는, 예컨대 과전류 사태에 응답하여 부하(140)에 대한 전류 보호를 제공하도록 구성될 수 있다. 일부 실시예들에서, 입력 전력 보호 소자(100)의 과전류 보호부(110)는 하나 이상의 전류 조건들(예컨대, 특정 기간을 넘어 지속되는 전류 레벨, 문턱 전류를 초과하는 전류, 짧고 높은 전류 펄스)에 기초하여 전원(130)에 의해 생성된 전류로부터 부하(140)를 보호하도록 구성될 수 있다. 일부 실시예들에서, 과전류 보호부(110)는, 높은 전도 상태(예컨대, 낮은 저항 상태)로부터 전원(130)으로부터의 (그리고 과전류 보호부(100)를 통과하는) 전류 출력이 (특정 기간 내에서 또는 동안에) 문턱 전류를 초과할 때 전류가 부하(140)로 흐르는 것을 방지하거나 제한하는 (현저하게 제한하는) 낮은 전도 상태(예컨대, 높은 저항 상태)로 전도 상태에 있어서의 변화를 야기하도록 구성될 수 있다. 예를 들면, 과전류 보호부(110)는, 전원(130)으로부터의 (그리고 과전류 보호부(110)를 통과하는) 전류 출력이 (특정 기간 내에서) 문턱 전류를 초과할 때 전류가 부하로(140) 흐르는 것을 방지하는(예컨대, 개방(open) 회로를 생성하기 위해 용융되는, 개방 회로를 생성하기 위해 블로우(blow) 개방되는) 개방 회로를 야기하도록 구성될 수 있다. 일부 실시예들에서, 과전류 보호부(110)는, 설명된 바와 같이 전원(130)으로부터의 전류 출력을 제한할 때 고장시 개방으로 지칭될 수 있다. 일부 실시예들에서, 과전류 조건이 종료 호, 과전류 보호부(110)는 전도 상태를 낮은 전도 상태(예컨대, 높은 저항 상태)로부터 높은 전도 상태(예컨대, 낮은 저항 상태)로 변하도록 구성될 수 있다.
일부 실시예들에서, 입력 전력 보호 소자(100)의 과전류 보호부(110)는 어떠한 유형의 과전류 보호 소자도 될 수 있고, 또는 그 어떠한 유형의 과전류 보호 소자도 포함할 수 있다. 일부 실시예들에서, 입력 전력 보호 소자(100)의 과전류 보호부(110)는, 예컨대 전도 상태들 사이에서(예컨대, 높은 전도 상태로부터 낮은 전도 상태로) 변하도록 구성된 어떠한 유형의 소자도 될 수 있고, 또는 그 어떠한 유형의 소자도 포함할 수 있다. 다시 말해서, 과전류 보호부(110)는 낮은 전도 상태(예컨대, 높은 저항 상태)로 전환함으로써 상승된 전류 인출(draw)에 응답하는 어떠한 유형의 전류 감지 스위치 소자도 포함할 수 있다. 일부 실시예들에서, 입력 전력 보호 소자(100)의 과전류 보호부(110)는, 예컨대 퓨즈, 실리콘 전류 제한 스위치, 폴리실리콘-기반 퓨즈, 전자 퓨즈(e-fuse), PPTC(polymer positive temperature coefficient) 소자, CPTC(ceramic positive temperature coefficient) 소자 등이거나, 그것을 포함할 수 있다. 일부 실시예들에서, 입력 전력 보호 소자(100)는 퓨징(fusing) 다이오드로서 지칭될 수 있다.
본 실시예에서, 입력 전력 보호 소자(100)가 단일 집적 구성부품(예컨대, 단일 개별 소자)이 되도록 과전류 보호부(110) 및 과전압 보호부(120)는 입력 전력 보호 소자(100)에 집적된다. 다시 말해서, 입력 전력 보호 소자(100)는 과전류 보호부(110) 및 과전압 보호부(120) 양자를 포함하는 단일 집적 구성부품이다. 구체적으로, 과전류 보호부(110) 및 과전압 보호부(120)는, (총괄적으로 단자들이라고 지칭될 수 있는) 입력 단자(102), 출력 단자(104) 및 접지 단자(106)인 3개 단자들을 갖는 입력 전력 소자(100)의 단일 패키지에 집적된다. 일부 실시예들에서, 단자들은 포트들, 핀들, 부분들 등으로 지칭될 수 있다(예컨대, 입력 포트(102)는 입력핀(102) 혹은 입력부(102)로 지칭될 수 있다). 과전압 보호부 및 과전류 보호부 양자를 갖는 개별 소자들인 입력 전력 보호 소자들의 물리적 특성들에 대한 예시들은 도 6a 내지 9b와 관련하여 설명된다.
도 1에 도시된 바와 같이, 입력 전력 보호 소자(100), 전원(130) 및 부하(140)는 컴퓨팅 소자(10)에 포함(예컨대, 집적)될 수 있다. 일부 실시예들에서, 컴퓨팅 소자(10)는, 예컨대 컴퓨터, PDA(personal digital assistant), 호스트 컴퓨터, 전자 측정 장치, 데이터 분석 장치, 휴대용 전화기, 전자 장치 등일 수 있다.
과전류 보호부(110) 및 과전압 보호부(120)가 단일 구성부품에 집적되기 때문에, 조립체는 단순화될 수 있고, 감소된 생산 비용들을 유발할 수 있다. 일부 실시예들에서, (컴퓨팅 장치(10)와 같은) 컴퓨팅 장치로의 분리된 과전류 보호 소자 및 과전압 보호 소자의 설치가 필요하지 않을 수 있도록, 과전류 보호부(110) 및 과전압 보호부(120)는 단일 구성부품(즉, 입력 전력 보호 소자(100))에 집적된다. 대신에, 과전류 보호 및 과전압 보호는 입력 전력 보호 소자(100)에 의해 제공될 수 있고, 입력 전력 보호 소자(100)는 과전류 보호부(110) 및 과전압 보호부(120) 양자를 포함한다. 일부 실시예들에서, 회로 보드 공간이, 과전류 보호 및 과전압 보호가 다수의 분리된 구성부품들을 사용하여 달성된 경우보다 단일 구성부품인 입력 전력 보호 소자(100)를 사용함으로써 보다 효과적으로 할당될 수 있다.
일부 실시예들에서, 과전류 보호부(110) 및 과전압 보호부(120)가 입력 전력 보호 소자(100)에 집적되기 때문에, 과전류 보호부(110) 및 과전압 보호부(120)는 바람직한 방식으로 상호 작동하도록 구성될 수 있다(예컨대, 정합될 수 있다). 구체적으로, 과전류 보호부(110) 및 과전압 보호부(120)는 과전압 조건들 및 과전류 조건들이 바람직한 방식으로 총괄적으로 운용되도록 구성될 수 있다(예컨대, 크기가 될 수 있다). 예를 들면, 과전류 보호부(110)가, 예컨대 낮은 전도 상태로 너무 일찍 변하는 것(예컨대, 높은 저항 상태로 변화, 고장시 개방, 블로우 개방, 개방 회로를 생성하기 위해 용융되는 것)을 과전압 보호부(120)가 야기하지 않을 수 있도록, 과전압 보호부(120)는 구성될 수 있다. 적절하지 않게 정합되는 경우, 과전압 보호 소자는 단락 상태로 변화(고장시 단락, 단락 회로를 생성)할 수 있고, 과전압 보호부의 상태 변화가 없었다면 전류를 과전류 보호 소자의 문턱 전류 아래로 유지하였을 (과전압 보호 소자로부터 분리된) 과전류 보호 소자가 잘못된 조건에서 낮은 전도 상태(예컨대, 고장시 개방)로 변하는 것을 일으킬 수 있다.
일부 실시예들에서, 과전류 보호부(110) 및 과전압 보호부(120)를 단일 개별 구성부품으로 집적하는 것은 (이후 부하(140)에 바람직하지 않은 손상 및/또는 화재를 유발할 수 있는) 바람직하지 않은 과전압 보호부(120) 개방 고장 모드들에 대한 감소된 위험성을 유발할 수 있다. 예를 들면, 과전압 보호부(120)가 과전류 보호부(110)에 적절하게 정합되지 않은 경우, (과전류 보호부(110)라기 보다 차라리) 과전압 보호부(120)는 고장시 개방되고, 따라서 부하(140)에 걸린 전압이 적합하게 제한되지 않을 수 있다.
전술한 바와 같이, 과전류 보호부(110) 및 과전압 보호부(120)는 각각 전력 보호를 독립적으로 제공하도록 구성될 수 있다. 예를 들면, 과전류 보호부(110)는 과전류 사태에 응답하여 과전류 보호를 제공하도록 구성될 수 있고, 과전압 보호부(120)는 과전압 사태에 응답하여 과전압 보호를 제공하도록 구성될 수 있다. 일부 실시예들에서, 과전류 보호부(110) 및 과전압 보호부(120)는 입력 전력 보호 소자(110)에 집적되기 때문에, 과전류 보호부(110) 및 과전압 보호부(120) 사이 (파선의 양방향 화살표로 표시된) 열 결합(thermal coupling)이 부하(140)에 대한 전력 보호(예컨대, 과전류 보호, 과전압 보호)를 제공하는데 사용될 수도 있다. 구체적으로, 열 결합은, 과전류 보호부(110) 및 과전압 보호부(120)가 부하(140)에 대한 전력 보호를 제공하기 위해 활용되어 상호작용(예컨대, 상호 동작)할 수 있는 메커니즘일 수 있다. 일부 실시예들에서, 그러한 열 결합은, 과전류 보호부(110) 및 과전압 보호부(120)가 입력 전력 보호 소자(100)에서 단일 구성부품으로 집적되지 않는 경우 가능하지 않을 수 있다.
예를 들면, 전류의 바람직하지 않은 레벨을 인출하는 동안 과전류 보호부(110)에 의해 생성된 열은, 과전압 보호부(120)로 전달될 수 있다. 과전압 보호부(120)로 전달된 열은 과전압 보호부(120)가 전압 조절 상태로부터 단락 상태(예컨대, 고장시 단락, 낮은 저항 상태)로 변하는 것을 일으킬 수 있고, 그것에 의해 과전류 보호부(110)를 통과하는 인출 전류를 상승시킬 수 있다. 과전압 보호부(120)를 통과하여 인출되는 전류에 응답하여, 과전류 보호부(110)를 통과하여 인출되는 전류는 과전류 보호부(110)가 낮은 전도 상태(예컨대, 고장시 개방, 높은 저항 상태)로 변하고, 부하(140)를 전류의 바람직하지 않은 레벨로부터 보호하며, 과전류 보호부(110)가 보드(예컨대, PCB)으로 전달할 수 있는 열을 제한하는 것을 일으킬 수 있다. 따라서, 과전압 보호부(120)가 과전류 보호부(110)와 열 결합될 때, 과전류 보호부(110)는 과전압 보호부(120)를 (설계에 따라 과전류 보호부(110) 구성요소 개방 온도보다 낮을 수 있는) 임계 열 파괴 온도까지 가열하도록 구성될 수 있고, 과전압 보호부(120)는 단락 상태로 변할 것이고, 과전류 보호부(110)를 통과하는 보다 많은 전류를 끌어 당길 것이며, 과전류 보호부(110)가 낮은 전도 상태로 변하는 것을 일으킬 것이다. 다수의 분리된 구성부품들을 사용하는 일부 열 결합되지 않은 시스템들에서, 과전류 보호부(110)의 문턱 전류(예컨대, 정격 전류, 개방 전류) 근처의 상대적으로 낮은 전류들은, 과전류 보호부(110)가 낮은 전도 상태로 변하는 것을 야기하지 않고서, 과전류 보호부(110)의 온도 및 관련된 보드 온도를 위험(예컨대, 손상) 레벨들까지 상승시킬 수 있다. 과전류 보호부(110)가 퓨즈 이거나 퓨즈를 포함하는 경우, 퓨즈는 문턱 전류 부근에서 동작할 때 매우 높은 온도를 달성할 수 있고, 이는 일부 시스템들에서 보드 화재를 유발할 수 있다.
일부 실시예들에서, 전원(130)은, 예컨대 스위치 모드 전원, 직류(direct-current; DC) 전원, 교류(alternating-current; AC) 전원 등과 같은 어떠한 유형의 전원도 될 수 있다. 일부 실시예들에서, 전원(130)은, 예컨대 배터리, 연료 전지(fuel cell) 등과 같은 직류 전력 공급원과 같은 어떠한 유형의 전력 공급원도 될 수 있는 전력 공급원을 포함할 수 있다.
도 2는 입력 전력 보호 소자(200)의 개략도이다. 도 2에 도시된 바와 같이, 입력 전력 보호 소자(200)는 입력 전력 보호 소자(200)의 과전류 보호부로서 기능하는 (퓨즈 소자로서 지칭될 수도 있는) 퓨즈(210)를 포함한다. 일부 실시예들에서, 퓨즈(210)는, 예컨대 알루미늄, 주석(tin), 구리, 납, 황동(brass), 청동(bronze), 니크롬(nichrome) 등과 같은 어떠한 유형의 물질(또는 그것들의 조합)로도 형성될 수 있다. 입력 전력 보호 소자(200)는, 입력 전력 보호 소자(200)의 과전압 보호부로서 기능하는 (TVS 다이오드 유형일 수 있는) (제너 다이오드 소자로서 일반적으로 지칭될 것인) 제너 다이오드(220)도 포함할 수 있다. 일부 실시예들에서, 제너 다이오드(220)는, 예컨대 실리콘(예컨대, 도핑된 실리콘), 갈륨 아세나이드(gallium arsenide), 게르마늄, 실리콘 카바이드(silicon carbide) 등과 같은 어떠한 유형의 반도체 물질들로도 (p-형 반도체 및 n-형 반도체로 형성되거나 관련된) PN 접합을 사용하여 형성된 반도체 소자일 수 있다.
일부 실시예들에서, 제너 다이오드(220)는 PN 접합의 적어도 일부분을 포함하는(또는 관련된) 실리콘 기판(150)을 포함할 수 있다. 일부 실시예들에서, PN 접합은 반도체의 단일 또는 다수 결정들에서, 예컨대 도핑, 이온 주입을 사용, 도펀트들의 확산, 에피텍셜(epitaxial) 성장 등에 의해서 생성될 수 있다. 비록 본 실시예 및 본 명세서에서 설명된 실시예들 중 다수는 제너 다이오드의 맥락에서 언급되지만, 어떠한 유형의 과전압 보호부도 제너 다이오드와, 또는 제너 다이오드를 대신해서 사용될 수 있다. 예를 들면, 입력 전력 보호 소자(200)의 과전압 보호부는 어떠한 유형의 TVS 소자가 될 수도 있다.
도 2에 도시된 바와 같이, 퓨즈(210) 및 제너 다이오드(220)는, 입력 전력 보호 소자(200)가 단일 집적 구성부품으로서 기능하도록 입력 전력 보호 소자(200)에 집적된다. 다시 말해서, 퓨즈(210) 및 제너 다이오드(220)는, 입력 전력 보호 소자(200)가 독립형 개별 구성부품으로서 기능하도록 입력 전력 보호 소자(200)에 패키징될 수 있다.
퓨즈(210) 및 제너 다이오드(220)가 입력 전력 보호 소자(200)에 집적되기 때문에, 입력 전력 보호 소자(200)는 3개의 단자들을 포함한다. 각각이 독립한 구성부품들로서 기능할 때, 퓨즈는 2단자 소자로서 전형적으로 패키징되고, 제너 다이오드도 2단자 소자로서 전형적으로 패키징된다. 도 2에 도시된 바와 같이, 입력 전력 보호 소자(200)의 3개 단자들은 입력 단자(202), 출력 단자(204) 및 접지 단자(206)이다. 도 2에 도시된 바와 같이, 입력 단자(202)는 퓨즈(210)의 종단(212)에 (예컨대, 전기적으로) 연결된다. 제너 다이오드(220)는, 출력 단자(204)에도 (예컨대, 전기적으로) 연결된 퓨즈(210)의 종단(214)에 (예컨대, 전기적으로) 연결된다. 따라서, 퓨즈(210)의 종단(214) 및 제너 다이오드(220)는 모두 출력 단자(204)에 연결되고 단일 노드로서 기능한다. 제너 다이오드(220)는 접지 단자(206)에도 연결된다.
입력 전력 보호 소자(200)가 3개의 단자 아키텍처를 포함하기 때문에, 퓨즈(210)는 (블로우 개방으로 지칭될 수도 있는) 고장시 개방될 수 있고, 제너 다이오드(220), 및 출력 단자(204)를 경유하여 입력 전력 보호 소자(200)와 연결된 다운스트림 시스템(예컨대, 부하) 양자에 대하여 전류를 중단시킬 수 있다. 일부 실시예들에서, 퓨즈(210)는, 퓨즈(210)가 개방 회로를 생성하기 위해 용융될 때 고장시 개방될 수 있다. 일부 실시예들에서, 퓨즈(210)는 다운스트림 과전류 사태, 과전압 사태 및/또는 열 결합 메커니즘에 응답하여 고장시 개방될 수 있다. 과전류 보호부(예컨대, 퓨즈 소자) 및 과전압 보호부(예컨대, 제너 다이오드)를 포함하는 입력 전력 보호 소자의 이러한 상이한 전력 보호 메커니즘들의 예시들이 도 3a 내지 5b에 도시된 그래프들에 도해된다.
구체적으로, 도 3a 내지 3d는 열 결합 메커니즘을 통해서 (도 1 및 3에 도시된 것들과 같은) 입력 전력 보호 소자에 의해 제공되는 전력 보호를 도해하는 그래프들이다. 도 4a 내지 4c는 과전류 사태에 응답하여 입력 전력 보호 소자에 의해 제공된 전력 보호를 도해하는 그래프들이다. 도 5a 및 5b는 과전압 사태에 응답하여 입력 전력 보호 소자에 의해 제공된 전력 보호를 도해하는 그래프들이다.
도 3a 내지 5b와 관련하여 설명된 구성부품들의 양상은 구현되었을 때(예컨대, 반도체 소자들을 이용하여 구현되었을 때), 예컨대 특정 전압들, 전류들에서, 그리고/또는 특정 시간들에서 전이들을 만드는 것으로 설명되고, 구성부품들의 전이들은 특정 전압들, 전류들 및/또는 특정 시간들의 직전이나 직후에 발생할 것이다. 구체적으로, 파괴 전압들에서의 변이들, 열 전도율, 공정 변이들, 온도 변이들, 소자들의 스위칭 시간들, 회로 전이 지연들 등이 도 3a 내지 5b에서 전압들, 전류들 및/또는 시간들 직전이나 직후에서 구성부품들의 전이들을 촉발할 수 있는 조건들(예컨대, 비이상적인 조건들)을 유발할 수 있다. 도 3a 내지 5b에 도시된 바와 같이, 시간은 우측을 향해 증가한다.
도 3a는 입력 전력 보호 소자에 포함된 과전류 보호 소자를 통과하는 전류를 도해하는 그래프이다. 과전류 보호 소자는 도 2에 도시된 입력 전력 보호 소자(200)의 퓨즈(210)와 같은 그러한 퓨즈 소자일 수 있다. 일부 실시예들에서, 과전류 보호 소자는 도 1에 도시된 입력 전력 보호 소자(100)의 과전류 보호부(110)에 포함되거나, 과전류 보호부(110)일 수 있다.
도 3a에 도시된 바와 같이, 과전류 보호 소자를 통과하는 전류는, 근사적으로 시간(T2)에 문턱 전류(CL) 아래인 전류(Q)가 될 때까지 근사적으로 시간(T1)부터 상승한다. 과전류 보호 소자를 통과하는 전류는 시간(T2) 및 시간(T3) 사이에서 근사적으로 전류(Q)가 된다. 일부 실시예들에서, 문턱 전류(CL)는, 과전류 보호 소자가 고장시 개방(예컨대, 블로우 개방)없이 연속적으로 전류를 전도할 수 있는 최대 전류에 근사적인 과전류 보호 소자의 정격 전류를 나타낸다. 다시 말해서, 문턱 전류(CL)는, 과전류 보호 소자가 다운스트림 부하(예컨대, 회로)로 흐르는 전류를 중단시키지 않고서 연속적으로 전류를 전도할 수 있는 전류를 나타낼 수 있다. 일부 실시예들에서, 문턱 전류(CL)는, 과전류 보호 소자가 높은 전도 상태로부터 낮은 전도 상태(예컨대, 고장시 개방)로 변하는 최소 정상-상태(steady-state) 전류를 나타낼 수 있다. 일부 실시예들에서, 문턱 전류(CL)는, 예컨대 수 마이크로 암페어(micro ampere) 내지 수 암페어 사이에 있을 수 있다. 예를 들면, 문턱 전류(CL)는 2 마이크로 암페어, 5 밀리 암페어, 10 암페어, 100 암페어 등일 수 있다.
도 3b는 도 3a와 관련하여 기술된 과전류 보호 소자를 갖는 입력 전력 보호 소자에 집적된 과전압 보호 소자(예컨대, TVS(transient voltage suppression) 소자)의 온도를 도해하는 그래프이다. 도 3c는 과전압 보호 소자를 통과하는 전류를 도해하는 그래프이고, 도 3d는 과전압 보호 소자에 걸리는 전압을 도해하는 그래프이다. 과전압 보호 소자는, 예컨대 도 2에 도시된 입력 전력 보호 소자(200)의 제너 다이오드(220)와 같은 제너 다이오드일 수 있다. 일부 실시예들에서, 과전압 보호 소자는 도 1에 도시된 입력 전력 보호 소자(100)의 과전압 보호부(120)에 포함되거나, 과전압 보호부(120)일 수 있다.
도 3b에 도시된 바와 같이, (도 3a에 도시된) 전류(Q)까지 상승하는 과전류 보호 소자를 통과하는 전류에 응답하여, 과전압 보호 소자의 온도는 시간(T1) 및 시간(T2) 사이에서 상승하기 시작한다. 구체적으로, 과전압 보호 소자의 온도는 과전류 보호 소자를 통과하는 전류에 응답하여 과전류 보호 소자에 의해 생성된 열에 응답하여 시간(T1) 및 시간(T2) 사이에서 상승하기 시작할 수 있다. 열은, 예컨대 과전류 보호 소자 및 과전압 보호 소자를 입력 전력 보호 소자나 다른 소자 구조에 집적(또는 패키징)하는데 사용된 패키징(예컨대, 몰딩(molding))을 통해서 열 전도될 수 있다.
본 실시예에서, 과전압 보호 소자는 과전압 보호 소자의 온도가 문턱 온도(BT)에 도달할 때 전압 조절 상태로부터 단락 상태(예컨대 고장시 단락)로 변하도록 구성된다. 일부 실시예들에서, 문턱 온도(BT)는 문턱 파괴 온도로 또는 임계 파괴 온도로 지칭될 수 있고, 이러한 단락 상태는 전압 문턱(VL)이 초과되지 않더라도 달성될 수 있다. 저압 조절 상태에 있을 때, 과전압 보호 소자는 과전압 보호 소자 (및 다운스트림 부하)에 걸린 전압을 제한하도록 구성될 수 있다. 예를 들면, 과전압 보호 소자가 제너 다이오드인 경우, 제너 다이오드는 전압 조절 상태에 있을 때 제너 파괴 전압에서 제너 다이오드에 걸린 전압을 제한하도록 구성될 수 있다. 과전압 보호 소자의 전압 조절 한계가 (역 파괴 전압 또는 클램핑 전압으로 지칭될 수도 있는) 전압 문턱(VL)로서 도 3d에 도시된다.
단락 상태에 있을 때, 과전압 보호 소자는 단락될 수 있고, 그 다음에 전류를 전도성으로 인출하도록 구성될 수 있다. 단락 상태에 있을 때, 과전압 보호 소자의 구조에서 물리적 변화가 단락을 야기하는 상황에서, 과전압 보호 소자는 소자의 고장 모드일 수 있는 열 유도성 단락 상태에 있을 수 있다. 예를 들면, 과전압 보호 소자가 제너 다이오드인 경우, 문턱 온도(BT)를 넘는 온도에 응답하여 제너 다이오드의 PN 접합을 가로지르는 금속들의 이동은 제너 다이오드 내부에서(예컨대, PN 접합을 가로질러) 단락을 초래할 수 있다. 일부 실시예들에서, 일단 과전압 보호 소자가 단락 상태로 변하면, 과전압 보호 소자는 전압 조절 상태로 다시 변하지 못할 수 있다. 다시 말해서, 단락 상태로의 변화는 비가역성 물리적 변화일 수 있다. 일부 실시예들에서, 예컨대 열 유도성 사태 항복(avalanche breakdown)을 통하는 것처럼, 과전압 보호 소자는 단락 상태로부터 전압 조절 상태로 다시 역으로 변하도록 구성된 소자이거나 그 소자를 포함할 수 있다.
도 3b에 도시된 바와 같이, 과전압 보호 소자의 온도는, 과전압 보호 소자가 고장시 단락되는 (단락 상태로 변하는) 시간인 시간(T3)에서 문턱 온도(BT)에 도달한다. 일부 실시예들에서, 문턱 온도(BT)는, 예컨대 화씨 200 및 700도 사이(예컨대, 화씨 350도, 화씨 400도, 화씨 450도 등)에 있을 수 있다. 일부 실시예들에서, 과전압 보호 소자는, 문턱 온도(BT)가 도 3b에 도시된 것 보다 높거나 낮도록 구성될 수 있다. 일부 실시예들에서, 과전압 보호 소자는 특정 문턱 온도(BT)를 고유하게 갖는 물질(예컨대, 반도체 물질)로 만들어 질 수 있다. 일부 실시예들에서, 과전압 보호 소자는, 과전압 보호 소자의 열 전도성 결합이 도 3b에 도시된 것보다 짧거나 긴 시간을 초래하도록 구성될 수 있다.
전압 조절 상태로부터 단락 상태(예컨대, 고장시 단락)로 변하는 과전압 보호 소자에 응답하여, 과전압 보호 소자를 통과하여 인출되는 전류는 도 3c에 도시된 바와 같이 급격하게 상승한다. 구체적으로, 과전압 보호 소자를 통과하는 전류는, 과전압 보호 소자가 단락 상태(예컨대, 고장시 단락)로 변하는 시간(T3)부터 급격하게 상승한다.
또한, 단락 상태(예컨대, 고장시 단락)로 변하는 과전압 보호 소자에 응답하여, 과전류 보호 소자를 통과하여 인출되는 전류는 도 3a에 도시된 바와 같이 시간(T3)부터 상승한다. 과전류 보호 소자를 통과하여 인출되는 전류는 과전압 보호 소자를 통과하여 인출되는 전류가 상승하면서 상승한다. 과전류 보호 소자를 통과하여 인출되는 전류는 과전압 보호 소자를 통과하여 인출되는 전류가 상승하는 것에 응답하여 상승할 수 있다. 도 3a에 도시된 바와 같이, 과전류 보호 소자로부터의 전류는 시간(T3)부터 전류(Q)에서 문턱 전류(CL)를 넘어서 상승한다(간결함을 위해서 CL과 관련된 시간 구성부품은 언급되지 않는다). 문턱 전류(CL)를 넘어서 상승하는 과전류 보호 소자를 통과하는 전류에 응답하여, 과전류 보호 소자는 시간(T4)에서 낮은 전도 상태(예컨대, 고장시 개방)로 변한다. 과전류 보호 소자가 시간(T4)에서 낮은 전도 상태(예컨대, 고장시 개방)로 변할 때, (과전류 보호 소자가 낮은 전도 상태(예컨대, 고장시 개방)로 변했기 때문에) 과전류 보호 소자를 통과하는 전류는 영(또는 상대적으로 낮은 값)으로 감소한다.
도 3a에 도시된 바와 같이, 과전류 보호 소자는, 과전류 보호 소자들을 통과하는 전류가 구간(312)동안 문턱 전류(CL) 위에 있은 후, 낮은 전도 상태(예컨대, 고장시 개방)로 변한다. 일부 실시예들에서, 과전류 보호 소자의 적어도 일부분이, 예컨대 과전류 보호 소자를 통과하여 흐르는 전류에 응답하여 용융되는 것을 과전류 보호 소자의 온도가 일으킬 때, 과전류 보호 소자는 낮은 전도 상태(예컨대, 고장시 개방)로 변할 수 있다. 따라서, 과전류 보호 소자가 낮은 전도 상태(예컨대, 고장시 개방)로 변하는 동안인 구간은 과전류 보호 소자를 통과하여 흐르는 전류의 수준, 과전류 보호 소자의 크기, 과전류 보호 소자의 열 전도율, 과전류 보호 소자의 저항률(resistivity) 등에 좌우될 수 있다. 일부 실시예들에서, 과전류 보호 소자들로의 전류가 구간(312)보다 짧은 구간 동안 또는 구간(312)보다 긴 구간 동안 문턱 전류(CL) 위에 있은 후 과전류 보호 소자가 낮은 전도 상태(예컨대, 고장시 개방)로 변하도록, 과전류 보호 소자가 구성될 수 있다.
도 3c에 도시된 바와 같이, 과전압 보호 소자를 통과하는 (로그 스케일로 도시되지 않은) 전류는, (도 3a에 도시된 바와 같이) 시간(T4)에서 낮은 전도 상태(예컨대, 고장시 개방)로 변하는 과전류 보호 소자에 응답하여 시간(T4)에서 영(또는 상대적으로 낮은 값)으로 떨어진다. 일부 실시예들에서, 시간(T3) 이전에 과전압 보호 소자를 통과하는 전류는 영보다 클 수 있다. 일부 실시예들에서, 시간(T3) 이전에 과전압 보호 소자를 통과화는 전류는 상대적으로 작은 전류일 수 있다. 일부 실시예들에서, 시간(T3) 이전에 과전압 보호 소자를 통과하는 전류는 근사적으로 과전압 보호 소자를 통과하는 누설 전류일 수 있다. 도 3c에서, 전류는 로그 스케일로 도시되지 않기 때문에, 도해된 바와 같이 그러한 누설 전류는 거의 영인 것 같다.
도 3d에 도시된 바와 같이, 과전류 보호 소자가 (도 3a에 도시된 바와 같이) 시간(T3)부터 낮은 전도율 상태(예컨대, 고장시 개방)으로 변하기 시작할 때까지, 과전압 보호 소자에 걸린 전압은 입력 전력 보호 소자의 동작 동안 근사적으로 일정하다. 낮은 전도율 상태(예컨대, 고장시 개방)로 변하는 과전류 보호 소자에 응답하여, 과전압 보호 소자에 걸린 전압은 영(또는 상대적으로 낮은 값)으로 떨어진다. 일부 실시예들에서, 문턱 온도(BT)를 넘어 상승하는 온도에 응답하는 과전압 보호 소자의 고장은 크로바(crowbar) 고장으로서 지칭될 수 있다. 도 3d에 도시된 바와 같이, 과전압 보호 소자에 걸린 전압은 과전압 보호 소자의 문턱 전압(VL) 아래에 있다. 과전압 보호 소자의 문턱 전압(VL)은, 과전압 보호 소자가 전압 조절 상태에 있을 때 과전압 보호 소자가 파괴되는 전압(예컨대, 제너 다이오드의 파괴 전압 또는 제너 전압) (예컨대, 전압 조절 한계, 클램핑 전압)일 수 있다. 문턱 전압(VL)에서 또는 그 위에서 과전압 보호 소자의 파괴는 입력 전압에 의해 구동되는 제어 하의 파괴 (및 가역성 파괴)일 수 있고, 이는 과전압 보호 소자가 단락 상태 또는 상대적으로 높은 전도 상태로 변할 때의 온도 유도성 파괴와 대비된다. 일부 실시예들에서, 과전압 보호 소자에 걸린 전압은 입력 전력 보호 소자의 동작 동안 변할 수 있다(예컨대, 상승, 감소할 수 있다). 일부 실시예들에서, 문턱 전압(VL)은, 예컨대 수 밀리볼트 및 수 볼트 사이에 있을 수 있다. 예를 들면, 문턱 전압(VL)은 0.5 볼트, 1.5 볼트, 5 볼트, 50 볼트, 500 볼트, 100 볼트 등일 수 있다.
도 3b에 도시된 바와 같이, 과전압 보호 소자의 온도는 과전류 보호 소자가 시간(T4)에서 낮은 전도 상태(예컨대, 고장시 개방)로 변한 후 감소하기 시작한다. 일부 실시예들에서, 전류가 상대적으로 제한되고 또는 과전류 보호 소자를 통과하여 (또는 입력 전력 보호 소자의 임의의 부분을 통과하여) 더 이상 흐르지 않기 때문에, 과전압 보호 소자의 온도는 감소할 수 있다. 일부 실시예들에서, 과전압 보호 소자가 대류, 전도 등과 같은 열 냉각 메커니즘을 통해서 식으면서, 과전압 보호 소자의 온도는 감소할 수 있다. 일부 실시예들에서, 과전압 보호 소자의 냉각에도 불구하고 과전압 보호 소자는 단락 상태에서 유지될 수 있다.
본 실시예에서, (도 3b에 도시된) 구간(314) 동안 (도 3a에 도시된) 과전류 보호 소자로의 전류가 상승하는 것에 응답하여 과전압 보호 소자의 온도가 문턱 온도(BT)에 도달할 때까지, 과전압 보호 소자의 온도는 온도에 있어서 상승한다. 문턱 전압(BT)은 특정 실시예에 좌우되어 변할 수 있다. 또한, 도 3a 및 3b에 도시된 바와 같이, 과전류 보호 소자를 통과하는 전류가 시간(T1)에서 상승하기 시작함에도 불구하고 과전압 보호 소자의 온도는 시간(T1) 및 시간 (T2) 사이에서 상승하기 시작한다. 다시 말해서, 과전압 보호 소자의 온도에서의 상승은 과전류 보호 소자를 통과하는 전류에서의 상승에 대해서 상대적으로 지연된다. 이러한 지연이 도 3b에서 지연 구간(316)으로서 도시된다.
일부 실시예들에서, 과전압 보호 소자(예컨대, 과전압 보호 소자의 열 전도율)는, 과전압 보호 소자가 도 3b에 도시된 구간(314)보다 짧거나 긴 구간 동안 문턱 온도(BT)에 도달하도록 구성될 수 있다. 일부 실시예들에서, 과전압 보호 소자는, 지연 구간(316)이 도 3b에 도시된 것보다 짧거나 길도록 구성될 수 있다. 일부 실시예들에서, 지연 구간(316)이 도 3b에 도시된 것보다 짧거나 길도록 그리고/또는 과전압 보호 소자가 도 3b에 도시된 구간(314)보다 짧거나 긴 구간 동안 문턱 전압(BT)에 도달하도록, (입력 전력 소자에 집적된) 과전압 보호 소자와 과전류 보호 소자 사이의 거리 및/또는 과전압 보호 소자와 과전류 보호 소자 사이의 물질이 정의될 수 있다. 일부 실시예들에서, 과전압 보호 소자와 과전류 보호 소자 사이의 물질은, 그 물질이 열 전도성 물질(예컨대, 특정 열 전도율을 갖는 물질) 및/또는, 예컨대 실리콘 산화물들, 진성(intrinsic) 반도체들, 폴리실리콘, 폴리머 패키징 글라스(polymer packaging glass) 등과 같은 전기적으로 절연성인 물질이 되도록 구성될 수 있다.
일부 실시예들에서, 과전압 보호 소자를 통과하는 (온도-유도될 수 있는) 상승된 누설 전류는 과전류 보호 소자가 고장시 개방되는 것을 일으킬 수 있다. 예를 들면, 과전압 보호 소자의 온도에서의 상승은 과전압 보호 소자가 과전압 보호 소자를 통과하고 과전류 보호 소자를 통과하는 상대적으로 높은 누설 전류를 인출하는 것을 일으킬 수 있다. 과전압 보호 소자가 고장시 단락되지 않을 지라도, 과전압 보호 소자에 의해 과전류 보호 소자를 통과하여 인출된 상대적으로 높은 누설 전류 (및 과전류 보호 소자를 통과하여 이미 흐르는 임의의 추가적인 전류)는 (어떤 구간 내에서) 과전류 보호 소자가 고장시 개방되는 것을 일으킬 수 있다.
도 4a 및 4c에 도시된 그래프들에 도해된 바와 같이, 과전류 보호 소자의 전도 상태에서의 변화(예컨대, 블로우 개방)는 문턱 전류(CL) 아래에서 과전류 보호 소자를 통과하는 전류 흐름(예컨대, 지속된 전류 흐름)으로 시작하는 연쇄 사태들(chain events)에 의해 발생할 수 있다. 구체적으로, 과전류 보호 소자의 전도 상태에서의 변화는 과전류 보호 소자와 과전압 보호 소자 사이 열 전도 (또는 열 전달)과 관계된 정귀환 루프(positive feedback loop)에 의해 발생한다. 과전류 보호 소자를 통과하여 인출된 전류는 열이 과전압 보호 소자로 전달되는 것을 초래한다. 열이 과전압 보호 소자로 전달됨에 따라, 과전압 보호 소자는 과전류 보호 소자가 낮은 전도 상태(예컨대 고장시 개방)로 변할 때까지 보다 높은 수준의 전류가 과전류 보호 소자를 통과하여 인출되는 것을 일으킨다.
도 4a는, 단일 그래프에서 중첩된 부하를 통과하는 전류(410), 및 입력 전력 보호 소자에 포함된 과전류 보호 소자를 통과하는 전류(411)를 도해하는 그래프이다. 과전류 보호 소자는 도 2에서 도시된 입력 전력 보호 소자(200)의 퓨즈(210)와 같은 과전류 보호 소자일 수 있다. 일부 실시예들에서, 과전류 보호 소자는 도 1에 도시된 입력 전력 보호 소자(100)의 과전류 보호부(110)에 포함되거나 과전류 보호부(110)일 수 있다.
도 4a에 도시된 바와 같이, 부하를 통과하는 전류(410) 및 과전류 보호 소자를 통과하는 전류(411)는 그 전류들이 문턱 전류(CL) 위에 있는 전류(R)에 근사적으로 있을 때까지 근사적으로 시간(S1)부터 급격하게 상승한다. 부하를 통과하는 전류(410)가 일정하게 유지될 수 있는 한편, 도 4a에 도시된 바와 같이 과전류 보호 소자를 통과하는 전류(411)는, 본 명세서에서 설명된 바와 같이 열-활성 전류 싱크와 같은 과전류 보호 소자 및 과전압 보호 소자 사이 열 상호작용(예컨대, 열의 정귀환)의 결과로서 상승을 계속할 수 있다. 본 실시예에서, 과전류 보호 소자가 전류(410) 및 전류(411) 양자가 영(또는 상대적으로 낮은 전류들)으로 떨어지는 시간(S2)에 낮은 전도 상태(예컨대, 고장시 개방)로 변할 때까지, 과전류 보호 소자를 통과하는 전류(411)는 시간(S1) 및 시간(S2) 사이에서 상승을 계속한다. 이에 따라, 본 상황에서, 과전류 보호 소자는 과전류 보호 소자를 통과하는 전류(예컨대, 부하 전류)가 적어도 특정 구간 동안 (예컨대, 과전류 보호 소자의 정격 전류로 나타낼 수 있는) 문턱 전류(CL) 위에 있을 때 낮은 전도 상태(예컨대, 고장시 개방)로 변하도록 구성된다. 본 실시예에서, 전류는 과전류 사태를 야기하는 결함의 저항 및/또는 전원 저항에 기초하여 전류(R)에 제한된다. 일부 실시예들에서, 문턱 전류(CL)를 초과하는 과전류 보호 소자를 통과하는 전류를 초래하는 전류 프로파일은 도 4a에 도시된 것과 다를 수 있다.
도 4a에 도시된 바와 같이, 과전류 보호 소자를 통과하는 전류가 구간(412) 동안 (전류(411)가 상승을 계속하는 동안) 문턱 전류(CL) 위에 있은 후, 과전류 보호 소자는 낮은 전도 상태(예컨대, 고장시 개방)로 변한다. 일부 실시예들에서, 과전류 보호 소자의 적어도 일부분이, 예컨대 과전류 보호 소자를 통과하여 흐르는 전류에 응답하여 용융되는 것을 과전류 보호 소자의 온도가 일으킬 때, 과전류 보호 소자는 낮은 전도 상태(예컨대, 고장시 개방)로 변할 수 있다. 따라서, 과전류 보호 소자가 낮은 전도 상태(예컨대, 고장시 개방)로 변한 이후의 구간은 과전류 보호 소자를 통과하여 흐르는 전류의 수준, 과전류 보호 소자의 크기, 과전류 보호 소자의 열 전도율, 과전류 보호 소자의 저항률 등에 좌우될 수 있다. 일부 실시예들에서, 과전류 보호 소자들로의 전류가 구간(412)보다 짧은 구간 동안 또는 구간(412)보다 긴 구간 동안 문턱 전류(CL) 위에 있은 후에 과전류 보호 소자가 낮은 전도 상태(예컨대, 고장시 개방)로 변하도록, 과전류 보호 소자가 구성될 수 있다.
도 4b는 도 4a와 관련하여 설명된 과전류 보호 소자를 갖는 입력 전력 보호 소자에 집적된 과전압 보호부(예컨대, TVS(transient voltage suppression) 소자)의 온도를 도해하는 그래프이다. 도 4c는 과전압 보호 소자에 걸린 전압을 도해하는 그래프이다. 과전압 보호 소자는, 예컨대 도 2에 도시된 입력 전력 보호 소자(200)의 제너 다이오드(220)와 같은 제너 다이오드일 수 있다. 일부 실시예들에서, 과전압 보호 소자는 도 1에 도시된 입력 전력 보호 소자(100)의 과전압 보호부(120)에 포함되거나, 과전압 보호부(120)일 수 있다.
도 4b에 도시된 바와 같이, (도 4a에 도시된) 전류(R)까지 상승하는 과전류 보호 소자를 통과하는 전류에 응답하여, 과전압 보호 소자의 온도는 시간(S1) 및 시간(S2) 사이에서 상승한다(간결함을 위해서 거의 선형 비율로 상승하는 것으로 도시되며, 주어진 시스템의 전류 프로파일들 및 열 역학 관계(dynamics)에 크게 좌우될 수 있다). 구체적으로, 과전압 보호 소자의 온도는 과전류 보호 소자를 통과하는 전류(R)에 응답하는 과전류 보호 소자에 의해 생성된 열에 응답하여 시간(S1) 및 시간(S2) 사이에서 상승한다. 열은, 예컨대 과전류 보호 소자와 과전압 보호 소자를 입력 전력 보호 소자에 집적하는데 사용되는 패키징(예컨대, 몰딩)을 통해서 열 전도될 수 있다. 유사하게, 열은 완전히 집적된 소자(예컨대, 집적 회로(integrated circuit; IC))에서 실리콘 기판 또는 회로 구성부품들을 통해서 직접 전도될 수 있다.
과전류 보호 소자가 (도 4a에 도시된 바와 같이) 시간(S2)에서 낮은 전도 상태(예컨대, 고장시 개방)로 변한 이후, 과전압 보호 소자의 온도는 도 4b에 도시된 바와 같이 감소(예컨대, 점근적으로(asymptotically) 감소)하기 시작한다. 일부 실시예들에서, 전류가 제한되고 또는 과전류 보호 소자를 통과하여 (또는 입력 전력 보호 소자의 임의의 부분을 통과하여) 더 이상 흐르지 않기 때문에, 과전압 보호 소자의 온도는 감소할 수 있다. 일부 실시예들에서, 과전압 보호 소자가 대류, 전도 등과 같은 열 냉각 메커니즘들을 통해서 식으면서, 과전압 보호 소자의 온도는 감소할 수 있다. 본 실시예에서, 과전압 보호 소자의 온도가 문턱 온도(BT)를 초과하지 않기 때문에, 과전압 보호 소자는 전압 조절 상태에서 유지되고 단락 상태로 변하지 않는다.
도 4c에 도시된 바와 같이, 과전류 보호 소자가 (도 4a에 도시된 바와 같이) 시간(T4)에 낮은 전도 상태(예컨대, 고장시 개방)로 변할 때까지, 과전압 보호 소자에 걸린 전압은 입력 전력 보호 소자의 동작 동안 근사적으로 일정하게 유지된다. 낮은 전도 상태(예컨대, 고장시 개방)로 변하는 과전류 보호 소자에 응답하여, 과전압 보호 소자에 걸린 전압은 영(또는 상대적으로 낮은 값)으로 떨어진다. 도 4c에 도시된 바와 같이, 과전압 보호 소자에 걸린 전압은 과전압 보호 소자의 문턱 전압(VL) 아래에 있다. 과전압 보호 소자의 문턱 전압(VL)은, 과전압 보호 소자가 전압 조절 상태에 있을 때 과전압 보호 소자가 파괴되는 전압(예컨대, 제너 다이오드의 파괴 전압) (예컨대 전압 조절 한계, 클램핑 전압)일 수 있다. 일부 실시예들에서, 과전압 보호 소자에 걸린 전압은 입력 전력 보호 소자의 동작 동안 변할 수 있다(예컨대, 상승, 감소할 수 있다).
일부 실시예들에서, (도 4a에 도시된 바와 같이) 상승하는 과전류 보호 소자를 통과하는 전류에 응답하여 과전류 보호 소자에 의해 생성된 열은 과전압 보호 소자로 전달될 수 있다. 과전압 보호 소자가 단락 상태(예컨대, 고장시 단락)로 변하고 전류를 인출하는 것을 과전압 보호 소자의 온도가 일으킬 수 있다. 일부 실시예들에서, 과전압 보호 소자를 통과하여 인출되는 전류는 과전류 보호 소자를 통과하여 인출되는 (도 4a에 도시된 것보다) 더 높은 전류를 초래할 수 있고, 과전류 보호 소자가 시간(S2) 전에 낮은 전도 상태(예컨대, 고장시 개방)로 변하는 것을 일으킬 수 있다. 도 3a 내지 3d에 도시된 그래프들과 도 4a및 4c에 도시된 그래프들에 의해 도해된 바와 같이, 과전류 보호 소자의 전도 상태에서의 변화(예컨대, 블로우)는 과전류 보호 소자의 문턱 전류(CL) 위의 전류에 의해 직접적으로 유발될 수 있고, 또는 (전술한 정귀환 루프를 통해서) 문턱 전류(CL) 아래의 전류에 의해 초기에 촉발될 수 있다.
도 5a는 입력 전력 보호 소자로 집적된 과전압 보호 소자의 전압을 도해하는 그래프이다. 과전압 보호 소자는, 예컨대 도 2에 도시된 입력 전력 보호 소자(200)의 제너 다이오드(220)와 같은 제너 다이오드일 수 있다. 일부 실시예들에서, 과전압 보호 소자는 도 1에 도시된 입력 전력 보호 소자(100)의 과전압 보호부(120)에 포함되거나, 과전압 보호부(120)일 수 있다.
도 5a에 도시된 바와 같이, 과전압 보호 소자에 걸린 전압은 전압이 근사적으로 시간(U2)에 문턱 전압에 있을 때까지, 근사적으로 시간(U1)부터 상승한다. 본 실시예에서, 과전압 보호 소자는 전압 조절 상태에서 유지되고 단락 상태로 변하지 않는다. 과전압 보호 소자에 걸린 전압은 과전압 사태에 응답하여 상승할 수 있다. 본 실시예에서, 전압이 영(또는 상대적으로 낮은 값)으로 떨어지는 (도 5b에 도시된) 시간(U3)에 과전압 보호 소자가 낮은 전도 상태(예컨대, 고장시 개방)로 변할 때까지, 과전압 보호 소자에 걸린 전압은 시간(U2) 및 시간(U3) 사이에서 문턱 전압(VL)에 근사적으로 있을 수 있다. 과전압 보호 소자의 문턱 전압(VL)은 과전압 보호 소자가 전압 조절 상태에 있을 때 과전압 보호 소자가 파괴되는 전압(예컨대 제너 다이오드의 파괴 전압) (예컨대, 전압 조절 한계, 클램핑 전압)일 수 있다. 일부 실시예들에서, 과전압 보호 소자에 걸린 전압이 문턱 전압(VL)에 도달하는 것을 초래하는 전압 프로파일은 도 5a에 도시된 것과 다를 수 있다.
도 5b는 도 5a와 관련하여 설명된 과전압 보호 소자를 갖는 입력 전력 보호 소자에 포함된 과전류 보호 소자를 통과하는 전류를 도해하는 그래프이다. 과전류 보호 소자는 도 2에 도시된 입력 전력 보호 소자(200)의 퓨즈(210)와 같은 과전류 보호 소자일 수 있다. 일부 실시예들에서, 과전류 보호 소자는 도 1에 도시된 입력 전력 파워 소자(100)의 과전류 보호부(110)에 포함되거나, 과전류 보호부(110)일 수 있다.
도 5b에 도시된 바와 같이, 과전류 보호 소자를 통과하는 전류가 근사적으로 시간(U2)에 문턱 전류(CL) 위에 있는 전류(V)에 있을 때까지, 전류는 근사적으로 시간(U1)부터 상승한다. 과전류 보호 소자를 통과하는 전류는 과전압 사태에 응답하여 상승하는 과전압 보호 소자에 걸린 전압에 응답하여 급격하게 상승할 수 있다. 본 실시예에서, 과전류 보호 소자가 전류가 영(또는 상대적으로 낮은 값)으로 떨어지는 시간(U3)에 고장시 개방될 때까지, 과전류 보호 소자를 통과하는 전류는 시간(U2) 및 시간(U3) 사이에서 전류(V)에 근사적으로 있다. 과전류 보호 소자는 과전류 보호 소자를 통과하는 전류가 적어도 특정 구간 동안 (예컨대, 과전류 보호 소자의 정격 전류로 나타낼 수 있는) 문턱 전류(CL) 위에 있을 때 낮은 전도 상태(예컨대, 고장시 개방)로 변하도록 구성된다. 본 실시예에서, 과전압 보호 소자의 문턱 전압(VL)에서 과전압 보호 소자에 걸린 전압의 한도를 정하기 위해 인출된 전류이기 때문에, 전류는 전류(V)로 제한된다.
전술한 과전류 보호 소자들과 유사하게, 도 5b에 대응하는 과전류 보호 소자는 과전류 보호 소자를 통과하는 전류가 유한한 구간 동안 문턱 전류(CL) 위에 있은 후 낮은 전도 상태(예컨대, 고장시 개방)로 변하도록 구성된다. 도 5a 및 5b에 도시된 바와 같이, 과전압 보호 소자에 걸린 전압이 문턱 전압에 있을 때 과전류 보호 소자가 낮은 전도 상태(고장시 개방)로 변하는 것을 과전류 보호 소자를 통과하는 전류가 야기하도록, 과전압 보호 소자와 과전류 보호 소자는 구성된다. 다시 말해서, 과전류 보호 소자가 과전압 보호 소자에 걸린 바람직한 전압에서 낮은 전도 상태(예컨대, 고장시 개방)로 변하도록, 과전압 보호 소자와 과전류 보호 소자는 총괄적으로 구성된다.
본 실시예에서, 과전류 보호 소자를 통과하는 전류는 도 5a에 도시된 과전압 보호 소자에 걸린 전압에 비례하여 상승한다. 일부 실시예들에서, 입력 전력 보호 소자에 연결된 부하가 (저항성 부하가 아닌) 능동 부하인 경우, 과전류 보호 소자를 통과하는 전류 프로파일은 도 5b에 도시된 것과 다를 수 있다.
도 5c는 도 5a 및 5b에서 설명된 과전류 보호 소자를 갖는 입력 전력 보호 소자에 집적된 과전압 보호부(예컨대, TVS(transient voltage suppression) 소자)의 온도를 도해하는 그래프이다. 도 5c에 도시된 바와 같이, (도 5b에 도시된) 전류(V)까지 상승하는 과전류 보호 소자를 통과하는 전류에 응답하여, 과전압 보호 소자의 온도는 시간(U1) 및 시간(U3) 사이에서 상승하나(예컨대, 거의 선형 비율로 상승하나), 과전압 보호 소자의 문턱 온도(BT)를 초과하지 않는다. 구체적으로, 과전압 보호 소자의 온도는 과전류 보호 소자를 통과하는 전류(V)에 응답하는 과전류 보호 소자에 의해 생성된 열에 응답하여 시간(U1) 및 시간(U3) 사이에서 상승한다. 열은, 예컨대 과전류 보호 소자와 과전압 보호 소자를 입력 전력 보호 소자에 집적하는데 사용된 패키징(예컨대, 몰딩), 또는 임의의 다른 소자 구조를 통해서 열 전도될 수 있다.
과전류 보호 소자가 (도 5b에 도시된 바와 같이) 시간(U3)에서 낮은 전도 상태(예컨대, 고장시 개방)로 변한 이후, 과전압 보호 소자의 온도는 도 5c에 도시된 바와 같이 감소(예컨대, 점근적으로 감소)하기 시작한다. 일부 실시예들에서, 전류는 제한되고 또는 과전류 보호 소자를 통과하여 (또는 입력 전력 보호 소자의 임의의 부분을 통과하여) 더 이상 흐르지 않기 때문에, 과전압 보호 소자의 온도는 감소할 수 있다. 일부 실시예들에서, 과전압 보호 소자가 대류, 전도 등과 같은 메커니즘을 통해서 식으면서 과전압 보호 소자의 온도는 감소할 수 있다. 본 실시예에서, 과전압 보호 소자의 온도는 문턱 전압(BT)를 초과하지 않기 때문에, 과전압 보호 소자는 전압 조절 상태에서 유지되고 단락 상태로 변하지 않는다.
도 6a는 입력 전력 보호 소자(600)의 정단면도를 도해하는 블록도이다. 도 6b는 도 6a에 도시된 입력 전력 보호 소자(600)의 측단면도를 도해하는 블록도이다. 도 6b에 도시된 입력 전력 보호 소자(600)의 측단면도는 도 6a에 점선으로 도시된 선(P1)을 따라서 자른 것이다. 도 6a에 도시된 입력 전력 보호 소자(600)의 정단면도는 도 6b에서 점선으로 도시된 선(P2)를 따라 자른 것이다.
도 6a 및 6b에 도시된 실시예에서, 입력 전력 보호 소자(600)는 과전류 보호부로서 기능하는 퓨즈(610) 및 과전압 보호부로서 기능하는 제너 다이오드(620)을 포함한다. 본 실시예에서, 퓨즈(610)는 입력 단자(602)에 연결되고(예컨대, 와이어 본딩되고(bonded)) 제너 다이오드(620)의 부분인 금속판(624)에 연결된 와이어로 정의된다. 다시 말해서, 퓨즈(610)는 와이어 본드(bond) 퓨즈일 수 있다.
일부 실시예들에서, 퓨즈(610)는 어떠한 유형의 퓨즈도 될 수 있다. 예를 들면, 퓨즈는 협폭 금속 구조 퓨즈, 온-다이오드(on-diode) 퓨즈층일 수 있고, 또는 일부 다른 기술을 사용하여 형성될 수 있다. 일부 실시예들에서, 퓨즈(610)는, 예컨대 알루미늄, 주석, 구리, 납, 황동, 청동, 니크롬(nichrome) 등과 같이 어떠한 유형의 물질로도 형성될 수 있다.
도 6a에 도시된 바와 같이, 제너 다이오드(620)는 전도체들(630)을 경유해서 입력 전력 보호 소자(600)의 출력 단자(604)에 연결될 수 있다. 본 실시예에서, 전도체들(630)은 2개의 분리된 전도체들(즉, 2개의 분리된 와이어들)을 포함한다. 일부 실시예들에서, 전도체들(630)의 각각은 퓨즈(610)와 동일한 물질로 만들어질 수 있다. 일부 실시예들에서, 전도체들(630)은 도 6a에 도시된 것보다 많거나 적은 와이어들을 포함할 수 있다
일부 실시예들에서, 전도체들(630)의 각각은 퓨즈(610)와 근사적으로(예컨대, 실질적으로) 동일한 크기, 물질, 저항일 수 있다. 전도체들(630)은 2개의 분리된 와이어들을 포함하고 퓨즈(610)는 하나의 와이어로 만들어지기 때문에, 전도체들(630)이 퓨즈(610)와 전도체들(630)을 경유하여 입력 단자(602)와 출력 단자(604) 사이에 흐르는 전류에 응답하여 고장시 개방되기 전에 퓨즈(610)는 고장시 개방될 것이다. 퓨즈(610)의 단면적은 전도체들(630)의 총 단면적보다 작기 때문에, 전도체들(630)이 고장시 개방되기 전에 퓨즈(610)는 고장시 개방될 것이다. 일부 실시예들에서, 출력 단자(604)는 도 6a에 도시된 전도체들(630)과 다른 소자(또는 연결부(들))를 사용하여 제너 다이오드(620)에 연결될 수 있다. 제너 다이오드(620) 및 출력 단자(604) 사이 다른 소자(또는 연결부(들))의 예시들은 도 7a 내지 8b에 도시된다.
도 6b에 도시된 바와 같이, 제너 다이오드(620)는 PN 접합(622)을 가지는 반도체(621)를 포함한다. 금속판(624)은 반도체(621)의 상부 상에 배치되고 금속판(626)은 반도체(621)의 하부 상에 배치된다. 일부 실시예들에서, 금속판(624) 및/또는 금속판(626)은 반도체 공정 수단들을 사용하여 반도체(621) 상에 배치된(예컨대, 그 상에 스퍼터링된(sputtered)) 금속에 의해 정의될 수 있다. 일부 실시예들에서, 금속판(624) 및/또는 금속판(626)은 반도체(621)의 상부 및/또는 하부 전체를 덮거나, 덮지 않을 수 있다. 일부 실시예들에서, 금속판(624) 및/또는 금속판(626)은 반도체(621)가 입력 전력 보호 소자(600)에 포함될 수 있는 개별적인 다이(die)로 절단(예컨대, 톱을 사용하여 절단)되기 전에 반도체(621) 상에 배치될 수 있다. 도 6b에 도시된 바와 같이, 제너 다이오드(620)의 PN 접합은 반도체(621)의 하부보다 반도체(621)의 상부에 더 가깝다.
도 6b에 도시된 바와 같이, 제너 다이오드(620)는 금속판(626)을 통해서 접지 단자(606)에 직접 연결된다. 도 6a 또는 6b에 도시되지 않았지만, 일부 실시예들에서 제너 다이오드(620)는 하나 이상의 전도체들(예컨대, 하나 이상이 와이어들)을 통해서 접지 단자(606)에 연결될 수 있다.
도 6a 및 6b에 도시된 바와 같이, 제너 다이오드(620), 전도체(630) 및 단자들(즉, 입력 단자(602), 출력 단자(604), 접지 단자(606))은 입력 전력 보호 소자(600)에 집적된다. 구체적으로, 이러한 구성부품들은 구성부품들 주위에 형성된 몰딩(652)을 포함하는 컨테이너(container)(650) 내에 배치된다. 일부 실시예들에서, 컨테이너(650) 및 몰딩(652)은 패키지를 총괄적으로 정의할 수 있다. 일부 실시예들에서, 전술한 것들에 추가하여 추가적인 구성부품들이 입력 전력 보호 소자(600)에 포함될 수 있다. 일부 실시예들에서, 추가적인 구성부품들은 입력 전력 보호 소자(600)에 집적될 수 있다. 일부 실시예들에서, 컨테이너(650)는 구성부품들이 컨테이너(650)의 적어도 일부분 내에 배치된 이후 그 구성부품들 위로 배치된 커버(예컨대, 뚜껑(lid), 하부)를 가질 수 있다. 일부 실시예들에서, 단자들 중 하나 이상은 컨테이너(650)의 경계들을 넘어서 연장될 수 있다.
도 6b에 도시된 바와 같이, 단자들 각각은 입력 전력 보호 소자(600)를, 예컨대 인쇄 회로 보드(PCB)에 부속(plug)시키는데 사용될 수 있다. 구체적으로, 입력 단자(602)는 핀(612)에 연결되고, 출력 단자(604)는 핀(614)에 연결되며, 접지 단자(606)는 핀(616)에 연결된다. 입력 전력 보호 소자(600)가 삽입(예컨대, 부속)될 수 있는 인쇄 회로 보드의 소켓들의 예시가 도 8에 도시된다. 일부 실시예들에서, 단자들 중 하나 이상은 볼(ball)과 같은, 입력 전력 보호 소자(600)를 보드에 연결하는데 사용될 수 있는 다른 유형의 (핀들과 다른) 커넥터에 연결될 수 있다. 일부 실시예들에서, 단자들 중 하나 이상은 (도시된 바와 같은) 핀들이나 볼들에 연결되지 않을 수 있고, 보드에 납땜될 수 있는 패드(pad)이거나 패드에 연결될 수 있다. 그러한 실시예들에서, 핀들 중 하나 이상은 선택적으로 생략될 수 있다.
도 7a는 입력 전력 보호 소자의 구성부품들에 대한 상면도를 도해하는 블록도이다. 도 7b는 도 7a에 도시된 입력 전력 보호 소자의 구성부품들에 대한 측면도를 도해하는 블록도이다. 입력 전력 보호 소자(700)는 과전류 보호부로서 기능하는 퓨즈(710) 및 과전압 보호부로서 기능하는 제너 다이오드(720)를 포함한다. 본 실시예에서, 퓨즈(710)는 입력 단자(702)에 연결되고(예컨대, 와이어 본딩되고) 제너 다이오드(720)의 부분인 금속판(724)에 연결된(예컨대, 와이어 본딩된) 와이어에 의해 정의된다. 다시 말해서, 퓨즈(710)는 와이어 본드 퓨즈일 수 있다. 일부 실시예들에서, 퓨즈(710)는 어떠한 유형의 퓨즈(예컨대, 협폭 금속 구조 퓨즈, 온-다이오드 퓨즈층)도 될 수 있다.
도 7a에 도시된 바와 같이, 제너 다이오드(720)는 전도성 클립(760)을 통해서 입력 전력 보호 소자(700)의 출력 단자(704)에 연결될 수 있다. 일부 실시예들에서, 전도성 클립(760)은, 예컨대 알루미늄, 금 등과 같은 어떠한 유형의 전도성 물질로도 만들어질 수 있다. 일부 실시예들에서, 전도성 클립(760)은 퓨즈(710)와 동일한 물질로 만들어질 수 있다.
일부 실시예들에서, 전도성 클립(760)이 퓨즈(710)와 전도성 클립(760)을 경유하여 입력 단자(702) 및 출력 단자(704) 사이에 흐르는 전류에 응답하여 고장시 개방되기 전에 퓨즈(710)가 고장시 개방되도록, 전도성 클립(760)이 구성될 수 있다(예컨대, 전도성 클립(760)의 형상, 열 용량(thermal mass) 및/또는 물질 유형이 구성될 수 있다). 예를 들면, 하나의 그러한 실시예에서, 퓨즈(710)의 단면적(및 저항)가 전도성 클립(760)의 총 단면적(및 저항)보다 작을 수 있기 때문에 전도성 클립(760)이 고장시 개방되기 전에 퓨즈(710)가 고장시 개방될 것이다.
일부 실시예들에서, 전도성 클립(760)이, 예컨대 제너 다이오드(720) 및/또는 출력 단자(704)에 연결된 상대적으로 큰 크기(예컨대, 큰 표면적)를 가질 수 있기 때문에, 전도성 클립(760)의 사용은 에너지의 상대적으로 높은 펄스들에 대한 취급을 가능하게 할 수 있다. 일부 실시예들에서, 전도성 클립(760)은 제너 다이오드(720) 및/또는 출력 단자(704)에 대하여 열 싱크(예컨대, 열 히트 싱크(thermal heat sink))로서 기능할 수 있는 상대적으로 큰 크기를 가질 수 있다. 따라서, 전도성 클립(760)보다 작은 전도체가 제너 다이오드(720)에 연결된다면, 제너 다이오드(720)는 보다 높은 전력 구성부품이 될 수 있다.
도 7b에 도시된 바와 같이, 제너 다이오드(720)는 PN 접합(722)를 가지는 반도체(721)를 포함한다. 금속판(724)은 반도체(721)의 상부 상에 배치되고, 금속판(726)은 반도체(721)의 하부 상에 배치된다. 일부 실시예들에서, 금속판(724) 및/또는 금속판(726)은 반도체 공정 수단들을 사용하여 반도체(721) 상에 배치된(예컨대, 그 상에 스퍼터링된) 금속에 의해 정의될 수 있다. 일부 실시예들에서, 금속판(724) 및/또는 금속판(726)은 반도체(721)의 상부나 하부 전체를 덮지 않을 수 있다. 비록 도 7b에 도시되지 않았지만, 제너 다이오드(720)의 PN 접합은 반도체(721)의 상부보다 반도체(721)의 하부에 더 가까울 수 있다.
도 7b에 도시된 바와 같이, 제너 다이오드(720)는 금속판(726)을 통해서 접지 단자(706)에 직접 연결된다. 도 7a 또는 7b에 도시되지 않았지만, 일부 실시예들에서, 제너 다이오드(720)는 하나 이상의 전도체들(예컨대, 하나 이상의 와이어들)을 통해서 접지 단자(706)에 연결될 수 있다.
도 7a 또는 도 7b에 도시되지 않았지만, 도 7a 및 7b에 도시된 입력 전력 보호 소자의 구성부품들은 도 6a 및 6b에 도시된 것과 유사한 패키지에 집적될 수 있다. 일부 실시예들에서, 전술한 것들에 추가하여, 추가적인 구성부품들이 입력 전력 보호 소자에 포함될 수 있다. 예를 들면, 다른 구현들에 있어서, 다른 배열들 및 구성부품들이 사용될 수 있다. 예를 들면, 다른 유형들의 전도성 클립들이 사용될 수 있으며, 과전압 보호부로서 사용된 제너 다이오드의 PN 접합은 도 7에 도시된 것보다 반도체 물질의 반대쪽 표면에 더 가깝게 위치할 수 있고, 그리고/또는 (일부 예시들로서, 실리콘 기판에 구현된 퓨즈와 같은) 다른 유형들의 퓨즈들도 사용될 수 있다.
도 8은 과전류 보호 소켓(803) 및 과전압 보호 소켓(805)을 도해하는 블록도이다. 과전류 보호 소켓(803)은 패드(802) 및 패드(804)를 포함한다. 과전압 보호 소켓(805)은 패드(806) 및 패드(808)를 포함한다. 일부 실시예들에서, 과전류 보호 소켓(803) 및 과전압 보호 소켓(805)은 표준(예컨대, 표준 크기) 개별 구성부품들이 삽입될 수 있는 표준 소켓들일 수 있다. 패드들 사이의 그리고 패드들로부터의 (예컨대, 패드(804) 및 패드(808) 사이의) 전기적 연결들이 도 8에 도시된다.
예를 들면, 제너 다이오드와 같은, 표준-크기의 개별 구성부품 과전압 보호 소자가 패드들(806, 808)에 삽입될 수 있다. 일부 실시예들에서, 개별 구성부품 과전압 보호 소자는 SMB 패키지에 있을 수 있다. 표준-크기의 개별 구성부품 과전압 보호 소자의 풋프린트(footprint)는 윤곽선(820)으로 도시된다. 유사하게, 퓨즈와 같은, 표준-크기의 개별 구성부품 과전류 보호 소자는 패드들(802, 804)를 통해서 소켓(803)으로 삽입될 수 있다. 일부 실시예들에서, 개별 구성부품 과전류 보호 소자는 0402 패키지에 있을 수 있다. 표준-크기의 개별 구성부품 과전류 보호 소자의 풋프린트는 윤곽선(830)으로 도시된다.
도 8에 도시된 바와 같이, 전술한 바와 같은 (과전류 보호 소자 및 과전압 보호 소자를 집적하는) 입력 전력 보호 소자는 분리된 개별 구성부품 과전압 보호 소자들 및 과전류 보호 소자들을 대체하는데 사용될 수 있다. 과전압 보호 소켓(805) 및 과전류 보호 소켓(803) 중 적어도 일부에 삽입된 입력 전력 보호 소자의 풋프린트는 윤곽선(800)으로 도시된다. 도 8에 도시된 바와 같이, 입력 전력 보호 소자는 3단자 소자일 수 있기 때문에, 입력 전력 보호 소자는 과전압 보호 소켓(805) 및 과전류 보호 소켓(803) 중 적어도 일부에 삽입되지 않을 수 있다. 도 8에 도시된 실시예에서, 입력 전력 보호 소자는 패드(808)에 삽입되지 않는다.
도 8에 도해된 바와 같이, 입력 전력 보호 소자는 개별 구성부품 과전압 보호 소자들 및/또는 과전류 보호 소자들과 관련된 표준 소켓들에 삽입되도록 구성될 수 있다. 따라서, 입력 전력 보호 소자는 분리된 개별 구성부품 과전압 보호 소자들 및 과전류 보호 소자들을 대체하도록 구성될 수 있다.
도 9는 입력 전력 보호 소자를 사용하는 방법을 도해하는 순서도이다. 일부 실시예들에서, 입력 전력 보호 소자는 본 명세서에서 설명된 입력 전력 보호 소자들 중 임의의 것과 유사하거나 동일할 수 있다.
전류가 입력 전력 보호 소자의 과전류 보호부에 수신된다(블록 900). 일부 실시예들에서, 입력 전력 보호 소자의 과전류 보호부는 퓨즈(예컨대, 와이어 본드 퓨즈, 반도체 공정 기술들을 사용하여 생산된 퓨즈)이거나 다른 유형의 과전류 보호 소자일 수 있다. 일부 실시예들에서, 과전류 보호부에 수신된 전류는 과전류 보호부를 통과할 수 있고, 과전류 보호부의 문턱 전류(예컨대, 정격 전류) 아래에 있을 수 있다.
입력 전력 보호 소자의 과전압 보호부가 전압 조절 상태로부터 열-유도성 전도 상태로 변할 때까지, 입력 전력 보호 소자의 과전류 보호부로부터의 열이 입력 전력 보호 소자의 과전압 보호부로 전달된다(블록 910). 특정 실시예에 따라, 열 유도성 전도 상태는, 일부 예시로서, 열-활성 전류 싱크, 열 폭주(thermal runaway)에 진입하는 열-활성 전류 싱크 및/또는 고장시 단락되는 TVS 다이오드를 통과하는 전류를 소모하는 것(sinking) 것을 포함할 수 있다. 일부 실시예들에서, 입력 전력 보호 소자의 과전압 보호부는 열 파괴에 있게 되는 제너 다이오드와 같은 어떠한 유형의 과도 전압 억제(transient voltage suppression) 소자도 될 수 있다. 다른 실시예들에서, 과전압 보호부는, 앞서 제시된 바와 같이 열-활성 전류 싱크를 포함할 수 있다. 과전압 보호부의 온도가 (문턱 파괴 온도로도 지칭될 수 있는) 문턱 온도를 초과하고 과전압 보호부가 전압 조절 상태로부터 열 유도성 전도 상태나 열 유도성 단락 상태로 변할 때까지, 과전류 보호부로부터의 열은 과전압 보호부로 (그리고 그 역으로) 전달될 수 있다.
일부 실시예들에서, 열이 과전류 보호부와 과전압 보호부 사이에 전달될 수 있도록 과전류 보호부는 과전압 보호부와 함께 입력 전력 보호 소자로 집적될 수 있다(예컨대, 입력 전력 보호 소자 내에서 패키징될 수 있다). 다시 말해서, 과전압 보호부 및 과전류 보호부는, 예컨대 컴퓨팅 소자에 포함될 수 있는 개별 구성부품들에 집적될 수 있다. 일부 실시예들에서, 열은 과전압 보호부 및 과전류 보호부 사이에 주입된 몰딩을 통해서 전달될 수 있다.
어떤 실시예들에서, 일단 열 파괴가 일어나면, 입력 전력 보호 소자의 과전류 보호부가 높은 전도 상태로부터 낮은 전도 상태(예컨대, 고장시 개방)으로 변할 때까지, 전류는 입력 전력 보호 소자의 과전압 보호부를 통과하여 인출된다(블록 920). 전압 조절 상태로부터 단락 상태(예컨대, 고장시 단락)로 변하는 과전압 보호부에 응답하여, 전류는 과전압 보호부를 통과하여 인출된다. 과전류 보호부가 높은 전도 상태로부터 낮은 전도 상태(예컨대, 고장시 개방)로 변할 때까지, 과전압 보호부를 통과하여 인출되는 전류는 입력 전력 보호부의 과전류 보호부를 통과하여 인출된다. 일부 실시예들에서, 과전류 보호부가 퓨즈 인 경우, 퓨즈가 높은 전도 상태로부터 낮은 전도 상태(예컨대, 고장시 개방)로 변할 때, 퓨즈는 용융될 수 있고 개방 회로를 형성할 수 있다.
도 10a는 일실시예에 따른 입력 전력 보호 소자(1000)의 측면도이다. 도 10a에 도시된 바와 같이, 입력 전력 보호 소자(1000)는 칩-규모 패키지(chip-scale package; CSP) 소자로서 구현된다. 일부 실시예들에서, 칩-규모 패키지 소자는 칩-크기 패키징 소자로서 지칭될 수 있다. 일부 실시예들에서, 입력 전력 보호 소자(1000)는 입력 전력 보호 소자(1000)의 과전압 보호부(예컨대, 제너 다이오드)의 다이 크기의 1.5 배이거나 그 보다 작다. 일부 실시예들에서, 입력 전력 보호 소자(1000)는 입력 전력 보호 소자(1000)의 과전압 보호부(예컨대, 제너 다이오드)의 다이 크기의 1.5배보다 크다. 도 10a에 도시된 바와 같이, 입력 전력 보호 소자(1000)는 입력 전력 보호 소자(1000)를, 예컨대 보드(예컨대, PCB)에 연결하는데 사용될 수 있는 패드들이나 볼들(예컨대, BGA(boll grid array))(1022)를 가진다. 일부 실시예들에서, 입력 전력 보호 소자(1000)는 웨이퍼 수준 칩 규모 패키지(wafer level chip scale package; WL-CSP)로서 구현될 수 있다. 도 10a에 도시되지 않았지만, 본 명세서에서 설명한 바와 같은 입력 전력 보호 소자는 도 10a에 도시된 것과 같은, CSP나 다수의 CSP들로서 구현될 수 있다.
도 10b는 일실시예에 따라 도 10a에 도시된 입력 전력 보호 소자(1000)의 상면도이다. 도 10b에 도시된 바와 같이, 입력 전력 보호 소자(1000)는 4개의 패드들(1022)을 가진다. 일부 실시예들에서, 입력 전력 보호 소자(1000)는 도 10b에 도시된 것보다 많거나 적은 패드들(1022)을 가질 수 있다. 일부 실시예들에서, 패드들(1022) 중 하나 이상은 입력 단자, 출력 단자 및/또는 접지 단자이거나 포함할 수 있다.
본 명세서에 설명된 실시예들 중 임의의 것이 CSP 소자에 구현될 수 있다. 예를 들면, (본 명세서에 설명된 다른 실시예들 뿐만 아니라) 도 7a 및 7b에 도시된 입력 전력 보호 소자는 CSP 소자로서 구현될 수 있다. 그러한 실시예들에서, 와이어 본드들, 클립들 및/또는 와이어 라우팅(routing)은 볼들을 대체할 수 있고, 그리고/또는 실리콘 공정 구조들을 사용하여 구현될 수 있다.
도 11a는 일실시예에 따른 입력 전력 보호 소자(1100)의 측면도이다. 도 11a에 도시된 바와 같이, 입력 전력 보호 소자(1100)는 CSP 소자로서 구현된다. 도 11a에 도시된 바와 같이, 입력 전력 보호 소자(1100)는 입력 전력 보호 소자(1100)를, 예컨대 보드(예컨대, PCB)에 연결하는데 사용될 수 있는 패드들이나 볼들(예컨대, BGA(ball grid array))(1122)를 가진다. 일부 실시예들에서, 입력 전력 보호 소자(1100)는 웨이퍼 수준 클립 규모 패키지(WL-CSP)로서 구현될 수 있다.
본 실시예에서, 입력 전력 보호 소자(1100)는 과전류 보호부(1100)(예컨대, 퓨즈) 및 과전압 보호부(1120)(예컨대, 제너 다이오드, TVS 소자)를 포함한다. 본 실시예에서, 절연층(1124)이 과전류 보호부(1110) 및 과전압 보호부(1120) 사이에 배치된다. 일부 실시예들에서, 과전류 보호부(1110)는 내장된 박막 금속 퓨즈 또는 폴리실리콘 전자 퓨즈(e-fuse) 구조 일 수 있다. 일부 실시예들에서, 과전류 보호부(1110)는, 예컨대 폴리실리콘 기판 상에 퇴적된 텅스텐 금속이거나 포함할 수 있다.
도 11b는 일실시예에 따라 도 11a에 도시된 입력 전력 보호 소자(1100)의 상면도이다. 도 11b에 도시된 바와 같이, 입력 전력 보호 소자(1100)는 4개의 패드들(1122)을 가진다. 일부 실시예들에서, 입력 전력 보호 소자(1100)는 도 11b에 도시된 것보다 많거나 적은 패드들(1122)을 가질 수 있다. 일부 실시예들에서, 패드들(1122) 중 하나 이상은 입력 단자, 출력 단자 및/또는 접지 단자이거나 포함할 수 있다. 본 실시예에서, 과전류 보호부(1110)는 퓨즈(1112) 부분을 포함한다.
도 12a는 입력 전력 보호 소자(1200)의 구성부품들에 대한 상면도를 도해하는 또 다른 블록도이다. 도 12b는 도 12a에 도시된 입력 전력 보호 소자(1200)의 구성부품들에 대한 측면도를 도해하는 블록도이다. 입력 전력 보호 소자(1200)는 과전류 보호부로서 기능하는 (본 경우 도그-본(dog-bone)형 퓨즈인) 퓨즈(1210) 및 과전압 보호부로서 기능하는 제너 다이오드(1220)를 포함한다. 도 12a에 도시된 바와 같이, 제너 다이오드(1220)는 (도 12b에 도시된 절연체(1228)를 통해서) 비아(via)들(1229)를 통하여 입력 전력 보호 소자(1200)의 출력 단자(1204)에 연결될 수 있다. 도 12b에 도시된 바와 같이, 퓨즈(1210)의 제1 부분은 (도시되지 않은 전도성 클립을 사용하여) 입력 단자(1202)로서 기능할 수 있거나 입력 단자(1202)에 연결(예컨대, 전기적으로 연결)될 수 있으며, 퓨즈(1210)의 제2 부분은 (도 12b에 도시된 절연체(1228)를 통해서) 비아들(1212)를 통하여 출력 단자(1204)에 연결(예컨대, 전기적으로 연결)된다.
도 12b에 도시된 바와 같이, 제너 다이오드(1220)는 PN 접합(1222), 및 반도체(1221)의 상부 및 하부 상에 배치된 금속판들(1224)을 포함한다. 일부 실시예들에서, PN 접합(1222) 및/또는 금속판들(1224)은 전술한 것들과 유사할 수 있다. 도 12b에 도시된 바와 같이, 제너 다이오드(1220)는 반도체(1221)의 하부 상에서 금속판(1224)을 통하여 접지 단자(1206)에 직접 연결된다.
본 실시예에서, 퓨즈(1210)는 제너 다이오드(1220)의 반도체(1221) 상에 배치된 공정층(process layer)(예컨대, 금속층)에 의해 정의된다. 일부 실시예들에서, 퓨즈(1210) 및/또는 비아들은 반도체 공정 기술들을 사용하여 생산될 수 있다. 예를 들면, 일부 실시예들에서, 퓨즈(1210)는 스퍼터링 기술을 사용하여 제너 다이오드(1220)의 반도체(1221) 상에 퇴적된 금속성 물질에 의해 정의될 수 있다. 다시 말해서, 퓨즈(1210) 및 제너 다이오드(1220)는 반도체 공정 기술들을 사용하여 공통의 실리콘 기판 내에 모두 형성될 수 있다. 출력 단자(1204) 및 퓨즈(1210)는 절연체(1228)에 의해 반도체(1221)의 상부 상에서 반도체(1221) 및 금속판(1224)으로부터 절연 될 수 있다.
도 12a 또는 도 12b에 도시되지 않았지만, 일부 실시예들에서, 출력 단자(1204) (또는 출력 단자로서 기능할 수 있는 땜납(solder) 및/또는 몰딩)는 반도체(1221)의 상부 상에서 금속판(1224)에 직접 연결될 수 있고, 그리고/또는 반도체(1221)에 직접 연결될 수 있다. 그러한 실시예들에서, 절연체(1228)는 출력 단자(1204) 및 반도체(1221) (및/또는 반도체(1221) 위의 금속판(1224)) 사이에 배치되지 않을 수 있다. 그러한 실시예들에서, 출력 단자(1204)가 금속판(1224)의 적어도 일부분 상에 및/또는 반도체(1221)의 적어도 일부분 상에 배치되기 전에, 절연체(1228)의 적어도 일부분은 식각(etch)되어 버릴 수 있다.
도 12a 또는 12b에 도시되지 않았지만, 일부 실시예들에서, 입력 전력 보호 소자(1200)는 절연성(예컨대, 전기적으로 절연성, 열적으로 절연성) 물질(또는 코팅(coating)), 및/또는 퓨즈 성능을 최적화(예컨대, 변경)하기 위한 그리고/또는 외부 환경과의 상호 작용으로부터 퓨즈를 차단하는 것을 지원하기 위한 구조적 지지를 제공하는 물질(또는 코팅)으로 캡핑(capping)될 수 있다. 예를 들면, 입력 전력 보호 소자(1200)는 글라스(glass) 물질, 폴리실리콘 물질 등으로 캡핑(또는 코팅)될 수 있다.
도 12a 또는 도 12b에 도시되지 않았지만, 도 12a 및 12b에 도시된 입력 전력 보호 소자의 구성부품들은 도 6a 및 6b에 도시된 것과 유사한 패키지로 집적될 수 있다. 일부 실시예들에서, 전술한 것들에 추가하여 추가적인 구성부품들이 입력 전력 보호 소자에 포함될 수 있다. 일부 실시예들에서, 도 12a 및 12b에 도시된 입력 전력 보호 소자(1200)는 CSP 소자로서 구현될 수 있다.
도 13a는 특정 구성요소로서 열-활성 전류 싱크(1330)를 포함하여 구현된 과전압 보호 소자의 열 특성들을 나타내는, 도 2의 보다 상세한 개략도이다. 도 13a에 도시된 바와 같이, 입력 전력 보호 소자(1300)는 도 2에 도시된 입력 전력 보호 소자(200)와 유사한 구성요소들을 포함한다. 예를 들면, 입력 전력 보호 소자(1300)는 퓨즈(1310)를 포함한다. 퓨즈(210)와 같은 방식으로, 퓨즈 소자(1310)는 입력 전력 보호 소자(1300)의 과전류 보호부(보호 소자)로서 기능한다. 일부 실시예들에서, 퓨즈(1310)는, 예컨대 알루미늄, 주석, 구리, 납, 황동, 청동, 니크롬, 폴리실리콘 등과 같은 (또는 그것들의 조합과 같은) 어떠한 유형의 물질로도 형성될 수 있다. 퓨즈는, 일부 예시들로서 리플로우(reflow) 가능한 열 퓨즈, 펄스-탄성(pulse-resilient) 퓨즈 또는 저-저항 펄스-탄성 퓨즈일 수 있다.
입력 전력 보호 소자(1300)는 본 명세서에서 설명한 다른 실시예들과 유사한 방식으로, 입력 전력 보호 소자(1300)의 과전압 보호부로서 기능할 수 있는 제너 다이오드(1320)(예컨대, TVS 다이오드 유형)도 포함한다. 일부 구현들에서, 제너 다이오드(1320)는, 예컨대 실리콘(예컨대, 도핑된 실리콘), 갈륨 아세나이드, 게르마늄, 실리콘 카바이드 등과 같은 다수의 반도체 물질들에서 (p-형 반도체 및 n-형 반도체로 형성되거나 관계된) PN 접합을 사용하여 형성된 반도체 소자일 수 있다.
다른 실시예들에서는 개별 구성부품들이 사용될 수 있는 한편, 어떤 실시예들에서, 제너 다이오드(1320)는 입력 전력 보호 소자(1300)의 다른 구성요소들과 함께 공통의 기판에 형성될 수 있다. 그러한 개별 구성부품들은, 도 8과 관련하여 전술한 소켓들과 같은 소켓들에 구현될 수 있다. 물론, 다른 소켓 구성들이 특정 실시예에 대한 적절성에 따라 사용될 수 있다. 또한 입력 전력 보호 소자(1300)의 구성요소들의 다른 배열들 및 구성들이 가능하다. 더욱이, 본 실시예(도 13a)는 본 명세서에서 설명된 실시예들 중 다수와 같이 제너 다이오드의 맥락에서 언급되지만, 과전압 보호 소자들의 다수의 다른 유형들은 마찬가지로 제너 다이오드(1320)를 사용할 수도, 제너 다이오드(1320)를 대체하여 사용할 수도 있다. 예를 들면, 입력 전력 보호 소자(1300)의 과전압 보호부는 어떠한 종류의 TVS 소자도 될 수 있다.
도 13a에 도시된 바와 같이, 입력 전력 보호 소자(200)의 구성요소들과 유사한 전술한 입력 전력 보호 소자(1300)의 구성요소들뿐만 아니라, 입력 전력 보호 소자(1300)는 열-활성 전류 싱크(1330)를 포함한다. 그러한 열-활성 전류 싱크는, 전술한 바와 같은 입력 보호 회로의 과전압 보호 소자(보호부)의 부분으로서 TVS 다이오드의 열 응답을 증진하고, 그리고/또는 더 양호하게 제어하도록 구성된 전용 구성요소로서 구현될 수 있다.
도 13a에 도해된 바와 같이, 열-활성 전류 싱크(1330)는 제너 다이오드(1320)와 병렬 연결된다. 특정 구현에 따라, 열-활성 전류 싱크(1330) 및 제너 다이오드(1320)는 (예컨대, 공통의 실리콘 기판에 구현될 때) 서로 상대적으로 강한 열 의존성을 가질 수 있다. 예를 들면, 열-활성 전류 싱크(1330) 및 제너 다이오드(1320)는 그것들 각각의 전류에서뿐만 아니라 다른 소자를 통해서 전도되는 전류에서 강한 열 의존성을 각각 가질 수 있다.
다른 실시예들에서, 열-활성 전류 싱크(1330) 및 제너 다이오드(1320)는 (예컨대, 분리된 개별 구성부품들을 사용하여 구현될 때) 서로 상대적으로 약한 열 의존성을 가질 수 있다. 그러한 실시예들에서, 열-활성 전류 싱크(1330)는, 예컨대 (인쇄 회로 보드 상에서 다른 구성부품들에 의한 전력 손실(power dissipation)의 결과로서) 입력 전력 보호 소자(1330)가 구현되는 인쇄 회로 보드 상에 발생할 수 있는 불안전한 온도 조건들, 또는 입력 전력 보호 소자(1330) 내에서 불안전한 온도 조건들을 감지하는데 사용될 수 있다. 예를 들면, 전력 손실과 관련된 열이 열-활성 전류 싱크(1330)에 전도성으로 (또는 대류성으로) 전달되는 상황에서, 열- 활성 전류 싱크(1330)는 인쇄 회로 보드 상에서 다른 구성부품들에 의한 전력 손실의 국부적인 수준들의 결과로서 발생할 수 있는 불안전한 온도 조건들을 감지하도록 구성될 수 있다.
다른 예시로서, 열-활성 전류 싱크(1330)는 퓨즈(1310)에서의 가열의 결과로서, 예컨대 도 3a와 관련하여 설명된 것들과 같은 전류 (퓨즈(1310)의 정격 이동(trip) 전류 아래의 지속적인 전류) 조건들의 결과로서 발생할 수 있는 불안전한 온도 조건들을 감지하도록 구성될 수 있다. 그러한 상황들에서, 열-활성 전류 싱크(1330)는 불안전한 온도 조건들에 응답하여 자가-유도성(self-induced) 열 폭주 모드를 기동시키도록 구성될 수 있다. 예를 들면, 사전-결정된 문턱 온도에 도달하는(또는 초과하는) 입력 전력 보호 소자(예컨대, 열-활성 전류 싱크(1330))의 결과로서, 퓨즈를 통과하는 전류에서의 급격한 상승 및 시스템에서 열 발생을 유발하고 낮은 저항 상태로부터 높은 저항 상태로 전이하는 퓨즈를 초래하는 열 폭주를 열-활성 전류 싱크(1330)가 기동시킬 수 있도록, 사전-결정된 문턱 온도가 정의 될 수 있다. 다시 말해서, (예컨대, 다운스트림 회로(들)의) 불안전한 온도가 본 명세서에서 설명된 다양한 시도들에서와 같이 입력 전력 보호 소자(1300)(예컨대, 열-활성 전류 싱크(1330))를 사용하여 회피될 수 있도록, 문턱 온도가 정의될 수 있다.
그러한 시도들에서, 안전한 온도에서 (예컨대, 문턱 온도 아래에서) 동작할 때, 열-활성 전류 싱크(1330)는 고-임피던스 상태에서 동작할 수 있고, 작은 양(예컨대, 수십 밀리 암페어 정도, 누설 전류 정도)의 전류만을 공급(또는 인출)할 수 있다. 그러나, 열-활성 전류 싱크(1330)의 주위 온도가 (예컨대, 문턱 온도 위로) 증가할 때, 열-활성 전류 싱크(1330)는 자가-유도성 열 폭주 모드를 기동시킬 수 있고, 그 결과로서 고-임피던스 상태에서 동작하는 것으로부터 저-임피던스 상태에서 동작하고 접지에 단락을 효과적으로 제공하는 것으로 전환할 수 있으며, 그 결과로서 상대적으로 많은 양(예컨대, 100 mA 내지 수십 암페어 정도)의 전류를 공급할 수 있다. 이러한 열 폭주 전류는 그 다음에 퓨즈(1310)를 통과하여 끌어 당겨질 것이고, 그 결과로서, 열-활성 전류 싱크(1330)가 자가-유도성 열 폭주를 기동시키기에 앞서 퓨즈를 통과하는 전류가 퓨즈(1310)에 대한 정격 이동 전류 아래에 있을 지라도, 불안전한 온도 조건에 응답하여 퓨즈(1310)가 블로우 개방되는 것을 일으킬 수 있다.
그러한 시도들에서, 열 폭주가 열-활성 전류 싱크(1330)에서 기동되는 온도(문턱 온도)는 특정 구현에 좌우된다. 문턱 온도는, 사용된 특정 전류 싱크, 입력 전력 보호 소자(1300)가 구현된 전자 시스템의 다른 구성요소들과 전류 싱크 사이의 열 결합/저항의 양, 및/또는 그러한 전자 시스템의 다른 구성요소들에 의해 손실된 전력의 양뿐만 아니라 다른 가능한 요인들과 같은 하나 이상의 구현 요인들에 좌우될 수 있다.
도 13a의 실시예에서, (전술한 바와 같은) 퓨즈(1310) 블로우 개방의 결과로서, 전력은 불안전한 온도 조건을 야기하고 있었던 입력 전력 보호 소자(1330)와 연결된 구성부품(또는 구성부품들)(예컨대, 회로 부하)에 더 이상 공급되지 않을 수 있다. 퓨즈 블로우 개방이 불안전한 온도 조건의 발생을 제거하기 때문에, 이러한 분기(shunting)는 관련된 부하 회로에 대한 손상(또는 추가 손상)을 방지할 수 있고, 그리고/또는 인쇄 회로 보드 화재가 지속되거나 악화되도록 허용되고 있던 불안전한 온도 조건에 기인하여 발생하는 것을 방지할 수 있다. 물론, 본 명세서에서 구체적으로 설명된 것들과 다른, 지속되는 불안전한 온도 조건의 다른 바람직하지 못한 효과들 역시 회피될 수 있다.
도 13a에 (화살표들(1335a, 1335b)로서) 도시된 바와 같이, 퓨즈(1310), 열-활성 전류 싱크(1330) 및/또는 제너 다이오드(1320)는, 그것들이 분리된 소자들 사이에 온도 정귀환에 영향을 끼치기 위하여 서로 열 결합될 수 있다. 다시 말해서, 퓨즈(1310), 열-활성 전류 싱크(1330) 및/또는 제너 다이오드(1320)는 열의 정귀환 루프 또는 시스템을 형성(또는 정의) 하기 위해 배열될 수 있다. 퓨즈(1310), 열-활성 전류 싱크(1330) 및/또는 제너 다이오드(1320) 사이의 그러한 열 귀환(feedback)은 다수의 구성들에서 달성될 수 있다. 하나의 예시로서, 퓨즈(1310), 열-활성 전류 싱크(1330) 및/또는 제너 다이오드(1320)는 (도 17에 도해된 바와 같이) 단일 실리콘 기판에서 서로 가까운 물리적 근접지에 구현될 수 있다. 다른 예시로서, 퓨즈(1310), 열-활성 전류 싱크(1330) 및/또는 제너 다이오드(1320)는, 예컨대 다이아몬드, 도핑되지 않은 실리콘이나 실리콘 산화물들과 같은 적절한 열 전도성 및 전기적 절연성 물질을 사용하여 서로 열 결합될 수 있는 개별 구성부품들일 수 있다.
도 13a에 (그리고 도 14b에 유사하게) 도시된 바와 같이, 입력 전력 보호 소자(1300)가 단일 집적 구성부품으로서 기능하도록, 퓨즈(1310), 제너 다이오드(1320) 및 열-활성 전류 싱크(1330)는 입력 전력 보호 소자(1300)에 집적된다. 다시 말해서, 입력 전력 보호 소자(1300)가 독립형 구성부품으로서 기능하도록, 퓨즈(1310), 제너 다이오드(1320) 및 열-활성 전류 싱크(1330)는 (본 명세서에 설명된 바와 같이 몰딩된 패키지나 CSP와 같은) 입력 전력 보호 소자(1300)로 패키징될 수 있다.
도 2에 도시된 입력 전력 보호 소자(200)와 유사하게, 퓨즈(1310), 제너 다이오드(1320) 및 열-활성 전류 싱크(1330)가 입력 전력 보호 소자(1300)에 집적되기 때문에, 입력 전력 보호 소자(1300)는 3개 단자들을 포함한다. 도 13a(및 13b)에 도시된 바와 같이, 입력 전력 보호 소자(1300)의 3개 단자들은 전원 입력 단자(1302), 전원 출력 단자(1304) 및 접지 단자(1306)이다. 도 13a(및 13b)에 도시된 바와 같이, 전원 입력 단자(1302)는 퓨즈(1310)의 일단(예컨대, 제1 단)에 연결(예컨대, 전기적으로 연결)된다. 제너 다이오드(1320) 및 열-활성 전류 싱크(1330)는 퓨즈(1310)의 다른 단(예컨대, 제2 단) 에 연결(예컨대, 전기적으로 연결)되고, 전원 출력 단자(1304)에도 연결(예컨대, 전기적으로 연결_된다. 따라서, 퓨즈(1210)의 일단, 제너 다이오드(1320) 및 열-활성 전류 싱크(1330)는 모두 전원 출력 단자(1304)에 연결되고 단일 노드로서 기능한다. 제너 다이오드(1320) 및 열-활성 전류 싱크(1330)는 접지 단자(1306)에도 연결된다.
입력 전력 보호 소자(1300)는 3개 단자 구조를 포함하기 때문에, 퓨즈(1310)는 고장시(블로우) 개방될 수 있고, 그 결과로서 제너 다이오드(1320), 열-활성 전류 싱크(1330), 및 출력 단자(1304)를 통해서 입력 전력 보호 소자(1300)에 연결된 다운스트림 시스템(예컨대, 회로 부하)로의 전류를 중단시킬 수 있다. 일부 실시예들에서, 퓨즈(1310)는 퓨즈(1310)가 개방 회로를 생성하기 위해 용융될 때 고장시 개방될 수 있다. 일부 실시예들에서, 퓨즈(1310)는, 본 명세서에서 설명한 바와 같은 다운스트림 과전류 사태, 과전압 사태 및/또는 열 사태에 응답하여 고장시 개방될 수 있다.
도 13b는, 추가적인 구조가 과전압 보호 소자의 전류 소모(sink) 기능을 증진하기 위하여 특정하게 추가된 상황에서, 입력 전력 보호 회로(1300)의 예시적 구현을 도해한다. 도 13b에 도해된 실시예에서, 열-활성 전류 싱크(1330)는 열 누설형(thermally leaky) 쇼트키(Schottky) 다이오드 구조(1331)의 추가로서 증진된다. 특정 상황에 따라, 쇼트키 다이오드(1331)는 p-형 쇼트키 다이오드 또는 n-형 쇼트키 다이오드 일 수 있다. 다른 구현들에서, 열-활성 전류 싱크(1330)는, 일부 예시들로서 종래 PN 접합 다이오드, 음의 열 계수(thermal coefficient)를 갖는 저항, 양극성 소자, 전계 효과 트랜지스터 또는 활성 전류 싱크 회로를 사용하는 것과 같은 그러한 다른 구성들로 증진되거나 구현될 수 있다. 도 13b에 도해된 입력 전력 보호 소자(1300)의 다른 구성요소들은 도 13a와 관련하여 전술된 바와 같은 그러한 방식으로 구현될 수 있다. 이에 따라, 간결함과 명료함을 위하여, 그러한 구성요소들은 도 13b와 관련하여 상세하게 다시 설명되지 않는다.
도 14는, 도 13a 및 13b에 도해된 실시예들에서 열-활성 전류 싱크(1330)(또는 쇼트키 다이오드(1331))과 같은 열-활성 전류 싱크를 구현하는데 사용될 수 있는 p-형 쇼트키 다이오드(1400)를 도해하는 단면도이다. 도 14에 도시된 바와 같이, p-형 쇼트키 다이오드(1400)는 p-형 반도체 기판(1402)을 포함한다. 특정 구현에 따라, 입력 전력 보호 소자(예컨대 입력 전력 보호 소자(1300))의 다른 구성요소들도 p-형 쇼트키 다이오드(1400)과 함께 기판(1402)에 구현될 수 있다.
도 14에 도시된 p-형 쇼트키 다이오드(1400)는 캐쏘드(cathode)(1420) 및 애노드(anode)(1410)도 포함한다. 예시적 실시예에서, 캐쏘드(1420) 및 애노드(1410)는 코발트-실리사이드(CoSi)로부터 형성될 수 있다. 그러한 시도에서, CoSi 애노드(1410) 및 적절하게 도핑된 p-형 기판(1402) 사이의 일 함수(work function)는 적합한 누설 및 열 특성들을 갖는 쇼트키 접합을 만드는데 사용될 수 있다.
도 14에서도 도시된 바와 같이, p-형 쇼트키 다이오드(1400)는 캐쏘드(1420) 아래에 고농도로 도핑된 p+ 영역(1430)을 더 포함한다. 에너지 장벽이 CoSi 캐쏘드(1420) 및 p-형 기판(1402) 사이에 존재하는 한편, 고농도로 도핑된 p+ 영역(1430)은 캐리어 터널링을 가능하게 할 것이고, 그에 따른 p-형 쇼트키 다이오드(1400)의 캐쏘드(1420)에 대한 저항 접촉(ohmic contact)을 형성한다. 더욱이, p-형 쇼트키 다이오드(1400)는 추가적인 공정 단계들로부터 p-형 쇼트키 다이오드(1400)를 절연시키는 필드 산화물 영역(1440)을 포함한다.
다른 구현들에서, n-형 쇼트키 다이오드 또는 다른 소자(들)이 열-활성 전류 싱크를 구현하기 위해 형성될 수 있다. 그러나, 공정(예컨대, 표준 공정)의 부분으로서 p-형 기판들 및 CoSi를 포함하는 반도체 공정들에서, p-형 쇼트키 다이오드(1400)의 사용이 유리할 수 있다. 그러한 예시들에서, p-형 쇼트키 다이오드(1400)는, n-형 쇼트키 다이오드나 n-형 기판을 필요로 하는 다른 소자들을 구현하는데 요구될 수 있는 n-웰을 형성하는 것과 같은 필요한 임의의 추가적 공정 동작들 없이 형성될 수 있다.
도 15는 도 14에 도해된 p-형 쇼트키 다이오드(1400)과 같은 p-형 쇼트키 다이오드 및 표준 TVS PN 접합 다이오드에 대한 온도에 따른 누설 전류의 비교를 도해하는 그래프(1500)이다. 도 15에 도시된 비교는 동일한 면적의 다이오드들(PN 다이오드 및 p-형 쇼트키 다이오드)에 대한 누설 전류들을 도해한다. 도 15에서, 전류는 로그 스케일을 사용하여 수직축 상에 도시된다.
그래프(1500)에서, 종래 PN TVS 다이오드에 대한 온도에 따른 누설 전류는 선(1510)에 의해 도시되고, 한편 p-형 쇼트키 다이오드에 대한 온도에 따른 누설 전류는 선(1520)에 의해 도시된다. 구체적인 누설 전류들 및 온도들은 그래프(1500)에 도시되지 않으며, 구체적인 구현들에 기초하여 달라질 것이다. 그러나, 도 15에서 볼 수 있는 바와 같이, 주어진 온도에서 p-형 쇼트키 다이오드에 대한 누설 전류는 PN-접합 다이오드에 대한 누설 전류보다 수 차수가 더 큰 양이다. 이에 따라, 특정 구현에 따라, 온도 움직임에 따른 그 누설 전류에 기인하여, p-형 쇼트키 다이오드를 사용하는 것은 열-활성 전류 싱크를 구현하는 데 사용된 다른 유형들의 소자들과 비교하여 불안전한 온도 조건들을 보다 손쉽게 감지하기 위한 증진된 열 소모 성능 특성들을 제공한다.
도 16은 예시적 실시예에 따라 열-활성 전류 싱크(예컨대, 열 분기)에 대한 온도에 따른 전류를 도해하는 그래프(1610)이다. 도 15에서와 같이, 도 16에서의 전류는 로그 스케일을 사용하여 수직축 상에 도시된다. 도 16에 도시된 전류 관계는 예시의 방식으로 제시되고, 본 명세서에서 설명된 것들과 같은 다수의 다른 열-활성 전류 싱크들을 나타낼 수 있다.
그래프(1600)에서, (도 13a에 도시된) 열-활성 전류 싱크(1330)과 같은 열-활성 전류 싱크(예컨대, 열 분기)에 대한 온도에 따른 전류 관계는 곡선(1610)으로 도시된다. 도 16에 도해된 바와 같이, 열-활성 전류 싱크는 문턱 온도(TTH)(1620)에서 자가-유도성 열 폭주를 기동시킨다. 본 상황에서, 열 폭주가 기동되면, 열-활성 전류 싱크(예컨대, 열 분기)는 (상대적으로 낙은 전류를 인출하는) 고-임피던스 모드에서 동작하는 것으로부터 상대적으로 큰 양의 전류를 인출하는) 저-임피던스 모드에서 동작하는 것으로 변한다. 일단 열-활성 전류 싱크가 열 폭주를 기동시키면, 입력 전력 보호 소자(1300)와 같은 관련된 입력 전력 보호 소자에서 열-활성 전류 싱크에 의해 퓨즈를 통과하는 전류는 퓨즈를 고장시(블로우) 개방되는 것을 일으킬 수 있다. 본 상황에서, 일단 대응하는 입력 전력 보호 소자의 퓨즈가 고장시 개방되면, 퓨즈가 높은 전도 상태로부터 낮은 전도 상태로 변하면서 열-활성 전류 싱크에서의 전류는 영이나 상대적으로 영에 가깝게 떨어지고, 따라서, 예컨대 발생할 수 있는 인쇄 회로 보드 화재들과 같은 추가적인 불안전한 온도 조건들을 방지한다. 어떤 실시예들에서, 열 폭주는 퓨즈(1310)와 같은 입력 보호 소자의 퓨즈를 블로우하거나 “크로바(crowbar)”하는데 필요하지 않을 수 있다. 예를 들면, 도 13a에 도시된 구현에서, 전류 싱크(1330)를 통과하는 누설 전류는 유효 퓨즈 전류를 상승시킬 뿐만 아니라 입력 전력 보호 소자(1300)에서 열을 생성할 수 있고, 생성된 열 및/또는 상승된 전류는 퓨즈의 정격을 더 낮출 수 있고 열 폭주가 전류 싱크(1330)에서 일어나기 전에 퓨즈가 블로우 개방되는 것을 일으킬 수 있다.
도 17은 일실시예에 따른 입력 전력 보호 소자(1700)의 레이아웃을 도해하는 블록도이다. 입력 전력 보호 소자(1700)의 레이아웃은 도 13에 도시된 입력 전력 보호 소자(1300)를 구현하는데 사용될 수 있다. 도 17에 도해된 바와 같이, 입력 전력 보호 소자(1700)는 도 10 및 11과 관련하여 전술된 바와 같은 CSP 소자로서 구현될 수 있다. 입력 전력 보호 소자(1700)는 퓨즈(1710), 과전압 보호 소자(예컨대, 제너 다이오드)(1720) 및 p-형 쇼트키 다이오드(1730)을 포함하고, p-형 쇼트키 다이오드는 본 명세서에 설명된 바와 같은 증진된 열-활성 전류 싱크를 구현하는데 사용된다. 퓨즈나 냉각기 히트 싱크들과 비교하여 열-활성 전류 싱크의 상대적 열 지위(thermal position)는 소자의 열 응답을 변화시키기 위해 제어될 수 있다.
입력 전력 보호 소자(1700)는 입력 전력 보호 소자(1700)를, 예컨대 인쇄 회로 보드에 연결하는데 사용될 수 있는 패드들이나 볼들(1722)을 포함할 수도 있다. 어떤 실시예들에서, 입력 전력 보호 소자(1700)는 도 10과 관련하여 전술한 바와 같은 웨이퍼-수준 칩 규모 패키지로서 구현될 수 있다. 몰딩된 패키지들은 열 저항에서 큰 편차들을 갖는 현저한 열 저항들을 가질 수 있기 때문에, 웨이퍼-수준 칩 규모 패키지와 같은 구현들은 몰딩된 패키지들에서 구현된 입력 전력보호 소자들과 비교하여, 입력 전력 보호 소자(1700), 및 입력 전력 보호 소자(1700)가 구현된 회로 보드 사이에 보다 효과적이고 예측 가능한 열 상호작용을 가능하게 할 수 있다.
도 18은 일실시예에 따른 또 다른 입력 전력 보호 소자(1800)를 도해하는 블록도이다. 도 18에 도시된 바와 같이, 입력 전력 보호 소자(1800)는 (상기에서 도시된) 입력 전력 보호 소자들(200, 1300)과 유사하게, 전원 입력 단자(1802), 전원 출력 단자(1804) 및 접지 단자(1806)를 포함한다. 입력 전력 보호 소자(1800)는 퓨즈(1810) 및 열 분기(1830)도 포함한다. 예시적 실시예에서, 열 분기(1830)는 본 명세서에서 설명된 것들과 같은 열-활성 전류 싱크를 사용하여 구현될 수 있다. 입력 전력 보호 소자들(200, 1300)과 비교하여, 입력 전력 보호 소자(1800)는 과전압 보호 소자, 예컨대 제너 다이오드를 포함하지 않는다. 이에 따라, 과전압 보호가 필요하지 않고, 혹은 다른 방식으로 (예컨대 분리된 과전압 보호 회로에 의해서) 제공되는 상황에서, 입력 전력 보호 소자(1800)는 전술한 것들과 같은 불안전한 온도 조건들로부터 전자 회로와 같은 다운트스트림 회로 부하를 보호하는데 사용될 수 있다.
입력 전력 보호 소자(1800)는 다른 실시예들과 관련하여 전술된 것들과 유사한 기술들을 사용하여 구현될 수 있다. 예를 들면, 입력 전력 보호 소자(1800)는 단일 실리콘 기판에 구현될 수 있고, 그리고/또는 일부 예시로서 CSP(WL-CSP) 소자로서 구현될 수 있다.
입력 전력 보호 소자(1300)와 관련하여 언급되었던 것과 같은 방식으로, 퓨즈(1810) 및 열 분기(1830)는, 그것들 사이에 열의 정귀환 상호작용에 영향을 끼치기 위하여 서로 열 결합되도록, 또는 퓨즈(1810)와 열 분기(1830) 사이에 열의 정귀환 시스템을 제공하도록 구성될 수 있다. 예를 들면, 퓨즈(1810) 및 열 분기(1830)는, 예컨대 공통의 실리콘 기판에서 구현될 수 있는 단일 입력 전력 보호 소자(1800)에 집적될 수 있다.
다른 구현들에서, 퓨즈(1810) 및 열 분기(1830)는, 도 19a 및 19b와 관련하여 아래에 설명되는 실시예들과 같은 분리된 개별 소자들로서 구현될 수 있다. 다른 실시예들에서, 열 전도성 물질은 그러한 개별 소자들을 열 결합하는데 사용될 수 있다. 어떤 실시예들에서, 다수의 열 분기들(1830)이 서로 병렬로 전원 출력 단자(1804)에 연결될 수 있다. 그러한 시도들에서, 열 분기(들)(1830)은, 인쇄 회로 보드와 같은 입력 전력 보호 소자(1800)가 구현된 전자 시스템의 다른 구성요소들과 열 결합될 수 있다. 그러한 시도들에서, 열 분기들(1830)은 인쇄 회로 보드에서 국부적인 불안전한 온도 조건들을 감지하는데 사용될 수 있다.
도 13a의 열-활성 전류 싱크(1330)와 관련하여 전술되었던 것과 유사한 방식으로, 열 분기(1830)는 특정 문턱 온도에서 자가-유도성 열 폭주를 기동시킬 수 있다. 주어진 구현에 대한 특정 문턱 온도는 사용된 특정 설계 특성들 및 소자들에 기초하여 달라질 것은 이해될 것이다. 입력 전력 보호 소자(1300)의 퓨즈(1310) 및 열-활성 전류 싱크(1330)와 관련하여 설명된 것과 유사한 방식으로, 열 폭주를 기동시키는 열 분기(1830)는, 열 폭주를 야기하고 있는(또는 열 폭주에 기여하고 있는) 주어진 초과-온도 조건에 응답하여 퓨즈(1810)가 블로우 개방되는 것을 일으킬 수 있는 퓨즈(1810)를 통과하는 많은 양의 전류를 끌어 당길 것이다. 퓨즈(1810) 블로우 개방의 결과로서, 주어진 초과-온도 조건은 제거되거나 해소될 수 있으므로, 예컨대 인쇄 회로 보드 화재와 같은 추가적인 관련 문제들을 방지할 수 있다.
도 19는 일실시예에 따라 다수의 열 분기들(1830)을 사용하여 구현된 도 18에 도해된 입력 전력 보호 소자(1800)와 같은 입력 전력 보호 소자(회로)를 포함하는 인쇄 회로 보드(1900)를 도해하는 개략도이다. 도 19에 도시된 바와 같이, 인쇄 회로 보드(1900)는 전원 입력 단자(1902), 접지 단자(1906), 퓨즈(1910), p-형 쇼트키 다이오드들(1930a~1930n) 및 회로 부하들(1940a~1940n)을 포함한다.
그러한 시도에서, p-형 쇼트키 다이오드들(1903a~1930n)은 (화살표들(1935a~1935n)에 의해 표시된 바와 같이) 그것들의 대응하는 회로 부하들(1940a~1940n)과 함께 각각의 열의 정귀환 시스템들에 영향을 끼치기 위하여(또는 각각의 열의 정귀환 시스템들을 마련하기 위하여), 예컨대 대응하는 회로 부하들(1940a~1940n)과 가까운 물리적 근접지에서, 인쇄 회로 보드(1900)를 가로질러 물리적으로 분산될 수 있다. 본 배열에서, p-형 쇼트키 다이오드들(1930a~1930n)의 각각은 그것들의 대응하는 회로 부하들(1940a~1940n)과 관련된 국부적인 불안전한 온도 조건들을 감지하는데 사용될 수 있다.
p-형 쇼트키 다이오드들(1930a~1930n) 중 어떠한 것도 국부적인 불안전한 온도 조건(예컨대, 문턱 온도 위)의 결과로서 자가-유도성 열 폭주를 기동시킨다면, 그 다이오드는 퓨즈(1910)를 통과하는 많은 양의 전류를 끌어낼 것이고, 이는 퓨즈가 블로우 개방되는 것을 야기하므로, 예컨대 인쇄 회로 보드 화재나 회로 부하들(1940a~1940n) 중 하나 이상에 대한 손상(또는 추가적인 손상)과 같은 감지된 불안전한 온도 조건으로부터 어떠한 추가적 문제들도 방지한다.
도 20은 일실시예에 따라 입력 전력 보호 소자를 사용하는 방법(2000)을 도해하는 순서도이다. 일부 실시예들에서, 입력 전력 보호 소자는, 예컨대 입력 전력 보호 소자들(1300, 1700 또는 1800)과 유사할 수 있고, 또는 동일할 수 있다.
전력은 과전류 보호 소자를 통해서 전류 부하에 수신된다(블록 2000). 일부 실시예들에서, 입력 전력 보호 소자의 과전류 보호부는 퓨즈(예컨대, 와이어 본드 퓨즈, 반도체 공정 기술들을 사용하여 생산된 퓨즈) 또는 본 명세서에서 설명된 것들과 같은 다른 유형의 과전류 보호 소자일 수 있다.
열은 열 분기(예컨대, 열-활성 전류 싱크), 과전류 보호 소자(예컨대, 퓨즈) 및/또는 정귀환 루프에서의 회로 부하 사이에 전달되고, 열 분기가 접지로 전류를 분기(소모)하는 것을 야기하므로, 추가적인 열을 생성하고 그리고/또는 퓨즈의 정격을 낮출 수 있는 퓨즈 전류를 상승시킨다(블록 2010). 다른 실시예들에서, 열은 (정귀환 루프에서) 과전류 보호 소자, 열 분기 및 과전압 보호 소자(예컨대, 제너 다이오드) 사이에 전달될 수도 있다. 그러한 시도들에서, 관련된 열의 정귀환 루프들은 열 분기의 전류가 상승되는 것을 일으킬 수 있고, 따라서 열 분기, 과전류 보호 소자 및/또는 과전압 보호 소자에서의 추가적인 (열-유도성) 전류를 일으킬 수 있다. 이러한 추가적 전류는 그 다음에, 추가적인 열의 정귀환을 차례로 일으킬 수 있는 추가적인 가열을 일으킬 수 있다. 이러한 과정은, 전술한 바와 같은 그러한 열 폭주를 기동시키고 저-임피던스 동작 상태로 변하는 열 분기를 결국 초래할 수 있다.
일단 열 전류 흐름이 열 분기에 현저해지면, 과전류 보호 소자가 높은 전도 상태로부터 낮은 전도 상태(예컨대, 고장시 개방)로 변할 때까지 이러한 전류는 입력 전력 보호 소자의 과전류 보호 소자(퓨즈)를 통과하여 인출된다(블록 2020). 예를 들면, 일실시예에서, 과전류 보호부가 높은 전도 상태로부터 낮은 전도 상태(예컨대, 고장시 또는 블로우 개방)로 변할 때까지, 전류는 자가-유도성 열 폭주에 기인하여 열 분기 및 과전류 보호 소자를 통과하여 인출될 수 있다. 과전류 보호 소자가 퓨즈인 실시예들에서, 예컨대 퓨즈가 높은 전도 상태로부터 낮은 전도 상태(예컨대, 고장시 또는 블로우 개방)로 변할 때, 퓨즈는 용융될 수 있고 개방 회로를 형성할 수 있다.
도 21은 일실시예에 따라 입력 전력 보호 소자(회로)를 구현하는데 사용될 수 있는 보호 회로(2100)를 도해하는 개략도이다. 도 21에 도해된 보호 회로(2100)는 일실시예에 따라 접지에 병렬 연결된 다수의 열 분기들을 사용하여 구현된다. 도 21에 도시된 바와 같이, 회로(2100)는 입력 단자(2102), 접지 단자(2106), 전류 스위치(2110), 센서(2105), (p-형 쇼트키 다이오드들(2130a~2130n)을 사용하여 구현된) 복수의 열 분기들 및 회로 부하들(2140a~2140n)을 포함한다. 회로 부하들(2140a~2140n)은, 특정 구현에 따라, 서로 직렬이나 병렬, 또는 병렬 및 직렬 부하들의 조합으로서 구성될 수 있다.
그러한 시도에서, p-형 쇼트키 다이오드들(2130a~2130n)은 도 19와 관련하여 설명된 방식과 같이 회로 보드를 가로질러 물리적으로 분산될 수 있다. 다른 실시예들에서, p-형 쇼트키 다이오드들(2130a~2130n)은 집적 회로나 다른 소자를 가로질러 물리적으로 분산될 수 있다. 그러한 배열들에서, p-형 쇼트키 다이오드들(2130a~2130n)(열 분기들)의 각각은, 예컨대 회로(2100)가 구현된 컴퓨팅(또는 전자) 소자 내에서, 예컨대 대응하는 회로 부하들 및/또는 주위 열원들과 관련된, 국부적인 불안전한 온도 조건들을 감지하는데 사용될 수 있다.
회로(2100)에서, 센서(2105)는 입력 단자에서 내부 또는 외부 풀-업(pull-up) 소자(예컨대, 저항)를 사용하여, 열 분기들(p-형 쇼트키 다이오드들(2130a~2130n)) 중 어떤 것이 열-전도성 상태로 진입하였는지 여부를 감지하도록 구성될 수 있다. P-형 쇼트키 다이오드들(2130a~2130n) 중 하나 이상이 열-유도성 전도성 상태로 진입(예컨대, 국부적인 불안전한 온도 조건(예컨대, 문턱 전압 위)의 결과로서 자가-유도성 열 폭주를 기동)한다면, 그 p-형 쇼트키 다이오드(또는 p-형 쇼트키 다이오드들)는 센서(2105)의 입력 단자를 그 풀-업 소자를 통해서 접지에 연결할 것이다. 센서(2105)는 그 다음에 전류 스위치(2110)를 개방(트랜지스터를 턴 오프)하고, 따라서 회로 부하들(2140a~2140n)으로 흐르는 전류를 방지하도록 구성된다. 본 상황에서 전류를 회로 부하들(2140a~2140n)으로 흐르는 것을 중지시키는 것은, 예컨대 인쇄 회로 보드 화재 및/또는 회로 부하들 중 하나 이상이나 회로(2100)가 구현된 전자 소자 내에서 다른 구성부품들과 같은 감지된 불안전한 온도 조건(들)으로부터 손상을 방지할 수 있다.
본 명세서에 설명된 다양한 기술들의 구현들은 디지털 전자 회로망에서, 또는 컴퓨터 하드웨어, 펌웨어(firmware), 소프트웨어에서, 또는 그것들의 조합들에서 구현될 수 있다. 방법들의 부분들은, 예컨대 FPGA(field programmable gate array)나 ASIC(application-specific integrated circuit)과 같은 특수 목적 로직 회로망에 의해 수행될 수도 있으며, 장치는 예컨대 FPGA나 ASIC과 같은 특수 목적 로직 회로망으로 구현될 수 있다.
구현들은, 예컨대 데이터 서버와 같은 백-앤드(back-end) 구성부품을 포함하거나, 예컨대 어플리케이션 서버와 같은 미들웨어(middleware) 구성부품을 포함하거나, 사용자가 구현과 상호작용할 수 있는 그래픽 사용자 인터페이스나 웹 브라우저를 가지는 클라이언트 컴퓨터와 같은 프론트-앤드(front-end) 구성부품 또는 그러한 백-앤드, 미들웨어나 프론트-앤드 구성부품들의 임의의 조합을 포함하는, 컴퓨팅 시스템에서 구현될 수 있다. 구성부품들은, 예컨대 통신망과 같은 디지털 데이터 통신의 임의의 형태나 매체에 의해 상호 연결될 수 있다. 통신망들의 예시들은 LAN(local area network) 및 인터넷과 같은 WAN(wide area network)을 포함한다.
일부 구현들은 다양한 반도체 공정 및/또는 패키징 기술들을 사용하여 구현될 수 있다. 일부 실시예들은, 비제한적인 예시로서 실리콘(Si), 갈륨 아세나이드(GaAs), 실리콘 카바이드(SiC) 등을 포함하는 반도체 기판들과 관련된 다양한 유형들의 반도체 공정 기술들을 사용하여 구현될 수 있다.
설명된 구현들의 특정 특징들이 본 명세서에서 설명된 바와 같이 도해된 한편, 많은 변형들, 대체들, 변경들 및 균등물이 이제 당업자에게 발생할 것이다. 그러므로, 첨부된 청구항들은 본 실시예들의 범위 내에 있는 것으로서 그러한 모든 변형들과 변경들을 커버하고자 하는 점은 이해되어야 한다. 청구항들은 제한이 아닌 예시의 방식으로 제시되었으며, 형태나 세부사항들에서 다양한 변경들이 만들어질 수 있는 점이 이해되어야 한다. 본 명세서에서 설명된 장치들 및/또는 방법들의 임의의 부분은 상호 배타적인 조합들을 제외하고 임의의 조합으로 조합될 수 있다. 본 명세서에 설명된 실시예들은, 기능들, 구성부품들 및/또는 설명된 다른 실시예들의 특징들의 다양한 조합들 및/또는 하위-조합들을 포함할 수 있다.

Claims (24)

  1. 입력 단자;
    출력 단자;
    접지 단자:
    상기 입력 단자 및 상기 출력 단자 사이에 연결된 과전류 보호 소자; 및
    상기 출력 단자 및 상기 접지 단자 사이에 연결되고, 문턱 온도에서 열-유도성(thermally-induced) 저-임피던스 상태에서 동작하도록 구성된 열 분기(thermal shunt) 소자를 포함하는 장치.
  2. 제1항에 있어서,
    상기 과전류 보호 소자는,
    상기 열-유도성 저-임피던스 상태에서 동작하는 상기 열 분기 소자의 결과로서, 높은 전도 상태로부터 낮은 전도 상태로 변하도록 구성되는 것을 특징으로 하는 장치.
  3. 제1항에 있어서,
    상기 열 분기 소자는 p-형 쇼트키(Schottky) 다이오드를 포함하는 것을 특징으로 하는 장치.
  4. 제1항에 있어서,
    상기 열 분기 소자는 n-형 쇼트키 다이오드를 포함하는 것을 특징으로 하는 장치.
  5. 제1항에 있어서,
    상기 과전류 보호 소자는,
    상기 열-유도성 저-임피던스 상태에서 동작하는 상기 열 분기 소자의 결과로서, 블로우(blow) 개방되도록 구성된 퓨즈 소자를 포함하는 것을 특징으로 하는 장치.
  6. 제1항에 있어서,
    과전류 보호 소자는,
    상기 열 분기 소자에 의해 생성된 열; 및
    상기 열-유도성 저-임피던스 상태에서 동작하는 상기 열 분기 소자의 결과로서 상기 과전류 보호 소자를 통과하여 끌어 당겨지는 전류 중 적어도 하나의 결과로서,
    높은 전도 상태로부터 낮은 전도 상태로 변하도록 구성되는 것을 특징으로 하는 장치.
  7. 제1항에 있어서,
    상기 열 분기 소자는,
    상기 과전류 보호 소자에서 손실된 전력의 결과로서 생성되는 열에 응답하여 상기 열-유도성 저-임피던스 상태에서 동작하도록 구성되는 것을 특징으로 하는 장치.
  8. 제1항에 있어서,
    상기 열 분기 소자는,
    상기 장치가 포함되는 인쇄 회로 보드로부터 전달된 열에 응답하여 상기 열-유도성 저-임피던스 상태에서 동작하도록 구성되는 것을 특징으로 하는 장치.
  9. 제1항에 있어서,
    상기 장치는 서로 병렬 연결된 복수의 열 분기 소자들을 더 포함하고,
    상기 복수의 열 분기 소자들의 각각은 상기 출력 단자 및 상기 접지 단자 사이에 연결되고,
    상기 복수의 열 분기 소자들은 인쇄 회로 보드를 가로질러 공간적으로 분포되는 것을 특징으로 하는 장치.
  10. 제1항에 있어서,
    상기 과전류 보호 소자 및 상기 열 분기 소자는 공통의 실리콘 기판에 구현되는 것을 특징으로 하는 장치.
  11. 입력 단자;
    출력 단자;
    접지 단자;
    상기 출력 단자 및 상기 접지 단자 사이에 연결된 과전압 보호 소자;
    상기 과전압 보호 소자와 병렬적으로, 상기 출력 단자 및 상기 접지 단자 사이에 연결된 열-활성(thermally-activated) 전류 싱크(sink); 및
    상기 입력 단자 및 상기 출력 단자 사이에 연결된 과전류 보호 소자로서, 상기 과전류 보호 소자의 정격 전류 아래 전류에서 상기 과전류 보호 소자에 의해 생산된 열이 상기 과전압 보호 소자 및 상기 열-활성 전류 싱크 중 적어도 하나가 고-임피던스 상태로부터 저-임피던스 상태로 변하는 것을 야기하도록, 상기 과전압 보호 소자 및 상기 열-활성 전류 싱크와 열 결합된 상기 과전류 보호 소자를 포함하는 장치.
  12. 제11항에 있어서,
    상기 저-임피던스 상태로 변하는 상기 열-활성 전류 싱크는 상기 과전류 보호 소자 및 상기 열-활성 전류 싱크 사이에서 열의 정귀환(positive thermal feedback)의 결과로서 발생하는 것을 특징으로 하는 장치.
  13. 제11항에 있어서,
    상기 저-임피던스 상태로 변하는 상기 과전압 보호 소자는 상기 과전류 보호 소자 및 상기 과전압 보호 소자 사이에서 열의 정귀환의 결과로서 발생하는 것을 특징으로 하는 장치.
  14. 제11항에 있어서,
    상기 열-활성 전류 싱크는 코발트-실리사이드(CoSi) p-형 쇼트키 다이오드를 포함하는 것을 특징으로 하는 장치.
  15. 제11항에 있어서,
    상기 열-활성 전류 싱크는 n-형 쇼트키 다이오드, 음의 열 계수(thermal coefficient)를 갖는 폴리실리콘 저항 및 폴리실리콘 다이오드 중 하나를 포함하는 것을 특징으로 하는 장치.
  16. 제11항에 있어서,
    상기 열-활성 전류 싱크, 상기 과전압 보호 소자 및 상기 과전류 보호 소자는,
    열의 정귀환 루프가 상기 열-활성 전류 싱크 및 상기 과전압 보호 소자 중 적어도 하나와 상기 과전류 보호 소자 사이에 형성되도록, 공통의 실리콘 기판에 구현되는 것을 특징으로 하는 장치.
  17. 제11항에 있어서,
    상기 과전류 보호 소자는,
    상기 저-임피던스 상태로 변하는 상기 열-활성 전류 싱크 또는 상기 과전압 보호 소자의 결과로서, 높은 전도 상태로부터 낮은 전도 상태로 변하도록 구성되는 것을 특징으로 하는 장치.
  18. 제11항에 있어서,
    상기 과전압 보호 소자는 제너(Zener) 다이오드 또는 과도-전압-억제(transient-voltage-suppression) 다이오드를 포함하는 것을 특징으로 하는 장치.
  19. 제11항에 있어서,
    상기 저-임피던스 상태로 변하는 상기 열-활성 전류 싱크는 열 폭주(thermal runaway)를 기동시키는 상기 열-활성 전류 싱크에 포함된 열 분기 소자의 결과로서 발생하는 것을 특징으로 하는 장치.
  20. 제11항에 있어서,
    상기 과전류 보호 소자는,
    상기 저-임피던스 상태로 변하는 상기 열-활성 전류 싱크 또는 상기 과전압 보호 소자의 결과로서 블로우(blow) 개방되도록 구성된 퓨즈를 포함하는 것을 특징으로 하는 장치.
  21. 열-활성 전류 싱크를 포함하는 과전압 보호부; 및
    과전류 보호부로서, 전압 조절(regulation) 상태로부터 열-유도성 전도 상태로 변하는 상기 과전압 보호부가 상기 과전류 보호부가 전류 전도 상태로부터 전류 차단 상태로 변하는 것을 야기하도록 상기 과전압 보호부에 사용 가능하게(operably) 연결된 상기 과전류 보호부를 포함하는 장치.
  22. 제21항에 있어서,
    상기 열-유도성 전도 상태는 열 폭주 상태인 것을 특징으로 하는 장치.
  23. 제21항에 있어서,
    상기 열-활성 전류 싱크는 p-형 쇼트키 다이오드를 포함하는 것을 특징으로 하는 장치.
  24. 제21항에 있어서,
    상기 과전류 보호부는,
    상기 과전압 보호부와 사용 가능하게 연결되고, 상기 전압 조절 상태로부터 상기 열-유도성 전도 상태로 변하는 상기 과전압 보호부를 감지하도록 구성된 센서; 및
    상기 센서와 사용 가능하게 연결되고, 상기 전압 조절 상태로부터 상기 열-유도성 전도 상태로 변하는 상기 과전압 보호부를 감지하는 상기 센서에 응답하여 상기 전류 전도 상태로부터 상기 전류 차단 상태로 변하도록 구성된 전류 스위치를 포함하는 것을 특징으로 하는 장치.
KR1020140015586A 2013-03-14 2014-02-11 입력 전력 보호 KR20140113329A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/830,964 2013-03-14
US13/830,964 US9112346B2 (en) 2013-03-14 2013-03-14 Input power protection

Publications (1)

Publication Number Publication Date
KR20140113329A true KR20140113329A (ko) 2014-09-24

Family

ID=51504576

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140015586A KR20140113329A (ko) 2013-03-14 2014-02-11 입력 전력 보호

Country Status (3)

Country Link
US (1) US9112346B2 (ko)
KR (1) KR20140113329A (ko)
CN (1) CN104052041B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230013782A (ko) * 2021-07-20 2023-01-27 한국수력원자력 주식회사 원자력 발전소의 퓨즈부품 품질검증방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9735147B2 (en) 2014-09-15 2017-08-15 Fairchild Semiconductor Corporation Fast and stable ultra low drop-out (LDO) voltage clamp device
US9979180B2 (en) * 2014-10-20 2018-05-22 Infineon Technologies Ag Electronic fuse
US9110805B1 (en) * 2014-10-27 2015-08-18 Quanta Computer Inc. Preventing device power on after unrecoverable error
JP2017069716A (ja) * 2015-09-29 2017-04-06 株式会社オートネットワーク技術研究所 半導体装置及び制御装置
CN106786342A (zh) * 2015-11-20 2017-05-31 昆山聚达电子有限公司 电路保护装置
JP6350580B2 (ja) * 2016-04-06 2018-07-04 トヨタ自動車株式会社 温度検出装置
CN107332221A (zh) * 2016-04-28 2017-11-07 中兴通讯股份有限公司 过流过压保护器件及方法
DE112016007197T5 (de) * 2016-09-05 2019-09-19 Littelfuse Semiconductor (Wuxi) Co., Ltd. Überspannungsschutzvorrichtung mit integrierter sicherung
US10651166B2 (en) * 2017-05-31 2020-05-12 Globalfoundries Singapore Pte. Ltd. E-fuse cells
CN108429234B (zh) * 2018-04-28 2023-12-08 深圳市海鹏信电子股份有限公司 一种电涌保护装置
EP3874573B1 (en) * 2018-12-19 2024-10-09 Bourns, Inc. Protection against ac voltage conditions
US11239654B1 (en) * 2019-01-19 2022-02-01 Faraday Defense Corporation Surge protection device for complex transients
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
TWI748731B (zh) * 2020-11-05 2021-12-01 新唐科技股份有限公司 晶片過電流及過溫保護方法
FR3122769A1 (fr) * 2021-05-07 2022-11-11 Stmicroelectronics (Tours) Sas Dispositif de suppression de tensions transitoires unidirectionnel sans conduction en direct

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3370219A (en) 1964-06-18 1968-02-20 Gen Electric Voltage regulator with regenerative action
US3702418A (en) 1971-09-30 1972-11-07 Texas Instruments Inc Protection system with manual reset means operable only on clearing of the fault
US4061962A (en) 1976-06-11 1977-12-06 Rca Corporation Current mirror amplifier augumentation of regulator transistor current flow
US4163186A (en) 1977-10-06 1979-07-31 Haley William E Battery state-of-charge indicator
DE2917256A1 (de) 1979-04-27 1980-11-06 Kraftwerk Union Ag Ueberspannungsschutzeinrichtung fuer elektronische geraete
DE3318588A1 (de) 1983-05-21 1984-11-22 Brown, Boveri & Cie Ag, 6800 Mannheim Varistorsicherungselement
US4533970A (en) 1983-06-27 1985-08-06 Motorola, Inc. Series current limiter
JPS61128958A (ja) 1984-11-28 1986-06-17 オリンパス光学工業株式会社 焼灼止血装置
US5164874A (en) 1988-10-20 1992-11-17 Sharp Kabushiki Kaisha Apparatus for protecting against overvoltage
US4975798A (en) 1989-09-05 1990-12-04 Motorola Inc. Voltage-clamped integrated circuit
US5379176A (en) * 1993-05-03 1995-01-03 John Fluke Mfg. Co., Inc. Protective input circuit for an instrument
US5847436A (en) 1994-03-18 1998-12-08 Kabushiki Kaisha Tokai Rika Denki Seisakusho Bipolar transistor having integrated thermistor shunt
US5539299A (en) 1994-10-31 1996-07-23 Motorola Inc. Protection switch for a battery powered device
US5748422A (en) 1996-10-03 1998-05-05 General Motors Corporation Power latch circuit with overvoltage protection
JP3257521B2 (ja) 1997-10-07 2002-02-18 ソニーケミカル株式会社 Ｐｔｃ素子、保護装置および回路基板
US6331763B1 (en) * 1998-04-15 2001-12-18 Tyco Electronics Corporation Devices and methods for protection of rechargeable elements
JP3656412B2 (ja) 1998-07-03 2005-06-08 株式会社日立製作所 車両用電力制御装置
US5973977A (en) 1998-07-06 1999-10-26 Pmc-Sierra Ltd. Poly fuses in CMOS integrated circuits
JP4051531B2 (ja) 1999-07-22 2008-02-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
FR2798784B1 (fr) 1999-09-17 2002-01-11 Francois Girard Dispositif de protection contre les surtensions
US6489879B1 (en) 1999-12-10 2002-12-03 National Semiconductor Corporation PTC fuse including external heat source
US6628498B2 (en) 2000-08-28 2003-09-30 Steven J. Whitney Integrated electrostatic discharge and overcurrent device
EP1189325A3 (en) 2000-09-14 2005-06-22 Sony Corporation Electronic device protection circuit
US20020071233A1 (en) 2000-12-13 2002-06-13 Bock Larry Edward TVSS fuse combination
DE10146947C5 (de) 2001-09-24 2009-10-08 Epcos Ag Elektrisches Bauelement
FR2830379B1 (fr) 2001-10-03 2004-08-06 Agence Spatiale Europeenne Dispositif de protection d'une source de tension et d'une charge alimentee par la source de tension
US6492792B1 (en) 2002-05-26 2002-12-10 Motorola, Inc Battery trickle charging circuit
WO2004001773A2 (en) 2002-06-25 2003-12-31 Tyco Electronics Corporation Integrated device providing overcurrent and overvoltage protection and common-mode filtering to data bus interface
JP4147424B2 (ja) * 2002-08-13 2008-09-10 サンケン電気株式会社 過熱保護装置
JP3825387B2 (ja) 2002-10-09 2006-09-27 ソニーケミカル＆インフォメーションデバイス株式会社 保護回路付き二次電池
US20050275065A1 (en) 2004-06-14 2005-12-15 Tyco Electronics Corporation Diode with improved energy impulse rating
JP2006279045A (ja) 2005-03-28 2006-10-12 Tyco Electronics Corp Ｐｐｔｃ層間に能動素子を備える表面実装多層電気回路保護デバイス
JP5264484B2 (ja) * 2005-07-29 2013-08-14 タイコ・エレクトロニクス・コーポレイション 熱的に結合したｍｏｖ過電圧要素とｐｐｔｃ過電流要素を有する回路保護デバイス
US7483252B2 (en) 2006-12-05 2009-01-27 Ferraz Shawmut S.A. Circuit protection device
ES2442520T3 (es) 2008-02-22 2014-02-12 Minimax Gmbh & Co. Kg Módulo de terminación de línea activo
US8031449B2 (en) 2008-06-17 2011-10-04 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Fast-responding short circuit protection system with self-reset for use in circuit supplied by DC power
US9019674B2 (en) * 2010-11-23 2015-04-28 Fairchild Semiconductor Corporation Input power port protection component
US20120170163A1 (en) * 2010-12-31 2012-07-05 Adrian Mikolajczak Barrier diode for input power protection
US8861164B2 (en) 2011-02-04 2014-10-14 Fairchild Semiconductor Corporation Integrated overdrive and overvoltage protection device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230013782A (ko) * 2021-07-20 2023-01-27 한국수력원자력 주식회사 원자력 발전소의 퓨즈부품 품질검증방법

Also Published As

Publication number Publication date
US20140268443A1 (en) 2014-09-18
US9112346B2 (en) 2015-08-18
CN104052041A (zh) 2014-09-17
CN104052041B (zh) 2019-06-18

Similar Documents

Publication Publication Date Title
US9112346B2 (en) Input power protection
US9019674B2 (en) Input power port protection component
US9696736B2 (en) Two-terminal current limiter and apparatus thereof
US9355971B1 (en) EOS protection for integrated circuits
US7684165B2 (en) Circuit element and method for protecting a load circuit
TWI506907B (zh) 整合的過電流及過電壓保護裝置及用於過電流及過電壓保護之方法
EP2779346B1 (en) Methods and apparatus including a current limiter
US20120170163A1 (en) Barrier diode for input power protection
US11362650B2 (en) Overcurrent protection by depletion mode MOSFET and bi-metallic temperature sensing switch
CN113872168A (zh) 用于过电流保护的耗尽型mosfet
JP7264920B2 (ja) 電気エネルギーの過電流および過電圧保護された移送のための多段保護装置
US20120218674A1 (en) Overcurrent Protection System
JP2008148309A (ja) 電圧エクスカーション制御システム
US8711532B2 (en) Integrated advance copper fuse combined with ESD/over-voltage/reverse polarity protection
KR102255242B1 (ko) 임베디드 퓨즈를 가진 서지 보호 장치
EP3568874B1 (en) Thyristor and thermal switch device and assembly techniques therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right