TW201039346A - Memory control method and system of memory device - Google Patents

Description

201039346 六、發明說明： 【發明所屬之技術領域】 ’更具體地，涉及記憶體裝 本發明涉及記憶體裝置之控制 置之記憶體控制系統及方法。 【先前技術】 ㈣ΐ於電來說，記憶體裝置是不可缺少之組成部分。 體Ϊ琶’ 分為揮發性記憶體裝置和非揮發性記憶 3裝置。動，機存取記憶體（Dynamic Random Access 即為揮發性記憶體裝置中之一類， ί 為最常用且價格低廉之記憶體。也就是 僅需-個電if iicrcitor)特性來保持電荷，且每個位元 ^個電曰曰體，域得DRAM能夠達到高密度。然而，由於 真正之電容會漏失儲存於其巾之電荷，因此，除非 進 更新(她esh)，賴，.儲存之資訊將伴隨電容儲存^電 何董之減 >、而农弱(facje)以致最終散失。 ^圖為傳統DRAM裝置之簡化架構示意圖。DRAM裝置1〇〇 庫（也稱為記憶體陣列，如圖所示之記憶庫搬1〜記 歹W碼心0)6、ΪΞΪ解碼器1〇4、多個列㈣解碼器“°圖所示之 〜-〜列解碼器1〇6_Ν)及多個行(column)解碼5| (如圖 i〇8-n)s^j 【I解馬杰106—N與行解碼器1〇8卜行解碼s 1〇8 ‘ 〜記憶庫脱—N。如第！圖所示，記憶庫解碼 Ϊί，以選擇—個目標記憶庫（例如，選擇記 隐車11作為目才示§己憶庫），用於讀取或寫入所需要資料，其中， 201039346 記憶庫位址係由記憶體控制器（圖中未示）產生。列解碼器（例 如，列解碼器1〇6_1)解碼列位址(r〇w，以從目標記憶 庫102—1中選擇一列，其中，包含所需資料位元之記憶體單g rUKf於該已選擇之列中，且列位址μ係由記憶體控制 斋（圖中未不：）產生。行解碼器（命丨如，行解碼器〇解碼行 位址(column address)CA ’以從目標記)德庫1〇2」中選擇一行，豆中， 包含待讀取之資料位元之記,_單先顧於寫-人資料位元之記憶 ^元ff紀選擇之行中，且行健CA係由記髓㈣器（圖令 未示）產生。 Ο Ο 然而，由於記憶體存取具有多種不同之DRAM狀態，因此 ㈣H需要向DRAM裝置應發出多條不同之^，彳^ I夕固不同之存取等待時間(accesslaten 裝置100時，_裝置⑽乂具有A Ξ 狀態.「頁命中(PageHit)」、「記憶庫錯 ^ =狀態，且在要尋址之脚齡列二== 體存取之列位址RA相同。，因此，行存取指令（诗 ’、心 ί i!己?ϊί制器來發送(―)。「記憶庫錯失二c著S3 體進仃存㈣’要尋址之記憶庫處於閒置„己隐 控制器需要首先激活(activate)要尋址之記憶庫中2 發送行存取指令。「列錯失」狀態意味著要$ ^ 後再 態’且在要尋址之記憶庫中，有效列之^^ ^ 有效狀 取之列位址RA。因此，記·控制轉 ^於心隱體存 電(precharge)，然後激活目標列，最後再發送行存取指^己憶庫預充 在DRAM裝置100中，「頁侖φ仙 ，間要短於「記憶庫錯失」狀態下存;^資^需之存取 庫錯失」狀鮮存取資料所需之細糊魏於「=失「(= 201039346 麻)」狀態下存取資料所f之存取時間。換言之，躲dram裝 斤100之記憶體存取，「頁錯失」狀態下之存取性能因明顯之存取等 t時間而嚴餅低。為了改善存取性能，廣泛制—種傳統記憶庫 交錯存取方法。第2®域驗記憶體裝置之傳統全記憶庫交錯(ftU1 bank interleaving)之示意圖。傳統全記憶庫交錯可藉由交換記憶庫位 址與列位址之最低有效位元（Ueast Significant Bits，以下簡稱LSBs ) 而幸工易實現。例如’如第2圖所示之記憶體裝置包含四個記憶庫（如 圖所示之BankO〜Bank3 )，每個記憶庫包含四列（如圖所示之 RowO〜R0W3)。因此，每個記憶庫之位址最初藉由一個包含兩個位 元（位元B1與位元B0)之記憶庫位址來峰定，每列之位址最初藉 由個包含兩個位元（位元R1與位元R〇)之列位址來確定。傳統 王δ己憶庫父錯可藉由父換記憶庫位址與列位址，來產生重映射之記 憶體位址。因此，每個虛擬列係藉由包含位元R1與位元R〇之記憶 庫位址及包含位元B1與位元B〇之列位址來尋址。結果，實體記憶 庫bank 0中之貫體列Row〇〜row3映射至藉由重映射之記憶體位址 (Bank 0，R0W 〇)、（Bank 卜 R〇w 〇)、（Bank 2，R〇w 〇)與(Β^ 3，

Row 0)來尋址之虛擬列；實體記檣庫bank丨申之實體列]1|^〇〜]1(^3 映射至藉由重映射之記憶體位址(Bank 0，R0W 1)、(Bank丨，Rqw ^、 (Bank 2 ’ Row 1)與(Bank 3，Row 1)來尋址之虛擬列；實體記憶庫 bank 2中之實體列row〇〜row3映射至藉由重映射之記憶體位址 (Bank 0，Row 2)、（Bank 卜 Row 2)、（Bank 2，R0W 2)與(^ank 3，

Row 2)來尋址之虛擬列；以及，實體記憶庫bank 3中之實體列 RowO〜R〇w3映射至藉由重映射之記憶體位址（Bank 〇，R〇w 3)、 (Bank 1 ’ Row 3)、（Bank 2 ’ Row 3)與(Bank 3 ’ Row 3)來尋址之虛擬 列。換言之’使用傳統全記憶庫交錯方法’創建了多個虛擬頁(vi^al page) ’每個虛擬頁包含來自多個不同記憶庫之相同列。 本領域習知技藝者可知，DRAM需要週期性執行更新操作以保 存已儲存之資料。然而，一些纪檍體單元有可能不儲存有效資料 201039346 因此不需要更新以保存已儲存1中之 記憶體單元均進行週期性更新中二裝置中之所有 耗。因此，開發出-種具有加2系統之電力消 更新（Pa咖A„aySelfRefresh，簡稱稱，部分陣列自我 於記憶體之部分區域伴#> )’使得DRAM能夠僅 料），而不是對所有記憶體車元埶扞泰 匕储存之貝甙（有效貝 電力消耗。通常地，少更新所需之 = mSr機制及記憶射選缝機制；·其中;^ Ο Ο 庫可選PASR^夕機制之示意圖’第4圖為記憶 。待更新之記憶庫之選擇係基於DRAM 裝置斤使用之PASR機制。因此，力了達 耗之最優性能，用於在記㈣2新所&之電力4 #新卞㈣體中儲存貝抖之記憶體管理機制與用於 S t 應機制需要協調運作。更具體地， ^同應用可使料同記憶體f理鋪，來f理記髓中之 Ϊ存記憶體管理機制來管理記憶體中之資料 儲存之目‘制’ DRAM裝置被設計為使帛-種可狀ρΑ 標ί用之需求。在第3圖4第5圖中，斜線標識之多個記 fej係使賴統PASR操作來選擇及韻。對解端pASR機制， 如第3圖，示，資料在DRAM裝置中按照一個方向從最低之記憶體 位址至最向之記憶體位址（也就是，從記憶庫Bank〇至記憶庫 3)儲存，且只有儲存有效資料之記憶庫被選擇及更新。對於 PASR機制’如第4圖所示，資料在DRA]V^置中從相反兩個方向 儲存，且只有儲存有效資料之記憶庫被選擇及更新。對於記憶庫可 選PASR機制’如第5圖所示，每個記憶庫被獨立標識並自我更新， 且只有儲存有效資料之記憶庫被選擇及更新，因此，任意記憶庫之 組合均可自我更新。與單端PASR機制相比，雙端PASR機制與記 庫可選PASR機制具有更加親和（〇s_friendiy)之作業系統 (operating system)。另外，、當〇私仏裝置使用已選擇之一種‘狃 201039346 機制（也就是’單端pASR機制、雙端PASR機制或者記憶庫可選 PASR機制）進行自我更新時，記憶體控制器對dram裝置中之 PASR擴展模式暫存器(pASR Extended M〇de如細㈣執行程式化 作，用以從全陣列(ίΙιΠ array)模式、ία陣列楔式、陣列模式、 陣列模式及1/16陣列模式中定義一種模式以賦能(enab⑹。' 在未實把§己憶庫父錯之情形令，若保存之有效資料僅包含於一 個把憶庫十’以記憶庫bank 0為例，在低耗電模式(1〇w_p〇werm〇de) 下（也就是，自我更新模式），則使用1/4陣列模式之pASR或1/8 陣列模式之PASR只需要更新包含於該記憶庫中之多個記憶體單 =。然而’在實施記憶庫交錯之情形中，若保存之有效資料儲存在 包含相同記憶庫位址之記憶庫（如記憶庫bank〇)中，則有效資料 可藉由記憶體位址，如(Bank 0，Row 〇)、（Bank 〇 , R〇w υ、（Bank 〇，

Row2)及(BaiikO，Row 3)來尋址，且因記憶庫交錯而使得資 ^多個不同之實體記憶庫中。、果，儘管魏全記憶庫交錯技術能 夠改善存取性能’但卻難以利角PASR操作。 因此，需要一種新的記憶庫交錯機制，以充分利用DRAM 耗電特性並提高DRAM之存取性能。 【發明内容】 有赛於此，本發明提出記憶體裝置之記憶體控制系统及 用以在低耗電模式下改善記憶體之存取性能。 一種記憶體裝置之記憶體控制方法，包含：確定至少一個 列分區，該至少一個實體列分區包含從該記憶體裝置中 客 實體列，其中，每個實體列分區係為該記憶體裝置之—邛 對於每個實體列分區，將多個交錯虛擬顺射至已選擇^該多個實 201039346 體列，其中，該多個交錯虛擬列之相鄰兩者之記憶庫位址不同。 一種記憶體裝置之記憶體控制方法，包含：設置至少一個指示 器，用以指示δ亥ό己憶體裝置中之部分實體列分區是否藉由一部分 新(partial refresh)操作進行更新；以及根據該至少一個^示器°，二 該記憶體裝置執行該部分更新操作。 ’'° 一種記憶體裝置之記憶體控制系銑，包含：一確定 確定至少-個實體列分區，該至少—術體列分區包含從 = Ο ，置:選擇之多個實體列，其中，每個實體列分區係為該記作U ^之-部分H映射單元’減於該確定單元 ^ ^ 貫體列分區，該映射單元將多個交錯虛擬 一種記憶體裝置之記憶體控制系統，包含 :置=一個指示器，該至少-個指示器二示 七刀貫體列分區是否藉由—部分更新 力 〇 提 高了======咖嫩方法， 實施方式】 件。所屬黑!用了某些詞彙來指稱特定的組 同的名詞來稱，同—個組#5。0 ς、可理解，硬體製造商可能會用不 的差異來作為區分细件^ ，書及中請專利範圍並不以名稱 、卞的万式，而疋以組件在功能上的差異來作為 201039346 篇說明書及中請專利範圍當中所提及的「包含」 二直接及間接―氣連接手段。因此，若文中= 於嗲第:妒裝5 ’則代表該第-裝置可直接電氣連接 明ί上弋述為實施本發明之較佳實施方式，然該描述 發之—般原則為目的，並_以限定本發明之範圍。 本么明之賴範圍當視觸之申料利範騎界定者為準。 本發_將胁雜之部分記轉翅 憶體如DRAM裝置），以利用記憶體裝^之低耗電 憶體裝置之存取性能。以下係根❹個圖式對本發明 詳細描述，:本領_知技#者_後應可明碎了 解本發明之目的。 'N：y ' 第6圖為根據本㈣—實侧之記憶體控獅統之方塊示意 圖。記憶體控制系統600係用以控制記憶體裝置（例如，DRAM裝 置）601之資料存取與更新，記憶體裝置6〇1包含多個實體列6ιι二 在本實施例令，記憶體控制系統600包含確定單元6〇2、映射單元 604、檢測單元6〇6及更新控制單元6〇8。確定單元6〇2係用以確定 至少-個實體列分區，該至少-個實體列分區包含從記憶體裝置 601中選擇之多個實體列’其中’每個實體列分區係為憶體裝置6〇1 之一部分。在第6圖所示之實施例中，記憶體裝置6〇1包含四個實 體記憶庫，每個實體記憶庫包含四個實體列。在一種實施情形中， 確定單元602根據記憶體裝置％01中之多個實體列611，來_定第 一實體列分區與第二實體列分區，例如，第一實體列分區包含定義 為實體上藉由(Bank 0 ’ Row 0)、(Bank 0，Row 1)、(Bank 0，Row 2)、 (Bank 0，R〇w 3)、（Bank 1，R〇w 〇)、（Bank 1，row i)、（Bank i，

Row2)及(Bank 1，Row 3)來尋址之多個實體列，第二實體列分區包 10 201039346 含定義為實體上藉由(Bank2 ’ ROW〇)、（Bank2，R0W u、（Bank2，

Row 2)、(Bank 2 ’ Row 3)、(Bank 3，Row 0)、(Bank 3，Row 1)、(Bank 3 ’ Row 2)及(Bank 3 ’ Row 3)來尋址之多個實體列。 映射單元604耦接於4定單元602，對於由確定單元602所確 定之每個實體列分區’映射單元604將多個交錯虛擬列映射至已選 擇之多個實體列。此外，多個交錯虛擬列之相鄰兩者之記憶庫位址 不同。由映射單元604控制之基於分區之部分記憶庫交錯之某些實 施例如下所述。 〇 第7圖為根據本發明之基於分區之部分記憶庫交錯之第一實施 例之示意圖。在本實施例中，確定單元（例如第6圖所示之確定單 元602)確定第一實體列分區P1 (包含如圖所示之實體記憶庫bank 1與實體記憶庫bank 0)與第二實體列分區p2 (包含如圖所示之實 體記憶庫bank 3與實體記憶庫bank 2)。對於第一實體列分區pi， 映射單元（例如第6圖所示之映射單元6〇4)將藉由(Bank0，Row0)、 (Bank 卜 Row 0)、（Bank 0，R0W 2)、（Bank 卜 Row 2)、（Bank 0， Row 1)、（Bank 卜 Row 1)、（Bank 0 ’ Row 3)及(Bank 卜 Row 3)來尋 址之多個交錯虛擬列711分別映射至已選擇之多個實體列(Bank〇， 〇 Row 〇)、(Bank 0 ’ Row 1)、(Bank 0，Row 2)、(Bank 0 ’ Row 3)、(Bank 1 ’ Row 0)、（Bank 卜 Row 1)、（Bank 1，Row 2)及(Bank 卜 Row 3)。 對於第一實體列分區P2 ’映射單元:604將藉由(Bank 2，Row 0)、(Bank 3 ’ Row 0)、（Bank 2，Row 2)、（Bank 3，Row 2)、（Bank 2 ’ Row 1)、 (Bank 3，Row 1)、（Bank 2 ’ R0W 3)及(Bank 3，Row 3)來尋址之多個 交錯虛擬列711分別映射至已選擇之多個實體列(Bank2，R〇w0)、 (Bank 2，Row 1)、（Bank 2，Row 2)、（Bank 2，Row 3)、（Bank 3， Row 0)、（Bank 3，Row 1)、（Bank 3，Row 2)及(Bank 3，Row 3)。映 射單元604藉由產生重映射之記憶體位址於多個實體列與虛擬列之 間執行上述映射。例如，在第7圖所示之實施例中，記憶體裝置中 201039346 =^個記憶庫’每個記憶·含四列。因此，每個記 兩元(位元B1與贱B〇)之-個記憶庫位 母列最_由包含兩個位元（位元R1雜元 址丄 尋Ϊ漆單元_藉由交換記憶庫位址與列位址中之至，= 疋來產生4映射之記憶體紐。目此 =。=，，取自或欲寫入至藉由(Bank〇，R〇w3)來尋址 中之1存取fi(BanU ’Row2)來尋址之實體列’其 α )尋址之實體列目前已映射至藉― 伽杳<sT來哥址之虛擬列。也就是說，在由確定單元602確定之每 p、列分區中’該多個交錯虛擬列之記憶庫位址中之每—個係從 該多個實體列之記憶雜址帽擇而出，以及已選擇之該 ί 列之記憶庫位址對祕隨祕6G1之連續_^ve)

•V 德庫。如第7騎示之記憶庫交錯結果適驗單端PASR

ίΪΠ ^而’本發明之範圍並不以此為限。也就是說，任意 之基於分區之部分記憶庫交錯（如第7圖所示）之PASR 裝置均視為遵循本發明之精神。由於記憶體中之多個列之交 ΐίί用上述傳統全記憶庫交錯，因此，記憶體裝置可從PASR機 八，利。此外，由於記憶體中之多個列之交錯仍然使用提出之基 二二區之部分記憶敍錯，因此，記,_裝置之存取性能仍然得以 提向。 圖為根據本發明之基於分區之部分記憶庫交錯之第二實施 例之示意圖。在本實施例中，確定單元602確定第一實體列分區Ρ1 ^包含如圖所示之實體記憶庫bank 1與實體記憶庫bank〇)與第二 實體列分區P2 (包含如圖所示之實體記憶庫bank 3與實體記憶庫 bank 2)。對於第一實體列分區P1，映射單元604將藉由(Bank 0， R〇W 〇)、（Bank 卜 Row 0)、（Bank 0 ’ R〇w 1)、（Bank 1，Row 1)、（Bank 2 ’ Row 0)、（Bank 3 ’ Row 0)、（Bank 2，Row 1)及(Bank 3，Row 1) 12 201039346 來尋址之多個交錯虛擬列811分別映射至已選擇之多個實體列 (Bank 0，Row 0)、（Bank 0，Row 1)、（Bank 0，Row 2)、（Bank 0， Row 3)、(Bank 1，Row 0)、(Bank 1，Row 1)、(Bank 1，Row 2)及(Bank 1 ’Row 3)。對於第二實體列分區P2,映射單元604將藉由(Bank2， Row 2)、（Bank 3 ’ Row 2)、（Bank 2，Row 3)、(Bank 3，Row 3)、（Bank 0，Row 2)、（Bank 1，Row 2)、（Bank 0，Row 3)及(Bank 1，Row 3) 來尋址之多個交錯虛擬列811分別映射至已選擇之多個實體列 (Bank 2，Row 0)、（Bank 2，Row 1)、（Bank 2，Row 2)、（Bank 2， Row 3)、(Bank 3 ’ Row 0)、(Bank 3 ’ Row 1)、(Bank 3，Row 2)及(Bank 3 ’ R〇w 3)。類似地’映射單元604藉由產生重映射之記憶體位址於 多個實體列與虛擬列之間執行上述映射。在本實施例中，於產生重 映射位址之過程中包含一個互斥或（簡稱X〇R)邏輯操作。例如， 在第8圖所示之實施例中，記憶體裝置中包含四個記憶庫，每個記 憶庫包含四列。因此，每個記憶庫最初藉由包含兩個位元（位元B1 與位元B0)之一個記憶庫位址來尋址’每列最初藉由包含兩個位元 (位元R1與位元R0)之一個列位址來尋址。映射單元產生重 映射之記憶體位址，重映射之記憶體位址之產生係藉由記憶庫位址 及列位址來尋址每個虛擬列，其中，記憶庫位址包含兩個位元（位 元B0XORB1與位元R〇)，列位址包含兩個位元（位元B1與位元 Ο B0)。例如，欲讀取自或欲寫入至藉由(Bank 0，Row 3)來尋址之實 體列中之資料’能夠直接存取藉由(3ank 3，Row 2)來尋址之實體 列’其中’藉由(Bank3，:R〇w2)來尋裤之實體列目前已映射至藉由 (Bank 0 ’ R0W 3)來尋址之虛擬列。也就是說，對於由確定單元6〇2 所確定之每個實體列分區，將多個交錯虛擬列之記憶庫位址映射至 已選擇之多個實體列，其中該多個交錯虛擬列之記憶庫位址包含至 少一個不同於已選擇之該多個實體列之記憶庫位址。如第8圖所示 =記憶庫交錯結果適用於雙端PASR記憶體裝置。然而，本發明^ 範圍並不以此為限。也就是說，任意使用典型之基於分區之部分記 憶庫交錯（如第8圖所示）之PASR記憶體裝置均視為遵循本發^月 13 201039346 之精神。由於記憶體中之多個歹,ί之交錯未采用上述傳統全記憶庫交 錯’因此，記憶體裝置可從PASR機制中獲利。此外，由於記憶體 中之多個列之交錯仍然使用提出之基於分區之部分記憶庫交錯，因 此’記憶體裝置之存取性能仍然得以提高。 第9圖為根據本發明之基於分區之部分記憶庫交錯之第三實施 例之示意圖。在本實施例中，確定單元6〇2確定第一實體列分區（包 含子分區PI—1與子分區Ρ1—2)與第二實體列分區Ρ2。對於第一實 體列分區卩卜映射單元綱將藉由⑴⑽^^㈣^㊉肪匕^⑽ 3)、（Bank 0 ’ Row 2)、（Bank 3，Row 1)、（Bank 0，Row 3)、（Bank 3，

RowO)、（BankO，R0W 1)及⑽nk3，Row2)來尋址之多個交錯虛擬 列911分別映射至已選擇之多個實體列(Bank 〇，R〇w〇)、（Bank〇， Row 1)、(Bank 0 ’ R0W 2)、(Bank 〇，Row 3)、(Bank 3，R〇w 〇)、(Bank 3 Row 1)、（Bank 3，Row 2)及(Bank 3 ’ Row 3)。對於第二實體列 分區P2，映射單元604將藉由(Bank卜Row 0)、（Bank 2，Row 0)、 (Bank 1，Row i)、（Bank 2 ’ Row 1) ' (Bank 1，Row 2)、（Bank 2，

Row 2)、（Bank 1 ’ R0W 3)及(Bank 2，Row 3)來尋址之多個交錯虛擬 歹J 911刀別映射至已選擇之多個實體列(Bank 1，r〇w 〇)、（Bank 1，

Row 1)、(Bank 1，Row 2)、(Bank 卜 Row 3)、（Bank 2，Row 0)、（Bank 2 ’ Row 1)、（Bank 2，Row 2)及(Bank 2 ’ R0W 3)。類似地，映射單 元604藉由產生重映射之記憶體位址於多個實體列與 行上述映射。在本實補中，麵確定單元6G2_之每個1實^ 刀區中，多個父錯虛擬列之記憶庫位址中之每一個係從已選擇之 個實體列之記憶庫紐巾麵而出，6麵之鮮個實體列之 f位址對應記憶體裝置601之非連續多個實體記憶庫。如第9圖戶^ 示之記憶庫交錯結果更類似於作㈣統之記㈣分配操作 ，PASR記憶體裝置來說’ #第9圖所示之基於分區之部分記传 ^錯機制tb如第8 @解之基於分區之科記憶庫交錯機制要^ 用。然而’本發明之範圍並不以此為限。也就是說，任意使用血型 14 201039346 憶庫交錯（如第9圖所示）之pasrb憶體裝 之多個列之交錯仍然使用提出之基於分區之部 庫又錯，因此’記憶體裝置之存祕能仍然:得以提高。 射之f 之部分記憶庫交錯’記憶體位址映 硬，型時’剌如第7圖所示之基於分區之部 〇讀用雙端伙队硬體模型時，適用如第8圖 部分記憶庫交錯機制；以及當使用記憶 ΐ I體模型時，可適甩如第7圖至第9圖所示之任意 i任意ί交錯機制’這彖因為如第7圖至第9圖所示 趟厂=、二品之5己憶庫交錯機制均優於傳統全記憶庫庫交錯 方、、i僅二ΐ明27圖至第9圖所示之實體列與虛擬列間之映射 /ίί用兒月的’只要映射至相同實體列分區之多個實體列之 位址不同，任何其他可選記憶體位址映射設計 2了適用ΐί刀區之部分記憶庫交錯。另外，前述由映射單元604 〇己ΐϊ位址映射可使用硬體、軟體或二者之結合來實現。更 备能夠達到相同目的，記憶體控制系統_ :十需求而使用硬體、軟體或二者之結合來實施。上述可供 他设計均落入本發明之保護範圍内。 、，、 記憶體控制系、统_除為基於分區之部分記憶庫交錯設 ，位址映射外’同時也負責控制應用於記憶體裝置6〇1之^ 作，其中，記憶體裝置在本發明之一實施例中係為dram H ，憶體控制系統600中之檢測單元606為每個實體列分區指 ，示器（例如個旗標），用以指示對應之實體列分區是否欲 其中，每個實體列分區係由確定單元6〇2確定。如上所述，由確定 15 201039346 單元602確定之每個實體列分區僅為記憶體裝置6〇1之一部分。例 如，對於如第7圖至第9圖所示之第一實體列分區ρι與第二實體列 分區P2，檢測單元606將指示器（如旗標F1與旗桿F2)分別分 給第-實體列分區P1與第二實體列分區P2。在本 早兀606決定哪個實體列分區欲更新以產生檢測結果，然後根據檢 測結果宣告(assert)/否定宣告(Reassert)旗標F1與旗標F2。需要注 意，旗標可使用硬體、軟體或二者之結合來實施。 更具體地，檢測單元606確定記憶體裝置601中之間置實體記 憶體映射(free physical memor^map)，用以決定哪個實體列分區欲更 新。在一種情形中，包含記憶體控制系統6〇〇與記憶體裝置6〇1之 δ己憶體系統應用於深敌式系統(deeply embedded system)(例如， 光^播放機> 在深鼓式系'统中，無需用於執行虛擬位址變換之記憶 體管理單元(Memory Management Unit，MMU)，由於由深嵌式系& 處理之任務之s己憶體分配已預先定義，因此，檢測單元可輕易 獲取圮憶體裝置601之记憶體使用映射(mem〇ry usage⑺叩)。當獲取 記憶體使躲射後，可以得到有效資料在記㈣巾财之當前位 置。因此，在低耗電模式（也就是，自我更新模式）下，檢測單元 606 了解記憶體裝置601中之哪個資料區域需要寺（更新），然後 相應決定一個記憶體維持映射(memory maintenance map)。在本發明 之一實施例中，§己憶體維持映射能夠使用前述之旗標來簡單地實 現。以第7圖所示之記憶庫交錯結果為例。若檢測單元_參照記 憶體使用映射來了解記憶體裝置6〇1將有效資料僅儲存於藉由 (Bank 0 ’ Row 〇)、（Bank 0，R0W 1}、（Bank 〇，R〇w 2)及伽放曰〇，

Row 3)來尋址之虛擬列中，則檢測單元6〇6確定記憶體維持映射（例 如’旗標F1和旗標F2)，記憶體維持映射指示第一實體列分區ρι 因儲存有效資料而於低耗電模式下需要更新，另一實體列分區（也 就疋’第二實體列分區P2)因儲存無效資料祕低耗電模式下無需 更新。因此’宣告對應第一實體列分區ρι之旗標F1，而否定宣告 16 201039346 3^旗標F2。接著，更新控制單元6G8根據 /二':之§己憶體維捧映射來控制記憶體裝置601之 ϊ ί=i: ΐί r裝置601於低耗電模式下進行自我更新 模t1/16陣^模式中^嶋賦歹能^結:僅 力消實體列分區ρι中之多個實_，以實現減少更新電 Ο 之卞包含記㈣控制系、统_及記憶體裝置6〇1 (mv, wind〇ws i之系統中’在運行功能強大之作㈣統之系統中， 執彳T虛擬位址變換之記，理單元，由於由作業系統處 己配係_分配'，因此，檢測單元-無法直接 L i日記憶體使用映射。在本實施例中，檢測單元 _ =作業糸統之資訊，來確定閒置實體記憶體映射，從而獲取 用映射。？以醜作業系統為例，系統將關於記憶體 ，用3 σ卩資訊儲存在三個區域中:DMA區、N_al區與High_ 二1固，包含―個閒置記憶區列表。由於使用了這些閒置記憶體 憶體區域’因此’檢測單元606能夠根據從閒置記憶體 表中得到之閒置實體記憶體映射獲取記憶體裝置601之記憶 當獲取記憶體使用映射後，可輕易獲取當前儲存有效 憶射钱置。·，在低耗賴式（也就是，自我更新 、，下，檢測單元606 ΐ解記憶鳟葬置6〇 1中之那個資料區域需 ，保持（更新）’然後相應決定一個記憶體維持映射（例如，旗標）。 ^似’當設，好用以指示對應之實體列分區是否欲更新之旗標 4 ，更新控制單元608根據旗標控制記憶體裝置6〇1之更新操作。 17 201039346 獲取後^ 需要保持（更新）之有效資料之記憶體維持映射 執行新的哪若根據記憶體維持映射，純行更新操作之前 次檢測可謝改變。因此’檢測單元606需要再 這-從而瓣體系統之性能降低。為了解決 在不改變記憶配、或者 個實個ί憶中之檢測單元_為每 然而，這僅作單擔確定。 之記惊庫交伊t位兀)能夠輕易實現。以第7圖所示 單端PAL機制3自早例如，當D趣裝置使用 一種被賦仃====獄或1/2 _模式中之 '，射ΐΐ體轉射僅使職標F1來實施。若檢測單元606失昭 ，置601僅將有效資料儲存在藉由(Bank〇 R 解$體 單元_設置記級维持映射中」則， 打），用來指示應賦能1/2陣列PAS^ nj _之早個旗標 P1中之資料，且中，另更新儲存在第一實體列分區 P2)在低耗電模式下賴陣列;；s【二實體列分區 面，若檢測單元606參照已得到之記惟伸;;、需更新。另—方 置601在第-實體列分區P1與第。了解到記憶體裝 料，則檢測單元606言史置記憶體維持 ^ ^儲存有效資 個旗標⑴’用來指示應賦能全陣列更新，㈡ 201039346 列刀區pi與第二實體列分區ρ2巾之有效資 办 口：標F1 ’來指示是否應賦能部分更新心‘，'冗 之步驟可_惠結如下：庫交錯，該方法 裝f選擇之多個實體列，其中，每個實4 ❹ Ο 指示号=為記憶體裝置中之每個實體列分區指定一個 法之_ 結果大致相同， 之流程ίί如下步ί按w10圖所示之順序執行。記憶體控制方法 八π :確定至少一個實體列分區，該至少-個實體列 二區已3從記憶體裝置（例如，DRAM裝） 體列，其中，每個實體列分區係為記憶體裝』之中一^。夕個實 $ p lor 十於每個實體列分區，將多個交錯虛擬列映射 ^擇之夕個實體列’其中，相鄰虛擬列之記憶庫位址不同。 二驟1006 :決定記憶體裝財之哪個實體列分區欲更新。 却八Γ驟1008:設置至少一個指示器，用以指示記憶體裝置之 刀J體列分區是否欲藉由部分更新操作進行更新。例如，在 。。固貫施例一中’記憶體裂置中之每個實體列分區指定一個指示 益’用以指示對應之實體列分區是否欲更新；在另—實施例中， 19 201039346 僅利用單個指示器（例如，單個旗標）來指示是否應職能部分 更新模式（例如，1/2陣列PASR)。 步驟1010 :根據至少一個指示器（例如’記憶體裝置中每 個實體列分區之前述指示器或前述單個指示器）控制記憶體裝 置執行部分更新操作（例如，單端PASR、雙端pASR ^ 可選 PASR)。 ^ ° ^ 知技藝者在讀祕㈣6 ®所权記鐘控制系統 之步述^後’能_解包含於第1G圖卿之流程圖中 驟如何刼作，簡潔起見，此處不再贅述。 之技ΐίί實僅用來例舉本發明之實施樣態，以及闡釋本發明 J 非絲關本發日狀麟。贿習知㈣者可依據 之^ F1 Ϊ抽紋紅改變綱等性之雜關於本發明所主張 範圍，本發明之權利範圍應以申請專利範圍為準。 【圖式簡單說明】 化架構示意圖。 =2圖為制於峨财置之傳統 a第3圖為單端？规機制之示意圖。W犀又錯之不思圖。 第4圖為雙端PASR機制之示意圖。 圖為記憶庫可針做機制之示意圖。 意圖第6 _根據本侧—實施例之記龍控制系統之方塊示 實施根據本伽之基於分&部分記憶庫交錯之第一 實施例之 矛圖意為^據本㈣之基於純之部分域敍錯之第二 20 201039346 第9圖為根據本發明之基於分區之部分記憶庫交錯之第三 實施例之示意圖。 第10圖為根據本發明一實施例之記憶體裝置之通用記憶體 控制方法之流程圖。 【主要元件符號說明】 100 DRAM 裝置 102_1〜102_N 記憶庫 104記憶庫解碼器 ® 106_1~106_N 列解碼器 108_1〜108_N行解碼器 600記憶體控制糸統 601記憶體裝置 602確定單元 604映射單元 606檢測單元 608 更新控制單元 611實體列 〇 711、81卜911虛擬列 1002〜1010 步驟 21

Claims (1)

1. 201039346 七、申請專利範圍： h 一種記憶體裝置之記憶體控制方法，包含： 確定至少一個實體列分區，該至少一 ，裳置中聊之多個實體列，其中 3包含從該記 體裝置之-部分；以及 母個貫體列刀區係為該記憶 街於每個實體列分區，將多:個交 個實體列，並中，該多個六供步被s^:t戳幻映射至已選擇之該多 #個乂錯虛擬列之相鄰兩者之記憶庫位址不同。 2中如C利範圍第1項所述之記憶體裝置之記憶體控制方法，豆 個實===:址中之每-個一 中如Ρ申:f專利範圍第2項所述之記憶體裝置之記憶體控制方法，豆 多個實ίϋί多個實體列之記憶庫位址對應該記憶體裝置之連^ ^如申，專利範圍第2項所述芝記憶體襄置之記憶體控制方法，其 二已選擇之該多個實體列之記憶庫位址對應該記憶體裝 ς 續多個實體記憶庫。 非連 中如申，專利範圍第1項所述之記憶體裝置之記憶體控制方法，其 外々該夕個父錯虛擬列之記憶庫位址中之至少一個不同於已選摆夕 该多個實體列之記憶庫位址。 、彈之 包含 t申睛專利範圍第1項所述之記憶體裝置之記憶體控制方法， 更 控制該記憶體裝置執行一部分更新操作。 22 201039346 7 中’在制方法，其 部分一-個者，藉由該 Ο ❹ 據該至少一個指示器而控制。 ”中，該部分更新操作係根 巧記憶體控制方法，其 分區藉由該部分更新操作進行 ，、之ιΐΐ^ίΐί::⑦::指示器:用以指示 每個實體列分區之該指示器來控制。、…卩分更新操作係根據 裝置之記憶體控制方法， 部分更新操作^行更新之步^包$:固貫體列分區之—者’藉由該 -個實細體映射，用以決定該至少 ，如申料他圍帛10酬叙記龍裝置之 其中二確定該記髓裝置之該閒置實體記憶體映射法’ 參照一作業系統之資訊，以確定梦閒置實體記憶體映t. I 12.一種記憶體裝置之記憶體控制方法，包含·· 23 201039346 :ssss:::: 13. 二C更新’其中’每個實體列分區係'為該記 控制該記憶體裂置根據該至少—個指示器 2驟包含：根據每個實體列分區之該指示H，^:卩分更新操作 執行該部分更新操作。 ^制垓記憶體裝置 1 如申請專利範圍第13項所丨述之記憶體裝置之練、 义中’為該記憶職置中之每個實體列分區指定：二，制方法， 含- A子曰不杰之步驟包 根據該檢測結果，為每個實體列分區設置指定之該指示器。 Ϊ中如概M14賴述之錢雜置之錢難制方法， 作幽綱，#_分更新操 用以決定該記憶 確定該記憶體裝置之一閒置實體記憶體映射， 體敦置中之一個實體列分區進行更新。 憶體控制方法 16.如申請專利範圍第15項所述之記憶體裝置之記 24 201039346 其中二較該記鋪裝置之該閒置實體記舰映射之步驟包含： β照-作業系統之資訊，確定該閒置實體記憶體映射。 =申請專利麵第12項所述之記鋪裝置之記㈣控制方法， 將多個交錯虛擬列映射至該記憶體裝置中之多個實體列。 18. —種記憶體裝置之記憶體控制系統，包含： Ο Ο 石，八用以確定至少—個實體列分區，該至少-個實雜 ’J刀區匕3從該S己憶體裝置中選擇之多個實體^ ^ 列分區係為該記顏裝置之-部分；以及貫_射，母個實赠 丨定單元’其中，對於每個實體列分區， W映=謂痛交錯虛擬列映射至已獅之該多個實 〃中，該多個交錯虛擬列之相鄰兩者之記憶庫位址不同: 19. 一種記憶體裝置之記憶體控制系統，包含. -檢測單元，用以設置至少一個指示器， =該=體裝置之部分實體列分區是否藉由一部分更=進 置執作用以根據該至"指示器控制該記憶體裝 2〇.如申請專利範圍帛19項所述之記,(t猶置之 ，中’該檢稱元為龍裝置巾之每 系^ 益’用以指示對應之該實體列分區是否 一“ 2分區係為該記憶體裝置之一部分;以及該更u: 實體列分區之該指示器，控制該記憶«置執個 八、囷式： 25