TWI493342B - 記憶體管理裝置及管理方法 - Google Patents

記憶體管理裝置及管理方法 Download PDF

Info

Publication number
TWI493342B
TWI493342B TW102113065A TW102113065A TWI493342B TW I493342 B TWI493342 B TW I493342B TW 102113065 A TW102113065 A TW 102113065A TW 102113065 A TW102113065 A TW 102113065A TW I493342 B TWI493342 B TW I493342B
Authority
TW
Taiwan
Prior art keywords
backup buffer
space
page table
controller
micro
Prior art date
Application number
TW102113065A
Other languages
English (en)
Other versions
TW201439766A (zh
Inventor
Tung Yao Lee
Original Assignee
Faraday Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Faraday Tech Corp filed Critical Faraday Tech Corp
Priority to TW102113065A priority Critical patent/TWI493342B/zh
Priority to US13/902,992 priority patent/US20140310502A1/en
Publication of TW201439766A publication Critical patent/TW201439766A/zh
Application granted granted Critical
Publication of TWI493342B publication Critical patent/TWI493342B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10Address translation
    • G06F12/1027Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Description

記憶體管理裝置及管理方法
本發明是有關於一種記憶體管理裝置及記憶體管理方法,且特別是有關於一種讀取頁表項目(Page Table Entry,PTE)的記憶體管理裝置及記憶體管理方法。
在習知的電腦裝置中,處理器中都會有一個記憶體管理單元(memory management unit)來負責將處理器所產生的虛擬位址對應到記憶體的實體位址。處理器再透過這個實體位址來對實體的記憶儲存單元(例如動態記憶體及/或磁碟機)進行資料存取動作。而在記憶體管理單元中,有存在所謂的頁表項目(Page Table Entry,PTE)。
上述的頁表項目會依據應用程式的不同,而有不同的內容,其中,頁表項目中包括有應用程式的空間大小的資訊。頁表項目中的內容是由使用者依據應用程式的特性來加以設定的,並將其(頁表項目)儲存於處理器外部的儲存單元中。也就是說,當記憶體管理單元需要這個頁表項目時,是需要到外部的儲存單元來 進行讀取。
為了減少需要至外部儲存單元來讀取頁表項目的發生機率,記憶體管理單元中存在所謂的轉換備份緩衝器(Translation Look-aside Buffer,TLB)。這個轉換備份緩衝器用來儲存頁表項目以提供記憶體管理單元讀取,並降低需要到外部的儲存單元來進行讀取頁表項目的機率。
在習知的技術領域中,轉換備份緩衝器會被區分為兩層,當記憶體管理單元在第一層的轉換備份緩衝器中找不到所需要的頁表項目時,記憶體管理單元則針對第二層的轉換備份緩衝器進行尋找。然而,由於第二層的轉換備份緩衝器由靜態記憶體所建構,每一次僅能針對第二層的轉換備份緩衝器中的一個頁表項目進行讀取,來判斷所需要的頁表項目是否存在。假設所需要的頁表項目並不存在於第二層的轉換備份緩衝器時,還是需要針對第二層的轉換備份緩衝器中的內容,依據系統可能使用的空間大小資訊都檢查完後方能得知。因此,這樣的查找方式過於費時,而降低系統裝置的效率。
本發明提供一種記憶體管理裝置及記憶體管理方法,有效降低尋找頁表項目所需的時間。
本發明的記憶體管理裝置包括一微轉換備份緩衝器、主要轉換備份緩衝器、位址歷程紀錄表以及控制器。位址歷程紀錄 表耦接在微轉換備份緩衝器與主要轉換備份緩衝器間,用以記錄寫入主要轉換備份緩衝器的頁表項目的空間大小資訊。控制器耦接微轉換備份緩衝器、主要轉換備份緩衝器以及位址歷程紀錄表。控制器依據位址歷程紀錄表記錄的資訊來決定是否至主要轉換備份緩衝器讀取頁表項目。
本發明的記憶體管理方法,包括:接收頁表項目的讀取需求,提供位址歷程紀錄表耦接在一微轉換備份緩衝器以及主要轉換備份緩衝器間,並提供控制器以依據位址歷程紀錄表記錄的資訊來決定是否至主要轉換備份緩衝器讀取頁表項目,其中,該位址歷程紀錄表用以記錄寫入該主要轉換備份緩衝器的頁表項目的空間大小資訊。
基於上述,本發明所提出的記憶體管理裝置及管理方法,可依據位址歷程紀錄表對於已被寫入主要轉換備份緩衝器的頁表項目的空間大小資訊進行記錄。在當發生頁表項目的讀取需求時,控制器透過位址歷程紀錄表的記錄,就可以知道有無與要被讀取的頁表項目相同空間大小的資料儲存在主要轉換備份緩衝器中,並據此進行主要轉換備份緩衝器的搜尋動作。如此一來,一旦無與要被讀取的頁表項目相同空間大小的資料儲存在主要轉換備份緩衝器時,主要轉換備份緩衝器的搜尋動作就可以被省略,有效降低主要轉換備份緩衝器的搜尋時間。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
100‧‧‧記憶體管理裝置
110、120‧‧‧微轉換備份緩衝器
130‧‧‧位址歷程紀錄表
140‧‧‧主要轉換備份緩衝器
VCODADD、VDATAADD‧‧‧虛擬位址
150‧‧‧控制器
210~2N0、510~5N0‧‧‧空間欄位
S310~S330、S410~S460‧‧‧記憶體管理步驟
511~514、5N1~5N4‧‧‧虛擬位址資訊
圖1繪示本發明一實施例的記憶體管理裝置100的示意圖。
圖2繪示本發明實施例的位址歷程紀錄表130的實施方式的示意圖。
圖3繪示本發明一實施例的記憶體管理方法的流程圖。
圖4繪示本發明另一實施例的記憶體管理方法的流程圖。
圖5繪示本發明實施例的頁位址歷程記錄表500的另一實施方式的示意圖。
以下請參照圖1,圖1繪示本發明一實施例的記憶體管理裝置100的示意圖。記憶體管理裝置100包括微轉換備份緩衝器110及120、位址歷程紀錄表130、主要轉換備份緩衝器140以及控制器150。微轉換備份緩衝器110及120分別接收虛擬位址VCODADD以及VDATAADD。其中,虛擬位址VCODADD可以是程式碼的虛擬位址,而虛擬位址VDATAADD可以是資料的虛擬位址。當有查找頁表項目的需求發生時,記憶體管理裝置100的控制器150會依據虛擬位址VCODADD以及VDATAADD來對微轉換備份緩衝器110及120分別進行查找動作,以確定需要的頁表項目是否儲存在微轉換備份緩衝器110或120中。
位址歷程紀錄表130耦接在微轉換備份緩衝器110及120以及主要轉換備份緩衝器140間。位址歷程紀錄表130用以記錄寫入主要轉換備份緩衝器140的頁表項目的空間大小資訊。在當所需要的頁表項目無法在微轉換備份緩衝器110及120中被查找出時,控制器150則會檢查位址歷程紀錄表130的內容。值得注意的是,位址歷程紀錄表130用以記錄寫入主要轉換備份緩衝器140的頁表項目的空間大小資訊。也就是說,控制器150可以由位址歷程紀錄表130來判讀是否已有與所需要的頁表項目具有相同的空間大小資訊被寫入主要轉換備份緩衝器140中。如果,位址歷程紀錄表130顯示主要轉換備份緩衝器140有被寫入與所需要的頁表項目具有相同的空間大小資訊的頁表項目,控制器150才會針對主要轉換備份緩衝器140進行進一步的查找動作。相反的,如果,位址歷程紀錄表130顯示主要轉換備份緩衝器140沒有被寫入與所需要的頁表項目具有相同的空間大小資訊的頁表項目,控制器150則可以不需要進行主要轉換備份緩衝器140的查找動作,而直接由外建儲存裝置來讀取所需求的頁表項目。
仔細說明記憶體管理裝置100的動作細節,在初始狀態下,微轉換備份緩衝器110及120、主要轉換備份緩衝器140以及位址歷程紀錄表130中沒有儲存任何資訊。當虛擬位址VCODADD以及VDATAADD被產生時,微轉換備份緩衝器110及120中顯然查找不到所需要的頁表項目。控制器150並透過位址歷程紀錄表130來獲知主要轉換備份緩衝器140中查找不到所需要的頁表項 目,並由外建儲存裝置來讀取所需求的頁表項目。接著,控制器150將這個由外建儲存裝置讀取獲得的頁表項目寫入微轉換備份緩衝器110或120。
當有新的虛擬位址VCODADD以及VDATAADD被產生時,記憶體管理裝置100持續進行上述的步驟,一旦微轉換備份緩衝器110或120被填滿時,控制器150則將微轉換備份緩衝器110及120中選出一舊需求頁表項目,並將舊需求頁表項目移入主要轉換備份緩衝器140中。而原舊需求頁表項目的移出動作則會使得微轉換備份緩衝器110或120多出新增空閒儲存空間,控制器150則將需求頁表項目寫入這個新增空閒儲存空間中。
當控制器150針對主要轉換備份緩衝器140執行頁表項目的寫入動作時,控制器150也會針對位址歷程紀錄表130進行更新。具體來說,就是將寫入主要轉換備份緩衝器140的頁表項目的空間大小資訊,記錄至位址歷程紀錄表130。
在此請注意,本發明實施例的記憶體管理裝置100可以僅建構單一個微轉換備份緩衝器即可。本實施中所提出的兩個微轉換備份緩衝器110及120的實施方式僅只是一個實施範例,並不用以限制本發明的範疇。也就是說,在本發明其他實施例中,微轉換備份緩衝器110及120可合併為單一個微轉換備份緩衝器。
以下請同步參照圖1以及圖2,圖2繪示本發明實施例的位址歷程紀錄表130的實施方式的示意圖。在圖2中,位址歷程紀錄表130具有多個空間欄位210~2N0。空間欄位210~2N0分別 對應到多個不相同的頁位址的空間大小,舉例來說,空間欄位210~2N0可分別對應到1K、4K、16K、64K以及1M等不同頁位址的空間大小。
承上述,空間欄位210~2N0的初始值可以都設定為“0”。而當控制器150寫入主要轉換備份緩衝器140的頁表項目的空間大小為4K時,控制器150可以設定位址歷程紀錄表130中對應到空間大小為4K的空間欄位為“1”(例如空間欄位210)。也就是說,當有新需求的頁表項目要進行查找時,控制器150可以由被設定等於“1”的空間欄位210來得知主要轉換備份緩衝器140中有儲存空間大小等於4K的頁表項目,若新需求的頁表項目的空間大小同樣等於4K時,控制器150可針對主要轉換備份緩衝器140來對新需求的頁表項目進行查找動作。
相對的,若新需求的頁表項目的空間大小為8K時,而位址歷程紀錄表130中對應到空間大小為8K的空間欄位為“0”的情況下,表示主要轉換備份緩衝器140中絕對不會有新需求的頁表項目。因此,控制器150不會針對主要轉換備份緩衝器140進行查找動作,而直接由外建儲存裝置來讀取所需求的頁表項目。位址歷程紀錄表130中可以有多個空間欄位被設定為“1”。
另外,位址歷程紀錄表130的空間欄位也未必需要被設定為“1”來表示主要轉換備份緩衝器140中儲存有與空間欄位對應的空間大小的頁表項目。設計者可以自行設定1個或多個位元的任意值來表示位址歷程紀錄表130的空間欄位有無被設定。
以下請參照圖3,圖3繪示本發明一實施例的記憶體管理方法的流程圖。首先,在步驟S310中,記憶體管理裝置接收到頁表項目的讀取需求,並在步驟S320中提供耦接在微轉換備份緩衝器以及主要轉換備份緩衝器間的位址歷程紀錄表,並在步驟S330透過控制器來依據位址歷程紀錄表記錄的資訊來決定是否至主要轉換備份緩衝器讀取頁表項目。其中,位址歷程紀錄表用以記錄寫入主要轉換備份緩衝器的頁表項目的空間大小資訊。
關於本實施例中的位址歷程紀錄表記錄寫入主要轉換備份緩衝器的頁表項目的空間大小資訊的方式,以及上述步驟的動作細節,在前述的實施例及實施方式都有詳盡的說明,以下恕不多贅述。
以下請參照圖4,圖4繪示本發明另一實施例的記憶體管理方法的流程圖。在步驟S410中,處理器送出虛擬位址,在步驟S420中,檢查微轉換備份緩衝器是否有對應的頁表項目,若檢查的結果為是,表示所需要的頁表項目已被查找到,頁表項目的查找動作已被完成(S421)。相對的,若步驟S420的檢查結果為否,則進行步驟S430,並檢查頁位址歷程記錄表對應4K、1K、1M、64K及16K的頁位址空間大小的空間欄位是否被設定為“1”。若頁位址歷程記錄表中存在空間欄位被設定為1,則執行步驟S431以進行頁表項目的查找動作以針對主要轉換備份緩衝器進行所需的頁表項目的查找動作。請注意,當頁位址空間大小的空間欄位中有多個被設定為“1”,則可針對主要轉換備份緩衝器進行所需 的頁表項目進行多次的查找動作。另外,若透過步驟S431中無法查找出所需的頁表項目時,則可執行步驟S440,若透過步驟S431中可查找出所需的頁表項目時,則完成頁表項目的查找動作。
另外,步驟S430中若檢查出頁位址歷程記錄表中所有的空間欄位都未被設定為“1”,也可執行步驟S440。在步驟S440中,則透過由外建儲存裝置,來獲取所需求的頁表項目。
沿續上述的說明,在步驟S450中則進行判斷微轉換備份緩衝器是否具有空閒儲存空間的動作,若判斷的結果為是,則執行步驟S451以將由外建儲存裝置讀取的需求頁表項目寫入空閒儲存空間。若判斷的結果為否,則執行步驟S460,提出微轉換備份緩衝器中的舊需求頁表項目,使微轉換備份緩衝器產生新增空閒儲存空間,並將需求頁表項目寫入新增空閒儲存空間,且將舊需求頁表項目寫至主要轉換備份緩衝器。在此同時,由於主要轉換備份緩衝器發生被寫入動作,頁位址歷程記錄表則對應被更新。
以下請參照圖5,圖5繪示本發明實施例的頁位址歷程記錄表500為圖2繪示本發明實施例的頁位址歷程記錄表130的另一實施方式的示意圖。頁位址歷程記錄表500包括多個空間欄位510~5N0,而各空間欄位則更包括多個虛擬位址資訊。以空間欄位510及5N0為範例,空間欄位510包括虛擬位址資訊511~514,而空間欄位5N0則包括虛擬位址資訊5N1~5N4。在本實施方式中,當對頁位址歷程記錄表500進行檢查時,除了檢查空間欄位510~5N0是否有被設定為“1”外,還可針對被設定等於“1”的 空間欄位的虛擬位址資訊進行檢查。由於具有相同空間大小,但不同的應用程式會被安排在不同的記憶體位址的情況下,透過對應用程式的虛擬位址資訊進行檢查可以更清楚得知對應到應用程式的所需求的頁表項目是否可以在主要轉換備份緩衝器中被查找到。一旦控制器判斷處理器所產生的虛擬位址在虛擬位址資訊無法被找到,則可以跳過針對主要轉換備份緩衝器進行查找的動作,可更進一步的提高記憶體管理的效率。
綜上所述,本發明提出利用位址歷程紀錄表來記錄寫入主要轉換備份緩衝器的頁表項目的空間大小資訊,並藉由位址歷程紀錄表來作為是否對主要轉換備份緩衝器進行頁表項目查找的依據。可避免需要對主要轉換備份緩衝器進行完整的讀取動作,有效節省頁表項目的查找時間,提供記憶體的存取效率。
100‧‧‧記憶體管理裝置
110、120‧‧‧微轉換備份緩衝器
130‧‧‧位址歷程紀錄表
140‧‧‧主要轉換備份緩衝器
VCODADD、VDATAADD‧‧‧虛擬位址
150‧‧‧控制器

Claims (14)

  1. 一種記憶體管理裝置,包括:一微轉換備份緩衝器;一主要轉換備份緩衝器;一位址歷程紀錄表,耦接在該微轉換備份緩衝器與該主要轉換備份緩衝器間,用以記錄寫入該主要轉換備份緩衝器的頁表項目的空間大小資訊;以及一控制器,耦接該微轉換備份緩衝器、該主要轉換備份緩衝器以及該位址歷程紀錄表,該控制器依據該位址歷程紀錄表記錄的資訊來決定是否至該主要轉換備份緩衝器讀取頁表項目,其中該位址歷程紀錄表包括多個空間欄位,該些空間大小分別對應多數種不同頁位址空間大小,各該空間欄位記錄該主要轉換備份緩衝器是否有寫入對應各該空間欄位的各該頁位址空間大小的頁表項目。
  2. 如申請專利範圍第1項所述的記憶體管理裝置,其中該些頁位址空間大小分別為1K、4K、16K、64K以及1M。
  3. 如申請專利範圍第1項所述的記憶體管理裝置,其中各該空間欄位更包括記錄多數個虛擬位址資訊。
  4. 如申請專利範圍第1項所述的記憶體管理裝置,其中該控制器更依據各該空間欄位的該些虛擬位址資訊來決定是否至該主要轉換備份緩衝器讀取頁表項目。
  5. 如申請專利範圍第1項所述的記憶體管理裝置,其中當該 位址歷程紀錄表記錄的資訊指示該控制器不由該主要轉換備份緩衝器讀取一需求頁表項目時,該控制器由外建儲存裝置讀取該需求頁表項目。
  6. 如申請專利範圍第5項所述的記憶體管理裝置,其中該控制器更判斷該微轉換備份緩衝器是否具有一空閒儲存空間,該控制器並在該微轉換備份緩衝器具有該空閒儲存空間時將該需求頁表項目寫入該空閒儲存空間。
  7. 如申請專利範圍第5項所述的記憶體管理裝置,其中該控制器更判斷該微轉換備份緩衝器是否具有一空閒儲存空間,該控制器並在該微轉換備份緩衝器不具有該空閒儲存空間時,將該微轉換備份緩衝器中的一舊需求頁表項目提出使該微轉換備份緩衝器產生一新增空閒儲存空間,該控制器將該舊需求頁表項目寫至該主要轉換備份緩衝器,並更新該位址歷程紀錄表,並將該需求頁表項目寫入該新增空閒儲存空間中。
  8. 一種記憶體管理方法,包括:接收一頁表項目的讀取需求;提供一位址歷程紀錄表耦接在一微轉換備份緩衝器以及一主要轉換備份緩衝器間;以及提供一控制器以依據該位址歷程紀錄表記錄的資訊來決定是否至該主要轉換備份緩衝器讀取該頁表項目,其中,該位址歷程紀錄表用以記錄寫入該主要轉換備份緩衝器的頁表項目的空間大小資訊, 其中該位址歷程紀錄表包括多個空間欄位,該些空間大小分別對應多數種不同頁位址空間大小,各該空間欄位記錄該主要轉換備份緩衝器是否有寫入對應各該空間欄位的各該頁位址空間大小的頁表項目。
  9. 如申請專利範圍第8項所述的記憶體管理方法,其中該些頁位址空間大小分別為1K、4K、16K、64K以及1M。
  10. 如申請專利範圍第8項所述的記憶體管理方法,其中更包括:提供各該空間欄位以記錄多數個虛擬位址資訊。
  11. 如申請專利範圍第10項所述的記憶體管理方法,其中更包括:提供該控制器依據各該空間欄位的該些虛擬位址資訊來決定是否至該主要轉換備份緩衝器讀取頁表項目。
  12. 如申請專利範圍第10項所述的記憶體管理方法,其中更包括:當該位址歷程紀錄表記錄的資訊指示該控制器不由該主要轉換備份緩衝器讀取一需求頁表項目時;以及提供該控制器由外建儲存裝置讀取該需求頁表項目。
  13. 如申請專利範圍第12項所述的記憶體管理方法,其中更包括:提供該控制器判斷該微轉換備份緩衝器是否具有一空閒儲存空間;以及 提供該控制器在該微轉換備份緩衝器具有該空閒儲存空間時將該需求頁表項目寫入該空閒儲存空間。
  14. 如申請專利範圍第12項所述的記憶體管理方法,其中更包括:提供該控制器判斷該微轉換備份緩衝器是否具有一空閒儲存空間;提供該控制器並在該微轉換備份緩衝器不具有該空閒儲存空間時將該微轉換備份緩衝器中的一舊需求頁表項目提出使該微轉換備份緩衝器產生一新增空閒儲存空間;以及提供該控制器將該舊需求頁表項目寫至該主要轉換備份緩衝器,並更新該位址歷程紀錄表,並將該需求頁表項目寫入該新增空閒儲存空間中。
TW102113065A 2013-04-12 2013-04-12 記憶體管理裝置及管理方法 TWI493342B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102113065A TWI493342B (zh) 2013-04-12 2013-04-12 記憶體管理裝置及管理方法
US13/902,992 US20140310502A1 (en) 2013-04-12 2013-05-28 Memory management apparatus and memory management method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102113065A TWI493342B (zh) 2013-04-12 2013-04-12 記憶體管理裝置及管理方法

Publications (2)

Publication Number Publication Date
TW201439766A TW201439766A (zh) 2014-10-16
TWI493342B true TWI493342B (zh) 2015-07-21

Family

ID=51687619

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102113065A TWI493342B (zh) 2013-04-12 2013-04-12 記憶體管理裝置及管理方法

Country Status (2)

Country Link
US (1) US20140310502A1 (zh)
TW (1) TWI493342B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030079103A1 (en) * 2001-10-24 2003-04-24 Morrow Michael W. Apparatus and method to perform address translation
TW200622885A (en) * 2004-09-30 2006-07-01 Intel Corp Performance enhancement of address translation using translation tables covering large address spaces
TW201135461A (en) * 2009-12-15 2011-10-16 Qualcomm Inc Apparatuses, systems, and methods for reducing translation lookaside buffer (TLB) lookups
TW201229759A (en) * 2010-07-06 2012-07-16 Qualcomm Inc System and method to manage a translation lookaside buffer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6012132A (en) * 1997-03-31 2000-01-04 Intel Corporation Method and apparatus for implementing a page table walker that uses a sliding field in the virtual addresses to identify entries in a page table
EP1182569B8 (en) * 2000-08-21 2011-07-06 Texas Instruments Incorporated TLB lock and unlock operation
US7089398B2 (en) * 2003-07-31 2006-08-08 Silicon Graphics, Inc. Address translation using a page size tag
US7159095B2 (en) * 2003-12-09 2007-01-02 International Business Machines Corporation Method of efficiently handling multiple page sizes in an effective to real address translation (ERAT) table
US7284112B2 (en) * 2005-01-14 2007-10-16 International Business Machines Corporation Multiple page size address translation incorporating page size prediction
US7558939B2 (en) * 2005-03-08 2009-07-07 Mips Technologies, Inc. Three-tiered translation lookaside buffer hierarchy in a multithreading microprocessor
US8707011B1 (en) * 2006-10-24 2014-04-22 Nvidia Corporation Memory access techniques utilizing a set-associative translation lookaside buffer
US8429377B2 (en) * 2010-01-08 2013-04-23 International Business Machines Corporation Optimizing TLB entries for mixed page size storage in contiguous memory
US8667258B2 (en) * 2010-06-23 2014-03-04 International Business Machines Corporation High performance cache translation look-aside buffer (TLB) lookups using multiple page size prediction
US9684601B2 (en) * 2012-05-10 2017-06-20 Arm Limited Data processing apparatus having cache and translation lookaside buffer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030079103A1 (en) * 2001-10-24 2003-04-24 Morrow Michael W. Apparatus and method to perform address translation
TW200622885A (en) * 2004-09-30 2006-07-01 Intel Corp Performance enhancement of address translation using translation tables covering large address spaces
TW201135461A (en) * 2009-12-15 2011-10-16 Qualcomm Inc Apparatuses, systems, and methods for reducing translation lookaside buffer (TLB) lookups
TW201229759A (en) * 2010-07-06 2012-07-16 Qualcomm Inc System and method to manage a translation lookaside buffer

Also Published As

Publication number Publication date
TW201439766A (zh) 2014-10-16
US20140310502A1 (en) 2014-10-16

Similar Documents

Publication Publication Date Title
TWI453585B (zh) 用於位址轉譯之記憶體裝置及記憶體位址轉譯之方法
KR102051698B1 (ko) 단일 페이지 테이블 엔트리 내의 속성 필드들의 다중 세트들
JP2017501504A5 (zh)
JP2015515047A5 (zh)
JP5768654B2 (ja) 記憶制御装置、記憶装置、情報処理システム、および、記憶制御方法
EP3005126B1 (en) Storage systems and aliased memory
US11449270B2 (en) Address translation method and system for KV storage device
US20140122972A1 (en) Storage control apparatus, storage apparatus, information processing system, and storage control method
US11704018B2 (en) Memory management device capable of managing memory address translation table using heterogeneous memories and method of managing memory address thereby
TWI475387B (zh) 記憶體控制方法及記憶體控制電路
JP2016085677A (ja) メモリ管理方法、メモリ管理プログラム及び情報処理装置
WO2016082559A1 (zh) 一种数据写入方法及存储设备
JP2007220107A (ja) 不揮発性メモリのマッピング情報管理装置及び方法
JP2019521447A (ja) キャッシュエントリ転送のためにキャッシュ位置情報を記憶するシステム及び方法
TW202232310A (zh) 記憶體中的動態中繼資料重新定位
TW201526009A (zh) 將在非揮發儲存系統中的資料區及保留區某些損壞位元之位址替換成具有正常位元之位址的方法
US10102125B2 (en) PCI device, interface system including the same, and computing system including the same
JP2019144921A (ja) 情報処理装置及び情報処理方法
TWI493342B (zh) 記憶體管理裝置及管理方法
JP5373382B2 (ja) メモリシステムおよびコンピュータシステム
TWI635391B (zh) 快閃記憶體以及其管理方法
US20150067237A1 (en) Memory controller, semiconductor memory system, and memory control method
WO2016049893A1 (zh) 文件页面管理单元、处理设备和文件页面管理方法
KR102028666B1 (ko) 비식별 요청을 처리하는 저장 장치 및 그것의 동작 방법
TWI616755B (zh) 儲存裝置及其資料映射方法