TW201037796A - Electric element - Google Patents

Electric element Download PDF

Info

Publication number
TW201037796A
TW201037796A TW099109563A TW99109563A TW201037796A TW 201037796 A TW201037796 A TW 201037796A TW 099109563 A TW099109563 A TW 099109563A TW 99109563 A TW99109563 A TW 99109563A TW 201037796 A TW201037796 A TW 201037796A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor substrate
stress
copper
connection
Prior art date
Application number
TW099109563A
Other languages
English (en)
Inventor
Alfred Goerlach
Richard Spitz
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Publication of TW201037796A publication Critical patent/TW201037796A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

201037796 六、發明說明： 【發明所屬之技術領域】 本發明關於一種電構件，特別是二極體。 【先前技術】 在汽車發電機系統’為了將交流電或三相電流整流， 大多使用石夕二極體。為此，一般將石夕二極體安裝到特殊殼 體中，裝到所謂的「麼入殼體」中。在文獻德專利De 1954 9202 A1中’提到一種整流二極體《此整流二極體有一承座 (Sockel，英：support)，且可壓入—整流器裝置的一設置的開 口中。在β亥承座上設一支座（p〇dest，英：pedestrai或 platform)，在該支座上利用軟銲接合將一半導體晶片固定， 再利用軟銲接合將一頭金屬絲固定在該半導體晶片上，如 此，在壓入過程可造成抗變形的強固性，因此該作用力不 會損壞該半導體晶片。 〇 r 【發明内容】 本發明係根據一項認知：在一具有一半導體基材的構 件（例如二極體）中使用一種減少應力的材料可將在安裝過 程及受溫度負荷時發生的作用到半導體基材上的拉 壓力量減少。 用此方式，舉例而言，可將—「壓入二極體」 (Einpressdiode)用簡單方式裝入一 「壓入殼體」 (EmpressgehaUse，英：press_in h〇using)，而不會損壞半導體 3 201037796 基材’因此在殼體安裝時可達成較大之無瑕疲構件的產率。 依本發日月特點係為：_種電構件，特別是一種二極 體八有.丨導體基材；一連接層以保持該半導體基材； 及種減少應力的材料，該材料用於將一股可經由連接層 傳送的拉伸或推壓力量作用到半導體基材上的作用減少。曰 利用該減少應力的材料(它用於將作用到半導體基材上 的j力減少），該連接層可將半導體層以一種方式保持住， 使侍在壓入過程時作用的力量被該減少應力的材料吸收或 導離’因此力量對半導體基材不會造成直接損壞的作用。 依一實施例，該減少應力的材料的熱膨脹係數比銅或 鐵或不銹鋼或鋁的熱脹係數更小。如&，在溫度變化時， 作用到半導體基材上的機械應力可有利地減少。舉例而 言，如果該構件具有由銅、或鐵、或不錄鋼、或結構成的 層’例如端子（它們在溫度變化時對應於其熱膨脹係數延長 或收縮），則該減少應力的材料由於其熱膨脹係數較小，故 可減少熱脹冷縮’ _@_因此減少作㈣半導體基材上的拉伸 力量或壓力。 依一實施例，該減少應力的材料為—減少應力的層， 它埋入該連接層中，這點有—好處，# :經由連接層作用 到半導體基材上的（熱）應力，可受到該減少應力的層而減 弱，舉例而言，如果該減少應力的層的熱膨脹係數比連接 層更小或者如果該減少應力的層的彈性比該連接層更高， 則可減弱此作用力。 依一實施例，該半導體基材利用該連接層與一承座元 201037796 件連接，該承座元件由銅、鐵、不銹鋼或鋁構成，且其中 該連接層的熱膨脹係數比該承座元件的熱膨脹係數更小。 因此，可用有利的方式將該承座元件的溫度變化時產生的 熱應力對半導體基材的影響減少，且因此該構件的老化程 序可變慢。舉例而言，這種構件適合用有利方式使用在很 高的溫度，例如在汽車發電機系統中。 依一實施例，該半導體基材利用該連接層與一承座元 件連接，其中該承座元件由該減少應力的材料形成。這點 #有一好處：該承座元件已可將熱應力吸收，並將這些力量 經由連接層以大大緩和的形式傳到半導體基材，因此半導 體基材不再會受損。此外該承座元件也可承受在壓入過程 產生的力量，例如在安裝一個設計成「壓力二極體」方式 的構件之時。 依一實施例，該連接層或減少應力的材料不含鉛，如 此該構件在未來可繼續使用，而不會違反相關之法條，例 q 如R〇HS(法條2002/95/EG，用於限制在電器及電子裝置中 特定之有害物質的使用）或WEEE(法條2002/96/EG ,用於舊 電器及舊電子裝置者）。 依一實施例，該電構件具有一第二連接層以將該半導 體基材保持住，其中該半導體基材埋入到該連接層與該第 二連接層之間。此連接層用有利的方式保護半導體基材的 朝向承座那一侧的表面，而第二連接層保護半導體基材的 頭側表面，此減少應力的材料可埋入其中一連接層或該二 連接層之中，或該二連接層之—或二者可由該減少應力的 5 201037796 材料構成。因此可用有利的方式從頭側或從承座側保護半 導體基材以防止作用的力量或力的分量。 依一實施例，該半導體基材利用該第二連接層與—頭 元件連接，該頭元件特別由銅、鐵、不銹鋼或鋁構成，且 其中該第二連接層的熱膨脹係數小於該頭元件的熱膨脹係 數。如此，第二連接層可減少由於溫度變化在頭元件上產 生的熱脹冷縮力量，因此只會有較少的熱應力作用到半導 體基材上，它們不會造成損壞。 依一實施例，該減少應力的材料為一種複合材料或一 種金屬層材料，當使用複合材料時，熱膨脹係數減少，而 導熱性大約保持相同。由於熱膨脹係數減少，故作用到半 導體基材（例如矽晶片）上的應力遠比在使用一種金屬（例如 銅）的場合更小。即使在使用金屬層材料時，也可使用不同 的金屬層（舉例而言，它們具有合金），因此可利用所有的層 將熱膨脹係數一齊減少。如此，在溫度變化時，作用到半 導體基材上的機械應力再減少。 依一實施例，該複合材料由Alsic或由一種由鉬與銅 構成的混合物形成’且宜具有20〜60重量％的銅，且其中 該金屬層材料包含一種金屬層的排列，且宜為一種銅-殷鋼 (Invar)-銅層，其中個別層的厚度在1〇微米〜5〇〇微米範圍。 由AlSiC構成的一種複合材料可配合半導體基材的熱 膨脹係數且/或具有比銅更小的熱膨脹係數。如此，會造成 連接層（例如用於保持半導體基材的軟銲層）的疲勞的機械 應力減少。此外，如此可防止半導體基材的電接點鬆脫， 201037796 在使用由銅與銅構成的複合材料時，情形也相似，特宜使 用者為由鉬和20〜60重量。/〇的銅（M〇Cu2〇〜M〇Cu6〇)構成
的混合物（複合物）。當銅含量達2〇重量％時，膨脹係數已 減到約6〜7ΡΡιηΓΚ。與此相較，銅的膨脹係數約17ppm/t>K。 M〇CU2〇的導熱性約250W/Mk，仍可和銅的導熱性39〇w/mK 相匹敵。由於熱膨脹係數減少，故作用到矽晶片或半導體 基材的應力遠比使用銅時更小β ^ 依一實施例，該連接層或第二連接層由一種低溫連接 (NTV)燒結構成。這點有一優點，即：可不使用含高量鉛的 銲料，而用無鉛的燒結材料。此外，燒結材料往往為多孔 隙者，且因此可將作用到半導體基材的力量吸收，當由於 溫度變動或在壓入過程（例如壓入二極體的場合）發生的熱 應力的力量作用到構件上時，這些力量在含有燒結材料的 連接層的場合會使連接層變形，因該半導體基材受到較小 的力量作用。 ^ 依本發明一標的係一種製造一電構件的方法，該電構 件特別是一種二極體，包含：準備一種半導體基材；將此 半導體基材利用一連接層保持住；以及利用一種減少應力 的材料將可經由連接層傳到半導體基材拉伸或推壓力量的 作用減少。如此，在上述電構件的相同的優點也可在製造 該電構件的方法中達成。 依一實施例，該減少應力的材料利用NTV(低溫連接） 技術裝入該連接層中。在低溫時，由於熱膨脹對半導體基 材的效應減少’故熱應力減少’因此廢料較小。 7 201037796 依一實施例使用連接層將半導體基材與一承座元件連 接’其中利用NTV技術作連接。和習知方法相較（其中該連 接層為含錯或不含鉛的銲料層），可利用此低溫連接方法在 連接時將溫度保持在低溫，溫度不需飆高到使銲料熔解（換 吕之’約在300°C左右），利用NTV技術產生一種很穩定之 高導熱及導電的海綿狀連接層，大多由銀構成’這種連接 技術比起傳統方法（如軟銲或結合）來，其優點為：可避免在 過程中的液相，即使在起始溫度以上約250。(：也可有高強 度，連接層沒有鑄件氣泡（Lunker)、具有高度抗負荷變化的 抵抗性、以及高導電性及導熱性。 本發明的其他有利實施例配合圖1及圖2作說明。 【實施方式】 圖1係依一實施例的一壓入二極體（3〇)的構造的示意 圖。壓入二極體（3〇)有一個設有一捲邊（Randeiun幻的承座元 件⑴或-「壓人承座」⑴’該承座元件或壓人承座⑴可壓 入一整流器裝置（此處未示）的一個對應凹隙中。在此，該壓 入承座⑴同時負責將整流器二極體⑽與該整流裝置之間 作永久式之導熱與導電的連接。 壓入承座⑴有一固定區域，-半導體晶片（3)〔例如一 個石夕晶片（3)或-個半導體基材（3)〕利用一連接層⑷固定在 該區域’在半導體基材（3)上再利用—第：連接層（5)將一頭 讀⑹或-所謂的「頭金屬絲」⑹固定在其上，嗜第二連 接層與整流器二極體（30)的其他元件牢固緊密的電接觸。埋 201037796 入在連接層（4)與（5)之間的―個⑦晶片（3)或半導體基材⑺ 用一絕緣的歸物料⑺包封。利«物料⑺舉例而言， 可為一種充以石英顆趣沾番s 的裒氧樹月曰，或所謂的耐高溫塑 膠。要將塑膠物料⑺放入，可將-個附加之選項式的塑膠 環（8)放入。此外還可在半導體晶片（3)與環氧樹脂⑺之間有 軟的塑膠層（圖1中未示）。連接層⑷與（5)的材料由一種無 鉛的NTV(低溫連接技術)的燒結材料構成，因此非由一般整 流器二極體所用的含高量鉛的軟銲材料構成。
承座⑴或承座元件⑴以及頭金屬絲(6)或頭元件(6)由 一種複合材料製成，且利用低溫連接技術連接，在其他實 施例，該二元件⑴⑹可設有—薄的貴金屬層。特別有利的 做法係使用一種由鉬與20〜6〇重量％銅（M〇Cu2〇〜M〇cu6〇) 構成的混合物（複合物）當作該複合材料❶對行家而言，具有 相似性質的其他複合物亦為熟知者，它們同樣可用於製造 該承座元件⑴和頭元件，例如由AISic構成的複合物。 圖2顯示依另一實施例的「壓入二極體」(2〇)的構造的 示意圖。與圖Μ實施例〔該承座元件⑴和頭元件⑹由金 屬構成〕不同，在此實施例它們由鋼製造。在其他實施例， 該金屬也可為鋁、銀、不銹鋼、鐵或其他金屬。 在銅承座（1)或承座元件（1)和半導體基材（3)間將一個 減少應力的層（9)利用低溫連接技術裴入。在此，該減少應 力的層（9)利用該連接層（4) 一邊與半導體晶片（3)及容座（4) 連接。該連接層（4)因此它分成一頭側部分（4)和及一承座側 的部分（10)。因此該減少應力的層（9)埋入該連接層（4)〔亦 9 201037796 即連接層的頭側部分（4)和承座側部分（1〇)〕中。對於低溫連 接方法大多需要的一銀覆層或貴金屬覆層在此二圖中未示 且為了一目了然起見省略。該減少應力的層（9)具有近乎線 性的膨服係數’它比承座元件（1)及頭元件（6)的膨脹係數 小’換έ之’在該二元件（丨）（6)由銅製造的場合係小於 17ppm/°K°如此’在溫度變動時，係用到矽晶片（3)的機械 應力有利地減少。 該減少應力的（中間）層（9)可由複合物構成，例如 MoCu20或由金屬層構成的排列形成。舉例而言，它可為銅 方又鋼銅（cic)，其中一種鎳鐵合金（殷鋼）（Invar)捲入二個鋼 層之間。該減少應力的中間層（9)的個別的層的厚度可在約 10微米〜500微米範圍，且宜約2〇〇微米。 在其他實施例中’該減少應力的中間層（9)也可設入在 頭元件（6)與半導體晶片（3)之間，然後它埋入到第二連接層 (5)中’如此該第二連接層就像圖2所示，分成一頭側部分 及一承座側部分。 如不採此方式也可使用二個減少應力的中間層（9)，其 中將一中間層埋入連接層（4)中’另一中間層埋入第二連接 層（5)中。 本發明的實施例適用於在很高溫度當作發電機二極體 使用’例如用於汽車發電機系統’利用本發明的實施例， 可不必使用高含鉛量的合金。利用其他種類的接縫材料 (Fugewerkstoff)及其他種類的接縫觀念，該壓入二極體的操 作溫度可提高，例如’在選擇使用地點時可造成較高廢熱 201037796 ==二度。藉著使用燒結材料，這種在無錯軟薛 料或代替&金場合的溫度屏障（約22〇。(〕）可以克服。如此， 其使用壽命比起傳統由軟銲料做成連接層I，可有利地加 長。 依本發明的實施例在低溫連接技術的場合，傳統之「壓 入二極體」的高含錯量的軟銲連接部被—特別設置的銀層 取代，與含鉛的軟銲料（其中該銲料在接縫程序須熔解 肖，在銀層的場合’該接縫程序在遠低於熔點的溫度已達 」成。一般該接合程序在附加之機械壓力下達成。為此，要 接合的部分，如頭金屬絲（6)、矽晶片（3)和承座（1)大多設有 一薄的貴金屬覆層。 與尚含鉛量的銲料相較，該低溫連接層（4)(5)的彈性模 數（E-Modul)大約高三倍，抗拉強度甚至更高五倍。由於低 溫連接層的熱膨脹係數只比高含鉛量的銲料小了約， 故在一種銅/NTV/矽晶片/NTV/銅的夾構造受熱負荷時，應 〇力遠比傳統含錯軟銲連接部大。本發明的實施例顯示可利 用低溫連接技術將矽或其他半導體材料構成的半導體晶片 (3)直接與銅部分（1)(6)連接。特別是可以簡單地製造一壓入 二極體（其中該矽晶片兩側與其他材料連接）而不會有機械 應力損壞矽晶片（3)的情事。 本發明的實施例可利用低溫連接技術將一矽半導體晶 片與大熱量的材料作大面積的連接，這種連接係為兩面式 且耐久且不含鉛者，其中該大熱量的材料係用一種複合材 料’其熱脹係數小於17ppm厂K。 11 201037796 本發明的實施例可使利用低溫連接技術將石夕半導體曰 片與大熱量的材料作大面積式 曰曰 ,τ人，， 咬丧知·種連接部係耐 久，不3金。且耐高溫，其中該石夕晶片一側與銅連接，另— 二’、複。材料連接’該複合材料的熱膨脹係數小於 ="κ。如不用銅也可用其他材料，例如銘或鐵或銀或 本發明的實施例可將一石夕半導體晶片利用低溫連接技 術與銅作大面㈣連接，這種連接料兩面連接，且係耐 ΐ門高溫者’其中在石夕晶片一側上在碎與銅層 之間有一減小應力的中間層’它利用低溫技術連接，其令 該中間層的熱膨脹係數小於17ppmrK。 本發明的實施例可利用低溫連接技術將一矽半導 片與銅作兩側大面積的連接，這種連接部耐久、不含鉛2 耐高溫’纟中在矽晶片兩側在矽與銅層之間有一減少應力 的中間層，它利用低溫連接技術連接，其中該中間層的熱 膨脹係數小於17ppm/°K。 在一些實施例該中間層為一複合材料，在其他實施 例》亥減J應力的中間層由不同金屬的層順序構成。在另 外的實施例不用矽片，而用其他半導體材料，例如训、⑽ 或類似物。 在其他實施例，該低溫連接層用另外一種非銀金屬或 J用σ金代替，本發明的設置可當作一壓入二極體的一 Ρ刀使S 4列如在Ά車三相電流發電機的整流器中所用者。 12 201037796 【圖式簡單說明】 圖1係依一實施例的一「壓入二極體」的構造的示意 Γ5Π · 圖， 圖2係另依一實施例的一「壓入二極體」的構造的示 意圖。 【主要元件符號說明】 (1) 承座（承座元件、麼入承座）
(3) 半導體晶片（矽晶片或半導體基材） (4) 第一連接層（頭側部分） (5) 第二連接層 (6) 頭元件（或頭金屬絲） (7) 塑膠物料（環氧樹脂） (8) 塑膠環 (9) 減少應力的層 (10) 承座側的部分 (20) 壓入二極體 (30) 壓入二極體（整流二極體） 13

Claims (1)

  1. 201037796 七、申請專利範圍： ()(30)，特別是-種二極體，展古 半導體基材（3); 具有·· 連接層（4)以保持該半導體基材·及 一種減少應力的材料， 層（4)傳送的拉伸或推壓力量 減少。 孩材料用於將一股可經由連接 作用到半導縣材（3)上的作用 2_如申請專利範圍第1項之電構件，其令： 該減少應力的材料的埶膨 …务脹係數比銅或鐵或 鋁的熱脹係數更小。 X小銹鋼或 2項之電構件，其中： 減少應力的層（9)，該層埋 3.如申請專利範圍第1或第 該減少應力的材料形成一個 入到該連接層（4)中。 4.如申請專利範圍第i或第2項之電構件，其中： 該半導體基材（3)利用該連接層⑷與一承座元件⑴連 接，該承座元件⑴由銅、鐵、不錢鋼或紹構成，且盆中該 連接層⑷的熱膨脹係數比該承座元件⑴的熱膨脹係數^ 5.如申請專利範圍第1或第2項之電構件，其中： 該半導體基材（3)利用該連接層（4)與一承座元件（1)連 接’其中該承座元件（1)由該減少應力的材料形成。 6 ·如申請專利範圍第1或第2項之電構件，其中·· s亥連接層（4)或該減少應力的材料不含錯。 7 ·如申請專利範圍第1或第2項之電構件，其中： 201037796 具有-第二連接層（5)以將該半導體基材⑺保持住，其 中該半導體基材(3)埋入到該連接層⑷與該第二連 之間。 、 8. 如申請專利範圍第1或第2項之電構件，苴中. 該半導體基材（3)利用該第二連接層（5)與—頭元件⑹ C Ο 連接’該頭元件特別由銅、_、不銹鋼或鋥構成，且其中 :第二連接層(5)的熱膨脹係數小於該頭元件⑹的熱膨脹係 9. 如申請專利範圍第1或第2項之電構件，”. 該半導體基材⑺利用第二連接層(5)與—頭元件⑹連 接，其中該頭7L件（6)由-種減少應力的材料形成。 1〇·如申請專利範圍第1或第2項之電構件，其中： 料。該減少應力的材料為一種複合材料或—種金屬層材 11.如申請專利範圍第1 〇項之電構件，其中. 該複合材料由機C或由—種由銦與銅構成 形成，且宜具有20〜60重量。/。的銅，且 〇物 其中該金屬層材料包含-種金屬層的排列，且 種銅-殷鋼-銅層’其中個別層的厚；且為一 範圍。 旱度在Μ微Ή微米 A如申請專利範圍第1或第2項之電構件，其中. 該連接層（4)或第二連接層（5)由一搞y Τ · 構成。 低溫連接燒結材料 13.—種製造一電構件（20)(30)的古 構件特別是 15 201037796 一種二極體，包含：準備一種半導體基材（3); 將此半導體基材（3)利用—連接層保持住；以及 利用一種減少應力的材料將可經由連接層傳到半導體 基材（3)拉伸或推壓力量的作用減少。 14. 如申請專利範圍第13項之方法，其中： 該減少應力的材'料利用低溫連接技術加到連接層⑷ 中。 15. 如申請專利範圍第13或14項之方法，其中： 使用連接層（4)將半導體| , 干等體基材（3)與一承座元件（ 接，其中利用低溫連接技術作連接。 逆 八、圖式： (如次頁） 16
TW099109563A 2009-04-01 2010-03-30 Electric element TW201037796A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009002100A DE102009002100A1 (de) 2009-04-01 2009-04-01 Elektrisches Bauelement

Publications (1)

Publication Number Publication Date
TW201037796A true TW201037796A (en) 2010-10-16

Family

ID=42674706

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099109563A TW201037796A (en) 2009-04-01 2010-03-30 Electric element

Country Status (3)

Country Link
CN (1) CN101859735B (zh)
DE (1) DE102009002100A1 (zh)
TW (1) TW201037796A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011083911A1 (de) * 2011-09-30 2013-04-04 Robert Bosch Gmbh Elektronische Baugruppe mit hochtemperaturstabilem Substratgrundwerkstoff
DE102011088834A1 (de) * 2011-12-16 2013-06-20 Robert Bosch Gmbh Verbundkörper

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19549202B4 (de) 1995-12-30 2006-05-04 Robert Bosch Gmbh Gleichrichterdiode
JP4275005B2 (ja) * 2004-05-24 2009-06-10 株式会社日立製作所 半導体装置
JP4965187B2 (ja) * 2006-08-09 2012-07-04 株式会社日立製作所 半導体装置
JP4826426B2 (ja) * 2006-10-20 2011-11-30 株式会社デンソー 半導体装置
JP2008147469A (ja) * 2006-12-12 2008-06-26 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
CN101859735B (zh) 2016-11-23
CN101859735A (zh) 2010-10-13
DE102009002100A1 (de) 2010-10-07

Similar Documents

Publication Publication Date Title
CN108369927B (zh) 电力用半导体装置
US10505286B2 (en) Sensor element and manufacturing method of sensor element
JP2012204366A (ja) 半導体装置
CN104465533B (zh) 自粘合裸片
JP2011040565A (ja) 熱伝導シート、これを用いた半導体装置およびその製造方法
JP2014082367A (ja) パワー半導体装置
TW536729B (en) Semiconductor apparatus
TW201037796A (en) Electric element
JP2019079905A (ja) 半導体装置および半導体装置の製造方法
TW440893B (en) Semiconductor supporting device and its manufacture, composite body and its manufacture
JP5187148B2 (ja) 半導体装置及びその製造方法
JP5328740B2 (ja) 半導体装置および半導体装置の製造方法
JP2008135482A (ja) 貫通孔配線構造およびその形成方法
WO2013005555A1 (ja) 金属接合構造とその製造方法
JP2008147309A (ja) セラミックス基板およびこれを用いた半導体モジュール
JP2003347487A (ja) 半導体装置
JP2005032833A (ja) モジュール型半導体装置
JP2008042084A (ja) 半導体装置
JP2008124390A (ja) 半導体装置
JP2017135374A (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法
US20200091634A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009043882A (ja) 高温回路モジュールとその製造方法
Zhao et al. A Technology for Bonding Cu Wires with Cu Pads: Structure and Electrical Fatigue Mechanism of Fine Micro-alloyed Cu Wires
WO2005112111A1 (ja) 加圧接触式整流装置
JP2012054513A (ja) 半導体パッケージ