TW201033806A - Solid state storage system for uniformly using memory area and method controlling the same - Google Patents

Solid state storage system for uniformly using memory area and method controlling the same Download PDF

Info

Publication number
TW201033806A
TW201033806A TW098126207A TW98126207A TW201033806A TW 201033806 A TW201033806 A TW 201033806A TW 098126207 A TW098126207 A TW 098126207A TW 98126207 A TW98126207 A TW 98126207A TW 201033806 A TW201033806 A TW 201033806A
Authority
TW
Taiwan
Prior art keywords
stylized
page
storage system
state storage
solid state
Prior art date
Application number
TW098126207A
Other languages
English (en)
Other versions
TWI484332B (zh
Inventor
Jin-Chul Kim
Young-Kyun Shin
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW201033806A publication Critical patent/TW201033806A/zh
Application granted granted Critical
Publication of TWI484332B publication Critical patent/TWI484332B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

201033806 六、發明說明:
f發明所屬之技術領域J 本發明概略關於一種固態儲存系統,尤指一種用於均 勻使用記憶體區域的固態儲存系統及其控制方法。 、= 【先前技術】 〇 概言之,非揮發性記憶體對於大多數攜帶式資訊裝置 係做為儲存記憶體。近年來,使用—从_快閃記憶 固態碟(SSD,“S〇lid她他〇已進入到市場。哪係 個人電腦(PC,“Pe議al eGmputer”)中硬碟機(hdd,“編 disk drive”)之取代品。由於此市場上的變化,ssd被預期 能快速地侵占HDD的市場佔有率。 使用NAND_記紐之固態儲存系統包括—記憶體 區域’其由包括複數個頁面的複數個區塊所構成。由於 NAND快閃記憶體的特性,資料程式化係根據—頁面單元
Q 執行,而該資料的更新或抹除係根據一區塊單元執行。也 就疋i 4更新儲存預定資料之頁面中的該等内容,包括 相對應=面之整個區塊必須先被抹除,然後後續執行該等 頁面之程式化。因此,已知一快閃記憶體單元之壽命(耗 扣P艮制)概略讀於該區塊之使用頻率,例如該抹 或抹除次數。 ^ 第A圖及第—B圖為習用技藝中當在一固態儲存系 統中1^度使用特定區塊或-特定記.itm域時的範例。 在圖$中轴代表—記憶體位址’而y軸代表抹除次數。 4 201033806 請參照第一 A圖的圖形,所示為當1500位址與2000 位址間該記憶體區域相較於其它記憶體區域為過度使用時 的範例。請參照第一 B圖的圖形,所示為當特定位址之記 憶體區域(為了方便起見,例示第a個位址與第b個位址做 為範例)被過度使用,而事實上其它位址之區域仍維持一新 的纪憶體狀態。由於過度使用,在該固態儲存系統中於所 指明的記憶體區域處產生一錯誤。 ❹ 如所述,其已知根據包括在該等快閃記憶體中的記憶 胞種類,該等記憶胞的壽命在某個作業次數之後即達到。 例如’當—SLC (單位準記憶胞,“Single level cell,,)被抹 除約100,000次而一 MLC (多位準記憶胞)被抹除約5,〇〇〇 到1〇,000次時,該等記憶胞之壽命可能被超過。因此,重 要地是要維護該快閃記憶體,使得所有記憶體區域可被均 勻使用,藉以有效地應用SSD在商業應用目的上。 為了處理這些問題,一固態儲存系統之主控制器執行 區塊的耗損平等化’使得該等記憶體區域之所有區塊的使 用頻率被適當地維持,且該等記憶體區域被均句地使用· 但是,這種作業會增加該主控制器之負荷,並會 軚相 固態儲存系統之效能劣化。 【發明内容】 使用的固 此處說明一種能夠控制一記憶體區域可均勻 態儲存系統。 此處說明一種用於控制能夠控制—記 憶體 區域可均勻 201033806 使用的固態儲存系統之方法。 根據本發明一具體實施例,一固態儲存系統包括:一 記憶體區域’其包括複數個頁面,並在—程 =資訊;及一主記憶體控制器’其決定二根 據在及%式上的資訊程式化該等頁面。 ❹ 根據本發明另-具體實施例,一固態儲存系統 -記憶體區域’其包括每—個包括複數個頁面的複數個晶 片’及-使用壽命管理單元,其儲存該等頁面的程式化頻 率;及-主記憶體控制器,其自該記憶體區域接收該相對 應頁面之程式化頻率,並決定是否要程式化該相對應頁面。 ,據本發明又另—具體實施例,—種用於控“態儲 存系統的方法包括:增加—程式化脈衝到—電壓的預定位 準,並回應於—外部程式化命令施加該程式化脈衝到一記 it =區域#相對應頁面;當該程式在該記憶體區域中完 成時’儲存該程式化脈衝的次數;且藉由—主記憶體控= ❹ 器使用儲存在該記㈣區域中的該程式化脈衝次數來二定 是否要程式化該相對應頁面。 、 廷些及其它特徵、態樣及具體實施例皆在以下的「實 施方式」當中說明。 【實施方式】 根據本發明—具體實施例之固態儲存系統可均勻地使 用該固態儲存系統之記憶體區域,而降低該主記憶體控制 器的負載。進一步地,由於由該主記愧體控制器所執:的 201033806 工作可以減少,其亦可能改善該固態儲存系統之整體速度 及效能。 以下將參照附屬圖面詳細說明根據本發明一具體實施 例之半導體積體電路。 第二圖為根據本發明一具體實施例之一固態儲存系統 的方塊圖。 凊參照第二圖,該固態儲存系統包括一主控介面n〇、 一主記憶體控制器12〇、一微控制器單元(MCU,“Micro control unit’’)130 及一記憶體區域 14〇。 主控介面110連接至主記憶體控制器12〇,且在一外部 主機(未示出)及主記憶體控制器120之間傳送/接收一控 制命令、位址信號及資料信號。主控介面11〇及該外部主 機(未示出)間的介面種類可為一序列ΑΤΑ (序列先進技 術附加;SATA,“Serial Advanced Technology Attachment”) 式、一並列ΑΤΑ (並列先進技術附加;pata,“Parallel ❹ Advanced Technology Attachment”)式、一 SCSI 式、一 Express Card式及一 PCI_Express式中任何一種,且並不限 於此。 主記憶體控制器120自一記憶體區域140之複數個 NAND快閃記憶體元件中選擇一預定的NAND快閃記憶體 元件(未示出),並提供一程式化、抹除及讀取命令。根據 本發明一具體實施例,主記憶體控制器120可控制記憶體 區域140,使得藉由使用來自記憶體區域140之程式化脈衝 次數上的資訊,其可均勻地使用,其在以下更為詳細說明。 201033806 MCU 130自主記憶體控制器120傳送/接收一控制命 令、位址信號及資料信號等,並儲存該資訊的一部份。一 缓衝器,例如SRAM(靜態隨機存取記憶體,“static Random Access Memory”)’ 其可在 MCU 130 中提供。 記憶體區域140包括複數個NAND快閃元件(未示出) 及一壽命管理單元148。記憶體區域14〇由主記憶體控制器 120控制來使用該等複數個NAND快閃元件執行包括資料 的程式化、抹除及讀取專作業。進一步地,根據本發明一 具體實細例之§己憶體區域14〇由於記憶體區域140包括壽β 命管理單元148而能夠儲存該快閃元件(未示出) 之程式化脈衝次數。 · 更詳細而言’壽命管理單元148使其有可能藉由當程 式化資料時儲存所使用的該程式化脈衝次數而間接地檢杳 在記憶體區域140中該等NAND快閃元件之使用頻率。也 就是說,記憶體區域14〇提供該程式化脈衝次數到主纪憶 體控制器120。然後主記憶體控制器12〇可決定該程式化= 衝次數是否為一關鍵值,並控制一程式於對應於❹ u»π ^ , 關鍵值 的该頁面之外的一頁面上執行。 如上所述,根據本發明—具體實施例,記憶體區域14〇 儲存代表該NAND快閃元件中該頁面之使用頻率的程式化 脈衝次數,使得記憶體控制器12〇可使用此資訊來均勻地 使用記憶體區域140。在習用技藝中,其不僅耗用主記悵體 控制器120許多時間來直接對於記憶體區域14〇執損 平等化,而且主記憶體控制器12〇在當執行該耗損平等= 201033806 時很難執行其它程序。但是,根據本發明—具體實施例, 其有可能達成記憶體區域14〇的均勻使用,而同時在當執 行该耗損平專化日守降低主記憶體控制器12〇之負載。 此作業參知以下圖面詳細地說明。 第三圖為壽命管理單元148之概念方塊圖。
壽命管理單7L 148包括—程式化控制單元142及 存器146。 I 程式化控制皁元
q 口「呷々布 a叩设# t -預定電壓下的-程式化_「Vpgm」到該NAND快閃 件之相對應頁面(由虛線表示如習用技藝之專業人 熟知’一 NA·快閃元件的程式化係根據頁面單 打。當施加一高電壓(例如18到2〇v的電壓)到該相對廉 頁面之字元線時,卿電荷由於仰親化效應而儲存: 一浮動閘極中。 使用ISPP (遞增級距脈衝程式化,“1應麵如㈣ ㈣se Programming,,)的方法以施加一程式化電壓的方法做 為範例,而該方法並不限於此。該方法首先回應於一程式 化命令施加在-敎電壓下_式化脈衝「ν_,並逐漸 地增加該程式化脈衝「VpGM」之電壓到—預定電壓,並且 驗證該程式化是否在每次施加1衝時為成功。 因此’程㈣單元142必須施加高於預定次數的 程式化脈衝「VPGM」,直到該程式化完成為止。程式化控制 單元142連續地計數該程式化脈衝次數「酬丁」,直到該 程式化成功地完成為止。利在此處的料化控制單元M2 201033806 (雖然未示出)係包括—計數器之共用Ispp式程式化 ti〇 一 ^ 早70。 當該程式化成功時該暫存器M6儲存該計數的程式化 脈衝次數「PCNT」。 也就是說,根據本發明一具體實施例之暫存器146儲 存每一頁面的一程式化脈衝次數rpCNT」,並提供該等程 式化脈衝次數到主記憶體控制器12〇。每一個頁面之程式= 脈衝次數「PCNT」藉由重複該等以上程序來累積。因此, 主記憶體控制H 12G決定該相對應頁面之儲存的程式化脈❹ 衝次數是否在一預定關鍵值,並當該程式化脈衝次數在該 關鍵值時偵測該相對應頁面之壽命限制。因此,主記憶體-控制器120防止其程式化於脈衝次數在該關鍵值之相對應 頁面中被再次地執行,並回應於一後續程式化命令而允許 該程式化在另一頁面中執行。 因此,根據本發明一具體實施例,因為壽命管理單元 Η8計數每-個頁面之程式化脈衝,其較容易使用自壽命管 理單元148提供的資訊來管理記憶體區域14〇之壽命。同 時,為了方便說明起見,在此處示例NAND快閃元件包括 每一個區塊128個頁面。 換言之,如果一特定頁面被經常地程式化,該累積的 程式化脈衝次數「PCNT」將相當地大,且該特定頁面將實 質上被耗損完。在此例中,其必須防止一額外程式化命令 在該特定頁面中執行。在本發明一具體實施例中,主記憶 體控制器120接收儲存在暫存器146中的程式化脈衝次數 201033806 「PCNT」,且僅控制該等相對應頁面是否必須被程式化。 因此,當執行該作業時主記憶體控制器12〇所需要的負載 即可降低。 第四圖所示為控制如第二圖所示之固態儲存系統之方 法的流程圖。 請參照第二圖到第四圖,由外部輸入一程式化命令語 言(S10) 〇 程式化控制單元142應用具有一預定電壓之一第一程 β 聽脈衝(S2G)。 • 在應用該第—程式化脈衝「VpGM」之後,其驗證該程 式化是否成功(S30)。 如果該程式化並不成功,具有比在先前步驟中提供的 第一程式化脈衝要更高的電壓之一第二程式化脈衝被再次 施加(S20) ’其藉由增加該第一程式化脈衝rVpGM」之電壓 位準為一預定電壓級距「AV」(S40)。步驟S20到S40重複 參 進行直到該程式化成功為止。 當該程式化為成功時,藉由計數程式化脈衝級距的數 目’應用到該相對應頁面之程式化脈衝的計數次數即被儲 存在暫存器146(S50)。然後該程式化脈衝次數被提供到主 記憶體控制器120(S50)。 然後主記憶體控制器120決定該程式化脈衝次數是否 在一關鍵值(S60)。 當該相對應頁面之程式化脈衝次數係在該關鍵值時, 該主記憶體控制器將該頁面視為缺陷頁面,並控制該相對 201033806 應頁面’使得其不會被存取(S7〇)。 但是’當該相對應頁面之程式化脈衝次數並非在該關 鍵值時,該主記憶體控制器允許一程式化在該相對應頁面 中連續地執行(S80)。 如上所述,根據本發明一具體實施例之固態儲存系統 可汁數不同頁面之程式化脈衝,並利用此資訊根據該程式 化脈衝_人數均勻地使用整個記憶體區域140。進一步地,_ 由儲存該程式化脈衝次數在記憶體區域140中一暫存^ 内’其有可能在當執行該作t時降低主記憶體控制器12〇 刚,並用^的參考而更有效率地管理記憶體區域 14〇會比利田乂小之頁面的控制。根據本發明,記憶體區域 七會比利用區塊控制來維持該等頁 : 之方法能⑼有效率地被*理。“k用技藝 用於控制心_ 、 ,本發明可自由地應 用於耗損單元或控制器,因為 作在記㈣ _錢的計數及儲存可實 域U0中’而無關於該控制單元或控 二==瞭解到在不悖離本發明之範圍及 、 M進仃多種修正及變化。因此,装脾 體實施例並非限制性’而是例示為所有離樣。: 發明的範園係由附屬的申請專利範圍:=樣。本 的說明所定義,κ “,古“广 義’而非由先前 之改變鱼佟正Ρ 惠睛專利範圍之邊界與界限 申請專竑這邊界與界限的同等者皆係由該等 12 201033806 【圖式簡單說明】 特徵、態樣及具體實施例係配合附屬圖面進行說明, 其中: 第一A圖及第一B圖為習用技藝中非均勻記憶體區域 的不意圖, 第二圖為根據本發明一具體實施例之一固態儲存系統 的方塊圖; 第三圖為根據第二圖所示之具體實施例中一壽命管理 單元的概念方塊圖;及 第四圖為控制如第二圖所示之固態儲存系統之方法的 流程圖。 【主要元件符號說明】 110 主控介面 120 主記憶體控制器 130 微控制器單元 140 記憶體區域 142 程式化控制單元 146 暫存器 148 壽命管理單元 13

Claims (1)

  1. 201033806 七、申請專利範圍: 1. 一種固態儲存系統,該系統包含: 一,憶體區域,其包括複數個頁面,並對於該等複數個 頁面之母一個儲存程式化資訊;及 …一主記憶體控制器’其根據對應於每—個頁面之儲存的 程式化資訊決定是否要程式化該等複數個頁面。 請ί利範圍第1項之固態儲存系統,其中當程式化該等 複,個頁面之—時施加程式化脈衝到該記憶體區域,且該等 =化脈㈣增加到—預㈣f壓㈣,朗結束—相對應 頁面之程式化為止。 3.:=利範圍第2項之固態儲存系統,其中該記憶體區域 對應頁面之程式化結束時計數—程式化脈衝次 數’亚儲存該次數做為該相對應頁面之程式化資訊。 利範圍第3項之固態儲存系統,其中該主記憶體控 ^藉由自該記憶體區域接收該程式化資訊而決定是否要 ❹ 相對應頁面’並決定該相對應頁面之程式化脈衝次 數疋否超過一預定關鍵值。 5.如申請專利範圍第i項之固態儲存系統,其中 包括複數個NAND快閃元件。 β ,,、體區域 6’種固態儲存系統,該系統包含: -記憶體區域’其包括複數個晶 數個頁面,及-壽命管理衫,其儲存該二==包括複 —個的程式化頻率;及 頁面之每 一主記憶體控制器,其自該記憶體區域接收—相對應頁 201033806 面之程式化解,並根據該收到的程式化鮮決定是否要種 式化該相對應頁面。 7·如申請專_㈣6項之存系統,其中該壽命管 元包括: + 一程式化控制單元,苴0旛 ,„ /、口應於—程式化命令根據ISPP ==脈衝程式化)提供一預定電壓下一程 一相對應頁面’並計數所提供的該等程式化脈衝;及J ❹ -暫存H,财轉當軸對輕面之料化 计數的程式化脈衝做為該程式化頻率。 w·# 8. 如申請專利範圍第7項之固態儲存 單元增加該程式化脈衝到該預定電壓直到^^控制 準,將其施加到該相對應頁面,並在 疋-壓位 衝時驗證該相對應頁面之程式化是否成功广加該程式化脈 9. 如申請專利範圍第7 該程式化脈衝次數做為^ Μ統’其_該暫存器提供 10. 如申請專利範圍第二η項率到該主記憶體控'制器。 控制心儲存系統,其中該主記《 相對庫1® / : 數做為該程式化頻率,且當- 相對應頁面之程式化脈衝次數且田 一個程式化命令中,勃〜η*預疋關鍵值時,在下 式化脈衝-欠數η 有超過該預定關鍵值之程 令。^ 人數之相對應頁面之外一頁面中之—程式化命 u. ^如申請專利範圍第6項之固態 體區域中的該其中在該記憶 12. 一種控制—固態儲存系統的料,該方法包含: 15 201033806 增加一程式化脈衝直到一預定電壓位準,且回應於一 外部程式化命令施加該程式化脈衝到一記憶體區域之一相 對應頁面; 當該相對應頁面之程式化在該記憶體區域中結束時儲 存該程式化脈衝增加的數目做為一程式化脈衝次數;及 藉由一主記憶體控制器根據儲存在該記憶體區域中該 程式化脈衝次數而決定是否要程式化該相對應頁面。 13. 如申請專利範圍第12項之控制一固態儲存系統的方法,其 中該程式化脈衝的施加另包括當增加該程式化脈衝之電壓 ® 時驗證每一次施加一脈衝時該相對應頁面之程式化是否成 功。 14. 如申請專利範圍第12項之控制一固態儲存系統的方法,其 中是否要程式化該相對應頁面之決定在當該相對應頁面之 程式化脈衝次數超過一關鍵值時藉由將該相對應頁面視為 一缺陷頁面可防止一程式化在下一程式化命令中在該相對 應頁面中被執行。 _ 15. 如申請專利範圍第14項之控制一固態儲存系統的方法,其 中當該相對應頁面被視為缺陷頁面時,一程式化命令在除 了下一個程式化命令中該相對應頁面之外的一頁面中被執 行。 16
TW098126207A 2009-03-10 2009-08-04 用於均勻使用記憶體區域的固態儲存系統及其控制方法 TWI484332B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090020225A KR101038991B1 (ko) 2009-03-10 2009-03-10 메모리 영역의 균등한 사용을 위한 반도체 스토리지 시스템및 그 제어 방법

Publications (2)

Publication Number Publication Date
TW201033806A true TW201033806A (en) 2010-09-16
TWI484332B TWI484332B (zh) 2015-05-11

Family

ID=42730593

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098126207A TWI484332B (zh) 2009-03-10 2009-08-04 用於均勻使用記憶體區域的固態儲存系統及其控制方法

Country Status (3)

Country Link
US (2) US8081517B2 (zh)
KR (1) KR101038991B1 (zh)
TW (1) TWI484332B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8737130B2 (en) * 2012-02-29 2014-05-27 Sandisk Technologies Inc. System and method of determining a programming step size for a word line of a memory
KR102258126B1 (ko) 2015-03-19 2021-05-28 삼성전자주식회사 메모리 컨트롤러의 작동 방법, 이를 포함하는 데이터 저장 장치, 및 이를 포함하는 데이터 처리 시스템
KR20190005447A (ko) * 2017-07-06 2019-01-16 에스케이하이닉스 주식회사 반도체 메모리 장치의 동작 방법 및 메모리 시스템
KR102524916B1 (ko) * 2018-03-13 2023-04-26 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US10490288B1 (en) * 2018-09-27 2019-11-26 Seagate Technology Llc Page-level reference voltage parameterization for solid statesolid state storage devices
US11010244B2 (en) * 2019-09-16 2021-05-18 Macronix International Co., Ltd. Memory data management method
KR20210047198A (ko) * 2019-10-21 2021-04-29 에스케이하이닉스 주식회사 메모리 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030163633A1 (en) 2002-02-27 2003-08-28 Aasheim Jered Donald System and method for achieving uniform wear levels in a flash memory device
JP3833970B2 (ja) 2002-06-07 2006-10-18 株式会社東芝 不揮発性半導体メモリ
US6985992B1 (en) 2002-10-28 2006-01-10 Sandisk Corporation Wear-leveling in non-volatile storage systems
KR101174308B1 (ko) 2002-10-28 2012-08-16 쌘디스크 코포레이션 비휘발성 저장 시스템들에서 자동 웨어 레벨링
US6944063B2 (en) * 2003-01-28 2005-09-13 Sandisk Corporation Non-volatile semiconductor memory with large erase blocks storing cycle counts
US7818492B2 (en) * 2004-02-26 2010-10-19 Supertalent Electronics, Inc. Source and shadow wear-leveling method and apparatus
US7441067B2 (en) 2004-11-15 2008-10-21 Sandisk Corporation Cyclic flash memory wear leveling
JP2007004892A (ja) * 2005-06-23 2007-01-11 Toshiba Corp 半導体集積回路装置
US7236402B2 (en) * 2005-11-30 2007-06-26 Freescale Semiconductor, Inc. Method and apparatus for programming/erasing a non-volatile memory
JP4901348B2 (ja) * 2006-07-20 2012-03-21 株式会社東芝 半導体記憶装置およびその制御方法
WO2008029457A1 (fr) * 2006-09-06 2008-03-13 Fujitsu Limited Mémoire non volatile
KR100857761B1 (ko) 2007-06-14 2008-09-10 삼성전자주식회사 웨어 레벨링을 수행하는 메모리 시스템 및 그것의 쓰기방법
KR101413736B1 (ko) 2007-09-13 2014-07-02 삼성전자주식회사 향상된 신뢰성을 갖는 메모리 시스템 및 그것의웨어-레벨링 기법
TWI373772B (en) 2007-10-04 2012-10-01 Phison Electronics Corp Wear leveling method and controller using the same
KR101401560B1 (ko) 2007-12-13 2014-06-03 삼성전자주식회사 반도체 메모리 시스템 및 그것의 마모도 관리 방법
US8036035B2 (en) * 2009-03-25 2011-10-11 Micron Technology, Inc. Erase cycle counter usage in a memory device

Also Published As

Publication number Publication date
US20120124302A1 (en) 2012-05-17
KR20100101825A (ko) 2010-09-20
US8902665B2 (en) 2014-12-02
TWI484332B (zh) 2015-05-11
US20100232226A1 (en) 2010-09-16
US8081517B2 (en) 2011-12-20
KR101038991B1 (ko) 2011-06-03

Similar Documents

Publication Publication Date Title
US11860774B2 (en) User device including a nonvolatile memory device and a data write method thereof
US11216193B2 (en) Prioritized security
CN105097034B (zh) 非易失性存储系统以及存储控制器的操作方法
US9779833B2 (en) Flash memory device revising program voltage, three-dimensional memory device, memory system including the memory device, and methods of programming the memory device
US10008272B2 (en) Operation method of nonvolatile memory system that includes erase operations, fast erase operations, program operations and fast program operations
US9298608B2 (en) Biasing for wear leveling in storage systems
US9443599B2 (en) Method of controlling erase operation of a memory and memory system implementing the same
JP6521692B2 (ja) 不揮発性メモリ及びメモリコントローラを含むメモリシステムの動作方法
TW201033806A (en) Solid state storage system for uniformly using memory area and method controlling the same
US11194511B2 (en) Arbitration techniques for managed memory
US10241701B2 (en) Solid state memory system with power management mechanism and method of operation thereof
KR20120116976A (ko) 전류 스파이크를 제한하기 위한 동작들의 제어 및 시차를 둔 실행
US11288157B2 (en) Controller and operation method thereof
KR20110059313A (ko) 비휘발성 메모리 장치, 그것을 포함한 메모리 시스템 및 그것의 마모도 관리 방법
TWI696074B (zh) 管理快閃記憶體模組的方法及相關的快閃記憶體控制器與電子裝置
TWI735918B (zh) 用來進行記憶裝置的存取管理之方法、記憶裝置及其控制器、主裝置以及電子裝置
US10127984B2 (en) Method for operating storage device determining wordlines for writing user data depending on reuse period
CN113126740A (zh) 管理降低功率的存储器操作
US11061815B2 (en) Memory system, memory controller and operating method
KR20220075684A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
US20160306569A1 (en) Memory system
CN106098096A (zh) 数据储存设备及其操作方法
KR20210071314A (ko) 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법