TW201025868A - Apparatus for and method of performing an analog to digital conversion - Google Patents

Description

201025868 六、發明說明： 【發明所屬之技術領域】 本發明係關於實施一類比至數位轉換之一裝置及方法。 【先前技術】 將類比信號轉換為數位域之需要已導致多種類比至數位 轉換器技術。大多數成功例子中之一者已為切換式電容陣 列連續近似式轉換器。此轉換器之最普通變體透過一搜尋 空間實施一二進位搜尋。轉換器透過搜尋空間非常快速地 • 搜尋’但是需要對該轉換器提供多重電容器，且需要對該 #電谷器相對於彼此仔細地加權。需小心地維持線性。 已發現有利（尤其在音訊應用中）之另一轉換器類型係Σ_ △轉換器。此經常使用一單位元數位至類比轉換器以提供 一粗信號’該粗信號自待轉換之類比信號減去，而所得之 差值信號被積分且通常藉由一丨位元量化器量化積分信 號，該1位元量化器之輸出係數位至類比轉換器或用於驅 動數位至類比轉換器。因僅使用一單位元DAC，則相較於 一連續近似轉換器，歸因於内部失配之誤差減少許多。缺 點為對於一給定Nyquist頻率，Σ_Δ轉換器必須更加快速地 時控。 已指出’因連續近似式常式（SAR)轉換接近最低有效位 凡，則雜訊與量化誤差可變得明顯。WO 2007/021600描述 完成下列全轉換之一 SAR轉換器，重做最後一些位元試驗 (每一位X作為一獨立SAR轉換）且對結果求平均。在重做 SAR轉換之每_纟中’冑換係有效地獨立於任何先前或後 144101.doc 201025868 續轉換。如此，若在SAR作決定鏈中存在任何積分器，對 每一位元試驗重設該或每一積分器。 【發明内容】 根據本發明之一第一樣態，提供一種類比至數位轉換 器，該轉換器經調適以實施一轉換之一第一（最高有效）部 分作為一連續近似式轉換、管線式轉換或一快閃式轉換且 實施一轉換之一第二（最低有效）部分實施作為一 ς_△轉 換。 如此可提供一類比至數位轉換器，該類比至數位轉換器 展現（例如）一連續近似式轉換器之快速搜索效能及一 ς_δ 轉換器所提供之雜訊存在下的優越效能。 在一較佳實施例中，類比至數位轉換器包括至少一切換 式電容器陣列。該切換式電容器陣列被認作為一數位至類 轉換器（DAC)。沾悉此項技術者熟知切換式電容器陣 列，且該等切換式電容器陣列通常（但並不必要）包括二進 位加權電容器。電容器可選擇性地切換至一參考電壓以使 在切換式電容器陣列之一輸出節點處的電壓在逐一位元試 驗之基礎上變化。所得電壓可與―參考電壓相比較，以便 決定在研究下之位元權重是應保持或拒絕。一旦已實施一 4元忒驗，轉換器移至具有先前位元之有效值的一半的下 一位元且下一電容器（其電容係先前電容器的一半）連接至 /考電壓等等。電容器陣列與其相關聯之開關係真實組 件’且因而係熱雜訊之源。同樣地，轉換器可接收在其電 源及/或電壓參考線上之雜訊。雜訊可對由類比至數位轉 144101.doc 201025868 換1§作出之決定產生負面影響。 有優勢的是，提供-積分器以用於接收來自該切換式電 容器陣列之輸出及用於對該輸出積分。使用一積分器之優 點係其可改良該轉換器之雜訊效能。 有優勢的是’積分器之輪出提供至一比較器或一鎖存器 之一輸入，該比較器或鎖存器作用以在一給定時刻決定被 試驗為位元試驗之部分的位元應被保持或丟棄。 "在先前技術之連續近似式轉換器中，積分n總是重設為 從-位元試驗至下一位元試驗之進展的部分。發明者意識 到只要在-Σ-Δ方案中’當從一試驗移至下一試驗時，如 果不重設積分器，可在_Σ•△轉換方案中再次使用積分器 及比較斋/鎖存@，以容許待由用於連續近似式轉換而學 :之相同硬體所實施之—第二轉換。如之前所指出，此使 传電路組合如可由-連續近似式轉換器給出之__快速轉換 的優點與一Σ-Δ轉換器之經改良的雜訊效能。 有優勢的是，當使用切換式電容器陣列作為Σ_Δ轉換之 部分時，在每一試驗中使用相㈤大小之位元（舉例來說， 電容器中之相同者）。使用電容器之一者之一優點是在ς_δ 模式令，（例如）切換式電容器陣列之最低有效電容器確保 連續近似式轉換與Σ-△轉換之間的匹配。 切換式電容器陣列宜係一分段陣列。熟悉此項技術者已 知分段陣列之使用，且分段陣列之使用使得代表最高有效 位元（MSB)與最低有效位元（LSB)之最大與最小電容器之間 的按比例縮放變得更容易達成。因為LSB電容器相對較 144101.doc 201025868 大’所以此方法之一缺默Β + Λ .疋切換LSB電容器來作為Σ_Δ轉 換階段之部分可為-誤差源。切換該⑽電容器可㈣電 壓參考而耦合切換暫態且擾動 儍動積分1§。此係因為電壓參考 對於藉由電容器之切換弓丨進的暫態具有—有限的阻抗。藉 由切換㈣電容器引進之暫態電Μ可經由電壓參考麵合至 代表更有效位元之分段陣列的部分上，然而若電壓參考具 有零阻抗，則在最壞情況下任何暫態會被位於分段陣列之 該等段之間之-耦合電容器變小。可在此等切換暫態可能 引起無法接受之誤差時的週期期間，藉由抑㈣分器而明 顯減少此擾動之影響。此可藉由多種方法達成，諸如透過 在積分器中之一電流源修改電流或使用電流操縱，以在抑 制積分時之一週期期間停止在一積分電容器上的電流累 積。 額外或替代方法係限制暫態可經由參考線透過電路傳 播之程度。有優勢的是，分段陣列之第一與第二子陣列具 有各自參考電壓供應，例如至少一或多個各自緩衝器器件 驅動子陣列之每一者。此意味著任何振鈐或暫態並不透過 參考線傳播回去。同樣地，透過將子陣列耦合在一起之耦 合電容器傳播的任何暫態由該電容器變小。 在一替代實施例中’一分離數位至類比轉換器提供為Σ_ △轉換器之部分。此具有使量化器及/或1位元DAC最佳化 用於Σ-△轉換器及獨立於針對SAR轉換器所做出之設計考 慮或電容器選擇。接著可將數位至類比轉換器之輸出與從 切換式電容器連續近似式轉換器輸出之一殘餘值相加且接 144101.doc -6- 201025868 著積分。 較佳的是，在切換式電容器陣列之輸出處提供一增益 =’以便在提供殘餘電壓至Σ_Δ轉換器之前放大該殘餘電 根據本發明之—第二態樣，提供實施—類比至數位轉換 之一方法’該方法包括以下步驟： a) 使用ϋ續近似式轉換程序、一管線式轉換程序或一快 閃式轉換程序而實施該轉換之_第—部分以獲得—第」 結果； b) 使用-Σ·△程序而實施該轉換之—第二部分以獲得一第 二結果；及 c) 組合該第一結果與第二結果以產生一輸出值。 根據本發明之一第三態樣係提供一積分器，該積分器包 括： 一第一電路，該第一電路回應於一第一輸入信號而回應 一第一轉換器殘數以形成該電路之第一與第二節點之間的 一斜坡電壓差值，及 —電流操縱電路，該電流操縱電路在一 Σ_△類比至數位 轉換模式期間可操作以致可修改介於該電路之該第一節點 與第二節點之間的該斜坡電壓差值的梯度。 【實施方式】 現在將僅藉由非限制性實施例、參考附圖而描述本發明 之較佳實施例。 發明者已注意到類比至數位轉換器技術已經演變成不同 14410i.doc 201025868 流，。此等流派之實例係快閃式式轉換器、連續近似式轉 換器、管線式轉換器及Σ-△轉換器。快閃式轉換器係快速 的，但相較於連續近似式常式（證)轉換器及[△轉換器卻 展現低解析度。對於較高解析度（舉例來說14位元或以 上），SAR及Σ-△技術係所選之技術。 熟悉此項技術者熟知此等轉換器技術二者且無須在本文 中詳細描述。 廣泛而言，SAR相對於£_△之選擇可基於許多參數，諸 如線性、雜訊存在下之效能、轉換率及時脈頻率。sar轉 換器需要許多較短之時脈循環以得出一結果，且因此依據 轉換率及時脈頻率係較佳的。當考慮在雜訊存在下之效能 時，決定並不清楚。通常，若由雜訊限制精確度之限度， 則Σ-△轉換器最終傳遞最佳效能。若雜訊並不是限制因 素，則SAR轉換器可能係一較佳技術。 發明者意識到組合SAR轉換器及一△轉換器可為有利 的。可開發SAR轉換器以在類比至數位轉換中轉換最有效 位元且代表被轉換之類比值與一在連續近似式常式程序中 獲付的一「經轉換」值之間的一差值的—殘數則傳送至一 Σ-Δ轉換器’致使亦可轉換殘數。接著此等結果可經組合 以產生一最終答案。 圖1示意性地說明本發明之一第一實施例。圖1之類比至 數位轉換器1包括一連續近似式轉換器2，該連續近似式轉 換器2接收一輸入k號Vin及實施一第一轉換，該第一轉換 在類比至數位轉換器1之整個操作的背景中可被認作為尋 144101.doc 201025868 找轉換結果之最有效位元。 雖然如隨後將描述，切換式電容器陣列係有優勢的，但 SAR轉換器2並不需限於任何特定SAR技術 SAR轉換器2可被視為包括回應於一控制器12之一數位 至類比轉換器10。數位至類比轉換器1〇之一輸出14提供至 一差動放大器18之一第一輸入16。放大器18之一第二輸入 20接收待轉換之仏號Vin。有利的是vin已由一取樣及保持 電路擷取（未繪示）。在控制器12之使用中，藉由將DAC設 定為半全標度（即對於一 8位元設定DAC為1000 〇〇〇〇)而開 始SAR演算法。 假設Vin係全標度之60% ’且第一輸入16係一非反向輸入 且第二輸入係一反向輸入。在一第一位元試驗比較步驟， Vin係大於DAC 10之輸出’所以來自放大器之輸出係負 的。控制器12指出此，且結果是保持第一位元（msb)。對 於下一試驗，設定第2位元及保持第1位元，所以得到 1100 0000(全標度之3/4)。現在，在一比較步驟，DAC輸 出大於vin。放大器之輸出係正的且控制器12使用此資訊 以指出應拒絕位元2。可以看出僅檢查放大器之輸出的符 號’使得至控制器之輸入係一有效數位信號。如此迄今知 悉比較結果係1 οχχ χχχχ，其中X代表仍待試驗之位元。 试驗開始1010 〇〇〇〇之第三位元試驗，此係全標度之 5/8(62.5°/。），所以將不保持位元3，且持續如此，直至在 SAR轉換器2中已實施了 DAC 10之所有位元試驗。 可檢查控制器12及/或DAC 10以獲得一第一轉換結果， 14410I.doc -9- 201025868 該第一轉換結果係代表在D AC 10之輸出14處之輸出電壓 Vs AR的一數位字RsAR。 即使轉換程序係無瑕庇，但由於結果係經量化之固有事 實’在Vin與VSAR之間可能存在一差值。真實器件係人為 產物，此意味著轉換程序並非無瑕疲的且將在隨後描述 此0 可以看出’隨著完成SAR轉換，放大器18形成一差值 G(VSAR-Vin) ’其中G係放大器之增益（其可為丨）且已知為一 殘數之此值傳送至一 Σ-△轉換器30，該Σ-Δ轉換器30運作以 形成指示由類比至數位轉換器丨提供之一整體轉換結果中 最低有效部分之一第二轉換結果。 Σ-△轉換器30包括一加法器32，該加法器32在其一加法 輸入處接收殘數。加法器32之一輸出提供至一積分器34， 在此實例中’該積分器34之輸出提供至位元量化器％ 之一輸入。具有多位元量化器之Σ_Δ轉換器及較高階轉換 益係已知的且可在本文中使用，但是單位元量化器將被描 述為其代表一 Σ-△轉換器之最簡單形式。在此實施例中， 里化态36之輸出提供至一位元DAC 38，該位元DAc w具 有連接至加法器32之一減法輸入的一輸出。 在使用中，Σ-△轉換器30係時控以迫使量化器作出決 定，且此導致一在每一時脈來自量化器之丨或〇輸出。量化 器之多重時控產生可由一整數倍降低取樣率濾波器外處理 之一位元流以產生一非常精確之結果尺印。亦使用「丨」及 「〇」流以控制DAC 38產生熟悉此項技術者已知之+ν或々 144101.doc -10- 201025868 輸出。來自Σ-Δ轉換器之此結果可被認作為一第二杜 果rsd’該第二轉換結果Rsd可與第—轉換結果組合以在— 結果，理器40處獲得一整體結果。來自Σ_△轉換器之結果 可簡單地與SAR結果相加以獲得一最終結果。 • 如之前=出，在SAR轉換器2内之一切換式電容器架構 • 係—較佳實施方案。此係因為相同切換式電容器陣列（切 換式電谷器陣列之一實例顯示於圖2中）可用作為一 、 -取樣及保持器件及一差值計算器以找到4與％之間 ^ 的差值。 圖2示意性地說明一分段切換式電容器陣列。雖然應瞭 解更多電容器提供於SAR轉換器中會具有大於1〇位元之精 確度仁為簡單起見，陣列60僅包括1 〇位元試驗電容器c j 至 C10。 在此10位元實例中，c 1代表最低有效位元及c丨〇代表最 高有效位元。位元權重係二進位加權，但請注意二進位加 φ 權（即基數=2)並非必要的且已知及可使用具有基數<2(舉例 來說1.7或1.8)之轉換器技術。 若轉換器並不分段，則C10將會係2ig=1〇24乘以C1。此 按比例縮放隨著更高精度之SAR轉換器而變得明顯更糟。 然而藉由將切換式電容器陣列6〇分段為分别由一耦合電容 器66分離之一第一及第二子陣列62及64，則每一陣列可重 新比例縮放致使Cl=(電容之）丨個單位、以^個單位、 C3=4個單位、C4=8個單位、C5 = 16個單位，接著C6=l個單 位、C7=2個單位、C8=4個單位等等。此明顯在簡化SAR轉 144101.doc -11- 201025868 換器之製造而仍保持位元試驗之相對權重，即MSB=210 LSB。 電容器C1至C10可被認作為具有「頂板」及「底板」。 C1至C5之頂板連接至導體7〇，而（：6至(：1〇之頂板連接至導 體72。導體70及72經由耦合電容器66耦合在一起，及一輸 出節點74連接至導體72。一取樣開關76亦連接至導 體72且 其可用於保持導體72，且從而在一獲取（經常稱作取樣）階 段C6至C10之頂板連接至一參考電壓（諸如接地）。 底板之每一者與一各自的開關81至81〇相關聯，該等開 ❹ 關S1至S10之實現係由熟悉此項技術者熟知之電晶體形 成。 開關S1至S5係可選擇性地使用以將其等相關聯之電容器 的底板連接至一第一參考電壓Ref i或一第二參考電壓Ref 2的二位置開關。通常此等開關s丨至S5之一者係接地（〇伏 特）。 開關S6至S 10係可選擇性地使用以連接至底板至第一參 考電麼Ref 1、第一參考電壓Ref 2或至vin的三位置開關，❹ 後者在一獲取階段（諸如取樣輸入）期間係一選項。 此陣列之作用係熟知的，所以本文中將僅提供一簡單综 述。在一獲取/取樣階段，取樣開關76閉合且開關86至81〇 經設定以連接其等各自電容器之底板至Vin。開關81至35 通常設定為參考電壓之一者（諸如Ref 2)，其中Ref 2相對應 於接地。對電容器C6至C10充電’致使其等橫跨其等端子 具有Vjn。接者取樣開關76斷開以操取在電容器匚6至ci〇上 144101.doc •12· 201025868 之電荷。 在一位兀試驗階段，所有電容器開關設定為Ref 2(0伏 特），接著S10設定為Ref !且在一沈降時間之後，在節點μ 處之電壓經比較為〇伏特。開關電容器陣列之電荷再分佈 • 本質致使每一試驗形成介於Vin與VDAC之間的—差值，其 t V D A c係呈現至作為一數位至類比轉換器之電容器陣列6 〇 的試驗字之值。如此，陣列自動形成其自身之殘數。位元 物遺著被設定、繼而測試之每一位元而進行，且作為節 點74處之電壓的測試結果，保持或拒絕在試驗下之位元。 此程序持續直至電容器之所有位元試驗已完 成。所得之值給定代表vin之值的8八尺字。 通常輸出節點74並不直接饋送至一比較器，而是如在圖 3中所顯不作為一輸入提供至可重設積分器8〇，使用該積 分器80以在一短週期時間内對節點74之輸出積分。接著將 了重a又積分器80之輸出提供至比較器μ，該比較器82之輸 φ 出提供至SAR控制器12。積分器之重設亦可藉由改變其時 間常數及使積分器「洩漏」而達成。此可視為低通濾波在 輸出節點74處之信號。 積分器80提供經改良對雜訊免疫之sar轉換器。在SAR 常式期間的某些點’ VDAC及Vin將彼此非常接近。因為此 情況取決於Vin之值’其可在位元試驗之任何一者上發 生。在此時間之雜訊可增加一位元被錯誤地保持或錯誤地 拒絕之風險。簡單而言，將來自切換式電容器陣列6〇之輸 出提供至比較器82可顯現易受在決定瞬時於比較器處之瞬 14410 丨 201025868 時雜Λ功率影響的結果。一積分器8〇之供應因由積分器 k供之平均及增益而減少此風險。每一位元試驗要求積分 器實質上忽略之前位元試驗的結果，且因而在比較器做出 決定之後重設積分器，或積分器之時間常數設定為足夠高 致使得由積分器在一位元試驗開始保持之初始值在位元試 驗、、’α束時衰退至一足夠小的值以不擾動SAR轉換器之操 作。 發明者指出積分器80及比較器82在概念上類似於Σ_△轉 換器之積分器及丨位元量化器。發明者亦意識到若Σ △轉換 器引擎控制一切換式電容器陣列，則切換式電容器陣列亦 可作為DAC及Σ-△轉換器之加法器。 因此，可建造一組合之SAR及Σ-Δ類比至數位轉換器以 再次利用已經提供於SAR轉換器内之組件。如此，可獲得 經改良之雜訊效能而無須在一積體電路内形成大量額外電 路，該積體電路其内具有一類比至數位轉換器。 在數位侧，控制器12需要經修改以便一旦sar轉換已完 成，可執行一 Σ-△轉換，且在類比側，積分器8〇需要一微 小修改以在Σ-△模式中時，使該積分器8〇停止重設或洩漏 積分結果。 返回圖3，在一轉換之一第一階段，切換式電容器陣列 受控於控制器1 2以對於轉換之最高有效位元實施一連續近 似式轉換。在此實例中，此可為切換式電容器陣列之位元 1至10(位元1係MSB，位元1〇係LSB，如分别由電容器ei〇 至Cl代表）。在每一 SAR試驗期間，對來自陣列6〇之輸出 144101.doc • 14· 201025868 積分，其中積分器自在積分器洩漏之一重設條件（或幾乎 重設）開始，且在積分週期之後，比較器82作出是否保持 或丟棄該位元的決定。在一第二階段，控制器12驅動電路 以實施關於SAR轉換之後留在切換式電容器陣列上之殘數 值的一Σ-△轉換。在由Σ_△轉換器轉換之前，殘數可受到增 益及位準偏移。 在Σ-△方案中，控制器12驅動最低有效位元之一或多個 (舉例來說相對應於陣列之C14C2的位元9及/或1〇)。如

此，C1或C2作為一 Σ-△轉換器之一回饋DAC，用於將_電 壓回饋至加法器之目的。為了得到相對應於量化器之輸出 之一者的「負」值’可能有必要在陣列中合成—負位元權 重。例如，此可由在取樣瞬時iC1連接至Ref丨（而非汉紆 2)或藉由製造一另一電容器以藉由在取樣用時連接至另— 參考電壓而合成負權重來完成。 在一雙端器件中（即具有兩個切換式電容器陣列的一器 件’-個切換式電容器陣列經由積分器或一差動積分器連 接至比較器之反向輸入及另—切換式電容器陣列經由積分 器或差動積分器連接至非反向輸人），則在—陣列上建 立 負」權重可藉由在另-陣列上增加權重而達成。如 此，無須採取任何步驟在此—器件中合成「負」位元權 重’此係因為全部可藉由修改在控制器12處之轉換常式而 在每Σ Δδ式驗，控制最低有效位元以輸出+1或-1(所有 其他位7L保留與SAR結果不變），且現在由積分器川對節點 144101.doc •15· 201025868 74處之輸出電壓積分’但從一位元試驗移動至下一個時， 積分器之重設被抑制（或明顯增加積分器之時間常數），致 使積分器將整個Σ-△試驗積分。在每一位元試驗結束時， 比較器82作出積分器輸出電壓相較於參考電壓之一比較且 此決定對下一次試驗，LSB係設定為給定+1或_丨。在Σ △試 驗中’設計者並不限於使用LSB，且其可選擇使用—不同 位元權重（諸如2 LSB、4 LSB等等）。 在本發明之一實施例中，每次比較器（82)輸出回覆一邏

輯高時，一電容器（諸如LSB電容器）之驅動節點自—參考 電壓切換至另一參考電壓，以便以一特定極性將在積分器 輸入處之類比值改變-固定數量。相反’每次比較器輸出 回覆一邏輯低，一電容器經切換以在相反極性之積分器輸 入處建立一改變。由比較器及切換式電容器提供之回饋的 義作用以保持帛分器輸出在值之一範圍内來確保積分器 之跨導保持可接受地恒定。 ❹ 在本發明之-第二實施例中，心—單位元ς_△之電容 器切換配置會導致對於-特定轉換之積分器輸人電壓通常 在僅2個電愿位準之間切換。在電容器切換配置之最簡單 雖然此可以多於一個電容器而達成），當比較器回 ，一邏輯1時…單電容器切換至—參考位準，且當比較 器回覆-邏輯0時’一單電容器切換至一不同參考電壓。 ^避免最低有效位元位準處之—「負」權重之形成的— 敕、^法中，控制！^ 12可遞增或遞減在電容器子陣列上之 整個子。此亦起作用’但因電容器係真實組件，故可引起 144101.doc -16 - 201025868 在節點74處之不需要的暫態。 =陣列之絕對本質引㈣與其在位元試驗中之大小相 乂際較大。在Σ-Δ試驗中之〇1的切換可使振鈴或暫離 切換雜訊經由參考電壓線Ref 1及介於節點74與^丄之間 .連接的第·"子陣列6 2之電容ϋ傳播至節點7 4。 發明者意識到此在Σ-△轉換階段引起—明顯振鈐問題。 克服此問題之一方法顯示於圖4中。此處提供緩衝器⑽與 102以使在子陣列62與64中之參考電壓彼此隔離。若需 要，緩衝器102可省略。圖4亦顯示具有一開關之一額外工 LSB電容器C1’的形成，使得該電容器Cl，在取樣階段連接 至Ref 1而非Ref 2。此容許！ LSB之一負權重被合成。 凊注意，如在圖1中所示，作為一替代方法可提供一 回饋DAC單純用於Σ-Δ轉換器中。 處理暫態之一替代或額外方法係在暫態週期抑制積分器 積分。此可藉由使一輸入器件或多個器件缺乏電流或操縱 ^ 輸入器件或多個器件之一輸出遠離一積分節點或元件而在 一差動積分器中達成。 將Σ-Δ轉換器級實施於SAR轉換器之現有硬體上的—較 佳方法係將來自一電流操縱數位至類比轉換器之一信號應 用至積分器。圖5顯示用於如此進行的一電路的一實施 例0 如此Σ·Δ轉換器使用與由切換式電容器陣列60形成之 DAC分離的一數位至類比轉換器。 積分器（大體上指為130)可視情況由一差動增益級132先 144101.doc •17· 201025868 行進行。此外，在增益級附近之一回饋路徑中的電晶體 133a與133b的相加可在增益級輸入處建立一虛擬接地，可 使用該虛擬接地以在獲取階段界定在圖2中之取樣電容器 之非驅動端子（節點72)上之電壓。斷開開關133a及133b以 將輸入電壓取樣至輸入電容器上。使用此配置應可省略在 圖2中之開關76。如熟知使用此一配置，在取樣時此增益 級之偏移及Ι/f雜訊被取樣於輸入電容器及/或陣列上，以 避免分離地自動調零增益級丨32的任何需要。積分器丨3〇包 括連接為一長尾對的一對場效電晶體134、136(即其等源 φ 極連接在一起），且該對場效電晶體134、ι36接收來自一 電流源40之電流。電晶體134、136之汲極端子連接至各自 負載142及144，該等負載142及144如所顯示可為被動（電 阻性）負載或主動負載。 一電容器150在電晶體134與136之汲極端子之間延伸， 且由在電晶體134與136之閘極（閘極連接至放大器132之各 自輸出）電壓中之差值產生的通過電晶體134與136的電流 不平衡使一電流流動通過電容器，以便平衡通過負載i42 Q 及144的電流。從而，橫跨電容器之電壓代表隨著時間積 分之電流不平衡。因為存在於電路中之此位置處的寄生電 容通常已足夠，所以在一積體電路中不需要製造一電容 器。 ， 電晶體152與電容器15〇平行，且該電晶體152可切換至 一導電狀態中以便容許電容器「短路」，或容許至少在該 電容器上之電荷再分佈，以便重設積分器13〇。電晶體Η〗 144101.doc •18- 201025868 可與電阻H 153串聯。當電晶體152斷開時，可用以使積分 2「洩漏」。因此，與具有一嚴格與明確重設不同，積分 斋之值可以電容器15〇(無論電容器係提供為一特定組件或 僅為一寄生組件）之電容及電阻器153形成之時間常數界定 之-速㈣漏。因為（例如）主動負載142及144不可能為理 想組件’所以當電晶體不導電時，由於橫跨電容器所見之 _ 高電阻（並非無限大），積分器將具有-第二時間常數。因 & ’積分器適於在—SAR轉換器級以及—Σ_△級中使用。 亦可看出，若（例如）電晶體134及136之閘極短路在一起， 則無電流不平衡發生，且從而橫跨電容器之電壓並不隨著 時間經過兒改變，以此可抑制積分器積分。因此，可看 出、，若振鈐係一問題，則可提供—額外電晶體，以在-振 鈴週期期間將電晶體134及136之閑極連接在__起，以便在 振鈴/暫態週期期間抑制發生積分。 積分器13G(且更明確言之，其電容器150)亦可對接收自 φ 一電流操縱DAC 170之電流積分。通過DAC之電流受控於 電机源172。可使用積體電路内之電流鏡的匹配性質， 以確保良好地控制由用於形成電流源14〇及172之電流鏡引 進的電/瓜比_。如熟悉此項技術者熟去口，若提供主動負 載’則此等亦可形成為電流鏡。在SAR轉換期間，可藉由 切斷包流源172或藉由提供一交流電路徑（例如另一電晶體） 而切斷DAC 1 7〇，以操縱電流遠離電容器。 由於程序變動’可能需要控制介於電流操縱DAC 170之 刀支174與176之間之電流分割的相對比率。為了達成此， 14410 丨.doc -19- 201025868 提供場效電晶體178及180，其中其等源極連接在—起且 連接至電流源172。電晶體178之一閘極端子連接至一電阻 器182之一端，而電晶體18〇之一閘極端子連接至電阻器 182之另一端。電阻器182在由介於—參考電壓與接地之間 延伸之電阻器182、184及186形成之一三電阻器電位分壓 器中係中間電阻器。因此，電晶體178與18〇之閘極可藉由 電阻器值與參考電壓之適當選擇而保痔於不同電位，致使 介於在分支174與176中流動之電流之閩的電流不平衡可被 小心地控制或甚至改變（若參考電壓藉由一 DAC提供（未顯 示）或「ref」節點連接至一可控制電流源）。 來自電流源1 72之電流及如由電晶麓i 78與i 8〇賦予之電 流的分離可回應於由量化器36提供之一控制信號「操 縱」，經由合宜地實施為FET之操縱開關19〇、192、194及 196操縱。回應於量化器輸出係「〗」，則接通電晶體”卜 斷開192,接通194及斷開196。如所顯示，電晶體19〇作為 介於電晶體178之汲極與一節點198之閩延伸的一開關，該 節點198與電容器之一第一板連接。電晶體i92自電晶體 178延伸至一節點200，該節點2〇〇連接至電容器15〇之一第 二板。同樣地，開關194及196分别在電晶體180之汲極與 節點200及198之間連接。大多數DAC電流流經分支176。 當操縱係「1」時，電流之大部分引導至節點198，且當操 縱係「0」時，電流之大部分引導至節點2〇〇。如此，將來 自DAC 130之電流與流經電晶體134及136之電流相加且在 電容器上積分。 144l0i.doc -20- 201025868 在SAR模式期間，斷開電流源172或移除參考電壓，致 使DAC 170對SAR結果無影響。在每一位元試驗，使電晶 體152短暫地導電以重設積分器。或者，其中電阻器丨53具 有一非零值，積分器之時間常數可藉由切換電阻器153成 為在節點198與200之間導電而減少。在此較佳實施方案 中，電晶體134、136、178及180由操作彼此相同之電流密 度的匹配器件形成。 在Σ-△操作模式期間，打開電流源172及參考電壓，但是 保持電晶體152不導電，致使積分器載送來自在—位元試 驗進入後續位元試驗期間實施之一積分的結果。 如此，在一 Σ-Δ轉換階段使用之一分離DAC可僅以組件 計數的一非常適度之增加而形成且與已經為sar轉換器提 供之積分器合併。在此方法中，在Σ_Δ轉換中之位元試驗 的大小可藉由改變電阻器值或參考電壓，或在當前服務中 之電流數量而修改。此容許在待達叙速率與解決方案之 間的一折衷。 切換式電谷器陣列作用為一儲存裝置（一電荷取樣至該 儲存裝置上）。有優勢的是，在取樣階段減少雜訊。如在 2005/107077中所揭示，此可藉由控制雜訊之頻譜密度 而完成。此處，一取樣電路係經調適以將一信號取樣至一 電办器上。在取樣程序期間，熱雜訊s亦取樣至電容器 ^仁取樣電路建構為致使取樣至電容器上之熱雜訊（通 常係指雜訊功率）之平方的電壓小於環境溫度與Boltzmann 常數之乘積除以取樣電容器之電容。此文件教示一電路建 144101.doc -21. 201025868 構為致使支配熱雜訊頻譜密度之電路的部分具有一有效阻 抗zNSD，且支配熱雜訊頻寬之部分具有一有效阻抗Zbw。 若Znsd<Zbw ’則取樣之熱雜訊功率小於，其中k係 V-»·

Boltzmann常數，T係以Kelvin計算之溫度且c係電容。 圖6繪示一取樣及保持電路之一實施例，其中可控制切 換方塊’致使在其中之放大器決定取樣電路之頻譜雜訊密 度。讀者係參考用於進一步討論減少熱雜訊之 WO 2005/107077，且此文件之教示以引用的方式併入本文 中。電容器200在圖2或4之切換式電容器陣列中代表(^至 C10。開關202藉由開關S6至S10實施，且開關204藉由開關 S1至S10實施。如在WO 2005/107077中更完全地描述，可 使用電路206以在取樣期間形成一虛擬接地，但因為在放 大器208附近之回饋電路的頻寬限制，則可限制熱雜訊頻 寬。在一較佳實施例中，增益級132根據WO 2005/107077 之教示建構。 因此可提供一經改良之類比至數位轉換器。 【圖式簡單說明】 圖1係構成本發明之一第一實施例之一類比至數位轉換 器的一示意圖； 圖2顯示用於本發明之一實施例中的—切換式電容器陣 列； 圖3顯示在切換式電容器DAC之後提供之一 SAR轉換器 的組件； 圖4顯示一經修改之切換式電容器陣列； 144101.doc -22- 201025868 圖5顯示可在本發明之一實施例的一 △轉換器級中使用 的一積分器及電流操縱DAC ;及 圖6示意性地顯示可連同切換式電容器使用以減少取樣 雜訊的一電路。

【主要元件符號說明】 1 類比至數位轉換器 2 連續近似式/S AR轉換器 10 數位至類比轉換器 12 控制器 14 數位至類比轉換器之輸出 16 差動放大|§之第一輸入 18 差動放大器/放大器 20 放大器之第二輸入 30 Σ·△轉換器 32 加法器 34 積分器 36 1位元量化器 38 位元DAC 39 整數倍降低取樣率濾波器 40 結果處理器 60 切換式電容器陣列/陣列 62 第一子陣列 64 第二子陣列 66 耦合電容器 144101.doc •23- 201025868 70 導體 72 導體 74 節點 76 開關 80 重設積分器 82 比較器 100 缓衝器 102 緩衝器 130 積分器 132 差動增益級 134 場效電晶體 136 場效電晶體 140 電流源 142 負載 144 負載 150 電容器 152 電晶體 153 電阻器 170 電流操縱DAC 172 電流源 174 分支 176 分支 178 場效電晶體 180 場效電晶體 144101.doc •24 201025868

182 電阻器 184 電阻器 186 電阻器 190 開關 192 開關 194 開關 196 開關 198 節點 200 節點 202 開關 204 開關 206 電路 208 放大器 C1-C10 電容器 Cl' 電容器 S1-S10 開關 144101.doc -25-

Claims (1)

1. 201025868 七、申請專利範圍： -種㈣至數位轉換器，其經調適以實施—轉換之一第 -、最南有效部分作為-連續近似式轉換、—管線式轉 換或-快閃式轉換’且實施一轉換之一第二、最低有效 部分作為一 Σ-△轉換。

   如請求項1之類比至數位轉換器，其包括—第一切換式 電容器陣列’該第-切換式電容时列回應於—控制器 用於實施該轉換之該第-部分，該陣列具有用於提供一 輸出信號之一輸出節點，該輸出信號經低通濾波、積分 或平均，且藉由一比較器而與一臨限值相比較。 如請求項2之類比至數位轉換器，其中在該轉換之該第 二部分期間實施複數個試驗，其中當從一試驗進行一緊 接之後續試驗時，向前進位由該積分器、濾波器或平均 器保持之一積分、濾波或平均值。 4. 如請求項1之類比至數位轉換器，其中該轉換器在已發 生以下條件之至少一者之後，從實施該連續近似式轉換 搜尋切換至實施一 Σ-△轉換： (a) 已試驗在該位元試驗序列中之一預定位元； (b) 已在該連續近似式模式中實施一預定數量之位元試 驗；或 (c) 在該連續漸近式搜尋中，用於取樣一輸入信號及用 於實施位元試驗之一切換式電容器陣列之一輸出節 點處之一信號的大小係低於一變換臨限值。 5. 如請求項2之類比至數位轉換器，其中一控制器回應於 144101.doc 201025868 該比較器以於適當時將該轉換之該第二部分決定之一值 加上或減去從該轉換之該第一部分中決定之一第一轉換 結果。 、 6. 如請求項2之類比至數位轉換器，其中在該轉換之該第 二部分期間’該控制器切換該切換式電容器陣列中之該 等電容器的至少一者。 7. 如請求項2之類比至數位轉換器，其中在該轉換之該第 -部分期間’該控制器切換一電容器或控制與在該轉換 之β亥第—部分期間使用之—積分^相關聯之—數位至類 比轉換器。 8·如請求項1之類比至數位轉換器，其中傳送一信號至一 轉換該信號作為該轉換之該第二部分的Σ-Δ轉換器，該 信號係來自實施該轉換之該第一部分之該連續近似式、 e線式或陕閃式類比至數位轉換器之一殘數的函數，且 算術單元將來自該連續近似式、管線式或快閃式轉換 器及該Σ_Δ轉換器之轉換結果組合以產生—轉換結果。 9.如請求項2之類比至數位轉換器，進一步包括一積分 〇 器，該積分器經配置以接收該輸出信號、對其積分及供 應一經積分之信號至一比較器之-第一比較器輸入或-鎖存電路，且其甲該積分器具有用於重設該積分器之一 重°又電路，且當實施一連續近似式轉換而從一位元試驗 移至一後續位元試驗時，重設該積分器，且當實施該Σ- △轉換而從—試驗移至―後續試驗時，不重設該積分 器。 、 144101.doc -2- 201025868 1 〇.如明求項2之類比至數位轉換器，該類比至數位轉換器 進一步包括一積分器或一低通濾波器，其等經配置以接 收該輸出信號、對其積分或將其低通濾波，及供應該經 積分或經低通濾波之信號至一比較器或一鎖存器之一輸 入，且該積分器或該低通濾波器經配置以於實施該轉換 之該第一部分時具有一第一時間常數，及於實施該Σ-Δ 轉換時具有一第二時間常數，且其中該第一時間常數小 於該第二時間常數。 • 11·如請求項2之類比至數位轉換器，其中該第一切換式電 容器陣列係由至少一第一子陣列及一第二子陣列形成， 其中該第一子陣列電容性地耦合至該第二子陣列，且其 中在該第一子陣列中之電容器可選擇性地連接至第一或 第一參考電壓，且在該第二子陣列中之電容器可選擇性 地連接至第三或第四參考電壓。 12. 如請求項丨之類比至數位轉換器，進一步包括回應於一 • 控制器之一切換式電容器陣列、-積分器、低通濾波器 或一平均器及一比較器，其中該控制器經配置以在切換 該陣列中之一電容器之後之一週期期間，抑制該積分 益、該低通濾、波器或該平均器。 13. 如請求項2之類比至數位轉換器，進一步包括一數位至 類比轉換器，該數位至類比轉換器回應於一比較器以用 於產生待供應至該積分器之—輸入的複數個信號值。 14. 如請求項1之類比至數位轉換器，進一步包括一電路， 該電路在-溫度下將電荷取樣至—電容器上，其中該熱 144101.doc 201025868 雜訊亦係取樣至該電容器上，且該電路經建構使得取樣 至該電容器上之該熱雜訊之平方之該雜訊電壓小於該溫 度與Boltzmann常數之乘積除以該電容器之一電容。 15. 如請求項1之類比至數位轉換器，其中當以該Σ_△模式操 作時，該類比至數位轉換器係一第一階或更高階之Σ_Δ 轉換器。 16. —種類比至數位轉換器，其包括具有不同權重之複數個 電容器之一切換式電容器陣列、一控制器、一積分器及 一比較器，且其中在一第一階段中，該控制器經調適以 操作該切換式電容器陣列，以便實施一連續近似式搜 尋，其中當從位元試驗移至一後續試驗時，容許該積分 器中之6亥值衰退，且接著在一第二階段中，該控制器經 調適以對每一位元試驗使用相同之電容器大小來實施多 重位兀试驗，且其中當從一位元試驗移至一後續試驗 時，该積分器中之該值實質上被載送至該後續位元試驗 中〇 17. —種實施一類比至數位轉換的方法，該方法包括以下步 驟： (a) 使用一連續近似式轉換程序、一管線式轉換程序或 快閃式轉換程序來實施該轉換之一第一部分以獲 得一第一結果； (b) 使用一Σ_△程序來實施該轉換之一第二部分以獲得一 第一結果；及 (c) 組合該第一結果與該第二結果以產生一輸出值。 144101.doc -4 - 201025868 18.如凊求項17之方法，其中該轉換包括複數個試驗且每一 位元試驗包含一比較步驟，該比較步驟用於將由該連續 近似式轉換或該Σ _ △轉換所得之一試驗值與一試驗臨限 值相比較，且其中對於該連續近似式轉換，在一第一積 刀週期内對該試驗值積分，及容許該試驗值衰退或重設 忒試驗值以用於一後績試驗，且在該2 △轉換期間，來 自忒驗之該積分被載送至一後續試驗中❶ 19. 一種積分器，其包括： ★第電路，其回應於一第一輸入信號，形成該電路 之第-與第〕節點《間之一斜坡電壓差值以回應—第一 轉換器殘數，及 一電流操縱電路，其可在一 Σ_△類比至數位轉換模式 =間操作，以可修改介於該電路之該第—節點與該第二 節點之間之該斜坡電壓差值的梯度。

   如凊求項19之積分器，其中該第一電路具有第一與第二 輸入，且沿著第一與第二路徑導引該操縱電路中之一電 流°亥電机實質上與該第一輸入之一信號及該第二輸入 之一信號之間之一差值成比例。 :請求項之積分器’其中一電可控阻抗連接於該等第 -與第二節點之間，使得可改變該積分器之—時間常 數。 22·如請求項19之積分器’其卜電容存在於該等第一與第 二節點之間，且在該等節點之間流動的電流產生介^該 等節點之間之—電壓錢，該電壓差值代表該積分器^ 144101.doc 201025868 * 一輸出。 23·如請求項19之積分器，其中該第二電流操縱電路回應於 來自純⑨或鎖存器之—數位㈣，使得該積分器輸 出斜坡之該梯度回應於該數位信號而改變。 24_ ^印求項19之積分器，其中在該轉換之一第一連續轉換 p刀’月間’抑制至該電流操縱電路之邏輯輸入及/或修改 該電机操縱電路之操作，使得該電流操縱電路之輸出電 流保持固定或成為零。

   144101.doc -6 -