TW201025056A - Capacitor arrangement method and layout apparatus - Google Patents

Capacitor arrangement method and layout apparatus Download PDF

Info

Publication number
TW201025056A
TW201025056A TW098133109A TW98133109A TW201025056A TW 201025056 A TW201025056 A TW 201025056A TW 098133109 A TW098133109 A TW 098133109A TW 98133109 A TW98133109 A TW 98133109A TW 201025056 A TW201025056 A TW 201025056A
Authority
TW
Taiwan
Prior art keywords
capacitor
unit
frequency
classification
gate width
Prior art date
Application number
TW098133109A
Other languages
English (en)
Other versions
TWI454951B (zh
Inventor
Kohei Uchida
Original Assignee
Nec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp filed Critical Nec Corp
Publication of TW201025056A publication Critical patent/TW201025056A/zh
Application granted granted Critical
Publication of TWI454951B publication Critical patent/TWI454951B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Evolutionary Computation (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

201025056 六、發明說明·· 【交又參考之相闕申請案】 本申請案係根據西元2008年1〇月9曰戶斤申抹， ^第祕2削號，辑其請求優先權，其揭^併於^^ 【發明所屬之技術領域】 置 技術 本發明侧於在LSI布局設計中祕降低雜訊的電容器配 【先前技術】 隨著LSI的操作頻率增加，該LSI内的雷泝徂庵1 奏$日日片上電谷裔(on_chlp capacltor)或解耦電容器的 件。PTL1揭露關於如此電容器元件的布局技術。Q ° 複數區= :前==位單元俾使每一區域中的;率= 專利文獻：{PTL 1} JP-A-2006-040962 【發明内容】 的單ΐ 的每—單位單元係預定單-尺寸 小區域中。^ C的^寸越小’該單位單元就更便於配置在 一 然而，在大區域配置小單元的情況φ，兩面丄旦 兀，使得配置圖形及後續製造處理複 而要大里的早 在較大區域中的單仂帛— 二化相反地，對於欲配置 然而，ρίί UJJ訊的降f ’需要依據該雜訊之頻率的量測。 禾考慮雜訊的頻率。 *此’本發明係關於t容器單元的佈設，且其目標係提供能 201025056 器=置方法及佈設裝 1效後及以頻率為基的雜訊降低兩者的電容 .括:工態J可，-種電容器配置方法，包 容器之閉極寬度相關的頻率‘ 分類，用以藉與電 元；及第二分類，用以藉單有不同尺寸的電容器單 容器單元；辨認出複數個戶 具有不同頻率特徵的電 對該組合的每-者，桐^曰T之頻率特徵與配置區的組合；針 讀取電容器單元，盥配置所# 中以早兀尺寸的遞降次序， •置區;對於該複數個組;指示之配 :=具有較大閘極寬度的電容器; 寬度的電容器單元之輩分 代马/〃亥具有較大閘極 元；及紅成該取代之後，再次電容器單 依據本發明的第-每#妒接7电谷〇〇在度的延例〇 存部’儲存複數個電容器單二類^ ’包括：儲 特=識別具有心：Ϊ; 之頻率特徵的電二二％ 遞降次序，讀取雷六:一電μ早功以單元尺寸的 區:對 電容器單較容二分類、，將配置g 依據本發明13 =查上容器密度的違例。 性及以頻率為基的雜訊降$兩|^、°凡成布局設計的有效 201025056 【實施方式】 十一將f、、、卩思附的圖式詳細地描述本發明的實施例。本實施例假 型的頻率(高頻及低頻)作為欲藉LSI巾所配置之晶片上 降低的雜訊鮮帶。例如’1GHz或更高的鮮帶可被定 義成^員’而低於1GHz的頻率帶可被定義成低頻。 广抑：不依據本發明之佈設裝置100的組態。儲存部101儲 ΐ早in’其標示複數種用作為電容雜型的電容器單元類 而热— 的分類等等。佈設部102依據下文將描述的程序 而執订自儲存σ(Μ〇ι所讀取之電容器單元的布局。 單元的_。在此例巾，有了高頻單元CH11 ία d。^ 1土 ΐ(lxl)，則能準備高頻單元(CH—)與低頻單元 一 ，準備密度違例時所用的填塞單元F11(作為空白單 朗触猶的况 sr基準尺寸之單二= 出每「Jf」與該電晶體的閘極寬度「L」定義 容琴適人用丄率特彳政。具有較小閘極寬度l的晶片上電 器單=極丨因此，在本實施例中，高頻電容 在高頻的單元巾，單電單元關極寬度。 CH22具有更高的電容器·料H11更大之早兀尺寸的單元 括依單元表單1。包 π的第一分類11，與依單元尺寸分類 201025056 電容器單元的第二分類12。在第—八 一— 次序列出各個類別的電容器單 '「古 以單元尺寸的遞降 ^元在:二^:物取傳二 ==出中的 序。二口容=元的布局程 ⑽的佈設部102參考儲存部1〇1t驟f時，佈設裝置 f第一分類中，選擇對應所指示2)，且 :列如’在高頻被指示為頻率特徵的中车步，S2)。 類Η中選擇「高頻用」的類別。月Μ佈叹部102自第—分 佈設部102使用所選之類別的雷 _ 容器單元俾填滿所指示之區。自儲存二广二’=配置該等電 η，取欲配置的電容器單元(步驟 1〇 ，同類別中的後續單元c簡、CH21 ^ 配置 m 部⑽以高頻電容器單元填滿該配置區=11 ，佈設 在結束該等電容器單元^S4.否知）。 ，，佈設部102檢查是否有新指U ^，驟S4 : 容器單元(步驟S2至S4)。 &配置所指不之頻率特徵的電 中:^ &例。為此，佈設部1〇2計算所有配置二的否2 ^? 1〇"ΐ J； 另方1广判定該布局係適宜的並終止該處理 另一方面，在所計算之密度超出該特定值 201025056 密度的料，林代«高電容器 頻單元具有較低電容器密度之ϋ馬頻早凡除了較低 在本實施财，當發生贿違㈣;單元= 低頻單元，以降低密度。 门馮早兀或填塞早兀取代 立接著’佈设部102檢查該違例的婁丈目是否已 布卩102以具有與低頻單元相同之單元尺 單 低頻單元(步驟S8)。在單亓矣罝·jn认铱v间頻早兀取代5亥 有相同尺寸的單元。二/f12(圖2)中列出具 1 以相同之间頻的2x1類型單开 上J CL21。在結束此取代之後，佈設部K)2 再-人^虽剛布局的役度(步驟S5)並判定違例的存在/不存在。 儘ΐ可對所有的低頻單元執行上文的單元取代，但也可對若 干低頻單兀執行之。此使密度得以逐漸減少。 、 另一方面，在違例的數目已超出上限(步驟S7:是 ^與既权低鮮元尺寸_的填塞單元取代該既定的低頻 (步驟S9):同樣在此情形中，可以填塞單元取代所有的低頻單1， 或以填塞單兀取代若干的低頻單元。例如，在甚至已用填塞單元 ，代所f低頻單元仍發生密度違例的情形中，可以填塞單^取代 若^的鬲頻單元。在完成該取代之後，佈設部102再次執行密产 計算(步驟S5)。 又 依據本實施例，配置對應假定之雜訊頻率帶的電容器，從而 增大雜訊降低之準確性。此外，準備具有相同頻率特徵及不同尺 寸的單元，並依單元尺寸的遞降次序配置該等電容器，藉以可使 佈設操作有效率。因此，可實現布局設計中的有效性與^ 基的雜訊降低兩者。 两 本發明不限於上文的實施例’但在本發明的精神内當可做各 種修正。例如’儘管假定兩種類型的頻率(高頻與低頻)作^電容器 的頻率特徵’但頻率類型的數目可為三種或以上。同樣在 201025056 中，使具有高頻之單元中的電容器閘極寬度更小。 本發明也可被執行作為對應上文實施例中佈設部1〇2之操作 • (，21的電腦程式，或儲存該程式的紀錄媒體。當實現上述措施時， f該j錄媒體中儲存該程式，及電腦自該紀錄媒體中讀取該程式 【圖式簡單說明】 圖1係解釋性視圖，其涉及本發明之實施例中的電办m w 一 圖2係解釋性視圖，其涉及實施例中的單元表單，各态單元 圖3係一流程圖，其顯示實施例中的操作程序。 φ 圖4係實施例中之佈設裝置的組態。 【主要元件符號說明】 10 單元表單 u 第一分類 12 第二分類 1〇〇 佈設裝置 1〇1 儲存部 102 佈設部 CH11單元 CH21單元 ⑩CH22單元 CH41單元 CL21單元 CL41單元 F11填塞單元 S1-S9步驟 W 電晶體寬度 ' L 閘極寬度

Claims (1)

  1. 201025056 七、申請專利範圍： 1. 一種電容器配置方法，幻社 儲存複數個電容器單_括下述步驟·· 該第-分類用以藉與—電歸類成第-分類與第二分類， 具有不同尺寸的電容H單元° 2寬度相關的頻率特徵而識別 別具有不同頻率特徵的電容嚴、，第二分類用以藉單元尺寸而識 辨認出複數個指示之艇1 =， 針對該組合的每—者與配置區的組合； 率特徵的電容器單元，及自第—分類選擇對應該指示之頻 遞降次序，讀取該等電容器擇的電容器單元中以單元尺寸的 填滿該指示的配置區；°兀，且配置該讀取的電容器單元以 對於該複數個組合的所有 的違例； 曰不之配置區，檢查電容器密度 當偵測到該違例時，按昭 中具有較大閘極寬度的電容=弟—刀類’將配置的電容器單元 度的電容器單元之單元尺寸;二巧為與該具有較大開極寬 及 加同且閘極ι度較小的電容器單元； 在完成該取代之後，再次檢查該電容ϋ密度的違例。 2. 如申^專利範圍第1項的電容器配置方法 Q 依單元尺寸儲存空白單元； 更匕括下述步驟： 判定違例的數目是否已超出該上限；及 當該違例的數目超出該上限時，將配 較大間極寬度的電容H單元，取代 料中具有 容器單元之單元尺相、雜有較大_寬度之電 3.如ίΐί輸圍f或2項的電容器配置方法，其中 ”以第與第一分類之每—者相關的頻率‘'一一, 或一低高頻率帶對雜訊的特徵；及 、试係一鬲頻率帶 與該高頻”之·相_難寬度制、於触低頻率之特 10 201025056 徵相關的閘極寬度。 4. 一種佈設裝置，包括： 一儲存部，儲存複數個電容器 第二分類，該第一分類用以藉與一 ，、可％類成第一分類與 特徵而識概有不同尺寸的電容II單M 極寬度相關的頻率 元尺寸而識別具有獨頻特徵& 該第二分_以藉單 -佈設部，辨認出複數個指 If及 針對該組合的每—者’根據該第 配置區的組合； φ 次序讀取電容器單元；配置單元尺寸的遞降 配置區；對於該複數個組合的所有妙1早70以填滿該指示之 密度的違例；當偵測到該違例時，=日=配檢查電容器 容器單元中具有較大閑極寬度的電刀類，將配置的電 大閘極寬度的電容器單元之單 ’取代為與該具有較 器單元；及在完成^同且閘極寬度較小的電容 5.如申請專利翻第4項的佈設裝置， f儲f部依單元尺寸儲存空白單元:及 數目超出該J J; $出:士:;及當該違例的 !二單的元：，有較：以 4或5項的佈設裝置，其中 或一低高頻率帶ί編目關的頻率_^ 徵相之特徵相關的間極寬度係小於與該低頻率之特 狀後再次檢查該電容ϋ密度的違例。 201025056 7. —種使電腦執行步驟的程式， 儲存複數個電衮玛留-驟如下述. 該第-分類用以藉2=3可歸類成第一分類與第二分類， 具有不同尺寸的電容器單㈡特::識別 別具有不同解特_電容ϋ弟—刀_ #早7^尺寸而識 指示之頻;特徵與配置區的組合； 特徵;電；=該電率 電容器單元，與配置該讀取的電容器單元以ί 的違5於°亥稷數個組合的所有該指示之配置區，檢查電容器密度 當债測到s亥達例時，按昭兮楚—八# 中具有較大閘極寬度的電容;^了：類、，將配置的電容器單元 度的電容ϋ單元之單元尺寸彳 °η ’ 與該具有較大閘極寬 及 早&尺寸相冋且閘極寬度較小的電容器單元； 在完成該取代之後，再次檢查該電容器密度的違例。 ‘ί申咖_ 7奴使娜雜_財，更包括下述步 依單元尺寸儲存空白單元. 判定^例的數目是否已超出該上限，·及 當該違例的數目超出該上限時， 較大閘極寬度的電容器單元，取代為蛊:置的電容器單元中具有 容器單元之單元尺寸相同的空白單元、〔、5亥具有較大閘極寬度之電 201025056 徵相關的閘極寬度。 八、圖式：
    13
TW098133109A 2008-10-09 2009-09-30 電容器配置方法、佈設裝置、及其電腦程式產品 TWI454951B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008262713A JP4605550B2 (ja) 2008-10-09 2008-10-09 キャパシタ配置方法

Publications (2)

Publication Number Publication Date
TW201025056A true TW201025056A (en) 2010-07-01
TWI454951B TWI454951B (zh) 2014-10-01

Family

ID=41393924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098133109A TWI454951B (zh) 2008-10-09 2009-09-30 電容器配置方法、佈設裝置、及其電腦程式產品

Country Status (5)

Country Link
US (1) US8122418B2 (zh)
JP (1) JP4605550B2 (zh)
KR (1) KR101141986B1 (zh)
GB (1) GB2464206A (zh)
TW (1) TWI454951B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640712B2 (ja) * 2010-12-10 2014-12-17 日本電気株式会社 半導体装置の設計支援装置、キャパシタ配置方法、及びプログラム
US8572533B2 (en) * 2011-11-23 2013-10-29 Mentor Graphics Corporation Waiving density violations
US8578314B1 (en) * 2012-09-06 2013-11-05 International Business Machines Corporation Circuit design with growable capacitor arrays
US8941434B1 (en) * 2013-07-12 2015-01-27 Samsung Display Co., Ltd. Bus encoding scheme based on non-uniform distribution of power delivery network components among I/O circuits

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3461494B2 (ja) * 2001-02-13 2003-10-27 松下電器産業株式会社 半導体装置、半導体装置の生成方法、半導体装置の製造方法および半導体装置の生成装置。
JP2003347405A (ja) * 2002-05-23 2003-12-05 Mitsubishi Electric Corp 半導体装置
US6775812B2 (en) * 2002-07-17 2004-08-10 Hewlett-Packard Development Company, L.P. Layout design process and system for providing bypass capacitance and compliant density in an integrated circuit
JP2004071837A (ja) * 2002-08-06 2004-03-04 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置用パターンの生成方法、半導体装置の製造方法、および半導体装置用パターン生成装置
JP2005340347A (ja) * 2004-05-25 2005-12-08 Matsushita Electric Ind Co Ltd 半導体集積回路装置、半導体集積回路装置用パターンの生成方法、半導体集積回路装置の製造方法、および半導体集積回路装置用パターン生成装置
JP4860123B2 (ja) 2004-07-22 2012-01-25 富士通セミコンダクター株式会社 デカップリング容量の配置方法
JP4734981B2 (ja) * 2005-03-17 2011-07-27 日本電気株式会社 半導体集積回路のレイアウト設計方法及び設計装置
JP2006303377A (ja) * 2005-04-25 2006-11-02 Renesas Technology Corp 半導体装置
US7305643B2 (en) 2005-05-12 2007-12-04 Freescale Semiconductor, Inc. Method of tiling analog circuits that include resistors and capacitors
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US7689961B2 (en) 2005-08-10 2010-03-30 International Business Machines Corporation Increased power line noise immunity in IC using capacitor structure in fill area
JP2008147338A (ja) 2006-12-08 2008-06-26 Nec Electronics Corp 半導体集積回路装置
US7849433B2 (en) * 2008-05-09 2010-12-07 International Business Machines Corporation Integrated circuit with uniform polysilicon perimeter density, method and design structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204737B2 (en) 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
TWI668719B (zh) * 2014-06-11 2019-08-11 美商Ａｖｘ公司 低雜訊電容器

Also Published As

Publication number Publication date
US20100064268A1 (en) 2010-03-11
GB0917490D0 (en) 2009-11-18
GB2464206A (en) 2010-04-14
KR20100040264A (ko) 2010-04-19
JP4605550B2 (ja) 2011-01-05
JP2010093110A (ja) 2010-04-22
TWI454951B (zh) 2014-10-01
KR101141986B1 (ko) 2012-05-21
US8122418B2 (en) 2012-02-21

Similar Documents

Publication Publication Date Title
TW201025056A (en) Capacitor arrangement method and layout apparatus
CN108320213A (zh) 电商商品推荐方法和电商平台服务器
CN109508337A (zh) 一种交易并行执行方法、装置、电子设备及系统
CN104978320B (zh) 一种基于相似度的知识推荐方法和设备
CN108763952A (zh) 一种数据分类方法、装置及电子设备
CN109472017A (zh) 获得待生成裁判文书本院认为段相关信息的方法及装置
CN109086468A (zh) 用于设计集成电路芯片的方法、系统及电脑程序产品
CN109977177A (zh) 生成用户画像的方法及装置
CN110309295A (zh) 生成裁判文书经审理查明段的方法及装置
CN107748739A (zh) 一种短信文本模版的提取方法及相关装置
CN108595460A (zh) 关键词自动抽取的多路评测方法及系统、计算机程序
TWI253550B (en) A system and method for identifying semiconductor process steps for queue-time control and abnormality detection
CN109413595A (zh) 一种垃圾短信的识别方法、装置及存储介质
EP2350986A1 (en) Currency discrimination and evaluation
Sepehri Rad et al. Towards identifying arguments in Wikipedia pages
US8578304B1 (en) Implementing mulitple mask lithography timing variation mitigation
CN110299184B (zh) 闪存读电压确定方法、装置、计算机设备和存储介质
CN108241989A (zh) 差异性数据获取方法及装置
CN107526969A (zh) 一种确定ip核安全级别的方法及装置
TW200837590A (en) Method and apparatus for designing an integrated circuit
TWI240084B (en) Testing method for integrated circuit
US20130191058A1 (en) Intelligent analysis method of leakage current data for chip classification
US8242805B1 (en) Method and apparatus for restricting the use of integrated circuits
TW559865B (en) Computer-implemented method of process analysis
CN106897745A (zh) 一种多维数据集的降维处理方法及装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees