TW201017845A - Lead-free quad flat leadframe, lead-free quad flat package unit, and method for fabricating the same - Google Patents

Lead-free quad flat leadframe, lead-free quad flat package unit, and method for fabricating the same Download PDF

Info

Publication number
TW201017845A
TW201017845A TW097139690A TW97139690A TW201017845A TW 201017845 A TW201017845 A TW 201017845A TW 097139690 A TW097139690 A TW 097139690A TW 97139690 A TW97139690 A TW 97139690A TW 201017845 A TW201017845 A TW 201017845A
Authority
TW
Taiwan
Prior art keywords
lead
recess
wafer holder
package unit
pins
Prior art date
Application number
TW097139690A
Other languages
English (en)
Other versions
TWI383484B (zh
Inventor
Chun-Yuan Li
Hsiao-Jen Hung
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW097139690A priority Critical patent/TWI383484B/zh
Publication of TW201017845A publication Critical patent/TW201017845A/zh
Application granted granted Critical
Publication of TWI383484B publication Critical patent/TWI383484B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

201017845 九、發明說明: ’【發明所屬之技術領域】 纟發明係有關於一種四方平面無導腳封裝單元
有增強銲料結合強度之接腳的四方平面無導腳J 【先前技術】 :方平面無導腳封裝單元為―種使晶片座和接腳底 ϋ 膠體底部表面的封裝單H係採用表面 ©,接技術將封裝單絲接至印刷電路板上,藉此形成—特 疋功,之電路模組。在表面麵接程序中,四方平面無 封裝單元的晶片座和接腳係直接銲結至印刷電路板上。 ♦ 一舉例而言,第6,2G1,292和7,⑽,m號美國專利揭 路一種習知四方平面無導腳封裝單元,以下配合第i =習知四方平面無導腳封裝單^至印刷電路板之麵接 万法。 ❹ 習知四方平面無導腳封裝單元100,包括以下構件: (曰a)導線架110’具有晶片座和複數個接腳m,該 晶片座111和該複數個接腳113分別具有第一表面12^ 和相對的第二表面130;⑻晶片14〇’具有主動面15〇 ^相對的非主動面16〇,該主動面15G上具有複數個鲜塾 ,其中,該晶片140之非主動面160接置於該晶片座 ,第一表面120上;(c)複數個導線17〇,分別電性 連接該些銲墊151和該些接腳113,且該些導線接合 於該些接腳113的第一表面丨2〇;以及(d)封裝膠體180, 111052 5 201017845 、,覆該晶片140、該些導線170和該導線架lio,但使該 晶片座1U和該複數個接腳113的第二表面13〇顯露: 外丄其中’該晶片座111之第二表面13〇與該接腳113 ‘ 之苐一表面130係呈現一平面。 印刷電路板19〇包括一基板19卜接地部193、以及 複數個導電部195。接地部193用以作為四 -,裝單元⑽之晶片座⑴的安置區域,其面積纽^ 日日片座之面積;而導電部195則作為印刷電路板19〇上的 電性連接點,其面積大致等於四方平面無導腳封裝單元上 的各個接腳之外露表面的面積。 接著’進行塗銲程序,藉以將銲料197 193和各個導電部丨95之矣而μ 师、接地4 成收士之後再進行表面麵接程 二,二:面無導腳封裝單元1〇°安置於印刷電路板 的導雷邦㈣各個接腳113和晶片座111分別對齊至對應 的導電β 195和接地部1 g3。 ❿“ S後’進行—料程序(sQHreflQW pr◦⑽), =將銲料迴銲於各個接腳和導電部之心及晶片 也部:間,此即完成四方平面無導腳封裳單元至印刷電 路板之摘接程序。 然而,由於迴銲程序中,熔化的銲料會向中心聚缩, 因此會使迴銲後的銲料 门甲、細 小,且由於該曰Η广 使得結合面積變 日曰座之第二表面與該接腳之第二表面皆係 '旦’ ^僅有的平面結合亦使得銲料結合強度較差, 而產生可罪度不佳的問題。 111052 6 201017845 疋以’如何解決上述f知銲料結合強度較 ‘問^並開發-種新顆的四方平面無導腳封裝單元,^ 目刖亟欲解決的課題。 '‘”’ . 【發明内容】 - #於以上所述先前技術之缺點,本發明之—目的在於 -提供一種接腳底面具有凹部之四方平面無導腳封裝單 •兀’讀升水平方向㈣直方向之銲料結合強度。 4達上揭及其他目的’本發明揭露一種四方平面盔導 ❹:封裝單元’係包括:(a)導線架,包括晶片座和複數: 接腳,晶片座和該複數個接腳分別具有第―表面和相對 的第一表面,(b)晶片,具有主動面和相對的非主動面, 該主動面上具有複數個鮮墊,其中,該晶片之非主動面接 置於該晶片座之第-表面上;(c)複數個導線,分別電性 連接該些銲墊和該些接腳,且該些導線接合於該些接腳的 第一表面;以及(d)封裝膠體,包覆該晶片、該些導線和 ❹該導線架,但使該晶片座和該複數個接腳的第二表面顯露 於外;其中’該導線架最外圍之接腳的第一表面處形成有 延伸部,並向遠離第一表面的方向延伸,且相對之第二表 面形成有凹部,用以於該四方平面無導腳封裝單元進行迴 銲時’使該凹部容納鲜料。 本發明亦揭露一種製作四方平面無導腳封裝單元之 方法,包括:提供載板,該載板包括定義於該載板表面之 複數切割線、形成於該切割線上之複數個凸塊、以及該複 數個凸塊所圍繞之平坦部;於該具有凸塊的載板表面二= 111052 7 201017845 成金屬層後,圖案化該金屬層以得到導線架, 有形成於該平坦部上之具有第—表面和相對的第^ = 的晶片座和複數個接腳,其中,部分之接腳係形成於該凸 塊處並包覆該凸塊’而形成於該凸塊處的接腳具有延伸部 和凹部;接著將晶片接合於該晶片座上;再形成複數個導 線’以電性連接晶片與接腳;形成封裝膠體於該载板上, =包覆該接腳、晶片座、晶片和導線’·移除該載板,使外 路出該導線架;以及沿著該些㈣線切割分離 四方平面無導腳封裝單元。 1複數 本發明另揭露-種四方平面無導腳之導線架,係包 括:晶片座;以及複數個圍繞該晶片座之接腳,該晶片座 和該複數個接腳分別具有第一表面和相對的第二面;其 中,該導線架最外圍之接腳的第一表面處形成有延伸部二 並向遠離第一表面的方向延伸,且相對之第二表面形 凹部,用以容納銲料。 / ❹立本發明透過形成於接腳之第二表面之凹部,利用該凹 部於該四方平面無導腳封装單元進行迴銲時容納銲料,提 供水平和垂直方向上的結合,並增加黏合的面 銲料結合強度。 躓以k升 【實施方式】 以下係藉由特定的具體實施例說明本創作之實施方 式,所屬技術領域中具有通常知識者可由本說明書二揭示 之内谷輕易地瞭解本創作之其他優點與功效。 ’、 差二例 111052 8 201017845 月ΐ閱第2A至2G圖,係為本發明之四方平面無導腳 封裝單元及其製法之示意圖。 口如第2Α圖所示,提供一載板212,載板212的材質 .可為,例如,但不限於銅等金屬材料。該載板212的表面 214包括一矩陣封膠區216,該矩陣封膠區216定義有複 - 數個切割線218和矩陣單元219。 復參閱第2Α’圖,該載板212每一矩陣單元219具有 平坦部221和複數個凸塊223形成於該切割線218上並環 ❹繞該平坦部221,該些凸塊223環繞該平坦部221所得的 面積大致等於一四方平面無導腳封裝單元2〇〇的面積,·接 著,在該載板212上利用電鍍和圖案化製程技術形成圖案 化之金屬層,金屬層係具有,例如金/鈀/鎳/鈀層或金/ 鎳/銅/鈀層,並以該圖案化金屬層係作為導線架21〇,該 導線架210具有晶片座211和複數個接腳213,其中,該 晶片座211係形成於該平坦部221上且晶片座211的面積 ❹大致等於晶片的面積;部分之接腳213係形成於該晶片座 211和該凸塊223之間以及部分之接腳213係形成於該凸 塊223處並包覆該凸塊223 ’是以,相對於該凸塊,形成 於該凸塊223處的接腳213具有延伸部225和凹部227。 或者,如第2Α”圖所示,載板每一矩陣單元2丨9之切 割線218内側亦具有環繞該平坦部221之凸塊223,是 以,該平坦部221的面積較第2Α,圖所示者小。 具體而言,參照第2Α’圖,本發明所揭露之四方平面 無導腳之導線架210 ’包括:晶片座211 ;以及複數個圍 111052 9 201017845 繞該晶片座211之接㈣3,該晶片座211和該 、腳犯分別具有第一表面22〇和相對的第二表面23〇 j 中,該導線架2H)最外圍之接腳213的第—表自⑽處形 .成有延伸部225,並向遠離第一表& 22〇的方向延伸且 .相對之第二表面23〇形成有凹部227,用卩容納輝料。 々同枚地,根據第2A’’圖所示,該導線架的全部接腳之 -第-表面處可形成有延伸部,並向遠離第一表面的方向延 伸,且相對之第二表面形成有凹部。另外,該導線架之晶 ©片座的第二表面可復形成有凹部,用以於該四方平面無導 腳封裝單元進行迴銲時,使該凹部容納銲料。 =第2B圖所示,執行黏晶步驟,提供主動面250上 具有複數個銲墊251之晶片24〇,並藉由膠黏劑24ι使晶 片240之相對該主動面25〇的非主動面26〇接合該晶片座 21卜本發明中,膠黏劑的實例,包括但不限於銀膠。 /如第2C圖所示,執行晶片與接腳的電性連接步騾, ❹其係利用打線(wire_b〇nding)的方式形成複數個導線 270,該些導線270係電性連接晶片24〇之銲墊π〗盥 腳 213。 、、如第21)圖所示,執行一封膠步驟,其係利用壓模或 塗膠的方式形成封裝膠體,封裝膠體28{)形成於該載板 212上,以包覆該接腳213、晶片座211、晶片24〇和 線 270。 如第2E圖所示,執行一如濕式蝕刻的蝕刻步驟,以 移除該载板’俾使顯露出該導線架210的底面261和封裝 111052 10 201017845 膠體280的底面261,且由於移除該具有凸塊的載板,是 *以,先前形成於該凸塊處的接腳213相對地具有凹部227。 如第2F圖所示,接著進行切割的步驟,其係沿著該 些切割線218切割分離每一個矩陣單元,以得到本發明之 四方平面無導腳封裝單元2〇〇。 透過别述製法,本發明復揭示一種四方平面無 裝單元200 ’係包括:導線架21〇,包括晶片座211和複 數個接腳213 ’該晶片座211和該複數個接腳213分別具 β有第一表面220和相對的第二表面23〇 ; 晶片240,具有主動面250和相對的非主動面26〇, 該主動面250上具有複數個銲墊251,其中,該晶片24〇 之非主動面260接置於該晶片座211之第一表面22〇上; 複數個導線270,分別電性連接該些銲墊251和該些 接腳213,且該些導線270接合於該些接腳213的第一表 面220 ;以及 ❹ 封裝膠體2別’包覆該晶片240、該些導線27〇和該 導線架210 ’但使該晶片座211和該複數個接腳2丨3的第 一表面230顯露於外; 其中,該導線架210最外圍之接腳213的第一表面 220處形成有延伸部225,並向遠離第一表面22〇的方向 延伸,且相對之第二表面230形成有凹部227,用以於該 四方平面無導腳封裝單元200進行迴銲時,使該凹部容納 銲料。更具體而言’該些最外圍的接腳係具有階梯狀处 構,且該接腳之凹部係位於該封裝單元之外侧緣。 111052 11 201017845 在本發明之另一具體實例中,全部接腳之第一表面處 ' 皆形成有延伸部,並向遠離第一表面的方向延伸,且相對 ' 之第二表面形成有凹部。 * 如第2G圖所示,依序進行塗銲和迴銲步驟,係提供 -一印刷電路板290,該印刷電路板290具有預設的接地部 ‘ 293和導電部295,藉以將銲料297塗佈於接地部293和 -各個導電部295之表面上,之後再將四方平面無導腳封裝 單元200安置於印刷電路板29〇上,並使各個接腳213 ❹和晶片纟211分別對齊至對應的導電冑2犯和接地部 293。 ❹ 最後,進行一迴銲程序(so丨der_refl〇w pnx:ess), 藉以將銲料297迴銲於各個接腳213和導電部295之間以 及晶片座211和接地部293之間,此即完成本發明之四方 平面無導腳封裝單元200 i印刷電路板290之麵接程序, 此外’由於本發明之四方平面無導腳封裝單元之具有凹部 的接腳’係位於切割線上,故於迴銲之後,該銲料可包覆 該封裝單元側邊的接腳,提供更佳的結合強度。 因此’本發明之四方平面無導腳封裝單 凹部,用以容納銲料,谁而趄在卜τ ^ 升平和垂直方向的結合強 二H該接腳的第—表面處 體“的向延伸’故本發明之接腳提供更多與封裝膠 =:Γ’亦加強了接腳與封裝膠體的結合強度。 請參閱第
3Α 至 3D 圖’係為本發明之四方平面無導腳 111052 12 201017845 封裝單元第二實施例之示意圖。同時為簡化本圖示,本奋 '施例中對應前述相同或相似之元件係採用相同標號表示^ ‘ If施例之四方平面無導腳封裝單元及其製;與7^ ‘述實施例大致相同,主要差異在於該晶片座之第二表面復 形成有凹部’用以於該四方平面無導腳封裝單元進行迴 ‘時’使該凹部容納銲料。該晶片座之第二表面的凹部的形 -成方法,可視需要在移除該載板後’在該晶片座之第二 面形成有凹部。 一、 ❹ 如第3A圖所示,該晶片座211之凹部如係形成於 該晶片座211第二表面230之中央位置。 此外,如第3B和3C圖所示,該中央位置的凹部如 為矩形或者該中央位置的凹部227為圓形。 如第3D圖所示,該晶片座211之凹部227亦可形成 於該晶片座211第二表面23〇之週邊位置。 另一方面’由帛3A^ 3D圖可知,本發明之四方平面 ❹ 無導腳之導線架所g括的s ti 十斤匕括的日曰片座之凹部可形成於該晶片 ,表面之中央位置’且該凹部的形狀未有特別限制, 疋以,該中央位置的凹部可為矩形或圓形。此外,該 座之凹部亦可形成於該晶片座第二表面之週邊位置。 本,明之四方平面無導腳封裝單元透過形成於接卿 面之凹。卩’利用該凹部於該四方平面盔
納銲料,提供水平和…向上-I 的接腳:内的面積,此外,由於位在封裝單元外侧緣 、°形成有階梯狀結構,故可於迴銲時使銲料包覆 111052 13 201017845 該外侧緣的接腳,更可提升封裝單元結合強度。 以上所述之具體實施例,僅係用以例釋本發明之特點 ^力效,而非用以限定本發明之可實施料,在未脫離本 ί明上揭之精神與技術_下,任何運用本發明所揭示内 等效改變及㈣,均仍應為下述之申請專利範 【圖式簡單說明】 ❹ 意圖第1圖係為習知四方平面無導腳封裝單元之剖面示
f圖係為本發明之四方平 及其製法之剖面示意圖; 7衣早7G 第2A’圖係顯示形成與載板 圖; 守琢朱之剖面不意 第2A”圖係顯示另—形成於 示意圖; 戰板上之導線架之剖面 第3A圖係為本發明另— ©剖面示意圖·,以及 方平面無導腳封裝單元之 第3B至3D圖係顯示本發 之凹部示意圖。 ,成於晶片座第二表面 【主要元件符號說明】 100、200四方平面無導腳封裝 110 ' 210 導線架 70 111 '211 晶片座 113、213 接腳 Π1052 14 201017845 1ZU ' 130 、 230 140 、 240 150 、 250 151 、 251 160 、 260 170 、 270 180 、 280 _ 190 、 290 191 193 、 293 195 、 295 197 、 297 212 214 216 ©218 219 221 223 225 227 241 第一表面 第二表面 晶片 主動面 鲜塾 非主動面 導線 封裝膠體 印刷電路板 基板 接地部 導電部 銲料 載板 表面 矩陣封膠區 切割線 矩陣單元 平坦部 凸塊 延伸部 凹部 膠黏劑

Claims (1)

  1. 201017845 十、申請專利範圍: •丨.一種四方平面無導腳封裝單元,係包括: ,複括晶片座和複數個接腳,該晶片座和 。 ⑽^接腳分別具有第-表面和相對的第二表面; •上且:”"具有主動面和相對的非主動面,該主動面 個鲜塾’其中,該晶片之非主動面接置於 •該日日片座之第一表面上; 、 複數個導線,分g,丨蕾#、圭 刀別電性連接該些銲墊 腳,且該些導線接合於該些接腳的第-表面;^ 作使包覆該晶片、該些導線和該導線架, 仁使^曰月座和該複數個接腳的第二表面顯露於外,· 有延架最外圍之接聊的第-表面處形成 離第—表面的方向延伸,且相對之 霞分… 於該四方平面無導腳封裝 進仃迴銲^,使該凹部容納銲料。 ❹ 如申請專利範圍笫彳 3. 平面無導㈣裝單元, 該最外圍的接腳係具有階梯狀結構,且該接腳 之凹部係位於該封裝單元之外側緣。㈣接腳 η:圍第1項之四方平面無導腳封裝單元, 表*處形成有延伸部,並 有凹部。时向延伸,且相對之第二表面形成
    如申請專利範圍第1 其中’ 5亥晶片座之第 項之四方平面無導腳封裝單元, 二表面復形成有凹部,用以於該 111052 16 201017845 =平面無導腳封裝單元進行迴料,使該凹部容納 5· 2請專利範圍第4項之四方平面無導腳封裝單元, 〃中’該晶片座之凹部係形成於該 中央位置。 瓜乐一表面之 2請專利範圍第5項之四方平面無導腳封裝單元, 其中’該中央位置的凹部為矩形。 請專利範圍第5項之四方平面無導腳封裝單元, 其中’該中央位置的凹部為圓形。 如申請專利範圍第4項之四方平面無導腳封裝單元, 晶片座之凹部係形成於該晶片座第二表面之 週邊位置。 如申請專利範圍第1項之四方平面無導腳封裝單元, 復包括印刷電路板,用以藉由該焊料接合該 該接腳。 10. —種四方平面無導腳之導線架,係包括: 6. 7. ❹ 8. 9. 晶片座;以及 複數個圍繞該晶片座之接腳,該晶片座和該複數 個接腳分別具有第一表面和相對的第二表面. 其中,該導線架最外圍之接腳㈣一表面處形成 = 表面㈣向延伸,且相對之 第一表面形成有凹部,用以容納銲料。 η·如申請專利範圍第1G項之四方平面無導腳之導線 架,其中’該最外圍的接腳係具有階梯狀結構,且該 111052 17 201017845 接腳之凹部係位於該封I 19 X, * ^ ^ T展早凡之外側緣。 ' U•如申请專利範圍第10項$ T . 架,其中,該全部之垃平面無導腳之導線 .面形成有㈣。 )方向延伸,且相對之第二表 • I3.如申請專利範圍第1Q項 . 架,苴中,兮曰片贫哲平面無導腳之導線 丁 八r ^日日片座之篦-主工你 ^ 一表面復形成有凹部,用以 於这四方平面無導腳封梦 〇容納騎。 切迴銲時’使該凹部 "·:申二專利:圍第13項之四方平面無導腳之導線 二:1片座之凹部係形成於該晶片座第二表 面之中央位置。 15. 如申請專利範圍第14 如, 貝之四方平面無導腳之導線 ”〜、中’該中央位置的凹部為矩形。 16. ^申,專利範圍第14項之四方平面無導腳之導線 ❹’’,、中,該中央位置的凹部為圓形。 Π.,申料利範圍第13項之四方平面無導腳之導線 木’其中,該晶片座之凹部係形成於該晶片座第二表 面之週邊位置。 18. —種四方平面無導腳封裝單元之製法,包括: 提供載板’該載板包括定義於該餘表面之複數 切割線、形成於該切割線上之複數個凸塊、以及該複 數個凸塊所圍繞之平坦部; 於該具有凸塊的載板表面上形成金屬層後,圖案 111052 18 201017845 ㈣金屬層以得到導線架’該導線架具有形成於該平 坦部上之具有第一表面和相對的第二表面的晶片座 t =個接腳,其中’部分之接腳係形成於該四塊處 ^ ,匕覆該凸塊’而形成於該凸塊處的接腳具有延伸邱 和凹部; •將晶片接合於該晶月座上; ,形成複數個導線,以電性連接晶 座 ,封装膠體於該載板上,以包覆該=:晶片 晶片和導線; 移除該载板,使外露出該導線架;以及 沿著該些切割線切割分離以得到複數四方 無導腳封裝單元。 19.如:請專利範圍第18項之四方平面無導腳封裝單元 復包括藉由銲料將該矩陣單元之晶片座和接 腳接合於印刷電路板。 ❹ 專利範圍第18項之四方平面無導腳封裝單元 1法,復包括在移除該载板後,在該晶片座之第二 表面形成有凹部。 21.=請專利範圍第2。項之四方平面無導腳封裝單元 、法’其中,該晶片座之凹部係形成於 表面之中央位置,且該凹部為矩形。 弟一 二 之明專利範圍第20項之四方平面無導腳封裝單元 ,法,其中,該晶片座之凹部係形成於晶片座第 面之中央位置,且該凹部為圓形。 Π1052 19 201017845 23.如申請專利範圍第20項之四方平面無導腳封裝單元 之製法,該晶片座之凹部係形成於該晶片座第二表面 之週邊位置。
    20 111052
TW097139690A 2008-10-16 2008-10-16 四方平面無導腳之導線架、四方平面無導腳封裝單元及其製法 TWI383484B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097139690A TWI383484B (zh) 2008-10-16 2008-10-16 四方平面無導腳之導線架、四方平面無導腳封裝單元及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097139690A TWI383484B (zh) 2008-10-16 2008-10-16 四方平面無導腳之導線架、四方平面無導腳封裝單元及其製法

Publications (2)

Publication Number Publication Date
TW201017845A true TW201017845A (en) 2010-05-01
TWI383484B TWI383484B (zh) 2013-01-21

Family

ID=44830990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097139690A TWI383484B (zh) 2008-10-16 2008-10-16 四方平面無導腳之導線架、四方平面無導腳封裝單元及其製法

Country Status (1)

Country Link
TW (1) TWI383484B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565012B (zh) * 2011-06-20 2017-01-01 乾坤科技股份有限公司 一種封裝結構及其製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474358A (zh) * 2013-09-29 2013-12-25 华进半导体封装先导技术研发中心有限公司 多圈qfn封装引线框架制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017646A (ja) * 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
TWI229432B (en) * 2003-09-01 2005-03-11 Advanced Semiconductor Eng Leadless semiconductor package and bump chip carrier semiconductor package
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565012B (zh) * 2011-06-20 2017-01-01 乾坤科技股份有限公司 一種封裝結構及其製造方法

Also Published As

Publication number Publication date
TWI383484B (zh) 2013-01-21

Similar Documents

Publication Publication Date Title
JP3780122B2 (ja) 半導体装置の製造方法
US7662672B2 (en) Manufacturing process of leadframe-based BGA packages
TW571421B (en) Semiconductor device and method of manufacturing the same
JP2840316B2 (ja) 半導体装置およびその製造方法
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
US8981575B2 (en) Semiconductor package structure
WO2006105733A1 (en) Package structure with flat bumps for electronic device and method of manufacture the same
TW201145411A (en) Semiconductor package without carrier and method of fabricating the same
JP2005317998A5 (zh)
TW201318122A (zh) 封裝基板、封裝基板製程、半導體元件之封裝結構及其製程
JP2014515187A5 (zh)
JP7175350B2 (ja) 半導体装置
CN101740539B (zh) 四方平面无导脚封装单元及其制法和其导线架
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
US20080303134A1 (en) Semiconductor package and method for fabricating the same
TW201017845A (en) Lead-free quad flat leadframe, lead-free quad flat package unit, and method for fabricating the same
TWI501371B (zh) A wiring member for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed type semiconductor device
JP4400492B2 (ja) 電子装置
JP3174860U (ja) 3dリードフレーム構造
JP4137981B2 (ja) 半導体装置の製造方法
TWI441296B (zh) 封裝結構及其製法
JPH11260850A (ja) 半導体装置およびその製造方法