TW201007929A - Memory device, method of manufacturing the same and method of operating the same - Google Patents

Memory device, method of manufacturing the same and method of operating the same Download PDF

Info

Publication number
TW201007929A
TW201007929A TW098125065A TW98125065A TW201007929A TW 201007929 A TW201007929 A TW 201007929A TW 098125065 A TW098125065 A TW 098125065A TW 98125065 A TW98125065 A TW 98125065A TW 201007929 A TW201007929 A TW 201007929A
Authority
TW
Taiwan
Prior art keywords
memory device
impurity region
semiconductor substrate
charge storage
storage structure
Prior art date
Application number
TW098125065A
Other languages
English (en)
Other versions
TWI532147B (zh
Inventor
Dong-Il Bae
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201007929A publication Critical patent/TW201007929A/zh
Application granted granted Critical
Publication of TWI532147B publication Critical patent/TWI532147B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

201007929 六、發明說明： 【發明所屬之技術領域】 實例實施例係關於記憶體裝置，其製造方法及操作方 法。更特定言之，實例實施例係關於根據操作模式而作為 揮發性記憶體裝置或非揮發性記憶體裝置操作的記憶體裝 置’其製造方法及操作方法。 【先前技術】 通常，可將半導體記憶體裝置分類成非揮發性半導體裝
置（例如，快閃記憶體裝置）及揮發性半導體裝置（例如，動 態隨機存取記憶體（DRAM)裝置、靜態隨機存取記憶體 (SRAM)裝置，等等）。 即使關斷電力’亦可在非揮發性半導體記憶體裝置中維 持所儲存之資料。然而’非揮發性記憶體裝置可能需要相 對長之時間以用於資料讀取及寫入，且因此，通常不用於 需要頻繁存取之電子裝置中，例如，在非揮發性記憶體裝 置中，可能限制讀取/寫入資料之次數。 相比而p纟關斷電力時，可能未在揮發性半導體記憶 ，裝置中料所儲存之資料。然而，揮發性記憶體裝置可 能需要相對短之時問w -穴止、丨n 寺間U用於資料讀取及寫入，且因此，在 揮發性記憶體裝置中， t 了犯4乎不限制讀取/寫入資料之 次數。 【發明内容】 去所Μ 係針對記憶體裝置，其製造方法及操作方 法，所从的大體上克服歸因於先前技術之限制及缺點之 141936.doc 201007929 問通中的一或多個。 w b 實施例之一特徵在於提供一種能夠根據選定之 操作模式而作為揮發性記憶體裝置或非揮發性記憶體裝置 操作的記憶體裝置。 此 實施例之另一特徵在於提供一種製造能夠根據 選疋之操作模式而作為揮發性記憶體裝置或非揮發性記憶 體裝置操作的記憶體裝置之方法。 因此 實施例之又一特徵在於提供一種根據選定之操 作模式而作為揮發性記憶體裝置或非揮發性記憶體裝置的 操作記憶體裝置之方法。 可藉由提供一種記憶體裝置實現上述及其他特徵及優點 中的至少一者，該記憶體裝置包括一在一具有一内埋式氧 化物層之半導體基板上之金屬氧化物半導體（MOS)電晶體 及一非揮發性記憶體裝置之一電荷儲存結構。該M〇s電晶 體可包括一閘極結構、一第一雜質區域、一第二雜質區域 及一在該第一雜質區域與該第二雜質區域之間的浮體。該 非揮發性§己憶體裝置之電荷儲存結構可電連接至該M〇s電 晶體之第二雜質區域。 在—實例實施例中，該電荷儲存結構可包括一具有一下 部電極、一鐵電層圖案及一上部電極之電容器。 在—實例實施例中，一接觸插塞可插入於該電容器之下 部電極與該第二雜質區域之間。 在一實例實施例中，可提供一電連接至該電容器之上部 電極之板線。 141936.doc -4 · 201007929 在一實例實施例中，該電荷儲存結構可包括一具有—下 部電極、一可相變圖案及一上部電極之電容器。 在一實例實施例中，該下部電極可具有一接觸插塞之形 狀。 在一實例實施例中，可提供一電連接至該第一雜質區域 之位元線。 在一實例實施例中，該第一雜質區域及該第二雜質區域 之底表面可接觸該内埋式氧化物層，該浮體係由該第一雜 質區域、該第二雜質區域及該内埋式氧化物層界定。 亦可藉由提供一種製造記憶體襞置之方法實現上述及其 他特徵及優點中之至少一者，該方法包括在一具有一内埋 式氧化物層之半導體基板上形成一閘極結構。可藉由將雜 質摻雜至相鄰於該閘極結構之基板上而在該閘極結構下方 形成第一及第二雜質區域及一插入於該第一雜質區域與該 第二雜質區域之間的浮體。可形成電連接至該第二雜質區 域之非揮發性記憶體裝置之電荷儲存結構。 在一實例實施例中，可形成一電連接至該第二雜質區域 之接觸插塞。可形成一電連接至該接觸插塞之下部電極。 可在該下部電極上形成一鐵電層圖案及一上部電極。 在一實例實施例中，可形成一電連接至第二雜質區域之 下邛電極。可在該下部電極上形成一可相變圖案及一上部 電極。 亦可藉由提供一種操作一記憶體裝置之方法而實現上述 及其他特徵及優點中之至少一者，該記憶體裝置具有一在 141936.doc 201007929 ’、有β埋式氧化物層之半導體基板上的電晶體 (其具有-閘極結構、一第一雜質區域、_第二雜質區域 及-定位於該第一雜質區域與該第二雜質區域之間的浮 體）及電連接至該MOS電晶體之該第二雜質區域之_ 發性記憶體裝置之-電荷錯存結構。在該方法中，可選擇 揮發性模式及非揮發性模式中之一者作為該記憶體裝置之 -操作模式。當在非揮發性模式下操作該記憶體裝置時， 可將資料寫入於該浮體中。當在揮發性模式下操作該記憶 體裝置時，可將資料寫入於該浮體中。 實例實施例中’可藉由將電洞儲存於該浮體中及自 該浮體移出電财之—者來執行將資料寫人於該浮體中。 實例實施例中，將資料寫人於該浮體中可包括將該 電荷储存結構接地，以使得該第二雜質區域可經由該電荷 錯存結構接地。 在實例實施例中，將資料寫入於該浮體中可包括將一 負偏壓電壓作為-背閘極電壓施加至該半導體基板之後表 面，該半導體基板之後表面與可定位該膽電晶體之該半 導體基板的前表面相對。 在實例實施例中’將資料寫入於該電荷儲存結構中可 i括以下㈣中之_者：將一正電麼施加至該半導體基板 之後表面及將該半導體基板接地，該半導體基板之後表面 與可定位該MOS電晶體之該基板的前表面相對。 在-實例實施例中，在未將資料寫入於該浮體中的情況 下執行將資料寫入於該電荷儲存結構中，以使得該職電 141936.doc -6 - 201007929 晶體可充當一開關裝置。 在一實例實施例中，可藉由改變該電荷儲存結構— 電層圖案之極化狀態來執行將資料寫入於 之鐵 中’該電荷儲存結構包括一具有一下部電極、 案及一上部電極之電容器 由，姑發贫紗六从冰A〉 _ 諸存、结構 該鐵電層圖 在一實例實施例中，可藉由改變該電荷錯存結構之一 η 相變圖案之電阻來執行將資料寫入於電荷健存結構中可
電荷儲存結構包括一具有一下部電極、該可相變圖案及j 上部電極之電容器。 在一實例實施例中，施加至可電連接至該第一雜質區域 之互補金屬氧化物半導體（CMOS)記憶體之位元線的位_ 線電壓可泵浦為高以使得一高電流可傳遞穿過該可相變圖 案。 【實施方式】 上述及其他特徵及優點將藉由參考隨附圖式詳細描述諸 例示性實施例而對於一般熟習此項技術者而言變得更顯而 易見。 於2008年7月24曰向韓國智慧財產局申請且名為「記憶 體裝置’其製造方法及操作方法（Memory Device，Method of Manufacturing the Same and Method of Operating the Same)」的韓國專利申請案第IO-2OO8-OO7 1995號之全文以 引用的方式併入本文中。 現將在下文中藉由參考隨附圖式更充分地描述實例實施 例；然而，該等實例實施例可以不同形式體現且不應被解 141936.doc 201007929 釋為限於本文中所闡述之實施例。實情為’提供此等實施 j、使得本發明將為詳盡且完整的，且將向熟習此項技術 者充分傳達本發明之範疇。 在圖形中，明清楚起見，可誇示層及區域之尺寸。 ':應理解’當一元件或層被稱作「在」另一元件或層 上」下方」、「連接至」或「耦接至」另一元件或層 時’其可直接位於另一元件或層上、下方、連接至或搞接 至另-疋件或層，或可存在介入元件或層。另外，當一層 或元件被稱作「在」兩個層「之間」_，其可為該兩個層 之間的唯層，或亦可存在一或多個介入層。相比而言， 當一元件被稱作「直接在」其他元件或層「上」、「^接 在」其他元件或層「下方」、「直接連接至」、「直接耦接 至」其他兀件或層或「直接在」其他元件或層「之間」 時，不存在介入元件或層。相似數字遍及全文指代相似元 件。如本文中所使用，術語「及/或」包括相關聯所列項 目中之一或多者的任何及所有組合。 應理解，雖然本文中可使用術語第一、第二 '第三等等 以描述各種元件、組件、區域、層及/或區段，但此等元 件、組件、區域、層及/或區段不應受此等術語限制◊此 等術語僅用以區分一元件、組件、區域 '層或區段與另一 區域、層或區段。因此，下文所論述之第一元件、組件、 區域、層或區段可被稱為第二元件、組件、區域、層或區 段’而不脫離實例實施例之教示。 為便於描述’可在本文中使用例如「在之下」、「在 141936.doc 〇
to 201007929 」"F -P」在…之上」、「上部」及其類似物之空間 相對術語以描述如在圖式中說明之—個轉或特徵與另一 (另外)元件或特徵之關係。應理解，空間相對術語意欲涵 錢用或操作中之裝置除圖式中所騎之定向之外的不同 定向。舉例而言，若圖或Φ 姑 '中之裝置破翻轉，則被描述為 在」其他元件或特徵「下方」或「之下」的元件將被定 =為「在」其他元件或特徵「之上」。因此，例示性術語 「在…下方」可涵蓋上方及下方兩個定向。裝置可被另外 定向（旋轉90度或處於其他定向）且本文中所使用之空間相 對描述語相應地作解释。 本文中所使用之術語係僅出於描述特定實例實施例之目 ，且不意欲限制實例實施例。如本文中所使用，單數形式 「-」及「該」意欲亦包括複數形式，除非上下文另外明 確指示。應進一步理解，術語「包含」當在本說明書中使 用時指定所陳述之特徵、整數、步驟、操作、元件及/或 組件之存在，但不排除一或多個其他特徵、整數、步驟、 操作、元件、組件及/或其群組之存在或添加。 本文中參考為理想化實例實施例（及中間結構）之示意性 說明的橫截面說明來描述實例實施例。因而，應預期因 (例如）製造技術及/或容差所致之相對於該等說明之形狀的 變化。因此，實例實施例不應被解釋為限於本文中所說明 之區域的特定形狀，而將包括因（例如）製造所致的形狀偏 差。舉例而言，被說明為矩形之植入區域可通常在其邊緣 處具有圓角及/或彎曲特徵及/或植入濃度之梯度，而非自 141936.doc 201007929 植入區域至非植入區域之二元 κ又變》同樣地，由植入形成 之内埋式區域可導致在內披μ 隹円埋式區域與發生植入時所穿經之 表面之間的區域中之一此艏人 lL 一植入。因此，圖式中所說明之區 域實質上為示意性的且其形狀不意欲說明裝置之區域之實 際形狀且不意欲限制本發明之範鳴。 除非另外定義’否則本文中所使用之所有術語（包括技 術及科學術語）皆具有與由—般熟習實例實施例所屬之技 術者通常理解之涵義相同的涵義。應進—步理解，術語 (例如，常用字典中定義的彼等術語）應被解釋為具有與其 在相關技術之上下文中之涵義-致的涵義，且㈣本文 明確如此地定義，否則其將不以理想化或過度正式之意義 來解釋。 圖1說明根據一第一實例實施例之記憶體裝置的橫截面 圖。如圖1中所說明，該記憶體裝置可包括一在一半導體 基板100上之MOS電晶體及一電連接至該M〇s電晶體之電 容器132。 特定言之’參看圖該半導體基板1〇〇可包括一在一主 基板100b上之内埋式氧化物層100a。舉例而言，該半導體 基板100可具有一堆疊結構，其中可依序堆疊一下部半導 體層（未說明）、該内埋式氧化物層100a及一上部半導體層 (未說明）。舉例而言，該半導體基板1〇〇可為絕緣體上矽 (SOI)基板。 可藉由一在該上部半導體層上之絕緣圖案而在該半導體 基板100上界定一作用區域（未說明）及一非作用區域（未說 141936.doc • 10· 201007929 明）亦即’该上部半導趙層可包括-開口，以使得可在 該主基板1_上界定該作用區域（亦即，可形成各種導電 «構之區域）及違非作用區域（亦即，圍繞該作用區域之區 域）該絕緣圖案（未圖示）可定位於該上部半導體層之開口 .巾’ W使得該作用區域之導t結構可藉由該絕緣圖案與鄰 ϋ作用區域中之結構電隔離。該開α中之絕緣圖案可被稱 作裝置隔離圖案。 如圖1中所說明，一閘極絕緣層圖案102及一閘電極104 癱 1依序提供於該半導體基板綱上以形成—閘極結構。一 閘極間隔物1 〇8可提供於該閘極結構之側壁上。一硬遮罩 圖案106可&供於該閘電極1〇4上。該閘電極可在一第 方向上延伸且可具有線形狀。該閘電極104可充當字 線。應注意，在下文中，術語閘電極1〇4及字線1〇4可能可 互換地加以使用。 第一雜質區域110及第二雜質區域112可提供於相鄰於該 • 閘極結構之半導體基板1〇〇之表面部分處，例如，該閘極 結構可在該第一雜質區域11〇與該第二雜質區域112之間。 在本實例實施例中，可作為一電晶體的源極區及汲極區及 閘極結構提供該第一雜質區域11〇及該第二雜質區域112 ^ 換s之’該記憶體裝置之河〇8電晶體可包括具有該第一雜 質區域110及該第二雜質區域112之閘極結構。舉例而言， 具有該第一雜質區域110及該第二雜質區域112之閘極結構 可疋位於内埋式氧化物層1 〇〇3上，所以該内埋式氧化物層 100a可與該MOS電晶體（亦即，該閘極結構及該第一雜質 141936.doc 201007929 區域110及該第二雜質區域112)重疊（例如，完全重疊）。 該第一雜質區域110及該第二雜質區域112之底表面（亦 即’面向該主基板100b之表面）可接觸（例如，直接接觸）該 内埋式氧化物層1 〇〇a。因此’可藉由該内埋式氧化物層 100a、該第一雜質區域11〇及該第二雜質區域112界定一通 道區域。因為該通道區域可處於電浮狀態，所以該第一雜 質區域110與該第二雜質區域112之間的通道區域可充當浮 體114。如圖1中所說明’可藉由該第一雜質區域11〇、該 第二雜質區域112、該内埋式氧化物層100a及該閘極結構 φ 封入（例如，完全封入）該浮體114。 具有第一導電類型之第一雜質可摻雜至該第一雜質區域 110及该第二雜質區域112中。具有第二導電類型（例如， 不同於第一導電類型）之第二雜質可摻雜至該浮體114中。 可藉由將電洞儲存於該浮體114中或藉由自該浮體114移 出電洞而將資料儲存於該M0S電晶體中。該厘〇8電晶體之 臨限電壓可根據該浮體114中之電洞的移動而變化，所以 可藉由偵測該臨限電壓之變化而讀取該M〇s電晶體中的資 ❿ ，料。因此，該MOS電晶體可充當揮發性半導體裝置，例 如，單電晶體動態隨機存取記憶體（丨T_DRAM)裝置。 在一實例實施例中，如圖i中所說明，一位元線結構可 電連接至該MOS電晶體之第一雜質區域11〇。舉例而言， - 該位元線結構可包括一電連接至該第一雜質區域ιι〇且向 上延伸之位元線接點118及一電連接至該位元線接點ιι8之 位元線120。該位元線12〇可在一大趙上垂直於該第一方向 141936.doc •12· 201007929 (亦即’大體上垂直於字線）之第二方向上延伸。 在一實例實施例中，如圖i中進一步說明，該電容器132 可電連接至該MOS電晶體之第二雜質區域112。舉例而 3 ’該電容器132可包括一下部電極丨26、一鐵電層圖案 128及一上部電極130。 特定言之’該電容器接觸插塞124可電連接至該M〇S電 晶體之第二雜質區域112，且該電容器i 32之下部電極126 可電連接至該電容器接觸插塞124。舉例而言，該電容器 ® 接觸插塞124可在該第二雜質區域112與該下部電極126之 間延伸’且該鐵電層圖案128及該上部電極13〇可依序堆疊 於該下部電極126上。該鐵電層圖案128可包括（例如）锆鈦 酸錯（Pb(Zr，Ti)03 ; PZT)、鉍钽酸锶（Sr(Bi，Ta)〇3 ; SBT)、鑭鈦酸鉍（Bi(La，Ti)〇3 ; BLT)等等中之一或多者。 此專化合物可单獨地或以其組合加以使用。該電容器132 可相對於該半導體基板1〇〇定位成高於該位元線12〇，例 β 如，該位元線120可定位於該電容器132與該厘〇5；電晶體之 間。舉例而言，該電容器132之底表面可與該位元線12〇垂 直地間隔開，例如’該下部電極126之底表面與一在該半 導體基板100上之參考點之間的距離可大於該位元線12〇之 上表面與在該半導體基板1〇〇上之該參考點之間的距離。 然而，應注意’雖然圖1說明該電容器132定位成高於該位 元線120 ’但該電容器132與該位元線120之其他相對組態 係在發明性概念之範疇内，例如，該電容器132可相對於 該半導體基板100定位成低於該位元線12〇。 141936.doc -13· 201007929 —板線134可提供於該上部電極13〇上。該板線134可沿 著該第一方向延伸，亦即，可大體上平行於該字線之方 向。 可藉由改變該電容器132之鐵電層圖案128之極性而將資 料儲存於該電容器132中。該位元線12〇之電壓可根據該電 谷器132之鐵電層圖案128之極性而變化，且因此，可藉由 偵測该位元線電壓之變化而讀取該電容器132之資料。因 此，該電容器132可充當非揮發性半導體裝置，例如，鐵 電隨機存取記憶體（FRAM)裝置。 因此，圖1中所說明之記憶體裝置可根據選定之操作模 式作為揮發性記憶體裝置（亦即，經由該MOS電晶體）或作 為非揮發性s己憶體裝置（亦即，經由該電容器丨32)操作。舉 例而言，當在記憶體裝置中需要頻繁存取及高操作速度 時，該記憶體裝置可作為揮發性記憶體裝置操作，且當即 使關斷電力仍需要維持記憶體裝置中之資料時，該記憶體 裝置可作為非揮發性記憶體裝置操作。 在下文中’將描述根據實例實施例之製造記憶體裝置之 方法。圖2至圖4說明在製造圖丨之記憶體裝置之方法中之 步驟的橫截面圖。 參看圖1及圖2’可製備包括該内埋式氧化物層1〇〇a之半 導體基板100。舉例而言，該下部半導體層、該内埋式氧 化物層100a及該上部半導體層可依序堆疊於該主基板1〇〇b 上，且該上部半導體層可形成為一具有一開口之圖案。可 在該半導體基板100上形成一填滿該開口之絕緣圖案，且 141936.doc -14· 201007929 可將該半導體基板100界定成一作用區域及一非作用區域 (亦即，一在該作用區域周圍之場區域）。鄰近作用區域上 之導電結構可藉由該絕緣層彼此電絕緣。該半導體基板 1〇〇可為（例如）SOI基板。具有第二導電類型之第二雜質可 摻雜至該半導體基板1〇〇之上部部分中以形成一通道區 域。 可在（例如，直接在）該半導體基板1〇〇上形成一閘極絕 緣層（未說明）、一閘電極層（未說明）及硬遮罩圖案1〇6 ^可 將該硬遮罩圖案1 〇6用作蝕刻遮罩來蝕刻該閘電極層及該 閘極絕緣層以形成該閘電極1〇4及該閘極絕緣層圖案1〇2。 該閘電極104可在第一方向上延伸且可充當字線。 可在該半導體基板1〇〇上形成一絕緣層（未說明）達足夠 厚度以覆蓋包括該閘電極104及該硬遮罩圖案ι〇6之閘極結 構。接著，可（例如，各向異性地）自該半導體基板1〇〇蝕離 該絕緣層以在該閘極結構之側壁上形成該閘極間隔物 108 ° 可將該閘極間隔物108用作植入遮罩而將具有第一導電 類型之第一雜質植入至該半導體基板1〇〇上，藉此在該半 導體基板100之表面部分處形成該第一雜質區域11〇及該第 二雜質區域112。然而，應注意，實例實施例未限於此， 例如，可將該閘極結構用作植入遮罩而在該閘極間隔物 108之前形成該第一雜質區域11〇及該第二雜質區域丨12， 所以可在該第一雜質區域11〇及該第二雜質區域112之一部 分上形成該閘極間隔物108。 141936.doc -15- 201007929 可將第一雜質植入至一預定深度，所以該第一雜質區域 110及該第二雜質區域112之底表面可自該半導趙基板1〇〇 之上表面延伸至該内埋式氧化物層l〇〇a以與該内埋式氧化· 物層l〇〇a接觸（例如，直接接觸）。該第一雜質奩域11〇與該 第二雜質區域112之間的半導體基板100之—部分（亦即， 該閘極結構下方）可包括第二雜質且可界定通道區域。換 s之，因為該第一雜質區域Η 〇及該第二雜質區域接觸 該内埋式氧化物層l〇〇a，所以可由該第一雜質區域11〇及 該第二雜質區域112以及該内埋式氧化物層1〇〇&界定該通 _ 道區域。該通道區域可充當浮體114。 由於以上處理步驟，可在該半導體基板1〇〇上形成充當 揮發性記憶體裝置之MOS電晶體。在本實例實施例中，可 形成一對MOS電晶體以共用一共同源汲雜質區域，如圖2 中所說明。 參看圖1及圖3，可在該半導體基板1〇〇上形成一第—絕 緣間層116達足夠厚度以覆蓋該％〇8電晶體。接著，可自 該半導體基板1〇〇部分地移除該第一絕緣間層116以形成第❹ 一接觸孔’經由該第一接觸孔，可暴露該第一雜質區域 11(>。可沈積導電材料以填充（例如，完全填充）該第一接觸 乂在》亥第一雜質區域110上形成該位元線接點118。可在 緣間層116上形成㈣元線12()’以使得該位元線 了與該位元線接點118接觸。該位元線〖20可在該第二 方向（亦即，大體上垂直於第一方向）上延伸。 雖然藉由參考圖3將該位元線接點118及該位元線12〇描 141936.doc -16 - 201007929 述為經由獨立步驟依序形成於該半導體基板1〇〇上，但可 將任何其他合適製程用於形成該位元線接點118及該位元 線120。舉例而言，可在單一沈積製程及單一圖案化製程 中同時形成該位元線接點118及該位元線12〇。 另外’在形成該位元線接點118時，亦可同時在該半導 體基板100上形成一電容器接觸襯墊（未說明）。在後續製程 中’可將該電容器接觸襯墊電連接至該電容器132。 參看圖4，可在該第一絕緣間層116及該位元線12〇上形 • 成一第二絕緣間層122。接著，可自該半導體基板100依序 且部分地移除該第一絕緣間層116及該第二絕緣間層122以 形成一第二接觸孔，經由該第二接觸孔，可暴露該第二雜 質區域112。應注意，若同時在該半導體基板1〇〇上形成該 電容器接觸襯墊及該位元線接點118，則經由該第二接觸 孔’可暴露該電容器接觸襯墊之頂表面。 可沈積導電材料以填充（例如，完全填充）該第二接觸孔 φ 以在該M〇S電晶體之第二雜質區域上形成該電容器接 觸插塞U4»該電容器接觸插塞124可電連接至該第二雜質 區域112或該電容器接觸襯墊。 可在該第二絕緣間層122及該電容器接觸插塞124上形成 一下部電極層（未說明）且該下部電極層可包括第一導電材 料。用於該下部電極層之第一導電材料之實例可包括銥 ⑻、氧化銥（IrOX)、# (pt)、氧化勰釕（⑽吨；sr〇)等 等中之一或多者。此等化合物可單獨地或以其組合加以使 用。該下部電極層可具有單層或多層、结構。舉例而言，該 141936.doc -17· 201007929 下部電極層可包括具有可依序堆疊於該第二絕緣間層122 及該電容器接觸插塞124上之銥（ir)層、氧化銥（Ir〇x)層及 鉑（Pt)層之多層結構。 可在該下部電極層上形成一鐵電層（未說明）。該鐵電層 可包括錘鈦酸鉛（Pb(Zr, Ti)〇3 ; PZT)、鉍鈕酸锶（Sr(Bi， Ta)03 ; SBT)、鑭鈦酸鉍（Bi(La，Ti)〇3 ; BLT)等等中之一或 多者。 可在該鐵電層上形成一上部電極層（未說明），例如，該 鐵電層可在該下部電極層與該上部電極層之間且可包括第 二導電材料。用於該上部電極層之第二導電材料之實例可 包括氧化银（IrOx)、銀（Ir)、氧化鎖釕（SrRu03 ; SRO)等等 中之一或多者。此等化合物可單獨地或以其組合加以使 用。該上部電極層可具有單層或多層結構。舉例而言，該 上部電極層可包括氧化銀層及銀層可依序堆疊於該鐵電層 上之多層結構。 該上部電極層、該鐵電層及該下部電極層可分別依序圖 案化成該下部電極126、該鐵電層圖案128及該上部電極 130。該下部電極126、該鐵電層圖案128及該上部電極13〇 可界定該電容器132。舉例而言，該電容器U2可在（例 如，直接在）該接觸插塞124上，且可與該M〇s電晶體之第 二雜質區域112重疊。舉例而言，該下部電極i 26沿著水平 方向之寬度可大於該接觸插塞124之寬度，例如，該下部 電極126可完全覆蓋該接觸插塞124及該第二絕緣間層122 的一部分。 141936.doc -18- 201007929 此後，可在該電容器132之上部電極13〇上形成該板線 134。該板線134可電連接至該上部電極13〇且可在大體上 平行於該字線之第-方向上延伸。舉例而言，該板線134 可包括例如鋁（A1)之金屬。 在下文中，將根據一實例實施例來描述操作圖丨中之記 憶體裝置之方法。 將資料儲存至浮體中之方法 當圖1中所說明之記憶體裝置作為揮發性記憶體裝置（下 響文中被稱作揮發性操作模式）操作時，數位資訊資料可儲 存至（例如，僅儲存至）該記憶體裝置之浮體114中，且該資 料儲存可與該記憶體裝置之電容器132無關。亦即，當該 δ己憶體裝置在揮發性操作模式下操作時，該記憶體裝置可 (例如）充當1T-DRAM裝置。因此，儲存於該浮體114中之 資料可能未由該電容器132改變。 在揮發性操作模式下寫入資料「1」 φ 圖5說明當在揮發性操作模式下寫入資料「〗」時的記憶 體裝置之電壓信號。參看圖1及圖5，當電洞保持於該浮體 114中時，可將資料「1」電寫入於該記憶體裝置中。 首先，可將一背閘極電壓施加至該通道區域下方之半導 體基板100。舉例而言，該背閘極電壓可包括在約（_2〇) v 至約（-40) V之範圍内的負偏壓電壓。可將板線134電接 地，以使得該第二雜質區域112可藉由耦合效應接地。 接著，可將一對應於邏輯狀態「高」之電壓施加至該字 線104 ’精此接通該MOS電晶體。另外，可在待用狀緣下 141936.doc -19- 201007929 將該位元線120之電壓改變成邏輯狀態「高」。 由於施加至該字線104之電壓，可在該第一雜質區域ιι〇 附近之浮體114中產生複數個電子_電洞對。該浮體114中 之電子可移動穿過該第—雜質區域UG及該第二雜質區域 112，且因此，可在該浮體114中累積電洞。該浮體I"之 電位可隨著電洞累積於該浮體114中而增加，且該浮體Μ 之電位的增加可降低該M〇s電晶體之臨限電壓。以上電洞 累積可被稱為衝擊離子化。 因此，在該浮體Π4中由該背閘極電壓進行之電洞累積 可充分防止寫入至該電容器132中。因此，可在揮發性操 作模式下將資料「1」寫人於該浮體114中，而未將任何資 料寫入至該電容器132中。 雖然圖式t未特定說明，但可在揮發性操作模式下經由 其他操作步驟將資料…寫入於該記憶體裝置之浮體ιΐ4 中舉例而吕，如先前所描述，可將該負偏壓電壓作為背 閘極電Μ以與參看圖5所摇述之方式相同的方式施加至該 通道區域下方之半導鍾基板_，且可將該板線134接地， 以使得該第二雜質區域112可藉由轉合效應接地。可將一 對應於邏輯狀態「高」之電M施加至該位元線⑶。 與參看圖5所描述之操作步驟不同，可將一負電壓作號 施加至該字線綱。在此狀況下，可在該第—雜μ域= 與该第二雜質區域112附近之浮體U4中產生複數個電子_ 電洞對。該㈣m中之電子可移動穿過該第—雜質區域 no及該第二雜質區域112，且因此，可在該浮體⑴中累 141936.doc 201007929 積電洞。該浮體U4之電㈣隨著電洞g積於該浮體114中 而增加，且該浮體114之電位的增加可降低該肘〇8電晶體 之臨限電魔。以上電洞累積可被稱為問極誘發沒極漏電流 (GIDL)。 在揮發性操作模式下寫入資料Γ 〇」 圖6說明當在揮發性操作模式下寫入資料「〇」時的記憶 體裝置之電壓信號。參看圖1及圖6’當電洞自該浮體⑴ 移出時，可將資料「〇」t寫入於該記憶體裝置中。 ® 首先’可將-背閘極電壓施加至該通道區域下方之半導 體基板100。舉例而言，該背閘極電壓可包括在約（_2〇) V 至約（-40) V之範圍内的負偏壓電壓·。可將該板線134電接 地以使得該第二雜質區域112可藉由耦合效應接地。 接著，可將一對應於邏輯狀態「高」之電壓施加至該字 線1〇4，藉此接通該]^〇8電晶體。另外，可在待用狀態下 將該位元線120之電壓改變成邏輯狀態「低」。舉例而言， φ 可將負電壓或接地狀態施加至該位元線120。該浮體114中 之電洞可移動穿過該第一雜質區域11〇。 將資料儲存至電容器中之方法 當圖1中所說明之記憶體裝置作為非揮發性記憶體裝置 (下文中被稱作非揮發性操作模式）操作時，可按以下操作 步驟將數位資訊資料儲存於該記憶體裝置之電容器中。特 定S之’當該記憶體裝置在非揮發性操作模式下操作時， 該資料儲存可與該記憶體裝置之浮體114無關。亦即，當 該S己憶體裝置在非揮發性操作模式下操作時，該記憶體裝 141936.doc -21 · 201007929 置可（例如）充當FRAM裝置。 在非揮發性操作模式下寫入資料「】」 圖7說明當在非揮發性操作模式下寫入資料「〖」時的記 憶體裝置之電壓信號。參看圖丨及圖7，可將資料「丨」電 寫入於該記憶體裝置之電容器132中，如下： 可將一正電壓施加至該通道區域下方之半導體基板 1〇〇。或者，可將該通道區域下方之半導體基板1〇〇接地。 歸因於該板線134與該位元線120之間的電壓差，可藉由極 化將資料「1」儲存於該電容器132中，且因此，寫入資料 「1」可與該半導體基板1〇〇之電壓狀態無關。亦即，可將 資料丨」寫入至該電谷器132中，而不管可施加至該通道 區域下方之半導體基板1〇〇之正電壓或接地狀態。 特定言之，當該記憶體裝置在非揮發性操作模式下操作 時，未將一負偏壓電壓作為背閘極電壓施加至該通道區域 下方之半導體基板100。因此，電洞可能未累積於該浮體 114中，所以該MOS電晶體可僅充當開關裝置。因此，可 根據對該半導體基板1〇〇之背閘極電壓施加將該記憶體裝 置之操作模式判定為揮發性操作模式或非揮發性操作模 式。 在一實例實施例令，可將一對應於邏輯狀態「高」之電 壓施加至該字線104以接通該MOS電晶體。另外，可在待 用狀態下將該位元線120之電壓改變成邏輯狀態「高」，而 可將一對應於邏輯狀態「低」之電壓施加至該板線134。 在本實例實施例中，可將該板線134接地。因此，該電容 141936.doc •22· 201007929 器132可具有資料「丨」之極化狀態β 在非揮發性記憶體模式下寫入資料「〇」 圖8說明當在揮發性操作模式下寫入資料「〇」時的記憶 體裝置之電麗信號。參看圖1及圖8，可將資料「〇」電寫 入於該記憶體裝置之電容器132中，如下： 可將一正電壓施加至該通道區域下方之半導體基板 100°或者’可將該通道區域下方之半導體基板1〇〇接地。 可將一對應於邏輯狀態「高」之電壓施加至該字線1〇4 ® 以接通該MOS電晶體。另外，可在待用狀態下將該板線 134之電壓改變成邏輯狀態「高」，而可將一對應於邏輯狀 態「低」之電壓施加至該位元線12〇❶在本實例實施例 中，可將位元線120接地。 因此，該電容器132可具有與資料Γι」電相反之資料 「〇」之極化狀態。因此’可根據極化狀態且無關於該背 閘極電壓而將數位資料「〇」或rij寫入於該電容器132 中〇 該記憶體裝置可減選定之操作模<而作為揮發性記憶 體裝置或非揮發性記憶體裝置操作。因此，可根據揮魏 • 4非揮發性操作模式以不同方式讀取儲存於該記憶體裝置 巾之數位資料。舉例而言’ t該記憶體裳置在揮發性操作 模式下操作時’可以與削_裝置之資料讀取操作之方 式相同的方式讀取該記憶體裝置中之數位資料。相比而 言，當該記憶體装置在非揮發性操作模式下操作時， 與FRAM裝置之資料讀取操作之方式相同的方式讀取該= 141936.doc -23- 201007929 憶體裝置中之數位資料。 圖9說明根據另一實例實施例之記憶體裴置的橫截面 圖。如圖9中所說明，該記憶體裝置可包括一在一半導體 基板100上之MOS電晶體及電連接至該M〇s電晶體之一非 揮發性記憶體裝置之一電荷儲存結構。 參看圖9,可提供包括内埋式氧化物層1〇〇a之半導體基 板100。閘極絕緣層圖案102及閘電極104可依序提供於該 半導體基板100上以形成閘極結構。閘極間隔物1〇8可提供 於該閘極結構之側壁上。閘電極1〇4可充當字線。該閘電 · 極可在第一方向上延伸且可具有線形狀。 第一及第二雜質區域可以該第一雜質區域11〇及該第二 雜質區域112之底表面可與該内埋式氧化物層1〇〇a接觸之 組態提供於相鄰於該閘極結構之半導體基板1〇〇的表面部 为處。因此，可藉由該内埋式氧化物層1〇〇&及該第一雜質 區域110及該第二雜質區域112界定通道區域。因為該通道 區域可處於電浮狀態，所以該第一雜質區域i 1〇與該第二 雜質區域112之間的通道區域可為浮體114。因此，該M〇s Φ 電晶體可提供於包括該内埋式氧化物層100a之半導體基板 100上且可具有與先前參看圖丨所描述之結構大體上相同的 結構。 可藉由將電洞儲存於該浮體114中或藉由自該浮體114移 出電洞而將貝料儲存於該M〇s電晶體中。該電晶體之 臨限電壓可根據§亥浮體114中之電洞的移動而變化且因 此’可藉由偵測該臨限電壓之變化讀取該M〇s電晶體中之 141936.doc -24- 201007929 資料。因此，該MOS電晶體可充當揮發性半導體裝置，例 如，1T-DRAM裝置。 在一實例實施例中，位元線結構可電連接至該厘〇8電晶 體之第一雜質區域11〇β舉例而言，該位元線結構可包括 電連接至該第一雜質區域之位元線接點118及電連接至 該位元線接點之位元線120。該位元線12〇可在大體上 垂直於字線可藉以延伸之第一方向之第二方向上延伸。 一電荷儲存結構可電連接至該M〇s電晶體之第二雜質區 _ $112°舉例而言，該電荷财結構可包括料堆叠於該 第二雜質區域112上之一下部電極14〇、一可相變圖案142 及一上部電極146。該下部電極140可成形為一電連接至該 第二雜質區域112之接觸插塞，例如，可在該第二雜質區 域112與該可相變圖案142之間延伸。該可相變圖案Μ〗可 定位於該下部電極140上且可包括硫族化物。該上部電極 146可具有線形狀，例如，該上部電極146可同時連接至複 _ 數個相鄰可相變圖案142。 該電荷儲存結構可定位成高於該位元線12〇，例如，該 可相變圖案142與該半導體基板1〇〇之間的距離可大於該位 元線120與該半導體基板1〇〇之間的距離。雖然本實例實施 例揭不該電荷儲存結構定位成高於該位元線12〇(亦即，如 圖9中所說明），但對相對於該位元線12〇之電荷儲存結構 之相對位置的任何其他修改係在發明性概念的範疇内。舉 例而言，該電荷儲存結構可定位成低於該位元線12〇。 可藉由改變該可相變圖案142之相而將資料儲存於該可 14I936.doc •25· 201007929 相變圖案142中。特定言之，當該可相變圖案142具有結晶 相時’該可相變圖案142之電阻可相對低，且因此，電流 可傳遞穿過該可相變圖案142 *因此，可將數位資料「〇」 寫入於該記憶體裝置中。相比而言，當該可相變圖案M2 具有非晶相時’該可相變圖案142之電阻可相對高，且因 此’電流可能未傳遞穿過該可相變圖案M2。因此，可將 數位資料「1」寫入於該記憶體裝置中。因此，包括該電 荷餘存結構之記憶體裝置可充當非揮發性半導體褒置，例 如’相變隨機存取記憶體（PRAM)裝置。 響 因此，圖9中之記憶體裝置可根據選定之操作模式作為 揮發性記憶體裝置或非揮發性記憶體裝置操作。因此，當 在該記憶體裝置中需要頻繁存取及高操作速度時，該記憶 體裝置可作為揮發性記憶體裝置操作，且當即使關斷電力 仍需要維持該記憶體裝置中之資料時，該記憶體裝置可作 為非揮發性記憶體裝置操作。 在下文中’將描述製造圖9中之記憶體裝置的方法。圖 10至圖11說明在製造圖9中之記憶體裝置之方法中的步驟 鲁 的橫截面圖。 參看圖10’可在包括該内埋式氧化物層1〇〇a之半導體基 板100上形成該MOS電晶體。可以與先前參看圖2所描述之 處理步驟大體上相同的處理步驟在半導體基板1〇〇上形成 該MOS電晶體，且因此，將不重複進一步描述。 如圖10中說明，可形成第一絕緣間層116以覆蓋該MOS 電晶體。可穿過該第一絕緣間層U6形成該位元線接點 141936.doc •26· 201007929 118 ’且該位元線接點118可接觸該M〇s電晶體之第一雜質 區域11〇。可在該第一絕緣間層U6上形成該位元線12〇， 且該位元線120可接觸該位元線接點ns。可以與參看圖3 所描述之處理步驟大體上相同的處理步驟形成該第一絕緣 間層116、該位元線接點U8及該位元線12〇，所以將不重 複對相同處理步驟之進一步解釋。 可在該第一絕緣間層116及該位元線12〇上形成該第二絕 緣間層122。可隨後蝕刻該第二絕緣間層122之一部分及該 第一絕緣間層116之一部分以形成暴露該MOS電晶體之第 二雜質區域112的第二接觸孔。可將導電材料填充於該第 二接觸孔中以形成一接觸插塞。該接觸插塞可充當該下部 電極140。應注意，在下文中’該接觸插塞ι4〇及該下部電 極140可能可互換地加以使用。 參看圖11，可在該接觸插塞140及該第二絕緣間層122上 形成可相變層。該可相變層（未說明）可包括金屬硫族化 物。金屬硫族化物之實例可包括鍺硫族化物、銻硫族化物 及蹄硫族化物中之'—或多者。 可將該可相變層圖案化成該可相變圖案142。可以使得 該接觸插塞140可藉由該可相變圖案142充分覆蓋之方式在 該接觸插塞140及該第二絕緣間層122上形成該可相變圖案 142。亦即，該可相變圖案142之底表面（亦即，面向該半 導體基板100之表面）可充分大於該接觸插塞140之頂表面 (亦即，背對該半導體基板100之表面）。 此後，可在相鄰可相變圖案142之間的第二絕緣間層122 141936.doc •27- 201007929 '絕緣層圖案144。可在該等可相變圖案142上形成 該上部電極146。可开< 忐姑* 可相#胃# 形成該上邛電極M6以同時連接至相鄰 eJ相變圖案142。 在下文中，將描述操作圖9中之記憶體裝置之方法。 將資料儲存至浮體中之方法 S *該§己憶體裝置作為揮發性記憶體裝置操作 署’:按以下操作步驟將數位資訊資料儲存至該記憶體裝 ^體114中。當該記憶體裝置在揮發性操作模式下操 肖資料儲存可與該記憶體裝置之電荷儲存結構無 亦即’當豸記憶體袭置在揮發性操作模式下操作時， 該記憶體裝置可（例如）充當iT-DRAM裝置。 首先’將描述用於將資料「i」寫入於圖9所示之記憶體 裝置之㈣U4中的操作。可基於衝擊離子化及礙執行 將資料「1」寫入於該記憶體裝置之浮體114中的操作。 在基於衝擊離子化寫入資料Γ1」的操作中可以與參 看圖5所描述之方式相同的方式將偏壓電壓施加至該字線 W4、該位元線12〇及該半導體基板丨⑽。特定言之可將春 一負偏屢電屬施加至該通道區域下方之半導體基板1〇〇。 可將-對應於邏輯狀態「高」之電壓施加至該字線ι〇4以 接通該刪電晶體’且可在待用狀態下將該位元線12〇之 電麼改變成邏輯狀態「高」。另外，可將該上部電極146電 =地。因此，因為該可相變圖案142及該下部電極Μ〇可充 當電阻，所以可將該M〇s電晶體之第二雜質區域1丨2接 地。 143936.doc • 28 - 201007929 在基於chdl寫入資料「ld的操作中，可將一負偏壓電 壓施加至該通道區域下方之半導體基板1〇〇。可將一負電 壓k號施加至該字線1〇4，且可將該位元線12〇之電壓改變 成邏輯狀態「高」。可將該上部電極146接地，以使得可將 該第一雜質區域112接地。 虽如以上所描述將電信號施加至該記憶體裝置時，該浮 體114之電位可隨著電洞累積於該浮體114中而增加。該浮 體114之電位的增加可降低該M〇s電晶體之臨限電壓。 將資料儲存至電荷儲存結構中之方法 田圖9所示之§己憶體裝置作為非揮發性記憶體裝置操作 時，可按以下操作步驟將數位資訊資料儲存至該記憶體裝 置之電荷儲存結構中。當該記憶體襄置在非揮發性操作模 '式下操作時，該資料儲存可與該記憶體裝置之浮體114無 關◊亦即，該記憶體裝置中之MOS電晶體可充當開關裝 置。因此，可將正電壓或接地狀態施加至該通道區域下方 之半導體基板100，所以電洞可能未累積於該M〇s電晶體 之浮體114中。 將資料「1」寫入於包括該可相變圖案142之電荷儲存結 構中可能需要將相對高之電流脈衝在短時間内施加至該可 相變圖案142。可#由快速冷卻該可相冑圖案142而將該可 相變圖案142之相改變成非晶狀態。舉例而言，可藉由電 流脈衝將該可相變圖案142加熱至高於熔點丁爪之溫度持續 短時間，且接著，可將該可相變圖案142快速冷卻以將該 可相變圖案142之相改變成非晶結構。 141936.doc -29- 201007929 高電流脈衝對該可相變圖案142之施加可能需要在將_ 信號施加至該字線104之後將高電壓施加至該記憶體裝置 之位元線120。因此，可在將資料「〗」寫入於該電荷儲存 結構中之操作期間泵升（pump Up)位元線電壓。舉例而 吕’可由額外驅動電路執行該位元線電壓之泵升。 相比而言，將資料「0」寫入於包括該可相變圖案！ 42之 電荷儲存結構中可能需要將相對低之電流脈衝施加至該可 相變圖案142持續比在寫入資料「丨」之操作中所需要之時 間長的時間。舉例而言，可藉由電流脈衝將該可相變圖案 142加熱至在熔點丁爪與結晶sTc之間的溫度且接著，可 將該經加熱可相變圖案142逐漸地冷卻持續相對長之時間 以將該可相變圖案142之相改變成結晶結構。 將低電流脈衝施加至該可相變圖案142可能需要比在寫 入資料「1」之操作中所需要的位元線電麼低之位元線電 壓。亦即’在將一冑號施加至該字線104之後，可將相對 低之電壓施加至該記憶體裝置之位元線12〇，所以可能未 在將資料「〇」寫人㈣電荷儲存結構中之操作期^升❿ 位元線電壓。因此，圖9中所說明之記憶體裝置可根據用 於栗升該位元線電壓之驅動電路在揮發性模式或非揮發性 模式下操作。 - 如上文所描述，根據實例實施例之記憶體裝置可根據選 定之操作模式作為揮發性記憶體裝置或非揮發性記憶體裝 置操作。因此’可根據揮發性或非揮發性操作模式以不^ 方式讀取儲存於該記憶體裝置中之數位資料。 141936.doc -30- 201007929 舉例而言，當該記憶體裝置在揮發性記憶體模式下操作 時，可以WT-DRAM裝置之資料讀取操作之方式相同的方 式讀取該記憶體裝置中之數位資料。相比而言，當該呓憶 體裝置在非揮發性操作模式下操作時，可以_ra°m^ 之資料讀取操作之方式相同的方式讀取該記憶體裝置中之 數位資料。因&，電子裝置或電信裝置可包括根據實例實 施例之記憶體裝置’藉此經由非揮發性或揮發性記憶體裝 置具有選擇性操作模式。 根據實例實施例，一種記憶體裝置可根據選定之操作模 式作為揮發性記憶體裝置或非揮發性記憶體裝置操作。可 能需要用於製造該記憶體裝置之可忽略的額外成本。該記 憶體裝置可根據選定之操作模式具有不同特性。因此，已 將忒s己憶體裝置廣泛用於需要揮發性記憶體裝置及/或非 揮發性記憶體裝置之電子產品及電信產品中。另外，已將 該記憶體裝置廣泛用於需要具有高整合度之記憶體裝置之 電子產品及電信產品中。 本文中已揭示例示性實施例，且雖然使用特定術語，但 將僅以通用且描述性意義且未出於限制之目的來使用並解 釋該等術語。因此，一般熟習此項技術者應理解，可在不 脫離如在以下申請專利範圍中所闡述之本發明之精神及範 疇的情況下進行形式及細節的各種改變。 【圖式簡單說明】 圖1說明根據一實例實施例之記憶體裝置的橫截面圖； 圖2至圖4說明在製造圖1中所說明之記憶體裝置之方法 141936-doc 31 201007929 中之步驟的橫截面圖； 圖5說明當根據一實例實施例在記憶體裝置之揮發性操 作模式下寫入資料「lj時的電壓信號的簡圖； 圖6說明當根據一實例實施例在記憶體裝置之揮發性操 作模式下寫入資料「〇」時的電壓信號的簡圖； 圖7說明當根據一實例實施例在記憶體裝置之非揮發性 操作模式下寫入資料r1」時的電壓信號的簡圖； 圖8說明當根據一實例實施例在記憶體裝置之非揮發性 操作模式下寫入資料「〇」時的電壓信號的簡圖； 圖9說明根據另一實例實施例之記憶體裝置的橫截面 圖；及 圖丨〇至圖11說明製造圖9中之記憶體裝置之方法的橫截 面圖。 【主要元件符號說明】 100 半導體基板 100a 内埋式氧化物層 100b 主基板 102 閘極絕緣層圖案 104 閘電極/字線 106 硬遮罩圖案 108 閘極間隔物 110 第一雜質區域 112 第二雜質區域 114 浮體 141936.doc -32· 201007929 116 第一絕緣間層 118 位元線接點 120 位元線 122 第二絕緣間層 124 電容器接觸插塞 126 下部電極 128 鐵電層圖案 130 上部電極 132 電容器 134 板線 140 下部電極/接觸插塞 142 可相變圖案 144 絕緣層圖案 146 上部電極 141936.doc -33-

Claims (1)

  1. 201007929 七、申請專利範圍： 1· 一種記憶體裝置，其包含： 一包括一内埋式氧化物層之半導體基板； 一在該半導體基板上之金屬氧化物半導體（M〇s)電晶 體，該MOS電晶體包括一閘極結構、一第一雜質區域、 一第二雜質區域及一在該第一雜質區域與該第二雜質區 ' 域之間的浮體；及 電連接至該MOS電晶體之該第二雜質區域之一非揮發 • 性記憶體裝置之一電荷儲存結構。 2.如請求項1之記憶體裝置，其中該電荷儲存結構包括一 具有一下部電極、一鐵電層圖案及一上部電極之電容 器。 3. 2請求項2之記憶體裝置，其進一步包含一插入於該電 容器之該下部電極與該第二雜質區域之間的接觸插塞。
    4. 如請求項2之記憶體裝置，其進一步包含一電連接至該 電容器之該上部電極之板線。 5·如請求们之記憶體裝置，其中該電荷儲存結構包括一 具有一下部電極、一可相變圖案及—上部電極之電容 器。 6. 7. 8. 如請求項5之記憶體裝置，其中該下部電極具有一接觸 插塞之形狀。 如請求们之記憶體裝置’其進—步包含—電連接至該 第一雜質區域之位元線。 如請求項1之記憶體裝置，其中該 六丁必弟雜質區域及該第 141936.doc 201007929 一雜質區域之底表面接觸該内埋式氧化物層該浮體係 〇第雜質區域、該第二雜質區域及該内埋式氧化物 層界定。 9. 一種製造一記憶體裝置之方法其包含· 在半導體基板上形成一間極結構，該半導體基板包 括一内埋式氧化物層； 藉由將雜質摻雜至相鄰於該閘極結構之該半導體基板 上而在該半導體基板中形成第一及第二雜質區域； 參 藉由將雜質摻雜至相鄰於該閘極結構之該半導體基板 上而在該第-雜質區域與該第二雜質區域之間形成一浮 體，該浮體係在該閘極結構下方；及 形成電連接至該第二雜質區域之一非揮發性記憶體裝 置之一電荷儲存結構。 鲁 10.如請求項9之方法，其中形成該電荷儲存結構包括： 形成電連接至該第二雜質區域之接觸插塞； 形成一電連接至該接觸插塞之下部電極；及 在邊下部電極上形成一鐵電層圖案及一上部電極。 η.如請求項9之方法，其中形成該電荷儲存結構包括 電連接至該第二雜質區域之下部電極；及 在該下部電極上形成一可相變圖案及一上部電極。 12·種操作一記憶體裝置之方法’該記憶體裝置包括：_ 在一具有-内埋式氧化物層之半導體基板上之金屬氧1 物半導體(MOS)電晶體，該金屬氧化物半導體(刪)屬 晶體具有一閘極結構及一在第一雜質區域與第二雜質區 14J936.doc -2· 201007929 ❹ 13. 14. 15. ❿ 16. 17. 域之間的浮體；及電連接至該M〇s電晶體之該第二雜質 區域之-非揮發性記憶體裝置之—電荷儲存結構，該方 法包含： 選擇揮發性模式及_非揮發性模式中之一者作為該 5己憶體裝置之一操作模式； 當在該非揮發性模式下操作該記憶體裝置時，將資料 寫入於該電荷儲存結構中；及 當在該揮發性模式下操作該記憶體裝置時，將 入於該浮體中。 如凊求項12之方法’其中將資料寫入於該浮體中係藉由 將電洞料於該浮體中及自該浮體移出該等電洞中之一 者來執行。 如明求項12之方法，其中將資料寫入於該浮體中包括將 該電荷儲存結構接地以使得該第二雜質區域經由該電荷 儲存結構接地。 如请求項12之方法，其中將資料寫入於該浮體中包括將 一負偏壓電壓作為一背閘極電壓施加至該半導體基板之 一後表面，該半導體基板之該後表面與定位該MOS電晶 體之該半導體基板之一前表面相對。 如請求項12之方法，其中將資料寫入於該電荷儲存結構 中包括將一正電壓施加至該半導體基板之一後表面及將 該半導體基板接地中之一者，該基板之該後表面與定位 該MOS電晶體之該半導體基板之—前表面相對。 如請求項12之方法，其中將資料寫入於該電荷儲存結構 141936.doc 201007929 中係在未將資料寫入於該浮體令的情況下執行以使得 該MOS電晶體充當一開關裝置。 18.如請求項12之方法，其中將資料寫入於該電荷儲存結構 t係藉由改變該電荷儲存結構之一鐵電層圖案之一2化 狀態來執行’該電荷儲存結構包括—具有—下部電極、 該鐵電層圖案及一上部電極之電容器。
    19·如4求項12之方法’其中將資料寫入於該電荷儲存結構 中係藉由改變該電荷儲存結構之一可相變圖案之—電阻 來執行，該電荷儲存結構包括一具有一下部電極、該 相變圖案及一上部電極之電容器。 20 求項19之方法，其中一施加至電連接至該第-雜質 區域之互補金屬氧化物半導體（CMOS)記憶體之一位元線 元線電壓栗浦為高的以使得一高電流傳遞穿過該可
    141936.doc -4-
TW098125065A 2008-07-24 2009-07-24 記憶體裝置及其操作方法 TWI532147B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080071995A KR101415509B1 (ko) 2008-07-24 2008-07-24 메모리 소자, 그 제조 방법 및 동작 방법

Publications (2)

Publication Number Publication Date
TW201007929A true TW201007929A (en) 2010-02-16
TWI532147B TWI532147B (zh) 2016-05-01

Family

ID=41567853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098125065A TWI532147B (zh) 2008-07-24 2009-07-24 記憶體裝置及其操作方法

Country Status (3)

Country Link
US (1) US8253201B2 (zh)
KR (1) KR101415509B1 (zh)
TW (1) TWI532147B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503964B (zh) * 2013-03-13 2015-10-11 Winbond Electronics Corp 電阻式非揮發性記憶體裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3001333B1 (fr) * 2013-01-22 2016-05-06 Soitec Silicon On Insulator Grille arriere dans transistor de selection pour dram embarquee
FR3038133B1 (fr) 2015-06-23 2017-08-25 St Microelectronics Crolles 2 Sas Cellule memoire a changement de phase ayant une structure compacte
FR3038132B1 (fr) 2015-06-23 2017-08-11 St Microelectronics Crolles 2 Sas Cellule memoire resistive ayant une structure compacte
US11411123B2 (en) * 2019-08-30 2022-08-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of formation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139480A (ja) * 1995-01-27 1997-05-27 Toshiba Corp 薄膜キャパシタおよびこれを用いた半導体記憶装置
JPH1065115A (ja) * 1996-08-13 1998-03-06 Hitachi Ltd 半導体集積回路装置
US6441436B1 (en) * 2000-11-29 2002-08-27 United Microelectronics Corp. SOI device and method of fabrication
JP2003100907A (ja) * 2001-09-26 2003-04-04 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2003308691A (ja) 2002-04-11 2003-10-31 Elpida Memory Inc 半導体記憶装置
US6876021B2 (en) * 2002-11-25 2005-04-05 Texas Instruments Incorporated Use of amorphous aluminum oxide on a capacitor sidewall for use as a hydrogen barrier
JP4427259B2 (ja) * 2003-02-28 2010-03-03 株式会社東芝 半導体装置及びその製造方法
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US20050199924A1 (en) * 2004-03-10 2005-09-15 Fox Glen R. Optimized ferroelectric material crystallographic texture for enhanced high density feram
US7158410B2 (en) 2004-08-27 2007-01-02 Micron Technology, Inc. Integrated DRAM-NVRAM multi-level memory
JP2007129040A (ja) 2005-11-02 2007-05-24 Nec Electronics Corp Ｄｒａｍと不揮発性メモリとが混載された半導体装置
KR100810614B1 (ko) 2006-08-23 2008-03-06 삼성전자주식회사 디램 셀 모드 및 비휘발성 메모리 셀 모드를 갖는 반도체메모리 소자 및 그 동작방법
KR101206036B1 (ko) 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI503964B (zh) * 2013-03-13 2015-10-11 Winbond Electronics Corp 電阻式非揮發性記憶體裝置

Also Published As

Publication number Publication date
US8253201B2 (en) 2012-08-28
KR20100010977A (ko) 2010-02-03
TWI532147B (zh) 2016-05-01
US20100019299A1 (en) 2010-01-28
KR101415509B1 (ko) 2014-07-04

Similar Documents

Publication Publication Date Title
US11706929B2 (en) Memory cells
USRE49715E1 (en) Memory arrays
US10680057B2 (en) Methods of forming a capacitor comprising ferroelectric material and including current leakage paths having different total resistances
US9373715B2 (en) Semiconductor devices including vertical memory cells and methods of forming same
CN100461420C (zh) 双栅极鳍型场效应晶体管增益单元及其制造方法
JP2006228413A (ja) デュアルストレージノードを備える半導体メモリ装置とその製造及び動作方法
US5731608A (en) One transistor ferroelectric memory cell and method of making the same
US6366489B1 (en) Bi-state ferroelectric memory devices, uses and operation
JP4080078B2 (ja) Ｃ軸配向薄膜強誘電性トランジスタメモリセルおよびその製造方法
KR20180137580A (ko) 강유전 소자 및 강유전 소자를 형성하는 방법
US9754945B2 (en) Non-volatile memory device employing a deep trench capacitor
KR100288372B1 (ko) 반도체 구조를 형성하는 방법 및 강유전체 메모리 셀
JP2004152893A (ja) 半導体装置及び半導体メモリ
US9812641B2 (en) Non-volatile memory device and methods for fabricating the same
TW201007929A (en) Memory device, method of manufacturing the same and method of operating the same
TW200941782A (en) Memory cells, methods of forming memory cells, and methods of forming programmed memory cells
US9559297B2 (en) Vertical transistor for resistive memory
WO2013120285A1 (zh) 半导体存储器件及其访问方法
KR100929633B1 (ko) 상변화 기억 소자
JP3303479B2 (ja) 薄膜トランジスタ
KR101155093B1 (ko) 반도체 메모리 장치
WO2011052292A1 (ja) メモリ回路、集積回路装置及び電子機器
JPH0437171A (ja) 半導体装置の製造方法