TW201007893A - Housing for packaging a structural component and method for the production of a housing - Google Patents

Housing for packaging a structural component and method for the production of a housing Download PDF

Info

Publication number
TW201007893A
TW201007893A TW098119331A TW98119331A TW201007893A TW 201007893 A TW201007893 A TW 201007893A TW 098119331 A TW098119331 A TW 098119331A TW 98119331 A TW98119331 A TW 98119331A TW 201007893 A TW201007893 A TW 201007893A
Authority
TW
Taiwan
Prior art keywords
connecting element
manufacturing
processing step
casing
gap
Prior art date
Application number
TW098119331A
Other languages
English (en)
Inventor
Frieder Haag
Eckart Schellkes
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Publication of TW201007893A publication Critical patent/TW201007893A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Micromachines (AREA)
  • Casings For Electric Apparatus (AREA)

Description

201007893 六、發明說明： 【發明所屬之技術領域】 本發明係關於一種如請求項1之前序部分所述的殼體。 【先前技術】 此類殼體已眾所周知。舉例 〇5, 477 Δ1 4a _ J 而 5，公開案 DE 10 2005 77 A1揭不一種感測裝 體s ^有用於封裝構件的殼 參連接元# ^主查 藉由表面連接與該構件相連之主 面A中：件具有-用於外部接觸的主連接 面i其中，该主連接面小於該構件之構件表面。該主連接 疋件具有-基银區，其中，該構件、該主連接元件及 蝕區被一射出成形材料包圍。 基 在製造該感測裝置之過程中 之缺點在於， 祐宏丄夕总产祛时丄 王運接兀件施加壓力時， 特疋5之係在薄膜成形過程中將該 上時，存在該主連接元件因該基 ^件黏接於薄媒 生斷裂之危險。此外，公開 ^斜或該基蝕區發 β藉由沿半導體晶片周邊巴切〇3 5〇 036 A1揭示-種 多個基板平面之半導體晶片 對具有基板及 曰曰片進仃分離的方法0 【發明内容】 相比先前技術，如獨立項之用於封裝 及殼體的製造方法具有以下優點：分：：用的殼體 疋件較薄的區域，與此同時 、僅分離連接 斜及斷裂危險。根據本發 π逯接兀件之傾 實現該優點之解決方案如下： 201007893 第一側面及第二側面均各具有第-區域及第二區域形式之 甜區’以及/抑或各具有第—空隙及第二空隙形式之 連接元件因該第-及第二區域及/或該第-及第二空隙之存 在而在分離區内具有較少材料，故沿分離區分離殼體時僅 需自連接70件上移除較少材料，連接㈣之材料所產生的 切屬或顆粒亦較少，該等切屬或顆粒會引起短路，且使殼 艘區域或殼體周圍受到污染。藉由將該第-及第二區域及/ 或該第-及第二空隙布置在第—侧面及第二侧面上，亦可 使分離區内之連接元件得到增強及支m在對連接元 件施加麼力（特別是在垂直於構件之主延伸平面對連接元 件垂直施加壓力）時避免連接元件傾斜或避免連接元件之 基蝕區斷裂。位於第一及第二侧面上的第一及第二區域及/ 或第及第一二隙較佳設汁為拱形結構及/或栅格結構，在 此情況下，僅需藉由連接元件之較少材料即可使連接元件 在分離區内具有較高之機械穩定性。 本發明之有利設計方案及改良方案可自各附屬項及附 圖描述中獲得。 根據-較佳改良方案，第一區域包括第一空隙，以及/ 抑或第二區域包括第二空隙’以及/抑或該構件布置在連接 元件之第一側®上。特別有利者係將第一及帛三空隙設計 為第一及第二蝕區，藉此可在蝕刻過程中較精確地確定第 :及第二空隙的大小（尤指深度）。該構件尤佳藉由材料接 合（特定言之係藉由黏接）固定在連接元件之第一側面上， 藉此可避免構件在成形過程中發生位置變化。 201007893 根據另一較佳改良方案’該構件具有第一主延伸平 面，其中，第-空隙及/或第二空隙包括在連接元件内垂直 於該主延伸平面的第一凹槽及/或第二凹槽。特別有利之處 在於’此種空隙可在㈣過程巾以低成本製成，且可進行 精確設計°另—優點在於，冑由位於第-及第二側面之該 等第一及第二空隙可以較簡單之方式將分離區内的連接= 件e又计成拱形結構及/或柵格結構。
根據另-較佳改良方案，第一凹槽及/或第二凹槽之深 度基本小於連接元件垂直於主延伸平面之總延伸長度，其 中，[凹槽及/或第二凹槽較佳至多包括該總⑨伸長度的 80%，尤佳至多包括該總延伸長度的5()%，尤佳至多包括該 總延伸長度的3〇%。藉此可使連接元件在分離區内的機械 穩定度與連接元件在分離區内的材料量達到最佳比例，從 而達到將連接元件之材料量最小化、穩定度最大化之目的。 根據另-較佳改良方案，該連接元件係一引線框架的 :成部分，以及/抑或該連接元件特定言之藉由第二側面固 -支承、、σ構上’以及’抑或該連接元件包括金屬（尤指 鋼）。特別有利者係藉由材料接合將連接元件固定在該支承 結構上，在此情況下即盔雲 …、需在連接疋件與支承結構之間的 二 i殼體’從而達到藉由支承結構及連 構件進行電接觸之目的。較佳亦可藉由多個沿該主延伸； 接：排ΙΓ其他連接元件及該支承結構對該構件進行電 =連該等其他連接元件尤佳藉由接線與該構件導 201007893 根據另-較佳改良方案，該支承結構包括印刷電路 板，其中，連接元件較佳與該印刷電路板導電相連，藉此 可特別有利地藉由該印刷電路板對連接元件進行電接觸， 確切而言係藉由該電路板透過連接元件對該構件進行 觸。 本發明之另一課題在於提供一種殼體的製造方法，其 中’在第-處理步驟中在第一侧面上製造第—空隙及/或第 一區域，在第二處理步驟中在第二側面上製造第二空隙及/ 或第二區域。藉此可特別有利地以簡單方式在連接元件内 製造栅格結構及/或拱形結構，從而使連接元件在分離區内 具有較高之機械穩定性，以免在受壓時發生傾斜及/或遭到 損壞，與此同時，分離區内之連接元件材料亦較少。在猶 後之薄膜成形過程中將連接元件黏接在薄膜上時，連接元 件係在受Μ之情況下被Μ緊於薄膜上，在此過程中存在連 接元件發生傾斜之危險，然藉由該柵格結構及/或拱形結構 之存在可消除此危險。 根據一較佳改良方案，第一處理步驟包括第一蝕刻過 程，以及/抑或第二處理步驟包括第二钱刻過程，藉此可以 特別精確的方式以最大限度之低成本製造第一及第二空隙 或第一及第二區域。根據另一較佳改良方案，在第三處理 步驟中將構件固定（特定言之係黏接）在第一側面上，藉 此將構件機械固定在連接元件上，從而避免構件在隨後之 黏接、接合及/或成形過程中發生相對於連接元件的位置變 化。 201007893 根據另一較佳改良方案，第四處理步驟包括一接合過 程’該接合過程用於在構件與連接元件之間及/或構件與其 他連接元件之間建立導電連接。藉此可特別有利地藉由多 個其他連接元件對構件進行多極並聯電接觸，其中，該等 連接元件尤佳藉由完全延伸過該總延伸長度之其他第一凹 槽或其他第二凹槽彼此電絕緣。 根據另一較佳改良方案，在第五處理步驟中將第二側 ❷面黏接在薄膜上。藉此可特別有利地使第二側面被薄膜覆 蓋，從而避免隨後之成形過程所用的成形材料附著在第二 側面上。特定言之藉此可在第二側面上構建用於對連接元 件進仃電接觸的接觸面。尤佳之處在於，藉此可以簡單方 式將連接兀件焊接在印刷電路板上，而不會使印刷電路板 與連接元件《間的電接冑受到附著於第二侧面上之成形材 料的阻礙或破壞。將連接元件之第二侧面黏接於薄膜上 時，須朝該薄膜之方向對連接元件施加壓力。在此過程中， 鲁該柵格結構及/或拱形結構可防止連接元件發生傾斜，藉此 可在第二側面與薄膜之間建立均勻且可靠的黏接式接觸， 亦可避免第二側面被稍後之處理過程所用的成形材料覆 蓋。 根據另一較佳改良方案，在第六處理步驟中在構件及/ 或連接元件周圍喷射成形材料，使該成形材料至少部分包 圍構件及/或連接元件。尤佳者係使構件被射出成形材料（尤 指塑料）完全包圍’連接元件被部分包圍，使第二側面及/ 或第一側面上的接觸面敞露或不被成形材料覆蓋，以便實 7 201007893 現接觸。此點特定言之係藉由第二側面上的薄膜而實現。 藉由該喷射過程可避免構件及接線受到外部因素（如施 力、污染、氧化等）的不利影響。 根據另一較佳改良方案，在第七處理步驟中在一分離 區内分離連接7L件，其中，較佳在第一空隙及/或第一區域 之區域内分離連接元件，尤佳至少部分在第二空隙及第 二區域之區域内分離連接元件。藉此可特別有利地以較少 之低成本製造步驟同時製造多個帶連接元件及構件的殼 體，該等殼體在第三處理步驟中被分離。 根據另一較佳改良方案，在第八處理步驟中藉由第二 側面將連接元件及/或其他連接元件布置在支承結構（尤指 電路板）± ’較佳將連接元件及/或其他連接元件焊接 接及/或接合在支承結構上，藉此可以特別有利的方式藉由 該電路板對連接元件或構件進行電接觸。 【實施方式】 相同元件在各附圖内均用相同元件符號表示，故一般 情況下亦僅提及一次。 圖1展示一根據先前技術之殼體i的側 係用於封裝-構件2,其中，殼體丨至少部分包圍一連= 件3 ’構件2與連接元件3之第—側面4導電相連，連接元 件3具有與第一側面4相對布置的第二侧面5。殼體^此外 亦具有兩個其他連接元件3,，該等其他連接元件各藉由一 接線12與構件2導電相連，且被殼體1至少部分包圍。連 201007893 接7G件3及其他連接兀件3，特定言之焊接在印刷電路板形 式的支承結構11上，且與支承結構11 S少部分導電相連， 以便對構件2進行接觸。因此，第二側面5特定言之包括 用於該印刷電路板之接觸面。連接元件3及其他連接元件3, 具有第一空隙8形式之第二蝕區7。連接元件3及其他連接 兀件3藉由第二空隙8之存在亦包括基蝕區。在垂直於構 件2之主延伸平面1〇〇對連接元件3及其他連接元件施 加壓力時’存在連接元件3,因該等基姓區而朝支承結構η 傾斜或連接元件3、3,之該等基蝕區發生斷裂的危險。製造 殼體1時，尤佳在一薄膜成形過程中將連接元件3、3，之第 二侧面5華占接在薄臈丨，藉此避免在隨後的成形過程中有 成形材料到達連接元件3或其他連接元件3,之接觸面，從 而阻礙或破壞與支承結構7的接觸。在該黏接過程中，朝 第二侧面5之方向（確切而言係朝待黏接薄膜之方向）對 連接元件3及其他連接元件3,施加壓力，其中，連接元件$ 〇或其中一其他連接元件3,之傾斜會破壞相應連接元件或 相應之其他連接元件3,之第二侧面5與薄膜之間的黏接' 使隨後之成形過程所用的成形材料到達第二侧面5並附著 於該第二側面上，從而阻礙或破壞與支承結構7的接觸。 同時製造多個殼體1時’相鄰連接元件3, 士 蝕區在一分離區115内彼此相連，分離該等殼體1時 : 離區115内分離該基蝕區及殼體1。 77 圖2展示一根據先前技術之殼體i的局部側視圖，其 中，該殼體i與圖i所示之殼體U本一致，該圖主要對 9 201007893 連接元件3、3’之第二區域7及第二空隙9進行了圖示。分 離區115位於第二空隙9之區域内，該分離區為分離過程指 明須在該過程中自連接元件3或殼體1上移除的材料。藉 由第一空隙9而產生的基蝕區不具有任何在對連接元件3 施加壓力時起穩定連接元件3之作用的支承結構，該基蝕 區特定言之平行於主延伸平面1〇〇延伸過整個分離區115。 圖3所示者係為採用本發明之第一實施方式之殼體工 的局部侧視圖’其中’殼體i之第一實施方式與圖2所示 之殼艎1相似，連接元件3、3,附加具有位於第一側面4上 的第-蝕區6或第一空隙8。第一及第二空隙8、9包括垂 直於主延伸平面100的第一及第二凹槽8,、9,，該等凹槽各 具有一深度116’該深度大致等於連接元件3垂直於主延伸 平面1〇〇之總延伸長度10的5〇%。第一及第二凹槽8,、9, 之存在可顯著減小相關基㈣平行於主延伸平φ⑽的延 伸度’從而使連接元件3在薄膜成形過程中得到可抵抗壓 力施加的支承力作用，藉此可使連接元件3在分離區ιΐ5 内的穩定性得到大幅提高。與此同時’連接元# 3在分離 區的材料量僅出現輕微增大，亦gp，該材料量相對較 /J、〇 圖4展示一採用本發明之第二實施方式之殼體i的局 部側視圖，其中，与r蜜-誊始士斗 μ第一實施方式與圖3所示之第一實施 弋基本相JS]位於第二側面5上的第二空隙9平行於主 延伸平面UK)之寬度大於位於第—侧面4上的第—空隙'8。 圖5所示者係為多個採用本發明之第三實施方式之殼 201007893 體1的俯視圖，其中，該第三實施方式與第一實施方式相 S 該等殼體1尚未分離，其係在隨後之分離過程中沿箭 頭21被分離，其中，箭頭21對準殼體丨之分離區15。 【圖式簡單說明】 圖1為根據先前技術之殼體的側視圖； 圖2為根據先前技術之殼體的局部側視圖； m 圖3為採用本發明之第一實施方式之殼體的局部側視 囷； 圖4為採用本發明之第二實施方式之殼體的局部側視 圖；及 圖5為多個採用本發明之第三實施方式之殼體的俯視 圖。 【主要元件符號說明】
1 :殼體 2 :構件 3 :連接元件 3 f :其他連接元件 4 :第一側面 5 :第二側面 6 :第一蝕區 7·第二姓區/第二區域 8 ··第二空隙/第—空隙 11 201007893 v :第一凹槽 9 :第二空隙 9':第二凹槽 10 :總延伸長度 11 :支承結構 12 :接線 21 :箭頭 100 :主延伸平面 115 :分離區 11 6 :深度

Claims (1)

  1. 201007893 七、申請專利範圍： 1.-種用於封裝-構件⑺用的 殼體（1)至少部分包圍_連接 ，其中，該 該連接元件⑴之第-側面（4)導電相、車，⑺與 (3 )具有與該第一侧面（ 豸連接70件 其特徵在於， （4)相對布置的第二側面⑸， 該第一侧面（4)具有第一蚀 具有第二敍區⑺。 （6) @第二侧面⑸ ❹ ❹ 2·如申請專利範圍第1項之殼體（1)，其中， 該第一侧面（4)具有第一空隙（ 具有第二空隙⑴。 卩“8)’該第二側面⑺ 3·如申請專利㈣第1或第2項之殼體⑴，其中， 該第-區域包括該第一空隙（8)，以及飧或該第二區 域包括該第二空隙⑼，以及/抑或該構件（2)布置在該連 接凡件（3 )之第一侧面（4 )上。 4.如申請專利範圍第1或第2項之殼體⑴，其中， 該構件（2)具有第一主延伸平面（1〇〇)，其中，該第 一空隙及/或該第二空隙（8, 9)包括在該連接元件（3)内 垂直於該主延伸平面（1〇〇)的第—凹槽及/或第二凹槽",， 9，）。 5_如申請專利範圍第1或第2項之殼體⑴，其中， =該第一凹槽及/或該第二凹槽（8，，9,)之深度基本小於 該連接元件（3)垂直於該主延伸平面（1〇〇)的總延伸長 度（10)，其中，該第一凹槽及/或該第二凹槽（8,，9,)較 13 201007893 佳至多包括該總延伸長度（1 ο)的80%，尤佳至多包括該 總延伸長度（10)的50%，尤佳至多包括該總延伸長度（1〇) 的 30% 〇 6.如申請專利範圍第1或第2項之殼體（1)，其中， 該連接元件（3 )係一引線框架的組成部分，以及/抑或 該連接元件（3)特定言之藉由該第二側面（5)固定在支 承結構（11)上，以及/抑或該連接元件（3)包括金屬（尤 指鋼）β 7.如申請專利範圍第i或第2項之殼體〇)，其中， 該支承結構（11)包括印刷電路板，其中，該連接元件 (3 )較佳與該印刷電路板導電相連。 8·-種用於製造殼體⑴，特別是用於製造如中請專利 範圍第1項之殼體⑴的製造方法，其特徵在於，
    隙 側 在第-處理步驟中在該第—侧面（4)上製造該第—空 (8)及/或該第一區域（6)，在第二處理步驟中 面（5)上製造該第二空隙 第一 1界及/或該第二區域（7)。 9.如申請專利範圍第8項之製造方法，其中，
    處 該第-處理步驟包括第一蝕刻過程， 理步驟包括第二蝕刻過程。 以及/抑或該第二 二：_ ”專利範圍第8或第9項之製造方法， 接驟中將該構件⑺固定(特定言二 J在该第—側面（4)上。 二如申請專利範圍第8項之製造方法，其令， 四處理步驟包括-接合過程，該接合過程用於名 14 201007893 構件（2)與該連接元件（3)之間及/或該構件⑺與其他 連接元件（3’）之間建立導電連接（12)。 12·如申請專利範圍第8項之製造方法，其中， 在第五處理步驟中將該第二侧面（5)黏接在薄膜上。 13.如申請專利範圍第8項之製造方法，其中， 在第六處理步驟中在該構件⑺及/或該連接元件（3)
    周圍喷射成形材料，使該成形材料至少部分包圍該構件（2) 及/或該連接元件（3)。 14. 如申請專利範圍第8項之製造方法，其中， f七處理步驟中在—分離區（115)内分離該連接元 。3)，其令，較佳在該第一空隙（8)及/或該第一區域（6) ^域内分離該連接元件（3)，尤佳至少部分在該第二空 及/或該第二區域（7)之區域内分離該連接元件（3)。 15. 如申請專利範圍第8項之製造方法，其中， 在第A處理步驟中藉由該第二侧面（5)將該連接元件 及/或該其他連接元件右番 指電路柄w 支承結構（11)(尤 件（3板)上，較佳將該連接元件（3)及/或該其他連接元 焊接、黏接及/或接合在該支承結構（11)上。 八、圖式： (如次頁） 15
TW098119331A 2008-06-12 2009-06-10 Housing for packaging a structural component and method for the production of a housing TW201007893A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008002391A DE102008002391A1 (de) 2008-06-12 2008-06-12 Gehäuse zur Verpackung eines Bauelements und Herstellungsverfahren für ein Gehäuse

Publications (1)

Publication Number Publication Date
TW201007893A true TW201007893A (en) 2010-02-16

Family

ID=40351769

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098119331A TW201007893A (en) 2008-06-12 2009-06-10 Housing for packaging a structural component and method for the production of a housing

Country Status (3)

Country Link
DE (1) DE102008002391A1 (zh)
TW (1) TW201007893A (zh)
WO (1) WO2009149771A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023134A (ja) * 2001-07-09 2003-01-24 Hitachi Ltd 半導体装置およびその製造方法
DE10350036B4 (de) 2003-10-27 2014-01-23 Robert Bosch Gmbh Verfahren zum Vereinzeln von Halbleiterchips und entsprechende Halbleiterchipanordnung
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
DE102005055477A1 (de) 2005-11-22 2007-05-24 Robert Bosch Gmbh Vorrichtung zur Verpackung eines Bauelements, Verfahren zur Herstellung der Vorrichtung und Verwendung der Vorrichtung
US7741704B2 (en) * 2006-10-18 2010-06-22 Texas Instruments Incorporated Leadframe and mold compound interlock in packaged semiconductor device

Also Published As

Publication number Publication date
WO2009149771A1 (de) 2009-12-17
DE102008002391A1 (de) 2009-12-17

Similar Documents

Publication Publication Date Title
US10264677B2 (en) Electronic component and manufacturing method therefor
US7179686B2 (en) Manufacturing method of semiconductor device
TW201222757A (en) Connector assembly and method of manufacture
US20130270602A1 (en) Light-emitting diode package
JP2009540592A (ja) 上部及び下部の相互接続部を備える積み重ね可能ｉｃパッケージ
TW200926363A (en) Semiconductor device, lead frame, and microphone package therefor
JP2014127706A5 (ja) 半導体装置の製造方法
US10854804B2 (en) Light-emitting component and method of producing a light-emitting component
US9991194B1 (en) Sensor package and method of manufacture
US8048717B2 (en) Method and system for bonding 3D semiconductor devices
JP2010109526A5 (ja) 振動片、振動子及び振動片の製造方法
JP3706573B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
TW201007893A (en) Housing for packaging a structural component and method for the production of a housing
JP5080551B2 (ja) 半導体装置の製造方法
JP2004128084A (ja) フレーク型サーミスタ及びその製造方法
JP2009141080A (ja) リードフレームおよび半導体装置
JP2003124251A5 (zh)
JPWO2012102252A1 (ja) 貫通電極付基板およびその製造方法
KR101011931B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2006066551A5 (zh)
JP2011222626A (ja) 半導体発光装置および発光素子パッケージ
US20170062375A1 (en) Semiconductor device
JP2009238804A (ja) 半導体装置
US20120273835A1 (en) Led package with top-bottom electrode
US20130264714A1 (en) Semiconductor device and method of assembling same