TW201001563A - Methods of making lateral junction field effect transistors using selective epitaxial growth - Google Patents

Methods of making lateral junction field effect transistors using selective epitaxial growth Download PDF

Info

Publication number
TW201001563A
TW201001563A TW098111991A TW98111991A TW201001563A TW 201001563 A TW201001563 A TW 201001563A TW 098111991 A TW098111991 A TW 098111991A TW 98111991 A TW98111991 A TW 98111991A TW 201001563 A TW201001563 A TW 201001563A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor material
mask
growth
semiconductor
Prior art date
Application number
TW098111991A
Other languages
English (en)
Other versions
TWI408754B (zh
Inventor
Joseph Neil Merrett
Igor Sankin
Original Assignee
Semisouth Lab Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semisouth Lab Inc filed Critical Semisouth Lab Inc
Publication of TW201001563A publication Critical patent/TW201001563A/zh
Application granted granted Critical
Publication of TWI408754B publication Critical patent/TWI408754B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66893Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66893Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66901Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

201001563 六、發明說明: 【發明所屬之技術領域】 本申請案大體上關於製造半導體裝置的方法。 【先前技術】 半導體裝置(例如MOSFET與JFET)通常係使用離子植 入技術來製造。不過,MOSFET卻可能會有和氧化物閘極 層相關聯的可靠度及效能問題。和MOSFET不同的係,經 離子植入的JFET裝置則可以使用自我對準製程來製造並且 可被設計成讓它們不會有氧化物界面問題。不過,離子植 入卻會遺留可能影響裝置效能的殘餘破壞。此外,p型植入 層的電阻性會大於SiC中的磊晶成長p型層。植入還可能 會造成不陡峭的p-n接面,其可能會讓精確決定的關鍵裝置 參數難以確定。 據此,仍,然需要不含離子植入之製造半導體冑置(例如 JFET)的改良方法。 【發明内容】 本發明提供一種方法,其包括: 經由第一遮罩中的__ Am * … 早Y的或多個開口來選擇式蝕刻第一層 半導體材料,用以形成上矣而址4 办成上表面被該第—遮罩覆蓋之第一與 第二分開的半導體材料隆 矜 寸隆起£,其中,該第一層半導體好 料係位於一第二層半導俨好社 ㈣㈣二層半導體材料係 位於一第二層+導體材料上, '+上忒第二層半導體材料係位於 201001563 一半導體基板上,装由 _ 半導體材料為第一導電類;;等=層半導體材料與第二層 為和第—導電類型不同的第^電中類㈣三層半導體材料 該等第-盘第-八導電類型’其中,敍刻會在 第一層丰旁邊和之間的區域中曝露出該 弟一層+導體材料,且复 一半導體層上的再成長遮^第;'遮罩包括—位於該第 W Μ & 、材料層以及一位於該再成長遮 罩材枓層上的蝕刻遮罩材料層, 在該等第一與篦-八ΗΗ 、第一刀開隆起區之間的區域中的第二層 +導體材料上沉積一第二遮罩; _姓穿該第二層半導體材料與該第三層半導體材料,用 以路^等第—遮罩與第二遮罩旁邊的區域中的基板; 移除5亥第二遮罩,值祐雷山 早使露出該等分開隆起區之間的區 域; 移除該㈣遮罩材料層,俾使該等分開隆起區的上表 面會被该再成長遮罩材料覆蓋; 在5亥等第一與第二分開隆起區之間的區域上以及在該 等第-與第一分開隆起區旁邊的基板上磊晶成長一或多層 第二導電類型的半導體材料; θ 移除該再成長遮罩材料; 在該等第一與第二分開隆起區上,在該等第一與第二 分開隆起區之間的區域上’以及在該等第一與第二;開: 起區旁邊的-或多層第二導電類型的半導體材料上的閘極 區上沉積一第三遮罩; 在該第三遮罩旁邊的區域中蝕穿該等一或多層第二導 5 201001563 電類型的半導體材料;以及 移除該第三遮罩。 方法所製成的半導 本發明還提供一種藉由上面提出的 體裝置。 本發明還提供一種方法,其包括: 、經由第-遮罩中的一或多個開口來選擇式蝕刻 長遮罩材料層,用以形成且有一 八有上表面和多個側壁的一分 開的半導體材料隆起區,1中,嗲 於笛盛上“ ’、中該再成長遮罩材料層係位 =-第-層半導體材料上,該第一層半導體材料係位於一 第一層+導體材料上,肖第二層半導體材料係位於一第三 層半導體材料上,該第三層半導體材料係位於一基板上, 其:’該第二層半導體材料為第一導電類型,且其中,該 等第—層半導體材料與第三層半導體材料為和第—導電類 型不同的第二導電類型,且其中,蚀刻包括餘穿該再成長 遮罩材料層與該第一層半導體材料1以露出該第一遮罩 旁邊區域中的下方第二層半導體材料; '移除該第一遮罩,俾使該分開隆起區的上表面會被該 再成長遮罩材料覆蓋; 在該分開隆起區的側壁上以及在該分開隆起區旁邊的 層半導體材料上蟲晶成長一或多層第一導電類型的半 導體材料;以及 從該分開隆起區的上表面處移除該再成長遮罩材料。 本發明還提供一種藉由上面提出的方法所製成的半導 體裝置。 201001563 本文會提出本教示内容的前述與其它特點 【實施方式】 為達解釋本說明書的目的’除非特別提及或是在「及/ 或」的用法明顯不適合的地方,否則,本文中「或」的用 法具有「及/或」的意義。除非特別提及或是在「—或多個」 的用法明顯不適合的地方4則,本文中「一」的用法具 有一或多個」的意義。「包括(comprise、⑺咖奶、 c〇亭ising)」以及「包含(include、⑽心、咖㈣㈣」 的用法可互換使用而且不具有限制的用意。再者,在一或 多個實施例的說明使㈣「包括」用詞的地方,熟習本技 術的人士便會瞭解’於某些特定的實例中,可能會使用「基 本上由.·所組成」及/或「由...所組成」的語言來替代說明 該或该專實施例。還應該瞭解的係’力某些實施例中,步 驟的順序或是用於實施特定作動的順序並不重$,只要本 教示内容仍保持可運作即可。再者,力某些實施例中可 能會同時進行二或多個步驟或作動。 本發明會說明製造半導體裝置(例如橫向接面場效電晶 體(證))的方法。料方法包含經由—再成長料材料中 的開口來進行選擇式蟲曰曰曰,用以形成該裝置的問極區或是 源極/沒極區。該裝置可以由寬能帶間隙的半導體材料(例如 SiC)所製成。該再成長遮罩材料可能係TaC。 本文所述的方法能夠省略可能會導致可能影響裝 能之殘餘破壞的離子植入的需求。此外,冑用離子植入所 201001563 製成的裝置可能還會有漸$ + + i ^ ^ 進式或不陡峭的P-n接面。和使用 離子植人所製成之裝置不面矛使用 雷踉合古阵岫ΛΑ 系八有元王磊晶層的積體 曰有陡力的p-n接面。在本文所述的 同的遮罩來界定裝¥的門拉「 賞便用相 疋裝置的閘極區和源極/汲極區。&自我對準 的製程因而允許精確控制裝 準步驟。 彳裝置維度’而不需要關鍵的再對 :面的說明為利用寬能帶間隙的半導體材料(例如⑽) 來“橫向接面場效電晶體(贿)以達製造積體電路之目 的的方法。本文所述的方法會運料導體材料的選擇式蟲 晶再成長’其會使用一再成長遮罩(舉例來說,Μ遮罩)來 隔絕屋晶成長至特定的區域。選擇式蟲晶再成長可以用來 形成該裝置的間極層或源極/汲極層。本文所述之方 省略離子植入的需求。 根據某些實施例,可以使用—選擇式再成長技術來形 成一電晶體的閘極區。於此裝置中,n +源極/沒極層係成 長在通道層的頂端’其會被選擇式回姓至該通道層用以形 成该等源極/汲極區,並且接著會成長該Μ閘極層。此完 全蟲晶方式運用使用一破置彳與: 史用遲罩(舉例來說,TaC)的自我對準選 擇式再成長技m避免在該等祕/汲極區上再成 型材料。 圖1中所不的係具有選擇式成長閘極的橫向則丁的概 略剖面圖。如圖1中所示’該裝置包括-形成在η-層14之 上的多個隆起n+區12,該n-層14係形成在一 p-層Μ之上, 該p-層16則係形成在一基板18之上。如圖(中所示,該 201001563 裝置還包括一 p型閘極區,其包括介於該等隆起n+區之間 的 P層28與一 p層30。雖然圖1中顯示兩個p型層;不 過’該裝置亦可以使用單一 p型層來製造。又,如圖1中 所示’多個歐姆接點34會被形成在該等n+區之上而多個最 終金屬層3 8會被形成在該等歐姆接點3 4之上,用以形成 該等源極與汲極接點。
Li等人在材料科學論壇(Materials Science F〇rum), 第4S7至460冊(2004年),第185至188頁中所發表的「使 用高溫遮罩在4H-SiC基板上選擇式成長4H-SiC(Selective Growth of 4H-SiC on 4H-S1C Substrates using a High Temperature Mask)」中已經說明過使用TaC遮罩的選擇式 再成長。該份公開技術已藉由在一碳層之上沉積一鈕層並 且接著在A空中進行退火以便讓該等兩個層進行反應而發 展出變化。於一沒有任何緩衝或通道層的n+基板上使用此 項技術已成功地達成選擇式再成長。圖2A與2B中所示的 係一 n +基板上的選擇式成長卩型Sic的SEM剖面,其閘極 寬度垂直於主平面(圖2A)[也就是,在(11〇〇)方向中]及平行 於主平面(圖2B)[也就是,在(lli〇)方向中]。 P型閘極的裝 前面提及的技術係用來製造具有再成長 置。圖3A所示的便係此裝置的概略示意圖,其為一 裝置之佈局的概略示意圖,其包含該裝置之剖面 像。圖3B厂 的SEM影
其中,閘極的長度(LG)為〇 9 剖面影像, i之間的再 微米。 成長p型閘極,其中, 201001563 圖4所不的係使用完全磊晶製程所製成且閘極長度(Lg 為0.8 Μ米而閘極寬度(Wg)為2〇〇微米的橫向裝置在 8個不同的閘極至源極電壓(Vgs)數值處的汲極電流(1幻與 汲極至源極電壓(Vds)的函數關係圖。 根據某些實施例,可以使用選擇式再成長技術來形成 裝置的源極/汲極區1 5所示的便係具有選擇式成長源極/ 汲極區之裝置的磊晶層的概略剖面圖。使用源極,汲極區之 選擇式再成長能誠少或料該裝置巾的界面陷捕效應。 具有再成長源極/汲極區的裝置可以藉由下面方式製 成:於一通道層的頂端成長一 p型閘極層;沉積一層再成 長遮罩材料(舉例來在該層#成長遮罩材料上圖 案化-乾式蝕刻遮罩材料式蝕穿該再成長遮罩層和下 方的P型Sic間極層,蚀至該通道層;移除該姓刻遮罩; 以及接著於該外露的通道層上方和該p+閘極蟲晶層的側壁 亡再成長η、極/汲極層。為增強裝置的效能,可以在該外 露的通道層上和該p+閘極磊晶層的側壁上再成長一 η層盥 1 +層。該η·層能夠在η、ρ +材料之間提供一漂移區^卑 使能約達到足夠的阻隔電壓。依此方式,可以遮擒該通道, 使其不會受到界面陷捕的影響’而不會犧牲阻隔電壓。 圖6A“Q所示的係製造具有選擇式再成長問極區之 :置的方法,®中顯示出該裳置在製造過程中各步驟期間 的俯視圖與剖面圖兩者。 別固0A中所示 + [ ----- n 一 π铁衝層14、以 及-"冒蓋層丨2會被成長在一基板18之上。基板Μ可能 201001563 系半、色緣(SI)的基板(舉例來說,半絕緣的yc)。 接著會利用一再成長遮罩材料20與一姑刻遮罩材料 22來圖案化該裝置的源極與汲極區,如圖中的俯視圖和 圖6C中的剖面圖所示。示範性再成長遮罩材料包含,但是 並不受限於TaC與C。 X裝置中未被遮罩的部分接著會被领除至該通道層, 如圖6D中的俯視圖和圖6E中的剖面圊所示。某些裝置的 通道可能會被更深入蝕除,用以讓臨界電壓具有更大的正 值。在進行額外㈣之前,空乏模式I置可能會藉由於它 們的頂端圖案化-光阻(PR)遮罩而被遮擋避免受到額外餘 刻。 。接著,一光阻(PR)蝕刻遮罩24會在該裝置的主動通道 區上方被圖案化,如圖6F中的俯視圖和圖6G中的剖面圖 所示。 該裝置中未被遮罩的部分接著會被乾式蝕除至該si基 板且該PR遮罩與钮刻遮罩會被剝除,如w 6H巾的俯視圖 和圖6Ϊ中的剖面圖所示。不過,磊晶再成長遮罩2〇則會被 留在正確的地方。 接著會再成長p_磊晶層28與p+磊晶層3〇,如圖6J中 的俯視圖和圖6K中的剖面圖所示。如上面所提,亦可藉由 僅成長一 p +層而非ρ·層和〆層來製造裝置。該〆層可被加 入用以提高最大源極/汲極(S/D)至閘極(G)崩潰電壓。理饵 上,磊晶材料不會於此步驟期間被成長在該再成長遮罩 上。不過’對SiC裝置來說’多@ siC卻可能會形成在該 201001563 再'長遮罩上。藉由氧化(舉例來說,在管狀熔爐中進行) 且接者進㈣式姑刻便可移除該多晶sic。 〜再成長遮罩2G接著便會被剝除’光阻遮罩32會被 、案化用以覆蓋該裝置的閘極區、閘極觸墊區、源極區、 二及汲極區,而已再成長的p+層3〇和已再成長的ρ·層(若 存在的話)接著便會被乾式蝕穿,用以隔絕該等裝置,如圖 乩令的俯視圖和圖6M中的剖面圖所示。 ▲ s光阻遮罩32接著會被剝除,且一歐姆金屬會在 為裝置的問極區、源極區、以及聽區上被圖案化且被退 火’如圖6Ν中的俯視圖和圖6〇中的剖面圖所示。 〃一場氧化物36接著會被沉積’該等觸墊視窗會在該場 乳化物36中被餘穿並且會沉積互連金屬38,如圖卯中的 俯視圖和圖6q中的剖面圖所示。 選擇式再成長源極/汲極 圖7Α至7Ε所示的係製造具有 區之裝置的方法。 如圖7Α中所示’一 Ρ +層40會形成在一n-層14之上 •層“會形成在-…之上’該,層41會形成在一 8之上。如圖7Β中所示,一再成長遮罩層42會被形
…上而一乾式崎罩44會在該再成長遮 罩曰2上被圖案〖。該再成長遮罩層仏和下方的ρ +層仂 :著:會被触穿’以便露出下方的…,如圖%中所示。 遠…4會形成該裝置的通道。藉由餘穿該ρ+層4〇㈣ 成的分開隆起ρ+區會界定該裝置的閘極。 J 钮刻遮罩44,如圖7D中所示。一 n-層 移除乾式 嘈46與一n+層48接 12 201001563 著會被再成長於該P+區40旁邊的外露η —層上方以及該p + 區40的側壁上,如圖7E中所示。接著,會移除該再成長 遮罩42,如圖7F中所示。 下面表格中提出上面所述裝置中各層的示範性厚度與 摻雜濃度。下面提供的厚度與摻雜濃度僅為示範性,而不 具有限制用意。 元件符號 層的說明 示範性摻雜濃度 (每立方公分) 示範性厚度(微米) 12 n+源極/没極 >5χ1018 (舉例來說,1.5χ1019) 0.1-1.5 (舉例來說,0.25或0.4) 14 rf通道 1χ1016-3χ1017 (舉例來說,2χ1017) 0.1-1.0 (舉例來說,0.2或0.3) 16 P'缓衝 1χ1016-3χ1017 (舉例來說,2χ1017) 0.1-1.0 (舉例來說,0.25) 18 基板 半絕緣 50-450 (舉例來說,250) 28 再成長p7甲1極 1χ1016-3χ1017 (舉例來說,2χ1017) 0.1-1.0 (舉例來說,0.2) 30 再成長P+閘極 >5χ1018 (舉例來說,1.5x1019) 0.1-1.0 (舉例來說,0.2) 40 P蟲晶層 >5χ1018 (舉例來說,1·5χ1019) 0.1-1.0 (舉例來說,0.25) 41 P+緩衝層 >5χ1018 (舉例來說,1.5χ1019) 0.1-1.0 (舉例來說,0.25) 46 再成長通道 1χ1016-3χ1017 (舉例來說,2χ1017) 0.1-1.0 (舉例來說,0_25) 48 再成長η+通道 >5χ1018 (舉例來說,1.5χ1019) 0.1-1.0 (舉例來說,0.25) 13 201001563 雖然上面說明的係Slc半導體裝置;不過,亦可以使 用其它半導體材料來製造該裝置。舉例來說,該裝置的半 導體材料可能係任何寬能帶間隙的半導體材料,其包含, 但是並不受限於Sic、GaN、或是GaAs。 碳化矽有許多(也就是,超過2〇〇)不同變型的結晶(多型 曰曰體)。最重要的如下:3C_Sic(立方單元胞體,閃辞礦); 2H-S1C ; 4H_Sic ; 6H_SlC(六角單元胞體纖維辞们; 15R-SiC(斜方六面單元胞體)。對電力裝置來說,4h多型晶 體會比較受到注目’因為其有較高的電子移動率。雖然以 4H:SlC為較佳;不過,應該瞭解的係本發明亦可應用至 〃匕寬犯帶間隙半導體材料(例如砰化錄和氮化錄)所製成 之本文所述的裝置與積體電路,並且,舉例來說,亦可應 用至其它多型晶體的碳化矽。 雖然上面及圖式中說明的係具有p型閘極的裝置丨不 過,使用上面所述的方法亦可製造具有η型閘極的裝置。 及裝置中的各層可以使用已知技術利用施體或受體材 :來摻雜該等層而形成。SlC的示範性施體材料包含氮與 、氮為SlC的較佳施體材料。用於摻雜Sic的示範性受 體材料包含硼與紹。㈣SlC的較佳受體材料。然而,上 成材料僅為不範性,而可被摻雜至該半導體材料中的任 可戈體與施體材料皆可以使用。 再成長遮罩所使用的材料可能係以…。亦 ^其它材料。舉例來說,倘若運用低溫蟲晶製程的話,則 ”乂使用叫作為再成長遮罩材料。上面的再成長遮罩材 14 201001563 料的範例僅為示範性,而不具有限制用意 長的材料類型和該再成長製程期間 說,溫度)為基礎來選擇合宜的再成長遮罩材Γ 本文所述之裝置中各層的推雜程度與 變,用以產生且有特硖廄又可加以改 π特殊制所希特徵 可以改變該襄置中各種特徵元件的維 门樣地,亦 殊應用所希特徵的裝置。 用以產生具有特 可藉由於一合宜基板上進 的各層。兮耸遥a 仃磊日日成長來形成該襞置中 層3亥4層可能會於蟲晶成長期間被摻^ 前面的詳細說明雖然已經教示本發明的原理 供範例以達解釋的目的;不過,孰習本m 本揭不内容後便會瞭解,可 閲賈 磁甘# 耵其形式與細節進行各種改 變,其並不會脫離本發明的真實範疇。 【圖式簡單說明】 熟習本技術的人士便會睁解,丁 & &t 解遯沾SAA 史賞咪解下面所述的圖式僅具有 解釋的目的。該等圖式並不且有 八有限制本教不内容之範疇的 任何意義。 長P型閘極區的橫向jpg 丁 圖1所示的係具有選擇式成 裝置的概略剖面圖。 圖2AMB所示的係於形成在垂直於主平面(圖2从也 n疋在(11〇〇)方向中]及平行於主平面(圖2B)[也就是,在 :必)方向中]的n型基板中的溝槽之中^再成長p型材 料的剖面SEM影像。 15 201001563 圖3A所示的係LJFE 丁裝置之佈局的概略示意圖,其包 含該裝置之剖面的SEM影像。 圖3B所不的係具有一再成長p型閘極之裝置的π% 剖面汾像’圖中顯不出介於n +源極與汲極接點區之間的再 成長P型閘極,其中,閘極的長度(Lg)為〇 9微米。 圖4所不的係使用完全蟲晶製程所製成I間極長度(Lg) 為0.8微米而閘極寬度(Wg)為·微米的橫向肌τ裝置在 8個不同的閘極至源極電壓(Vgs)數值處的汲極電流⑽與 汲極至源極電壓(Vds)的函數關係圖。 圖斤示的係透過選擇式再成長該等源極/汲極區所製 成的JFET裝置的概略剖面圖。 圖6A至6Q所示的係製造具有選擇式再成長閘極區之 裝置的方法,®中顯示出該裝置在製造過程中各步驟期間 的俯視圖與剖面圖兩者的概略示意圖。 =7Ai7F所示的係製造具有選擇式再成長源極味極 I二圖的方法,时顯示出製造過程中各步驟期間的概 略刺面圖。 【主要元件符號說明】 12 隆起n+區 14 η-層 16 層 18 基板 20 再成長遮罩材料 16 201001563 22 蚀刻遮罩材料 24 光阻(PR)钱刻遮罩 28 ρ·層 30 Ρ +層 32 光阻遮罩 34 歐姆接點 36 光阻遮罩 38 最終金屬層 40 ρ·層 41 Ρ +層 42 再成長遮罩層 44 乾式蝕刻遮罩 46 rf層 48 Ν+層 Lg 閘極的長度 Lg 閘極長度 wg 閘極寬度 Vgs 閘極至源極電壓 Vds 汲極至源極電壓 17

Claims (1)

  1. 201001563 七 申請專利範圍: 1. 一種方法,其包括: 經由第一遮罩中的一或多個開口來 半導體材料,用以开彡忐卜矣而、t 、式蝕刻第一層 第-八被該第-遮罩覆蓋之第一與 第一刀開的半導體材料隆起區,其 ' 料係位於-第1丰#㈣μ Μ—料導體材 位於4 材料上,㈣二層半導體材料俾 4於一第二層半導體材料上, 一车邋# Α 4 乐—層丰導體材料係位於 丰導體基板上,其中,該等第一 主道躺嘈牛導體材料與第二層 +導體材料為第一導電類型,其中 A ^ 弟一層半導體材料 為和苐一導電類型不同的第二導 m 〇 類型其中,钱刻會在 一 心间的&域中露出該第 =導體材料’且其中’該第一遮罩包括一位於該第一 =體層上的再成長遮罩材料層以及—位於該再成長遮罩 材料層上的蝕刻遮罩材料層, 、在D亥等第一與第二分開隆起區之間的區域中的第二層 半導體材料上沉積一第二遮罩; 、麵穿該第二層半導體材料與該第三層半導體材料,用 以露出該等第一遮罩與第二遮罩旁邊的區域中的基板, · 移除該第二遮罩,俾使露出該等分開隆起區之間的區 域; 移除該蝕刻遮罩材料層,俾使該等分開隆起區的上表 面會被該再成長遮罩材料覆蓋; 在該等第一與第二分開隆起區之間的區域上以及在該 等第一與第二分開隆起區旁邊的基板上磊晶成長一或多層 18 201001563 第二導電類型的半導體材料 移除該再成長遮罩材料 在該等第一與第二分開 分開隆起區之間的區域上, 起區旁邊該等一或多層第二 區上沉積一第三遮罩; 隆起區上,在該等第—與第二 以及在該等第一與第二分開隆 I電類型的半導體材料的閘極 在該第三遮罩旁邊的區域 電類型的半導體材料;以及 移除該第三遮罩。 中蝕穿一或多層該等第二導 2. 如申哨專利範圍帛μ之方法,其中,該第一層半導 體材料的摻雜濃度高於該第二層半導體材料。 3. 如申凊專利範圍帛1項之方法,纟中,該第-導電類 型的半導體材料為η型半導體材料,且其中,該第二導電 類型的半導體材料為卩型半導體材料。 4_如申請專利範圍第1項之方法,其中,該半導體材料 為寬能帶間隙的半導體材料。 5·如申μ專利範圍第1項之方法,其中,該基板為一半 絕緣的基板。 6.如申凊專利範圍第丨項之方法,其中,該半導體材料 為 S i C 〇 7.如申請專利範圍第丨項之方法,其中,該第二遮罩為 一光阻遮罩。 8·如申凊專利範圍第1項之方法,其中,該第三遮罩為 —光阻遮罩。 201001563 9.如申請專利範圍帛】項之方法其進一步包括: 在•亥等第一與第二分開區域上沉積歐姆金屬用以形 成源極歐姆接點與汲極歐姆接點,以及在該等一或多層ρ 型半導體的間極區上沉籍啟桃1 jg 上/儿積歐姆金屬,用以形成閘極歐姆接 點;以及 退火該等源極歐姆接點、沒極歐姆接點、以及間極歐 姆接點。 一 10.如中請專利範圍第9項之方法,其進—步包括沉積 -導電金屬層,用以接觸該等源極歐姆接點、閘極歐姆接 點、以及沒極歐姆接點。 η·如申請專利範圍第!項之方法,其中,蟲晶成長— 或多層第二導電類型的半導體材料包括蟲Β曰曰成長兩層第二 導電類型的半導體材料,盆中, „ ,、中a玄第一層的摻雜濃度低於 该弟—層。 12. 如申請專利範圍第1項之古、土 罢从,… 項之方法,其中,該再成長遮 罩材料包括TaC或c。 13. 如申請專利範圍第12項之方法,其中,該 罩材料包括TaC,該方法進一步包括: ° 在該第-層半導體材料上沉積一包括碳的層; 在該包括碳的層上沉積一包括组的層;以及 進行退火,用以形成該層再成長遮罩材料。 M.如申請專利範圍第 包括WNl。 第1項之方法,其中,該第-遮罩 15.如申請專利範圍第1項之方法,其中,姓穿該第一 20 201001563 層半導體材料用以露出下方第二層半導體材科進 部分蝕入該第二層半導體材料之中。 步匕括 為:如申請專利範圍第9項之方法,其争,該歐姆金屬 ;87.一=申請專利範圍第1項之方法製成的裝置。 18.一種方法,其包括: 县”由帛料中的一或多個開口來選擇式餘刻-再成 長遮罩材料層,用以形成具有—上表面和多、Μ 開的半導體材料隆起區,1令, 土的一分 於-第-声半導亥再成長遮罩材料層係位 第料導體材料上,該第—層半導體材料係 半導體材料上,該第二層半導體材料係位於—第三 :、體材枓上,該第三層半導體材料係位於—基板上— ,、中’該第二層半導體材料為第一 等第-層半導體材料與第三層半導體材料為和該 型不同的第二導電類型, :"導電類 遮罩材料層與該第一層半導e ^再成長 旁邊區域中的下方第半…用以露出該第—遮罩 八r万第一層半導體材料; 移除該第-遮罩’俾使該分開隆起區的上表 再成長遮罩材料覆蓋; 《被a亥 ^分祕起區賴壁上以及在該㈣ 第二層半導體材料上蟲 旁邊的 導體材料;以及 4多層第-導電類型的半 Γ該分開隆起區的上表面處移除該再成長遮罩材料 19.如申請專利範圍第18項之方法,其中,該電 21 201001563 類型的半導體材料4 n型半導體材料,且其中, 電類型的半導體材料為ρ型半導體材料。 20.如申請專利範圍第1 $ 料項之方法其中,該半導體材 枓為寬i帶間隙的半導體材料。 該半導體材 21.如申請專利範圍第18項之方法其中 料為SiC。 ' 22.如申請專利範圍第18項之方 日日 一 =多層第-導電類型的半導體材料包括蠢晶成長兩層第_ 兮:類ΐ的半導體材料,其中’㈣一層的摻雜濃度低於 邊弟-層。 5亥再成長遮 23‘如申請專利範圍第18項之方法,其中 罩材料包括TaC或C。 24.如申請專利範圍第23項之方法,其中,該 罩材料包括TaC,該方法進一步包括: 長遮 在該第一層半導體材料上沉積一包括碳的層; 在該包括碳的層上沉積一包括钽的層;以及 進行退火,用以形成該層再成長遮罩材料。 25·如申請專利範圍第1 8項之方法,其中,該第_ ' 包括Ti或Ni。 遮罩 2 6 ·如申請專利範圍第1 8項之方法,其進—步包括 在該分開隆起區的上表面上沉積歐姆金屬,, 用以形 成閘極歐姆接點,以及在該分開隆起區旁邊的〜 、 A夕層半 導體材料上沉積歐姆金屬用以形成源極歐姆接點盥 /、戍極歐 姆接點;以及 22 201001563 退火該等源極歐姆接點、汲極歐姆接點 姆接點。 27·如申請專利範圍第26項之方法,其中 為Ni。 28_如申請專利範圍第26項之方法,其進 一導電金屬層,用以接觸該等源極歐姆接點 點、以及没極歐姆接點。 29_—種藉由申請專利範圍第is項之方 體裝置。 八、圖式: (如次頁) \ 、以及閘極歐 ,該歐姆金屬 一步包括沉積 、閘極歐姆接 法製成的半導 23
TW098111991A 2008-04-14 2009-04-10 使用選擇式磊晶成長製造橫向接面場效電晶體的方法 TWI408754B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/102,382 US7560325B1 (en) 2008-04-14 2008-04-14 Methods of making lateral junction field effect transistors using selective epitaxial growth

Publications (2)

Publication Number Publication Date
TW201001563A true TW201001563A (en) 2010-01-01
TWI408754B TWI408754B (zh) 2013-09-11

Family

ID=40846255

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098111991A TWI408754B (zh) 2008-04-14 2009-04-10 使用選擇式磊晶成長製造橫向接面場效電晶體的方法

Country Status (9)

Country Link
US (1) US7560325B1 (zh)
EP (1) EP2277195A4 (zh)
JP (1) JP2011517115A (zh)
KR (1) KR20110007165A (zh)
CN (2) CN102027583B (zh)
AU (1) AU2009236500A1 (zh)
CA (1) CA2721363A1 (zh)
TW (1) TWI408754B (zh)
WO (1) WO2009129049A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489631B (zh) * 2011-12-28 2015-06-21 Intel Corp 用於降低奈米佈線電晶體中的寄生電阻之接觸技術及配置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7994548B2 (en) * 2008-05-08 2011-08-09 Semisouth Laboratories, Inc. Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making
US8168486B2 (en) * 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
JP2011119512A (ja) * 2009-12-04 2011-06-16 Denso Corp 半導体装置およびその製造方法
TWI380377B (en) * 2009-12-23 2012-12-21 Intersil Inc Methods for manufacturing enhancement-mode hemts with self-aligned field plate
JP4985757B2 (ja) * 2009-12-25 2012-07-25 株式会社デンソー 炭化珪素半導体装置
JP2011159714A (ja) * 2010-01-29 2011-08-18 Denso Corp 炭化珪素半導体装置およびその製造方法
JP5499744B2 (ja) * 2010-02-05 2014-05-21 株式会社デンソー 半導体装置およびその製造方法
CN103094074B (zh) * 2011-11-01 2015-04-08 上海华虹宏力半导体制造有限公司 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法
CN103094116A (zh) * 2011-11-01 2013-05-08 上海华虹Nec电子有限公司 制作沟槽mos的工艺方法
US10312378B2 (en) * 2017-01-30 2019-06-04 QROMIS, Inc. Lateral gallium nitride JFET with controlled doping profile
CN117976706A (zh) * 2019-09-17 2024-05-03 联华电子股份有限公司 高电子迁移率晶体管
CN110634747A (zh) * 2019-10-21 2019-12-31 南京集芯光电技术研究院有限公司 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263664A (ja) * 1994-03-17 1995-10-13 Hitachi Ltd 半導体装置およびその製造方法
JP3716906B2 (ja) * 2000-03-06 2005-11-16 日本電気株式会社 電界効果トランジスタ
JP3812421B2 (ja) * 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
JP4234016B2 (ja) * 2001-07-12 2009-03-04 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシの使用による、炭化ケイ素におけるセルフアライントランジスタ
US7470967B2 (en) * 2004-03-12 2008-12-30 Semisouth Laboratories, Inc. Self-aligned silicon carbide semiconductor devices and methods of making the same
CA2576960A1 (en) * 2004-07-08 2007-01-04 Semisouth Laboratories, Inc. Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same
US20060211210A1 (en) * 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
US7279368B2 (en) * 2005-03-04 2007-10-09 Cree, Inc. Method of manufacturing a vertical junction field effect transistor having an epitaxial gate
US20070029573A1 (en) * 2005-08-08 2007-02-08 Lin Cheng Vertical-channel junction field-effect transistors having buried gates and methods of making
US7345310B2 (en) * 2005-12-22 2008-03-18 Cree, Inc. Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof
US7977154B2 (en) * 2006-04-14 2011-07-12 Mississippi State University Self-aligned methods based on low-temperature selective epitaxial growth for fabricating silicon carbide devices
JP4926632B2 (ja) * 2006-09-27 2012-05-09 東洋炭素株式会社 タンタルと炭素結合物の製造方法、タンタルと炭素の傾斜組成構造及びタンタル−炭素複合体
JP5169152B2 (ja) * 2007-11-05 2013-03-27 住友電気工業株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI489631B (zh) * 2011-12-28 2015-06-21 Intel Corp 用於降低奈米佈線電晶體中的寄生電阻之接觸技術及配置
US9123790B2 (en) 2011-12-28 2015-09-01 Intel Corporation Contact techniques and configurations for reducing parasitic resistance in nanowire transistors
US9461141B2 (en) 2011-12-28 2016-10-04 Intel Corporation Contact techniques and configurations for reducing parasitic resistance in nanowire transistors
US10020371B2 (en) 2011-12-28 2018-07-10 Intel Corporation Contact techniques and configurations for reducing parasitic resistance in nanowire transistors

Also Published As

Publication number Publication date
JP2011517115A (ja) 2011-05-26
CN102027583A (zh) 2011-04-20
CA2721363A1 (en) 2009-10-22
KR20110007165A (ko) 2011-01-21
TWI408754B (zh) 2013-09-11
WO2009129049A2 (en) 2009-10-22
CN102856387A (zh) 2013-01-02
EP2277195A2 (en) 2011-01-26
US7560325B1 (en) 2009-07-14
EP2277195A4 (en) 2013-11-06
WO2009129049A3 (en) 2010-02-18
AU2009236500A1 (en) 2009-10-22
CN102027583B (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
TW201001563A (en) Methods of making lateral junction field effect transistors using selective epitaxial growth
JP6120756B2 (ja) 炭化珪素半導体装置とその製造方法
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
TWI404131B (zh) 具平緩通道之碳化矽裝置之製造方法
JP3666280B2 (ja) 炭化けい素縦形fetおよびその製造方法
JP4309967B2 (ja) 半導体装置およびその製造方法
US8035112B1 (en) SIC power DMOSFET with self-aligned source contact
CN105322008B (zh) 半导体器件及其制造方法
TW200933750A (en) MOSFET active area and edge termination area charge balance
JP4435847B2 (ja) 半導体装置およびその製造方法
WO2019101009A1 (zh) 一种SiC基UMOSFET的制备方法及SiC基UMOSFET
CN107078160A (zh) 半导体装置
CN103855032A (zh) 半导体器件的制造方法和用于半导体器件的装置
TW201108388A (en) Insulated gate field effect transistor
JP2005166930A (ja) SiC−MISFET及びその製造方法
EP3503170B1 (en) Planar triple-implanted jfet and corresponding manufacturing method
US20110156052A1 (en) Semiconductor device having JFET and method for manufacturing the same
KR101964153B1 (ko) 절연 또는 반절연 SiC 기판에 구현된 SiC 반도체 소자 및 그 제조 방법
TW201044587A (en) Mosfet and method for manufacturing mosfet
TW434903B (en) Lateral diffused metal oxide semiconductor transistor
WO2014102994A1 (ja) 炭化珪素半導体装置及びその製造方法
WO2019137093A1 (zh) 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET
JP3750311B2 (ja) 半導体装置及びその製造方法
TWI296425B (en) Manufacturing method and structure of power junction field effect transistor
CN107431009B (zh) 半导体装置的制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees