TW200947460A - Semiconductor memory device and access method thereof - Google Patents

Description

200947460 六、發明說明： 【發明所屬之技術領域】 本文中所揭示之實例實施例係關於半導體記憶體裝置。 更特定而言，本文中所揭示之實例實施例係關於一種可能 能夠改良存取效能之半導體記憶體裝置及其一存取方法。 — 本美國非臨時專利申請案根據35 U.S.C. § 119規定主張 ' 於2008年4月29曰在韓國智慧財產局（KIPO)申請之韓國專 利申請案第10-2008-0039984號之優先權，其全部内容以引 ❿ 用方式併入本文中。 【先前技術】 半導體δ己憶體裝置一般分為揮發性及非揮發性類型。揮 發I1生半導體5己憶體裝置可在讀取及寫入資料時快速運作， 但可具有一在一電力供應中斷時丟失資料之缺點。揮發性 半導體記憶體裝置可分劃為動態隨機存取記憶體（下文稱 作DRAM」）及靜態隨機存取記憶體（下文稱作 Φ 「SRAM」）。DRAM可進行再新作業以保留儲存於其中之 資料。SRAM可能能夠在電力供應期間甚至在無再新作業 之情形下保留其資料。 最近’電子系統中所採用之半導體記憶體裝置正在作業 率方面進展。一同步收八河(下文稱作「SDRAM」）可係與 卜。P系統時鐘同步以數百兆赫茲（Hz)之高頻運作之一典 至》己憶體裝置之-實例。在—咖施中，與讀取/寫入功 能相關之所有命令之作業可設計成與一外部系統時鐘信號 同步地活動。 139473.doc 200947460 SDRAM可分為單倍資料速率類型（下文稱作「SDR-SDRAM」）及雙倍資料速率SDRAM(下文稱作「DDR-SDRAM 」 ） 。 DDR-SDRAM在資 料傳輸頻寬方面可係 SDR-SDRAM之兩倍寬。近年來，已開發並使用具有較快DDR2 及DDR3模式之新生代正常dram。 一泛用DRAM可係由複數個記憶體庫組成。每一個記憶 體庫皆可包含配置於若干列與行之相交處上之複數個記憶 體單元。一般而言’可在具有包含兩個或更多個記憶體庫 之一記憶體庫群組之一單位中執行DRAM之一存取作業。 若干記憶體庫群組可獨立充當一單位DRAM且可完成一高 頻作業。記憶體庫群組之存取作業可在tCCD(應用一行位 址之後的一延遲時間）内進行。舉例而言，若tCCD係設定 為兩個時鐘（2tCK) ’則可將用於存取一記憶體庫群組之一 命令傳送至DRAM，且在2tCK之後可將用於存取下一記憶 體庫群組之一命令傳送至DRAM。可在2個時鐘週期内輸 入該命令。在傳送用於存取該記憶體庫群組之該命令之 後’可對一選疋§己憶體庫執行存取作業且可藉助一 2個時 鐘脈衝之脈衝啟用一輪入/輸出資料信號（Dq)。在存取該 選定記憶體庫群組之後’可對相同記憶體庫群組或另一記 憶體庫群組執行存取作業。 如上所提及’近年來，DRAM在作業方面已變快。因 此，DRAM可以咼頻率運作。由於一時鐘寬度可隨一作業 頻率增加而變窄’因此可縮短化^〇。一較短tCCD可使輸 入/輸出資料（DQ)之一脈衝寬度較窄。若在此情形下連續 139473.doc 200947460 存取該相同記憶體庫群组，則於 因抖 年I且則輸入/輸出資料（DQ)可 動及雜訊而存在一不足裕量問題。

為解決此問題，可針對一充足裕量將固定為一較 大值。舉例而言，一 2個時鐘脈衝（咖⑷⑽可修改為 與4個時鐘脈衝（4tCK)相對應。但若在4個時鐘脈衝⑽κ) 内《又疋tCCD ’則其可延長用於存取_記憶體庫群組之一 延遲時間。舉例而'r，若在- 2個時鐘脈衝之週期内存在 命令輸入’則可能不可准許在4個時鐘脈衝期間接收3個命 令。另外，若在4個時鐘脈衝之週期中輸入命令，則可能 不可准許在4個時鐘脈衝期間接收2個命令。此外，由於 DRAMI认疋以在tccD固定為4個時鐘脈衝（4tCK)時處理 在該4個時鐘脈衝之週期内輸入之命令，因此dram可能 不能夠處理在2或3個時鐘脈衝之週期内輸入之命令。因 此，當tCCD係固定為一高頻帶中之一大值時，半導體記 憶體裝置可在存取效能方面降格。 【發明内容】 實例實施例係針對一種可能能夠改良存取效能之半導體 記憶體裝置。 實例實施例提供一種半導體記憶體裝置，其可包含：一 單元陣列’其配置成複數個列及行；及一感測放大器，其 回應於與一週期可變存取時間對應之寫入及讀取命令對該 單元陣列進行寫入及讀取作業。該感測放大器可根據該存 取時間之一週期調整寫入及讀出資料之脈衝寬度。 根據實例實施例，該單元陣列可包括複數個記憶體庫群 139473.doc 200947460 組，該複數個記憶體庫群組各自具有複數個記憶體庫。該 存取時間可係用於接受針對相同記憶體庫群組之寫入及讀 取命令之一週期。 根據實例實施例，可在-第二存取時間之週期内輸入用 於存取另一記憶體庫群組之—命令，且該存取時間可長於 該第二存取時間。 實例實施例提供-種具有—單元㈣之—半導體記憶體 裝置之作業方法’該方法可包括：根據一週期可變存取時 間接收該單元陣列之寫入及讀取命令；及將寫入及讀出資 料之脈衝寬度調整為與該存取時間之一週期相對應。 實例實施例亦提供一種半導體記憶體裝置，其可包含： 一單7L陣列，其配置成複數個記憶體庫群組，該複數個記 憶體庫群組各自具有複數個記憶體庫；一模式暫存器組， 其儲存一第一存取時間之資訊；一記憶體庫解碼器，其藉 由解碼一記憶體庫位址來選擇記憶體庫；一控制塊，其根 據該週期第一可變存取時間接收用於存取相同記憶體庫群 組之一命令；及一感測放大器，其對該選定記憶體庫進行 寫入及讀取作業。該控制塊可回應於該命令、該記憶體庫 位址、該經解碼之記憶體庫位址及該第一存取時間資訊產 生對應於該第一存取時間之一控制信號。該感測放大器可 回應於該控制信號將寫入及讀出資料之脈衝寬度調整為與 該第一存取時間相對應。 根據實例實施例’該第一存取時間可隨一作業頻率變得 愈高而變得愈長。 139473.doc -6 - 200947460 :據實例實施例，可在—第二存取時間之週期内輸入用 於存取另-記憶體庫群組之—命令，且該第—存取時間可 長於或等於該第二存取時間。 根據實例實施例，若該第—存取時間係該第二存取時間 =兩倍，則可在接㈣於存取相同記憶體庫群組之命令之 前輸入用於存取另一記憶體庫群組之命令。

根據實例實施例’該控制信號可包含用於寫人及讀取作 業之寫入及讀取控制信號。 根據實例實施例，該控制塊可包含：—控制信號產生 器，其回應於命令、記憶體庫位址及經解碼之記憶體庫位 址產生-預控制信號；及-脈衝寬度調整器，其回應於該 預控制k號及第-存取時間資訊產生具有對應於該第一存 取時間之一脈衝寬度之控制信號。 根據實例實施例，該控制信號產生器可包含：一命令解 碼器，其回應於該命令及該記憶體庫位址產生各自對應於 該等記憶體庫群組之經解碼之命令；若干主信號產生器， 其各自對應於該等記憶體庫群組且各自回應於該等經解碼 之〒令產生主仏號，及若干記憶體庫資訊產生器，其各自 對應於5亥等§己憶體庫且各自回應於該等經解碼之記憶體庫 位址位元產生5己憶體庫資訊。該記憶體庫資訊產生器可運 作以藉由將該記憶體庫資訊與該主信號組合在一起來產生 預控制信號。 根據實例實施例’該控制信號產生器可包含：一命令解 碼器，其回應於該命令及該記憶體庫位址產生各自對應於 139473.doc 200947460 該等記憶體庫之經解碼之命令；及若干主信號產生器，其 對應於該等記憶體庫且各自回應於該等經解碼之命令產生 主信號。 根據實例實施例，該主信號可係預控制信號。 根據實例實施例’脈衝寬度調整器可包含：複數個正反 器，其與一内部時鐘同步地輸出信號；一多工器，其回應 - 於該第一存取時間資訊自除一第一正反器之外的該等正反 ， 之輸出仏號選擇一者；及一 SR鎖存器，其透過一設定節 點自5玄第一正反器接收輸出信號且透過一重設節點自由該 ❹ 多工器選擇之正反器接收輸出信號。該第一正反器可接收 預控制信號且每一個正反器皆可接收先前正反器之輸出信 號。 根據實例實施例，除第一正反器之外的該等正反器之輸 出L號了比先刖正反器之輸出信號各自延遲一個時鐘週 期。 根據實例實施例，該SR鎖存器可輸出具有與該第一存取 時間相對應之一脈衝寬度之控制信號。 〇 根據實例實施例，該感測放大器可包括一資料脈衝調整 益。該資料脈衝調整器可回應於該控制信號將寫入及讀出 資料之一脈衝寬度調節為與該第一存取時間相對應。 根據實例實施例，該資料脈衝調整器可包含：一寫入資 - 料脈衝調整器，其回應於寫入控制信號將寫入資料之一脈 衝寬度控制為與該第一存取時間相對應；及一讀出資料脈 衝調整器，#回應於讀取控制信號將言賣出資料之一脈衝寬 139473.doc -8 - 200947460 度控制為與該第-存取時間相對應。 根據實例實施例，該寫 相51甘4 , 貝抖脈衝調整器可包含：一反 相器，其自外部接收寫反 信號啟動；及-鎖存電/ 傳輸間，其由寫入控制 .，§ 。^傳輪閘可將該寫入資料自該 反相器提供至該鎖存 貧科自鑌 用中時保存該寫入資料。鎖存電路可在傳輸閑正在作 根據實例實施例，兮·雜六+ 時門… 電路可輸出具有與該第-存取 參 時間相對應之-脈衝寬度之寫入資料。 根據實例實施例’讀 衡調整器可包含：一反相 °八自外邛接收讀出資料；一傳_間 . Β 得輸閘，其由讀取控制信 "，—鎖存電路。該傳輸閘可將該讀出資料自續反 相器提供至該鎖存電路且#針^ ^自狀 田“… 存電路可在該傳輸閘正在作 用中時保存該讀出資料。 士根據實例實施例’該鎖存電路可輸出具有與該第一存取 抑間相對應之一脈衝寬度之讀出資料。 二實例實施例提供-種—半導體記憶體裝置之存取方法， =導體記憶體裝置可包含：一單元陣列，其配置成複數 固。己隐體庫群組，該複數個記憶體庫群組各自具有複數個 記憶體庫；及—模式暫存器組，其儲存一第-存取時間之 資訊。遠方法可包括：根據該第一可變存取時間接收用於 存取相同5己憶體庫群組之一命令；回應於該命令、一記憶 體庫位址及-經解碼之記憶體庫位址產生—預控制信號； 回應於該預控制信號及該第一存取時間產生具有對應於該 第一存取時間之-脈衝寬度之一控制信號；及回應於該控 139473.doc 200947460 制信號將寫入及讀出資料之脈衝寬度調整為與該第一存取 時間相對應。 根據實例實施例’該第一存取時間可隨一作業頻率變得 愈高而變得愈長，可在一第二存取時間之週期内輸入用於 存取另-記憶體庫群組之一命令，且該第一存取時間可長 於或等於該第二存取時間。 在此K施例中’若該第—存取時間可係該第二存取時間 的兩L ’則可在接收用於存取相同記憶體庫群組之命令之 前輸入用於存取另一記憶體庫群組之命令。 根據實例實施例之該半導體記憶體裝置可有利於改良存 取效能。 可參照本說明書之剩餘部分及隨附圖式實現對實例實施 例之性質及優點之進一步理解。 【實施方式】 :文中揭示詳細實例實施例。然而，本文中所揭示之具 體構及功能細節僅代表闡述實例實施例之目的。然而， 實例實施例可以多種替代形式體現，而不應視為僅㈣本 文中所陳述之該等實施例。 因此，雖然實例實施例容許各種修改及替代形式，但其 實^例係以實例方式顯示於圖式中且本文將對其進行詳細 =述’然而’應理解’並不意欲將實例實施例限於所揭示 之特疋形式，而相反地，實例實施例將涵蓋屬於實例實施 :之，内之所有修改、等效形式及替代形式。在該： 通篇闡述中’相同編號指代相同元件。 139473.d〇c 200947460 應理解’雖然本文中可使用術語第一、第二等來闡述各 種元件’但此等元件不應受限於此等術語。此等術語僅用 於將各元件區分開。舉例而言，可將一第一元件稱作一第 二元件，且類似地，可將一第二元件稱作一第一元件，此 並不背離實例實施例之範疇。如本文中所使用，術語「及/ 或」包含相關聯列舉項目中之一者或多者之任一及全部組 合0 0 將理解’當稱一元件「連接」或「耦合」至另一元件 時’該元件可直接連接或耦合至其他元件或可存在中間元 件。相反’當稱一元件「直接連接」或「直接耦合」至另 一元件時，不存在中間元件。用於闞述元件之間關係的其 他字詞應以一相同方式解釋（例如，「在…之間」對「直 接在…之間」，「毗鄰」對「直接毗鄰」等等）。 本文中所使用之術語學僅係出於闡述特定實施例之目的 而並非意欲限制實例實施例。如本文中所使用’單數形式 ❹ 「一（a)」、「一（扣）」及「該（the)」亦意欲包含複數形 式’除非上下文中另外明確指示。將進一步理解，當術語 「包括（comprise)」「包括（comprising)」「包含 - (lnclude)」及/或「包含（including)」用於本文中時，其詳 . 細說明存在所述特徵、整數、步驟、作業、元件及/或組 件但並不排除存在或添加一個或多個其他特徵、整數、步 驟、作業、元件、組件及/或其群組。 亦應注意’在某些替代實施方案中，所述功能/行為可 不以圖中所述之次序出現。舉例而言，端視所涉及之功能/ 139473.doc -11· 200947460 行為，可實際上大致同時執行或有時可以相反次序執行兩 個順次顯示之圖。 圖1係一根據實例實施例之一半導體記憶體裝置之方塊 圖。 參照圖1 ’半導體記憶體裝置100可包含一單元陣列 110、一列解碼器120、一行解碼器130、一記憶體庫解碼 器140、一感測放大器1 50、一輸入/輸出單位160、一模式 暫存器組（MRS) 170及一控制塊180。 單元陣列110可係由複數個記憶體庫組成。每一個記憶 體庫皆可包含配置於列與行之相交處上之複數個記憶體單 元。一位址Aj^D可包含一記憶體庫位址BA、一列位址RA 及一行位址CA。可將位址ADD提供至MRS 170。可將記憶 體庫位址B A提供至記憶體庫解碼器140。可將列位址尺八提 供至列解碼器120。可將行位址CA提供至行解碼器丨3〇。 5己憶體庫解碼器14 0可回應於記憶體庫位址b a而選擇一 5己憶體庫。§己憶體庫解瑪器14 〇可將一經解碼之記憶體庫 位址k供至控制塊1 8〇。列解碼器120及行解碼器13〇可用 於回應於一外部命令以及列位址RA與行位址c A選擇記慎 體單元之一位置。記憶體裝置中可存在用於指示列及行存 取作業之各種種類之命令，該等命令包含（例如）列位址選 通（RAS)k號、行位址選通（CAS)信號、寫入啟用（we)信 號、晶片選擇（CS)信號等等。 時間因子tC CD可有區別地界定為用於在存取一選定記 體庫群組之後再存取相同記憶體庫群組之tCcj)L(下文稱 139473.doc 12 200947460 作「第一存取時間」）及用於在存取一選定記憶體庫群組 之後存取另一記憶體庫群組之tcCDS(下文稱作「第二存取 時間」）。第一存取時間tcCDL可長於或等於第二存取時間 tCCDS。第一存取時間tCCDL可根據頻率變化，而第二存 • 取時間tCCDS可固定為一恒量。隨一作業頻率變得愈高， 第一存取時間tCCDL可變得愈長。可在第一存取時間 tCCDL或第二存取時間tCCDS之時鐘週期内輸入用於存取 一記憶體庫之一命令。第一存取時間tCCDL及第二存取時 間tCCDS可由一使用者設定。 回應於RAS信號之啟動，可輸入列位址RA並藉由列解碼 器12 0對其進行解碼。若經解碼之列位址可啟動複數個記 憶體單元’則可藉由感測放大器150之一作業來放大儲存 於記憶體單元中之一小資料信號。感測放大器15〇可充當 支持一讀取或寫入作業同時保留經放大之資料之一資料快 取。 φ 在讀取作業中，可回應於CAS信號之啟動來解碼行位址 CA。作為回應於經解碼之行位址而運作之一資料快取的 感測放大器1 50可將經放大之資料提供至輸入/輸出單位 • 160 °輸入/輸出單位160可在一預定時間之後輸出資料。 • 根據實例實施例，資料可透過感測放大器150自一由列及 行解碼器120及130選擇之記憶體單元讀出，且該所讀出之 資料可透過輸入/輸出單位160在外部輸出。 在寫入作業中，透過輸入/輸出單位160輸入之資料可儲 存於由行及列解碼器2〇〇及300選擇之記憶體單元中。 139473.doc -13- 200947460 MRS 17G可包含若干模式暫存器⑽存詩記憶體作業 之模式資料。下文將參照圖5進一步詳細聞述該等模式暫 存器。可回應於輸入至其之位址ADD將模式資料寫入至該 等模式暫存器中。該模式資料可包含第―存取時間資訊。 可將該第一存取時間資訊提供至控制塊18〇。 控制塊180可回應於—外部命令CMD、一記憶體庫位址 BA 經解碼之5己憶體庫位址及該第一存取時間資訊產 生具有對應於該第一存取時間tCCDL之一脈衝寬度之一控 制信號CTRL。可將用於存取相同記憶體庫群組之控龍 ❹ 唬之一脈衝寬度由控制塊18〇調整為與該第一可變存取時 間tCCDL相對應。可將該控制信號提供至内部電路以供寫 入及讀取作業。 感測放大器150可包含一資料脈衝調整器151。資料脈衝 調整器151可當正存取相同記憶體庫群組時自控制塊180接 受控制彳s號CTRL。回應於控制信號CTR]L，感測放大器 150可將一所寫入或讀取資料脈衝寬度調整為與第一可變 存取時間tC.CDL相對應。 ❹ 參照前述作業，若第一存取時間tCCDL變化，則可將用 於存取相同。己憶體庫群組之控制信號之脈衝寬度調整為與 已變化之第一存取時間tCCDL相對應。此外，將一所寫入 或》賣取資料脈衝寬度可配置為與第一可變存取時間 相對應。 因此，儘管根據實例實施例之半導體記憶體裝置100可 根據第一可變存取時間tCCDL接收一命令，但半導體記憶 139473.doc -14- 200947460 體裝置100亦可能能夠正常地存取相同記憶體庫群組。因 此’可改良半導體記憶體裝置100之存取效能。 圖2至4係根據第一存取時間tCCDL顯示命令CMD之圖 示。 下文將假定’單元陣列110可包含八個記憶體庫Α0、 Al、BO、Bl、CO、Cl、DO及D1 ;且兩個記憶體庫可組成 第一記憶體庫群組至第四記憶體庫群組中之每一者。根據 實例實施例’第一記憶體庫群組可係由記憶體庫A〇&A1 組成；第二記憶體庫群組可係由記憶體庫8〇及B丨組成； 第三記憶體庫群組可係由記憶體庫（：0及C1組成；且第四 記憶體庫群組可係由記憶體庫D〇及D1組成。第一存取時 間tCCDL可在2個時鐘脈衝（2tCK)至4個時鐘脈衝（4tCK)之 間變化。可隨半導體裝置1〇〇之作業頻率變得愈高而將第 一存取時間tCCDL設定得較長。第二存取時間可固定為（例 如）兩個時鐘（2tCK)。然而，實例實施例並不限於以上所提 藝 供之闡述且可由一使用者以另一形式配置。舉例而言，單 元陣列110可包含八個記憶體庫群組，該等記憶體庫群組 中之每一者皆係由兩個記憶體庫組成，且第一存取時間 tCCDL可在一寬於2個時鐘脈衝（2tCK)至4個時鐘脈衝 (4tCK)之時鐘範圍内運作。 圖2圖解說明一其中第一存取時間tCCDL係2個時鐘脈衝 (2tCK)之情形。若第一存取時間tCCDL相同於2個時鐘脈衝 (2tCK) ’則可在2個時鐘脈衝之週期内輸入用於存取相同 記憶體庫群組之一命令。圖3圖解說明其中一第一存取時 139473.doc -15- 200947460 間tCCDL係3個時鐘脈衝（3tCK)之情形。若第一存取時間 tCCDL相同於3個時鐘（3tCK) ’貝ij可在3個時鐘脈衝之週期 内輸入用於存取相同記憶體庫群組之一命令。圖4圖解·^ 明一其中第一存取時間tCCDL係4個時鐘脈衝（4tCK)之情 形。若第一存取時間tCCDL相同於4個時鐘脈衝（4tCK)，則 可在4個時鐘脈衝之週期内輸入用於存取相同記憶體庫群 組之一命令。圖2至4圖解說明CAS信號。 首先參照圖2 ’可將用於存取第一記憶體庫群組之記憶 體庫A0之一命令輸入至半導體記憶體裝置1〇〇中。遵照輸 入至其之命令’半導體記憶體裝置100可開始存取第一記 憶體庫群組之記憶體庫A0。在自對第一記憶體庫群組之記 憶體庫A0進行存取以來的2個時鐘脈衝之後，可輸入用於 存取相同記憶體庫群組（亦即，第一記憶體庫群組）之記憶 體庫A1之一命令。根據實例實施例，可在2個時鐘脈衝 (2tCK)之週期内輸入用於存取相同記憶體庫群組之命令。 在自對第一 §己憶體庫群組進行存取以來的2個時鐘脈衝 之後，可輸入用於存取第二記憶體庫群組之記憶體庫b〇之 -命令。另外’可在2個時鐘脈衝之週期内輸人用於存取 下一記憶體庫群組之命令。 另-選擇為’參照圖3’可將用於存取第—記憶體庫群 組之記憶體庫A0之一命令輪入至半導體記憶體裝置 中。遵照輸人至其之命令，半導體記憶體裝置U)0可開始 存取第一記憶體庫群組之記憶體庫A〇。在自對第一記憶體 庫群組之記憶體庫A0進行存取以來的3個時鐘脈衝之後， 139473.doc -16- 200947460

可輸入用於存取相同記憶體庫群組（亦即，第一記憶體庫 群組）之記憶體庫A1之一命令。然後，可存取第一記憶體 庫群組之記憶體庫A1。下一命令可係用於存取另—記憶體 庫群組。第二存取時間tCCDS可固定為2個時鐘脈衝 (2tCK)。因此，在自對第一記憶體庫群組之記憶體庫A1進 行存取以來的2個時鐘脈衝之後，可將用於存取第二記憶 體庫群組之記憶體庫B0之一命令輸入至其。access 1〇此 後’可在3個時鐘脈衝（3tCK)之週期内輸入用於對相同記 憶體庫群組進行存取之一命令且可在2個時鐘脈衝（2tCK) 之週期内輸入用於對另一記憶體庫群組進行存取之一命 。 參照圖4，可將用於存取第一記憶體庫群組之記憶體庫 A0之一命令輸入至半導體記憶體裝置1〇〇中。遵照輸入至 其之命令，半導體記憶體裝置100可開始對第一記憶體庫 群組之S己憶體庫A0進行存取。第一存取時間tCCDL可係4 個時鐘脈衝（4tCK)且第二存取時間tCCDS可係2個時鐘脈衝 (2tCK)。亦即，第一存取時間tCCDL可比第二存取時間 tCCDS短兩個時鐘（2tCK)。在此情形中，在用於對相同記 憶體庫群組（亦即，第一記憶體庫群組）之記憶體庫八丨進行 存取之一命令輸入至其之前，可能接收一旨在存取第二記 憶體庫群組（其係另一記憶體庫群組）之記憶體庫b〇之命 令。若第二存取時間比(：08係2個時鐘脈衝，則可在2個時 鐘脈衝之週期内輸入用於存取第二記憶體庫群組之記憶體 庫B0之命令。 139473.doc •17· 200947460 此後’可在4個時鐘脈衝（4tCK)之週期内將用於對相同 記憶體庫群組進行存取之一命令輸入至其且可在2個時鐘 脈衝（2tCK)之週期内輸入用於對另一記憶體庫群組進行存 取之一命令。另外，甚至可在輸入用於對相同記憶體庫群 組進行存取之命令之前輸入用於對另一記憶體庫群組進行 存取之另'一命令。 根據實例實施例，可在第一可變存取時間tCCDL之週期

内將用於存取相同記憶體庫群組之一外部命令輸入至半導 體記憶體裝置1 00。 圖5係一圖解說明圖1中所示之MRS 1 7〇之一組態之圖 示0 參照圖5，MRS 170可包含若干對應於位址之模式暫存 态。圊5中所示之模式暫存器可經組態以分別與若干位址 相對應。該等模式暫存器可由使用者設定，從而儲存用於 記憶體作業之模式資料。舉例而言，可將對應純址她 A1之模式暫存器設定為用於進行—再新模式之值。

如圖5中所圖解說明，對應於位址位元All及A1〇(攻 即，[A11:A1G])之模式暫存器可儲存與用於存取相同記^ 體庫群組之-存取時間有關之資訊。#圖5中所圖解勺 明，若儲存於對應於位址[Au:綱之模式暫存器中之j 式貢料係「⑽」《「Gl」’則第-存取時間tCCDL可等灰 第二存取時間tCCDS。芒笛-六说士 βΒ ’ 右第一存取時間tCCDS係固定為2偏 時鐘脈衝（2tCK)，則第一存取時 (2収)之週期内運作力 可在2個時鐘脈律 作。在此情形巾’可在如圖2中所示2個 139473.doc -18· 200947460 時鐘脈衝（2tCK)之週期内將用於存取相同記憶體庫群組之 一外部命令輸入至半導體記憶體裝置1〇〇中。 若儲存於對應於位址[A11: A10]之模式暫存器中之模式 資料係「10」，則第一存取時間tCCDL可係4個時鐘脈衝 (4tCK)。在此情形中’可在如圖4中所示4個時鐘脈衝 (4tCK)之週期内將用於存取相同記憶體庫群組之一外部命 • 令輸入至半導體記憶體裝置100中。亦如以上所提及，可 在輸入用於對相同記憶體庫群組進行存取之一命令之前在 2個時鐘脈衝（2tCK)之週期内輸入用於存取另一記憶體庫 群組之一命令。 若儲存於對應於位址[A11:A10]之模式暫存器中之模式 資料係「11」，則第一存取時間tCCDL可係3個時鐘脈衝 (3 tCK)。根據實例實施例，可在3個時鐘脈衝（3tCK)之週期 内將用於存取相同記憶體庫群組之一外部命令輸入至半導 體記憶體裝置100中。 ❹ 可按不同形式設定儲存於對應於位 '址[A 11:A1 0]之模式 暫存器中之模式資料。可將儲存於對應於位址[a11:a1〇] 之模式暫存器中之模式資料提供至控制塊丨8〇。 圖6及7係圖解說明圖1中所示之控制塊1一组織之方塊 圖。 參照圖6及7 ’控制塊18〇可包含圖6中所示之一控制信號 產生器181及圖7中所示之一脈衝寬度調整器丨82。 如圖6中所圖解說明，控制信號產生器181可包括一命令 解碼器10、主信號產生器20_1〜20_L，及記憶體庫資訊產 139473.doc -19· 200947460 厂_ 3 〇__M ,其中L及]Vf可各自係任—自然數。主信 號^生器20— 1〜20_L可分別與記憶體庫群組且亦與記憶體 庫資訊產生H3GJ〜30_M相對應。如在圖6中所圖解說明 之實例中，可假定，單元陣列110經組織以使得第一記憶 庫群、、且至第四δ己憶體庫群組各自包含兩個記憶體庫，則 可藉由分別對應於該第一記憶體庫群組至該第四記憶體庫 群、沮來配置主信號產生器20-1〜20JL(亦即，四個構件 20_1〜20_4) ^可藉由各自對應於八個記憶體庫來配置記憶 體庫-貝讯產生器3〇_1〜3〇_μ，以使其係由八個構件（例如， 30_1 〜30_8)形成。 如圖7中所圖解說明，脈衝寬度調整器182可係由正反器 一 1 40一5、一 3輸入多工器5〇及一 SR鎖存器60組織而成。 圖7中所圖解說明之脈衝寬度調整器182之組織可對應於其 中第一存取時間tCCDL·可自2個時鐘脈衝至4個時鐘脈衝之 週期變化之情形。 下文’將參照—其中存在四個主信號產生器20_1〜20_4、 四個s己憶體庫群組、及八個記憶體庫資訊產生器 3 0_1〜3 0_8之實例配置來闡述控制信號產生器181及脈衝寬 度調整器1 82之作業。然而，實例實施例並不限於此配置 且可包含任一數目之主信號產生器、記憶體庫群組及資訊 產生器。 控制信號產生器1 81可運作以回應於外部命令CMD、記 憶體庫位址BA及經解碼之記憶體庫位址產生預控制信號 PCTRL。可將預控制信號pCTRL提供至脈衝寬度調整器 139473.doc •20· 200947460 ⑻。脈衝寬度調整器182可回應於預控制信號pctrl及第 -存取時間之資訊產生若干控制信號ctrl，該等控制信 號中之每—者皆可具有制於第-可變存取時間tcCDL之 一脈衝寬度。 控制信號產生器181之命令解碼器U)可用於解瑪外部命 令CMD。而且，命令解碼器1()可回應於記憶體庫位㈣八 向主信號產生器20少20—4提供各自對應於該等記憶體庫 ❹ 縣之經解碼之命令。該等經解碼之命令可施加至分別與 第一記憶體庫群組至第四記憶體庫群組相對應之第一主信 號產生器20—1至第四主信號產生器2〇一4。舉例而言，若一 輸入至其之命令係用於存取第一記憶體庫群組，則命令解 媽器10 了回應於a己憶體庫位址將一經解碼之命令提供至可 對應於第一記憶體庫群組之第—主信號產±器20」。另 外，命令解碼器10可回應於記憶體庫位址BA將一非作用 中經解碼之命令各自提供至可對應於第二記憶體庫群組至 〇 第四記憶體庫群組之第二主信號產生器20一2至第四主信號 產生器20_4。 第一主信號產生器2〇_1至第四主信號產生器2〇_4可產生 ' 分別與第一記憶體庫群組至第四記憶體庫群組相對應之主 • 彳5號。可提供該等主信號以控制對其相應第一記憶體庫群 組至第四記憶體庫群組進行存取。根據前述狀況，第一主 信號產生器20_1可在啟動時用於產生主信號。 由於可將記憶體庫資訊產生器30^〜3〇—8配置為在數目 上與該等記憶體庫相對應，因此記憶體庫資訊產生器 139473.doc -21 - 200947460 3 〇 1 〜3 0 s? —r ij. ~ —可按兩個一群組分別分配至第一記憶體庫群組 至第四記憶體庫群組。根據實例實施例，第一記憶體庫資 訊產生器30J及第二記憶體庫資訊產生器3〇—2可對應於第 一記憶體庫群組。第三記憶體庫資訊產生器30_3及第四記 憶體庫資訊產生器3G—4可對應於第三記隨庫群組。第五 "己隐體庫資訊產生器3〇一5及第六記憶體庫資訊產生器」 可對應於第二記憶體庫群組。第七記憶體庫資訊產生器 _及第八δ己憶體庫資訊產生器3 〇—8可對應於第四記憶體 庫群組。因此，第一主信號產生器20_1之主信號可施加至 第一第二記憶體庫資訊產生器30—丨及第二記憶體庫資訊產 生器30__2。第二主信號產生器2〇一2至第四主信號產生器 20—4之主信號可各自施加至第三記憶體庫資訊產生器3〇」 至第八記憶體庫資訊產生器30_8。 。己憶體庫資訊產生器3〇_1〜3 0_8可自記憶體庫解碼器140 接收經解碼之記憶體庫位址。由於單元陣列η 〇可係由八 個記憶體庫組成，因此經解碼之記憶體庫位址可係8個位 元’該等位元可各自提供至對應記憶體庫資訊產生器 30—1〜30一8。記憶體庫資訊產生器30」〜3〇_8可運作以各自 回應於其經解碼之記憶體庫位址位元產生記憶體庫資訊。 記憶體庫資訊可指示將存取哪一記憶體庫。此外，記憶體 庫資訊產生器30_1〜30_8可將記憶體庫資訊與可自主信號 產生器20—1〜20一4提供之主信號組合在一起，且產生用於 存取選定記憶體庫之預控制信號。 作為一實例’若記憶體裝置具有一位址及用於存取第一 139473.doc -22- 200947460

記憶體庫群組之第一記憶體庫之命令’則第一及第二記憶 體庫資訊產生器30_1及30_2可自第一主信號產生器2〇_1接 收主信號。此外，經解碼之記憶體庫位址位元中提供至第 一記憶體庫資訊產生器30_1之一位元可出於一作用中狀態 中。在此條件下，第一記憶體庫資訊產生器30_1可產生一 作用中預控制信號（例如，PCTRL—1)，而第二記憶體庫資 訊產生器30一2至第八記憶體庫資訊產生器30一8可產生非作 用中預控制信號（例如，PCTRL_2〜PCTRL_8)。作用中預 控制信號PCTRL_1可施加至脈衝寬度調整器182。 脈衝寬度調整器182之一第一正反器40一1可使可自控制 信號產生器181提供之預控制信號PCTRL(例如，PCTRL 1} 與一内部時鐘CK同步。一來自第一正反器4〇」之輸出信 號可充當-第-控制信號CTRL1，該第一控制信號可施加 至SR鎖存器60之一設定節點s。 一第二正反器4〇—2可使第一正反器牝—丨之一輸出與内部 時鐘ck同步。第二正反器40_2之一輸出可係一第二控制 信號CTRL2，肖第二控制信號可比第—正反器叫」之輸出 延遲一個時鐘週期。此作業可前進直至一第五正反器 4〇_5。藉此，第二正反器4〇一 2至第五正反器4〇—5可輸出第 -控制k ^CTRL2至第五控制信號CTRL5，該等信號可比 其先前輸出各自延遲-個時鐘週期。可將第三控 CTRL3至第五控制信號咖^提供至3輸入多工器。； 3輸入多1器⑻MUX)5G可根據自對應於位址Au及 ΑΠ)之模式暫存器提供之第—存取時間資訊㈣擇第三控 139473.doc •23- 200947460 制信號CTRL3至第五控制信號CTRL5中之一者。舉例而 言，當對應於位址[A11:A10]之模式暫存器之模式資料係 「00」或「01」時，3輸入多工器50可選擇第三控制信號 CTRL3 ;當對應於位址[A11:A10]之模式暫存器之模式資 料係「10」時，3輸入多工器50可選擇第五控制信號 CTRL5 ;且當對應於位址[A11:A10]之模式暫存器之模式 資料係「11」時，3輸入多工器50可選擇第四控制信號 CTRL4。選定控制信號CTRJL可施加至SR鎖存器00之一重 設節點R。 SR鎖存器60可回應於第一控制信號CTRL1設定其輸出信 號且回應於自3輸入多工器50提供之選定控制信號CTRL重 設其輸出信號。舉例而言，若第一存取時間tCCDL係4個 時鐘脈衝（4tCK)，則SR鎖存器60可回應於第一控制信號 CTRL 1設定其輸出信號且回應於第五控制信號CTRL5重設 其輸出信號。因此，SR鎖存器60可產生其具有對應於4個 時鐘脈衝長度之一脈衝寬度（下文稱作「4時鐘脈衝寬度」） 之輸出信號。SR鎖存器60之該輸出可充當一存取作業之控 制信號CTRL。

若第一存取時間tCCDL係2個時鐘脈衝（2tCK)，則3輸入 多工器50可選擇第三控制信號CTRL3。自SR鎖存器60輸出 之控制信號CTRL可具有對應於2個時鐘脈衝長度之一脈衝 寬度（下文稱作「2時鐘脈衝寬度」）。若第一存取時間 tCCDL係3個時鐘脈衝（3tCK)，貝|J 3輸入多工器50可選擇第 四控制信號CTRL4。自SR鎖存器60輸出之控制信號CTRL 139473.doc • 24· 200947460 可具有對應於3個時鐘脈衝長度之一脈衝寬度（下文稱作 「3時鐘脈衝寬度」）。 總之’若第-存取時間tCCDL週期變化，則可將用於存 取相同記憶體庫群組之控制信號之—脈衝寬度調整為相對 應於該第一可變存取時間tCCDL。 參照圖7所解釋之前述作業係關於控制信號之調整，該 控制信號可經設定以具有2時鐘脈衝寬度，在第一存取時 mCCDL變化$ 3或4個時鐘脈衝時設定為3或4時鐘脈衝寬 ❹度。然而，根據實例實施例，脈衝寬度調整器182可包含 類似於圖7之功能組織之-功能址織且可經組態以調整一 控制信號，該控制信號設定為具有丨時鐘脈衝寬度、設定 為2或3時鐘脈衝寬度。 圖8係一顯示控制塊18〇另一組織之方塊圖。 參照圖8，㈣塊180之控制信號產纟器i8i可包含命令 解碼器及主信號產生器20」兔M。可將主信號產生器 〇 20-1 2〇-河配置成分別相對應於記憶體庫。由於單元陣列 110可係由八個5己憶體庫組成，因此可假定，在圖8中所圖 解說明之實例中，控制塊180之控制信號產生器181可包含 - 八個主b號產生器20-1〜20-8。根據實例實施例，控钶塊 180之脈衝寬度調整器182可與圖7中所示之脈衝寬度調整 器相同，因此將不再對其進行進一步闡述。 命令解碼器10可回應於記憶體庫位址8人向主信號產生 益20__1〜20—8各自提供經解碼之命令，該等經解碼之命令 可對應於該等記憶體庫。對應於第-記憶體庫至第八記憶 139473.doc •25· 200947460 體庫之經解碼之命令可施加至第一主信號產生器2〇 i至第 八主信號產生舉例而言’若輸人—命令以存取第 -記憶體庫，則命令解碼器1()可回應於記憶體庫位址Μ 將-作用中之經解碼之命令提供至第一主信號產生器 20—1，其可對應於第一記憶體庫。命令解碼器⑺可回應於 記憶體庫位址BA將一非作用中經解碼之命令提供至第二 第八主信號產生器20—2至第八主信號產生器2〇一8，其可對 應於第一 §己憶體庫至第八記憶體庫。 根據實例實施例，第一主信號產生器2〇—i可回應於輸入 至其之經解碼之命令運作以產生一可用於存取第一記憶體 庫之作用中主信號。所產生之第一主信號可係預控制信號 PCTRL—1。第二主信號產生器2〇_2至第八主信號產生器 2〇_8可回應於輸入至其之經解碼之命令運作以產生非作用 中主信號。可將該作用中主信號提供至脈衝寬度調整器 182。脈衝寬度調整器182之一作業可與參照圖7所提及之 作業相同。 熟習此項技術者將理解，控制信號產生器181可根據一 組態圖案以不同方式形成。舉例而言’若單元陣列1 1 〇係 由各自具有兩個記憶體庫之八個記憶體庫群組組成，則圖 6中所示之主信號產生器及記憶體庫資訊產生器可在數目 上分別配置為8及16 ;且圖8中所示之主信號產生器可在數 目上配置為16。 可按一不同形式組態脈衝寬度調整器1 82 ^舉例而言， 若第一存取時間tCCDL變化為2個時鐘脈衝（2tCK)及3個時 139473.doc 26- 200947460 鐘脈衝（3tCK)，則圖7中所示 π 之正反益在數目上係配置為4 夕工器係組態為具有兩個輸入（亦即，2輸入多工器卜 圖9係一圖解說明圖1中所示之資料脈衝調整器151-植 織之方塊圖。 ' =貝料脈衝調整H151可分為兩種電路，其兩者皆可具有 圖9中所圖解說明之結構：_種電路可係用於調整欲寫入 資料之-脈衝寬度(亦即，寫入資料脈衝調整器）；且另—

種電路可剌於調整欲讀取資料之—脈衝寬度（亦即，讀 取貝料脈衝調整益）。下文，作為一實例，可將圖9中所示 之資料脈衝調整器151視為寫入資料脈衝調整器，且將參 照其一寫入作業來闡述資料脈衝調整器ΐ5ι。實際上，讀 取資料脈衝調整器可按與寫入資料脈衝調整器相同之結： 來加以組態。 第可變存取時間tCCDL之最小值可相同於第二存取時 間tCCDS。參照此條彳’第—存取時間tccDL之最小值可 係2個時鐘脈衝（2tCK)D因此，在寫入或讀取作業中，透 過輸入/輸出單位160輸入或輸出之資料可具有2個時鐘脈 衝之脈衝寬度。但是，由於第—存取時間tCCDL可係可 變時間，因此在存取相同記憶體庫群組時，可將資料脈衝 寬度調整為像控制信號CTRL—樣。 參照圖9,資料脈衝調整器151可係由一反相器出…、 一傳輸閘1511及一鎖存電路ι512組成。 在寫入作業中，透過輸入/輸出單位160輸入之資料（或寫 入資料）DQ可具有一2時鐘脈衝寬度。若第一存取時間 139473.doc -27- 200947460 tCCDL係4個時鐘脈衝，則自控制塊丨8〇輸出之控制信 CTRL可調整為具有一4時鐘脈衝寬度。可將—4時鐘脈衝 寬度之控制信號提供至傳輸間151卜在寫人作#期間施加 傳輸閉1 5 1 1之控制jg號CTRL_^_運作以控制寫入作業。 傳輸閘〗5 U可根據控制信號c T R L而改變為—導通狀 態。由於傳輸閘i川接通，因此輸入資料叫可保存於鎖 存電路1512中。由於傳輸閘⑹可藉由控制信號ct壯維 持其導通狀態達4個時鐘脈衝之週期，因此自鎖存電路

1512輸出之寫入資料mD可具有一 4時鐘脈衝寬度。因此， 在寫入作業期$，可將寫人至記憶體單元中之資料調整為 具有4時鐘脈衝寬度。類似地，若控制信號係_3時鐘脈衝 寬度，則可藉由資料脈衝調整器151將寫入資料調整為具 有3時鐘脈衝寬度。

在讀取作業中，可自—記憶體單元讀出資料。讀出資料 可藉由資料脈衝調整器以一類似於上述資料脈衝調整器 151之方式具有一 4時鐘脈衝寬度。在讀取作業期間，提供 至資料脈衝調整器之控制信號咖可運作以控制讀取作 業。讀出資料可提供至輸入/輸出單位160且藉由由輸入/輸 出單位160調整為一 2時鐘脈衝寬度輸出。 根據實例實施例，資料脈衝調整器151可修改寫入及讀 出資料以在存取相同記憶體庫群組時具有對應於第一可變 存取時間tCCDL之一脈衝寬度。 參fe上述作業’若第一存取時間tCCDL變化’則可將用 於存取相同記憶體庫群組之控制信號CTRL之一脈衝寬度 139473.doc -28- 200947460

。而且，可將寫入或 可變存取時間tCCDL 調整為與第一存取時間tCCDL相對應 讀出資料之一脈衝寬度調整為與第一 相對應。 因此，根據實例實施例之半導體記憶體裝置⑽可在甚 至存在根據第—可變存取時収CDL之命令之—輸入時對 相同記憶體庫群組進行—正常存取作#。因此，可改良半 導體記憶體裝置100之存取效能。

圖10係-顯示根據實例實施例之半導體記憶體裝置之一 存取作業方法之流程圖。參照圖1G，在作業S1GG0中，半 導體記憶體裝置1()()可根據第—可變存取時間似见接收 位址（ADD)及命令（CMD)。如上文所提及，該位址可包含 記憶體庫位址、列位址及行位址。第-存取時間tCCDL可 等於或長於第二存取時間tCCDS。第—存取時間心沉可 隨作業頻率變得愈高而變得愈長。根據實例實施例，隨作 業頻率增加，可延長用於存取相同記憶體庫群組之一時鐘 週期。可將第一存取時間之資訊儲存於MRS 17〇中。若第 一存取時間tCCDL係第二存取時間tCCDS的兩倍，則可准 許在用於存取相同記憶體庫群組之命令之前接受用於存取 另一記憶體庫群組之一命令。可在第二存取時間tCCDS2 週期内輸入用於存取另一記憶體庫群組之該命令。 在作業S1100中，可回應於該命令、記憶體庫位址及經 解碼之位址產生一預控制信號（PCTRL)。在作業S1200 中，回應於該預控制信號及第一存取時間資訊，可將控制 L號之一脈衝見度調整為與第一可變存取時間tCCDL·相對 139473.doc -29- 200947460 應。在作業S1300中，回應於該控制信號，可將寫入或讀 出資料之一脈衝寬度調整為與第一可變存取時間 對應。 右第一存取時間tCCDL在此作業中變化，則可與第一存 取時間tCCDL相對應地調整用於存取相同記憶體庫群組之 控制L號之一脈衝寬度。此外，可與第一可變存取時間 tCCDL相對應地調整寫入或讀出資料之一脈衝寬度。 因此，根據實例實施例之半導體記憶體裝置1〇〇可在甚 至存在根據第一可變存取時間tCCDL之命令之一輸入時對 相同》己憶體庫群組進行一正常存取作業。因此，可改良半 導體記憶體裝置100之存取效能。 在以上闡述中’可結合用於選擇相同記憶體庫群組之第 存取時間tCCDL及用於選擇另一記憶體庫群組之第二存 取時間tCCDS實踐根據實例 實施例之半導體記憶體裝置及 其作業方法。但實例實施例可不限制於使用第一及第二存 取知間之特徵。而是’可僅藉由使用存取時間tCCD來減 少實例實施例。 因此’本文已闡述實例實施例，將顯而易見，相同實例 實施例可按多種方式變化。此等變化並不視為背離實例實 知例之期望精神及範疇，且如熟習此項技術者將顯而易見 之所有此等修改皆意欲包含於以下申請專利範圍之範疇 内。 【圖式簡單說明】 藉由參照隨附圖式詳細闡述實例實施例，實例實施例之 139473.doc 200947460 以上及其他特徵及優點將 式意讀示實例實施例且不_隨附圖 指定料。_明確說明 圍之 比例繪製。 $則違等隨附圖式不應視為按 圖1係一根據實例實施例 圖； 也敎+導體記憶體襞置之方塊 圖2至4係根據一第一存取時間顯示命令之圖示；

-圖5係-圖解說明圖!中所示之模式暫存器組一組態之圖 不 , 圖6及7係圖解說明圖1中所示之控制信號產生器-組織 之方塊圖； 巧 圖8係-顯示控制信號產生器之另―組織之方塊圖； 圖9係一圖解說明I中所示之資料脈衝調整器_ 方塊圖；及 圖1〇係-顯示根據實例實施例之半導體記憶體装 存取作業方法之流程圖。 【主要元件符號說明】 10 命令解碼器 20 _L 主信號產生器 20 J 主信號產生器 20 Μ 主信號產生器 20 _Μ-1 主信號產生器 30_ _1 記憶體庫資訊產生器 30_ _Μ 記憶體庫資訊產生器 139473.doc -31· 200947460 30_M-1 記憶體庫資訊產生器 40_1 正反器 40_2 正反器 40_3 正反器 40_4 正反器 40_5 正反器 50 3輸入多工器 60 SR鎖存器 100 半導體記憶體裝置 110 單元陣列 120 列解碼器 130 行解碼器 140 記憶體庫解碼器 150 感測放大 151 資料脈衝調整器 160 輸入/輸出單位 170 模式暫存器組（MRS) 180 控制塊 181 控制信號產生器 182 脈衝寬度調整器 1511 傳輸閘 1512 鎖存電路 INV1 反相器 139473.doc -32-

Claims (1)

1. 200947460 七、申請專利範圍： 1. 一種半導體記憶體裝置，其包括： 一單元陣列，其配置成複數個列及行；及 一感測放大器，其經組態以回應於與一第一存取時間 相對應之寫入及讀取命令對該單元陣列進行寫入及讀取 作業’該存取時間具有一可變週期， 其中δ亥感測放大器根據該第一存取時間之週期調整寫 入及讀出資料之脈衝寬度。 « 2.如請求…之半導體記憶體裝置，其中該單元陣列包含 複數個記憶體庫群組，該複數個記憶體庫群組各自具有 複數個記憶體庫， 其中該第-存取時間之週期係介於藉由來自該複數個 記憶體庫相巾之-單個記憶體料組㈣等寫入或讀 取命令之一第一接受與-後續接受之間的-時間週期。 3·如請求項2之半導體記憶體裝置，其中該半導體記憶體 參 裝置經組態以使得在一第二存取時間之一週期内輸入用 於存取另-記憶體庫群組之—命令，㈣二存取時間之 週期係介於藉由來自該複數個記憶體料组巾之 . 體庫群組㈣等讀取或寫人命令之-第—接受與藉 由來自該複數個記憶體庫群組中之下—記俜許法、 該等讀取或寫入命令之一第一接為 心群組對 弟接党之間的—時間调SB， 該第-存取時間之週期長於該第二存取時間之’ 4.如請求項1之半導體記憶體裝置，其中 ’ 該單元陣列進-步配置成複數個記憶體庫群組，該複 139473.doc 200947460 數個記憶體庫群組各自具有複數個記憶體庫， 該半導體記憶體襞置進一步包含 -模式暫存器組，其經組態以儲存—第—存取時間 之資訊； β 一記憶體庫解石馬器，其經組態以藉由解碼-記憶體 庫位址來選擇一記憶體庫；及 -控制塊，其經組態以根據該第一存取時間接收用 於存取相同記憶體庫群組之一命令，該第一存取時間 ， 具有一可變週期，該控制塊經組態以回應於該命令、 該記憶體庫位址、該經解碼之記憶體庫位址及該第— 存取時間資訊產生對應於該第一存取時間之一控制信 號，且 ° 該感測放大器經組態以對該選定記憶體庫進行寫入及 讀取作業，並回應於該控制信號調整寫人及讀出資料之 脈衝寬度以與該第一存取時間相對應。 5.如請求項4之半導體記憶體裝置，其中該半導體記憶體 裝置左組態以使仔《第—存取時間隨該半導體記憶體I ❹ 置之一作業頻率變得愈高而變得愈長。 月求項4之半導體5己憶體裝置，其中該半導體記憶體 裝置、.座組態以使得在一第二存取時間之週期内輸入用》 . 存取另一§己憶體庫群組之一命令，且該第一存取時間長 於或等於該第二存取時間。 7.如請求項6之半導體記憶體裝置，其中該半導體記憶體 裝置經組態以使得若該第一存取時間係該第二存取時間 I39473.doc -2- 200947460 8. 9. Φ 10 ❹ 的兩倍’則在接收用於存取該相同記憶體庫群組之該命 令之前輸入用於存取另—記憶體庫群組之該命令。 如請求項4之半導體記憶體裝置，其中該控制信號包含 用於該等寫入及讀取作業之寫入及讀取控制信號。 如請求項4之半導體記憶裝置，其中該控制塊包含 控制k號產生器，其經組態以回應於該命令、該記 憶體庫位址及該經解碼之記憶體庫位址產生一預控制信 號；及 一脈衝寬度調整器，其經組態以回應於該預控制信號 及該第一存取時間資訊產生該控制信號，該控制信號具 有對應於該第一存取時間之一脈衝寬度。 如请求項9之半導體記憶裝置，其中該控制信號產生器 包含 一命令解碼器，其經組態以回應於該命令及該記憶體 庫位址產生經解碼之命令，該等經解碼之命令對應於該 等記憶體庫群組中之每一者； 右干主信號產生器，其對應於該等記憶體庫群組中之 每者，该等主信號產生器經組態以回應於該等經解碼 之命令中之每一者產生主信號；及 若干記憶體庫資訊產生器，其對應於該等記憶體庫中 之每者，該等記憶體庫資訊產生器經組態以各自回應 於該等經解碼之記憶體庫位址位元產生記憶體庫資訊， 其中該等記憶體庫資訊產生器經組態以藉由將該記憶 體庫資訊與該主信號組合在—起來產生該預控制信號。 139473.doc 200947460 11. 如請求項9之半導體記憶體裝置，其中該控制信號產生 器包含 一命令解碼器，其經組態以回應於該命令及該記憶體 庫位址產生對應於該等記憶體庫中之每一者之該等經解 碼之命令；及 若干主信號產生器’其對應於該等記憶體庫，該等主 信號產生器經組態以回應於該等經解碼之命令中之每一 者產生主信號。 12. 如請求項9之半導體記憶體裝置，其中該脈衝寬度調整 器包含 複數個正反器’該複數個正反器經組態以與一内部時 鐘同步地輸出信號； 一多工器，其經組態以回應於該第一存取時間資訊自 該複數個正反器、自除一第一正反器之外的該複數個正 反器之該等輸出信號選擇一者；及 SR鎖存器，其經組態以透過一設定節點自該第一正 反器接收該輸出信號且透過一重設節點自由該多工器選 擇之該正反器接收該輪出信號， 其中該第一正反器經組態以接收該預控制信號，且來 自忒複數個正反器中之每—個正反器皆經組態以接收先 前正反器之該輸出信號。 13.如請求項12之半導體記憶體裝置，其中除來自該第一正 反器之該輸出信號之外，該複數個正反器中之每一者之 該等輸出信號皆比先前正反器之料輸出信號延遲一個 139473.doc 200947460 時鐘週期。 14. ’其中該SR鎖存器經組 相對應之一脈衝寬度之 如請求項12之半導體記憶體袭置 態以輸出具有與該第一存取時間 該控制信號。 15·如睛求項8之半導體記憶體裝置，其中該感測放大器包 含-資料脈衝調整器，該資料脈衝調整器經組態以回庫 ❿ 於該控制信號調節該寫人及讀出資料之-脈衝寬度以與 该第一存取時間相對應。 項15之半導體記憶體裝置，其中該資料脈衝調整 益包含

   一寫入資料脈衝調整器， 制信號控制該寫入資料之一 間相對應；及 5賣出資料脈衝調整器， 制信號控制該讀出資料之一 間相對應。 其經組態以回應於該寫入控 脈衝寬度以與該第一存取時 其經組態以回應於該讀取控 脈衝寬度以與該第一存取時 其中該寫入資料脈衝 及 it如請求項16之半導體記憶體裝置， 調整器包含 以自外部接收該寫入資料 以由該寫入控制信號啟動 一反相器，其經組態 一傳輸閘’其經組態 一鎖存電路， '、中該傳輸閘經組態以將該寫人資料自，应士 至該鎖存電路且料^ I自該反相器提供 時保存該寫人資^存電路經組態以在該傳輸間作用中 139473.doc 200947460 At 員17之半導體記憶體裝置，其中該鎖存電路經組 ㈣輪出該寫人資料’該寫人資料具有與該第-存取時 間相對應之—脈衝寬度。 求項16之半導體記憶體裝置，其中該讀出資料脈衝 調整器包含 反相器，其經組態以自一外部源接收該讀出資料； —傳輸閘，其經組態以由該讀取控制信號啟動；及 一鎖存電路， 其中該傳輸閘經組態以將該讀出資料自該反相器提供 至忒鎖存電路且該鎖存電路經組態以在該傳輸閘係作用 中時保存該讀出資料。 月求項19之半導體記憶體裝置，#中該鎖存電路經組 態以輸出該讀出資料，該讀出資料具有與該第一存取時 間相對應之一脈衝寬度。 21· 一種一半導體記憶體裝置之存取方法，該半導體記憶體 裝置包含：一單元陣列，其配置成複數個記憶體庫群 組’該複數個記憶體庫群級各自具有複數個記憶體庫； 及一模式暫存器組，其儲存—第—存取時間之資訊，該 方法包括： 根據該第-存取時間接收用於存取相同記憶體庫群組 之一命令，該第一存取時間係可變； 回應於該命令、-記憶體庫位址及一經解碼之記憶體 庫位址產生一預控制信號； A 回應於該預控制信號及該第一存取時間產生具有對應 139473.doc 200947460 於該第一存取時間之一脈衝寬度之一控制信號；及 回應於該控制信號調整寫入及«自資料之脈衝寬度以 與該第一存取時間相對應。 22.如明求項21之存取方法，其中該第_存取時間隨一作業 頻率變得愈高而變得愈長，在—第二存取時間之週期内 輸入用於存取另一記憶體庫群組之—命令，且該第一存 取時間長於或等於該第二存取時間。

   23.如請求項22之存取方法，其中若該第—存取時間係 二存取時間的兩倍，則在接收用於存取該相同記心 群組之該命令之前輸入用於存取 廿取另〜記憶體庫群缒之誃 命令D X

   139473.doc